KR102508708B1 - 디스플레이 패널 및 그 제조방법 - Google Patents

디스플레이 패널 및 그 제조방법 Download PDF

Info

Publication number
KR102508708B1
KR102508708B1 KR1020207011833A KR20207011833A KR102508708B1 KR 102508708 B1 KR102508708 B1 KR 102508708B1 KR 1020207011833 A KR1020207011833 A KR 1020207011833A KR 20207011833 A KR20207011833 A KR 20207011833A KR 102508708 B1 KR102508708 B1 KR 102508708B1
Authority
KR
South Korea
Prior art keywords
layer
electrode
gate
insulating layer
substrate
Prior art date
Application number
KR1020207011833A
Other languages
English (en)
Other versions
KR20200055774A (ko
Inventor
후이 샤오
장순 임
Original Assignee
선전 차이나 스타 옵토일렉트로닉스 세미컨덕터 디스플레이 테크놀로지 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 선전 차이나 스타 옵토일렉트로닉스 세미컨덕터 디스플레이 테크놀로지 컴퍼니 리미티드 filed Critical 선전 차이나 스타 옵토일렉트로닉스 세미컨덕터 디스플레이 테크놀로지 컴퍼니 리미티드
Publication of KR20200055774A publication Critical patent/KR20200055774A/ko
Application granted granted Critical
Publication of KR102508708B1 publication Critical patent/KR102508708B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L28/00—Passive two-terminal components without a potential-jump or surface barrier for integrated circuits; Details thereof; Multistep manufacturing processes therefor
    • H01L28/40—Capacitors
    • H01L28/60—Electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 출원은 디스플레이 패널 및 그 제조방법을 제공했고, 상기 디스플레이 패널은 기판과 상기 기판 상에 위치한 박막 트랜지스터부 및 스토리지 커패시터를 포함하는 어레이 기판; 상기 어레이 기판 상에 위치한 발광 소자층;을 포함하고, 상기 스토리지 커패시터의 상기 발광 소자층 상의 정투영은 상기 발광 소자층 내에 위치한다.

Description

디스플레이 패널 및 그 제조방법
본 출원은 디스플레이 분야에 관한 것으로, 특히 디스플레이 패널 및 그 제조방법에 관한 것이다.
평판 디스플레이 기술에서, 유기발광다이오드(Organic Light-Emitting Diode, OLED)디스플레이는 슬림형, 자체 발광, 빠른 응답, 넓은 시야각, 넓은 색 영역, 높은 밝기 및 낮은 전력 소모와 같은 많은 장점을 가지고 있어, 점차적으로 액정 디스플레이의 뒤를 잇는 3세대 디스플레이 기술이 되었다.
디스플레이 패널이 발전함에 따라, 하부 발광식(bottom emittion) OLED디스플레이 패널은, 어레이 기판 중의 스위칭부, 박막 트랜지스터부 및 스토리지 커패시터의 존재로 인해, 화소부(Pixel unit)의 개구율이 제한을 받게 되어, 현재 고해상도 디스플레이 패널의 요건을 충족시킬 수 없다.
따라서, 현재 상술한 문제를 해결하기 위한 디스플레이 패널이 필요하다.
본 출원은 종래의 디스플레이 패널의 개구율이 낮은 기술문제를 해결하기 위한 디스플레이 패널 및 그 제조방법을 제공한다.
상술한 문제를 해결하기 위해, 본 출원은, 기판 및 상기 기판 상에 위치한 박막 트랜지스터부와 스토리지 커패시터를 포함하는 어레이 기판; 상기 어레이 기판 상에 위치한 발광 소자층;을 포함하고, 상기 스토리지 커패시터의 상기 발광 소자층 상의 정투영은 상기 발광 소자층 내에 위치하는, 디스플레이 패널을 제공한다.
본 출원의 디스플레이 패널에 있어서, 상기 스토리지 커패시터는 상기 기판 상에 위치한 제1 전극, 상기 제1 전극 상에 위치한 제1 절연층, 상기 제1 절연층 상에 위치한 제2 전극을 포함하고, 상기 제1 전극 및 상기 제2 전극은 투명 재료로 제조된다.
본 출원의 디스플레이 패널에 있어서, 상기 제1 절연층은 알루미나(Al2O3)를 포함한다.
본 출원의 디스플레이 패널에 있어서, 상기 박막 트랜지스터부는, 상기 기판 상에 위치한 광 차단층, 상기 광 차단층 상에 위치한 버퍼층, 상기 버퍼층 상에 위치한 활성층, 상기 활성층 상에 위치한 게이트 절연층, 상기 게이트 절연층 상에 위치한 게이트층, 상기 게이트층 상에 위치한 층간 절연층, 상기 층간 절연층 상에 위치한 소스 드레인층, 상기 소스 드레인층 상에 위치한 보호층, 상기 보호층 상에 위치한 평탄화층 및 상기 평탄화층 상에 위치한 화소 전극층을 포함하고, 상기 제1 전극과 상기 활성층은 동일한 층에 설치되며, 상기 제1 절연층과 상기 층간 절연층은 동일한 층에 설치되고, 상기 제2 전극과 상기 소스 드레인층 또는 상기 화소 전극층은 동일한 포토마스크 공정에서 형성된다.
본 출원의 디스플레이 패널에 있어서, 상기 스토리지 커패시터는 투명 재료로 제조되는 제3 전극을 더 포함하고, 상기 제2 전극과 상기 소스 드레인층이 동일한 층에 설치되는 경우, 상기 제3 전극은 상기 게이트층과 동일한 층에 설치되며, 상기 제2 전극과 상기 화소 전극층이 동일한 층에 설치되는 경우, 상기 제3 전극은 상기 게이트층 또는 상기 소스 드레인층과 동일한 층에 설치된다.
본 출원은, 기판을 제공하는 단계; 상기 기판 상에 박막 트랜지스터부 및 스토리지 커패시터를 형성하는 단계; 상기 박막 트랜지스터부 및 상기 스토리지 커패시터 상에 발광 소자층을 형성하는 단계;를 포함하고, 상기 스토리지 커패시터의 상기 발광 소자층 상의 정투영은 상기 발광 소자층 내에 위치하는, 디스플레이 패널의 제조방법을 더 제공한다.
본 출원의 제조방법에 있어서, 상기 스토리지 커패시터는 상기 기판 상에 위치한 제1 전극, 상기 제1 전극 상에 위치한 제1 절연층, 상기 제1 절연층 상에 위치한 제2 전극을 포함하고, 상기 제1 전극 및 상기 제2 전극은 투명 재료로 제조된다.
본 출원의 제조방법에 있어서, 상기 제1 절연층은 알루미나를 포함한다.
본 출원의 제조방법에 있어서, 상기 박막 트랜지스터부는, 상기 기판 상에 위치한 광 차단층, 상기 광 차단층 상에 위치한 버퍼층, 상기 버퍼층 상에 위치한 활성층, 상기 활성층 상에 위치한 게이트 절연층, 상기 게이트 절연층 상에 위치한 게이트층, 상기 게이트층 상에 위치한 층간 절연층, 상기 층간 절연층 상에 위치한 소스 드레인층, 상기 소스 드레인층 상에 위치한 보호층, 상기 보호층 상에 위치한 평탄화층 및 상기 평탄화층 상에 위치한 화소 전극층을 포함하고, 상기 제1 전극과 상기 활성층은 동일한 층에 설치되며, 상기 제1 절연층과 상기 층간 절연층은 동일한 층에 설치되고, 상기 제2 전극과 상기 소스 드레인층 또는 상기 화소 전극층은 동일한 포토마스크 공정에서 형성된다.
본 출원의 제조방법에 있어서, 상기 스토리지 커패시터는 투명 재료로 제조되는 제3 전극을 더 포함하고, 상기 제2 전극과 상기 소스 드레인층이 동일한 층에 설치되는 경우, 상기 제3 전극은 상기 게이트층과 동일한 층에 설치되며, 상기 제2 전극과 상기 화소 전극층이 동일한 층에 설치되는 경우, 상기 제3 전극은 상기 게이트층 또는 상기 소스 드레인층과 동일한 층에 설치된다.
본 출원은, 기판 및 상기 기판 상에 위치한 박막 트랜지스터부와 스토리지 커패시터를 포함하는 어레이 기판; 상기 어레이 기판 상에 위치한 발광 소자층;을 포함하고, 상기 스토리지 커패시터의 상기 발광 소자층 상의 정투영은 상기 발광 소자층 내에 위치하며, 상기 스토리지 커패시터는 상기 기판 상에 위치한 제1 전극, 상기 제1 전극 상에 위치한 제1 절연층, 상기 제1 절연층 상에 위치한 제2 전극을 포함하고, 상기 제1 전극과 상기 제2 전극은 투명 금속 재료로 제조되는, 디스플레이 패널을 더 제공한다.
본 출원의 디스플레이 패널에 있어서, 상기 제1 절연층은 알루미나를 포함한다.
본 출원의 디스플레이 패널에 있어서, 상기 박막 트랜지스터부는, 상기 기판 상에 위치한 광 차단층, 상기 광 차단층 상에 위치한 버퍼층, 상기 버퍼층 상에 위치한 활성층, 상기 활성층 상에 위치한 게이트 절연층, 상기 게이트 절연층 상에 위치한 게이트층, 상기 게이트층 상에 위치한 층간 절연층, 상기 층간 절연층 상에 위치한 소스 드레인층, 상기 소스 드레인층 상에 위치한 보호층, 상기 보호층 상에 위치한 평탄화층 및 상기 평탄화층 상에 위치한 화소 전극층을 포함하고, 상기 제1 전극과 상기 활성층은 동일한 층에 설치되며, 상기 제1 절연층과 상기 층간 절연층은 동일한 층에 설치되고, 상기 제2 전극과 상기 소스 드레인층 또는 상기 화소 전극층은 동일한 포토마스크 공정에서 형성된다.
본 출원의 디스플레이 패널에 있어서, 상기 스토리지 커패시터는 투명 재료로 제조되는 제3 전극을 더 포함하고, 상기 제2 전극과 상기 소스 드레인층이 동일한 층에 설치되는 경우, 상기 제3 전극은 상기 게이트층과 동일한 층에 설치되며, 상기 제2 전극과 상기 화소 전극층이 동일한 층에 설치되는 경우, 상기 제3 전극은 상기 게이트층 또는 상기 소스 드레인층과 동일한 층에 설치된다.
본 출원은 투명 금속 재료를 이용하여 어레이 기판의 스토리지 커패시터 영역을 제조하고, 상기 스토리지 커패시터 상에 발광 소자층을 설치함으로써, 디스플레이 패널의 개구율을 증가시켜, 디스플레이 패널의 디스플레이 효과를 향상시켰다.
실시예 또는 종래 기술을 보다 명확하게 설명하기 위해, 이하 실시예 또는 종래 기술의 설명에 필요한 도면을 간단히 설명하며, 하기 설명에서의 도면은 발명의 일부 실시예일뿐이고, 당업자는 창조적인 노동이 없이 하기 도면들을 통해 다른 도면을 얻을 수 있음은 자명하다.
도 1은 본 출원에 따른 디스플레이 패널의 막층 구조도이다.
도 2는 본 출원의 실시예 1에 따른 디스플레이 패널의 막층 구조도이다.
도 3은 본 출원의 실시예 2에 따른 디스플레이 패널의 막층 구조도이다.
도 4는 본 출원의 실시예 3에 따른 디스플레이 패널의 막층 구조도이다.
도 5는 본 출원에 따른 디스플레이 패널의 제조방법의 공정 흐름도이다.
도 6은 본 출원에 따른 디스플레이 패널의 제조방법의 다른 공정 흐름도이다.
도 7a 내지 도 7d는 본 출원에 따른 디스플레이 패널의 제조방법의 공정 흐름을 나타낸 도면이다.
도 8은 본 출원에 따른 디스플레이 패널의 다른 막층 구조도이다.
이하 각 실시예의 설명은 도면을 참조하여 본 출원의 실시 가능한 특정 실시예를 예시한 것이다. 본 출원에서 언급된 "상", "하", "전", "후", "좌", "우", "내부", "외부", "측면" 등 방향성 용어는, 도면의 방향을 참고한 것이다. 따라서, 사용된 방향성 용어는 본 출원을 설명하고 이해하기 위한 것일 뿐, 본 출원을 한정하기 위한 것은 아니다. 도면에서, 구조가 유사한 유닛은 동일한 도면 부호로 표시한다.
도 1은 본 발명에서 제공하는 디스플레이 패널의 막층 구조도를 나타내고, 상기 디스플레이 패널은, 기판(101) 및 상기 기판(101) 상에 위치한 박막트랜지스터층과 상기 박막트랜지스터층 상에 위치한 발광 소자층(40)을 포함하는 어레이 기판을 포함하고, 상기 박막트랜지스터층은 박막 트랜지스터부(10), 스토리지 커패시터(20) 및 스위칭부(30)를 포함하고, 상기 스토리지 커패시터(20)의 상기 발광 소자층(40) 상의 정투영은 상기 발광 소자층(40) 내에 위치한다.
본 실시예에서는, 도 1의 스위칭부(30)에 대한 구체적인 설명을 생략한다.
도 2에 도시된 바와 같이, 상기 기판(101)의 원재료는 유리 기판, 석영 기판, 수지 기판 등 중 하나이고, 추가적으로, 상기 어레이 기판이 유연성 기판인 경우, 선택적으로 유기 중합체일 수 있고, 일실시예에서, 상기 유연성 재료는 폴리이미드 필름일 수 있다.
상기 박막 트랜지스터부(10)는 ESL(에치스탑 레이어형), BCE(백채널 에치형) 또는 Top-gate(탑 게이트 박막 트랜지스터형) 구조를 포함하고, 구체적으로 제한되지 않는다. 예를 들면 탑 게이트 박막 트랜지스터형은 광 차단층(102), 버퍼층(103), 활성층(104), 게이트 절연층(105), 게이트층(106), 층간 절연층(107), 소스 드레인층(108), 보호층(109) 및 평탄화층을 포함한다.
상기 광 차단층(102)은 상기 기판(101) 상에 형성되고, 주로 박막 트랜지스터부(10)로 유입되어, 박막 트랜지스터의 구동효과에 영향을 미치는 광원을 차단한다.
상기 버퍼층(103)은 상기 광 차단층(102) 상에 형성되고, 주로 막층 구조 사이의 압력을 완충시키며, 또한 물과 산소를 차단하는 특정 기능을 가질 수 있다.
상기 활성층(104)은 상기 버퍼층(103) 상에 형성되고, 상기 활성층(104)은 이온이 도핑된 도핑 영역(미도시)을 포함한다. 상기 활성층은 인듐갈륨아연산화물(IGZO), 즉 도전성 반도체이며, 동시에 투명 재료이기도 하다.
상기 게이트 절연층(105)은 상기 활성층(104) 상에 형성된다. 일실시예에서, 상기 층간 절연층(107)은 상기 활성층(104)을 커버하고, 상기 층간 절연층(107)은 상기 활성층(104)과 기타 금속층을 격리시킨다.
상기 게이트층(106)은 상기 게이트 절연층(105) 상에 형성되고, 상기 게이트층(106)의 금속 재료는 통상적으로 몰리브덴, 알루미늄, 알루미늄 니켈 합금, 몰리브덴 텅스텐 합금, 크롬 또는 구리 등 금속을 사용할 수 있고, 하나 이상의 상기 금속 재료의 조성물을 사용할 수도 있다. 일실시예에서, 상기 게이트층(106)의 금속 재료는 몰리브덴일 수 있다.
상기 층간 절연층(107)은 상기 게이트층(106) 상에 형성된다. 일실시예에서, 상기 층간 절연층(107)은 상기 게이트층(106)을 커버하고, 상기 게이트 절연층(105)은 주로 상기 게이트층(106)과 상기 소스 드레인층(108)을 격리시킨다.
상기 소스 드레인층(108)은 상기 층간 절연층(107) 상에 형성되고, 상기 소스 드레인층(108)의 금속 재료는 통상적으로 몰리브덴, 알루미늄, 알루미늄 니켈 합금, 몰리브덴 텅스텐 합금, 크롬, 구리 또는 티타늄 알루미늄 합금 등 금속을 사용할 수 있고, 하나 이상의 상기 금속 재료의 조성물을 사용할 수도 있다. 상기 소스 드레인층(108)은 비아를 통해 상기 활성층(104) 상의 도핑 영역과 전기적으로 연결된다.
상기 보호층(109) 및 상기 평탄화층(110)은 상기 소스 드레인층(108) 상에 형성되고, 상기 보호층(109) 및 상기 평탄화층(110)은 상기 박막 트랜지스터 공정 상의 평탄성을 보장하도록 한다.
상기 발광 소자층은 상기 어레이 기판 상에 형성된 화소 전극층(111)(즉 양극층(111)), 발광층(112) 및 음극층(113)을 포함한다.
상기 화소 전극층(111)은 상기 평탄화층(110) 상에 형성되고, 상기 화소 전극층(111)은 주로 전자를 흡수하는 구멍을 제공한다.
일실시예에서, 발광 소자(OLED)는 하부 발광식 OLED소자이므로, 상기 화소 전극층(111)은 투명한 금속 전극이다.
일실시예에서, 상기 양극층(111)의 재료는 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO), 산화 아연(ZnO), 인듐 산화물(In2O3), 인듐 갈륨 산화물(IGO) 또는 아연 알루미늄 산화물(AZO)로 이루어진 군에서 선택되는 1종 이상일 수 있고,
상기 발광층(112)은 상기 양극층(111) 상에 형성되고, 상기 발광층(112)은 화소 정의층(114)에 의해 다수의 발광부로 분할되고, 각각의 상기 발광부는 하나의 상기 양극에 대응한다. 상기 양극층(111)에 생성된 구멍은 상기 음극층(113)에 생성된 전자를 흡수하여, 상기 발광층(112)에서 광원을 생성한다.
상기 음극층(113)은 상기 발광층(112) 상에 형성되고, 상기 음극층(113)은 상기 발광층(112) 및 상기 어레이 기판 상에 위치한 화소 정의층(114)을 커버한다. 일실시예에서, 상기 음극층(113)은 불투명 재료이고, 발광층(112)이 생성한 광선을 상기 음극층(113)을 통해 상기 기판(101) 방향으로 투사시킨다.
도 2에 도시된 바와 같이, 상기 스토리지 커패시터(20)는 상기 기판(101) 상에 위치한 제1 전극(115), 상기 제1 전극(115) 상에 위치한 제1 절연층(116), 상기 제1 절연층(116) 상에 위치한 제2 전극(117)을 포함한다.
일실시예에서, 상기 제1 전극(115)은 상기 활성층(104)과 동일한 층에 설치된다. 즉, 상기 활성층(104)과 동일한 포토마스크 공정에서 형성된다. 상기 제1 전극(115)과 활성층(104)은 동일한 재료로 구성되므로, 본 실시예에서의 상기 제1 전극(115)은 투명전극이다. 마찬가지로, 상기 제1 절연층(116)은 상기 층간 절연층(107)과 동일한 층에 설치된다.
도 2에 도시된 바와 같이, 상기 제2 전극(117)은 상기 소스 드레인층(108)과 동일한 층에 설치된다. 해당 실시예에서 상기 소스 드레인층(108) 및 상기 제2 전극(117)은 투명 금속 재료로 제조된다. 또는, 상기 소스 드레인층(108)과 상기 제2 전극(117)은 두 공정으로 제조되며, 각각 투명 금속 재료 및 불투명 금속 재료로 제조된다.
도 3에 도시된 바와 같이, 상기 제2 전극(117)은 또한 상기 화소 전극층(111)과 동일한 층에 설치될 수 있다.
도 2 및 도 3를 참고하면, 상기 제1 절연층(116)은 상기 제1 전극(115)을 커버하고, 에치스탑 레이어 역할을 하여, 제2 전극(117)이 후속 에칭 공정에서 파손되는 것을 방지한다. 일실시예에서, 상기 제1 절연층(113)은 알루미나를 포함한다.
일실시예에서, 상기 층간 절연층(107)의 재료는 알루미나일 수 있다. 알루미나의 고밀도 특성은 에칭 과정에서 상기 활성층(104), 상기 게이트 절연층(105) 및 상기 게이트층(106)이 파손되는 것을 잘 방지한다. 또한, 알루미나는 높은 정전기력 상수(K)를 가지며, 2개의 전극판의 면적 및 간격이 일정한 상황에서, 정전기력 상수가 증가되면, 스토리지 커패시터(20)의 총 전기량이 증가된다.
일실시예에서, 상기 스토리지 커패시터(20)는 제3 전극(118)을 더 포함한다.
상기 제2 전극(117)이 상기 소스 드레인층(108)과 동일한 층에 설치되는 경우, 상기 제3 전극(118)은 상기 게이트층(106)과 동일한 층에 설치된다. 상기 제2 전극(117)이 상기 화소 전극층(111)과 동일한 층에 설치되는 경우, 상기 제3 전극(118)은 상기 게이트층(106) 또는 상기 소스 드레인층(108)과 동일한 층에 설치된다.
도 4에 도시된 바와 같이, 상기 제2 전극(117)이 상기 소스 드레인층(108)과 동일한 층에 설치되는 경우, 상기 제3 전극(118)은 상기 게이트층(106)과 동일한 층에 설치된다. 도 2 또는 도 3과 비교했을 때, 3개의 병렬 연결된 커패시터는, 스토리지 커패시터(20)의 총 전기량을 증가시켰다.
일실시예에서, 상기 스토리지 커패시터(20)를 형성하는 상기 제1 전극(115), 상기 제2 전극(117) 또는 상기 제3 전극(118)은 모두 투명전극이다. 상기 제1 전극(115), 상기 제2 전극(117) 또는 상기 제3 전극(118)의 상기 발광 소자층(40) 상의 정투영은 상기 발광 소자층(40) 내에 위치한다. 고해상도 패널의 높은 커패시턴스에 대한 요구를 충족시키는 상황에서, 스토리지 커패시터의 투명화 설치는, 디스플레이 패널의 개구율을 증가시켜, 디스플레이 패널의 디스플레이 효과를 개선한다.
도 5는 본 출원의 디스플레이 패널의 제조방법을 도시했고, 해당 방법은 아래와 같은 단계들을 포함한다.
단계(S10): 기판을 제공한다.
본 실시예에서, 상기 기판(201)의 원재료는 유리 기판, 석영 기판, 수지 기판 중 하나일 수 있다. 상기 어레이 기판이 유연성 기판인 경우, 선택적으로 유기 중합체일 수 있다. 일실시예에서, 상기 유연성 재료는 폴리이미드 필름일 수 있다.
단계(S20): 상기 기판 상에 박막 트랜지스터부 및 스토리지 커패시터를 형성한다.
본 단계에서는, 주로 상기 기판(201) 상에 상기 디스플레이 패널의 박막 트랜지스터부, 스토리지 커패시터 및 스위칭부를 동시에 형성하고, 일실시예에서 스위칭부에 대한 구체적인 설명을 생략한다.
도 6에 도시된 바와 같이, 구체적으로 아래와 같은 단계들을 포함한다.
단계(S201): 상기 기판 상에 광 차단층, 버퍼층 및 활성층을 형성한다.
도 7a에 도시된 바와 같이, 상기 기판(201) 상에 제1 금속층을 증착시키고, 상기 박막 트랜지스터부의 광 차단층(202) 및 상기 스토리지 커패시터의 제1 전극(210)이 형성되도록 패턴화 처리를 한다.
일실시예에서, 상기 제1 금속층의 금속 재료는 몰리브덴일 수 있다.
상기 버퍼층(203)은 상기 광 차단층(202)을 커버하고, 상기 버퍼층(203)은 주로 막층 구조 사이의 압력을 완충시키며, 또한 물과 산소를 차단하는 특정 기능을 가질 수 있다.
먼저, 상기 버퍼층(203) 상에 활성층 박막을 형성하고, 상기 활성층 박막은 다결정 실리콘으로 구성된다. 상기 활성층 박막에 대해 제1 포토마스크 공정을 사용하여, 상기 활성층 박막 상에 제1 포토레지스트층(미도시)을 형성하고, 마스크판(미도시)으로 노광시키며, 현상 및 1차 에칭하는 패터닝 공정을 거쳐 처리한 후, 상기 활성층 박막에 도 7a에 도시된 활성층(204) 및 상기 제1 전극(215)을 형성시키고, 상기 제1 포토레지스트층을 박리한다.
상기 제1 전극(215)과 상기 활성층(204)은 동일한 층에 설치되고, 상기 활성층(204)은 인듐갈륨아연산화물(IGZO), 즉 도전성 반도체이며, 동시에 투명 재료이기도 하다.
단계(S202): 상기 활성층 상에 게이트 절연층, 게이트층 및 층간 절연층을 형성한다.
본 단계에서, 상기 활성층(204) 상에 게이트 절연층(205), 제2 금속층을 순차적으로 형성한다. 상기 제2 금속층의 금속 재료는 통상적으로 몰리브덴, 알루미늄, 알루미늄-니켈 합금, 몰리브덴-텅스텐 합금, 크롬, 또는 구리 등 금속을 사용할 수 있고, 하나 이상의 상기 금속 재료의 조성물을 사용할 수도 있다. 일실시예에서, 본 실시예의 상기 제2 금속층의 재료는 몰리브덴이다.
상기 게이트층에 대해 제2 포토마스크 공정을 사용하여, 상기 제2 금속층 상에 제2 포토레지스트층을 형성하고, 마스크판(미도시)으로 노광시키며, 현상 및 2차 에칭하는 패턴화 공정을 거쳐 처리한 후, 상기 게이트층 및 상기 게이트 절연층에 도 7b에 도시된 바와 같은 패턴을 형성시키고, 상기 제2 포토레지스트층을 박리한다.
상기 게이트 절연층(205) 및 상기 게이트층(206)은 하나의 포토마스크 공정에서 형성될 수 있다. 즉, 도 7b에 도시된 패턴을 형성한다.
상기 하나의 층간 절연층(207)을 증착시켜, 상기 게이트층(206)과 소스 드레인층(208)을 격리시킨다. 일실시예에서, 상기 층간 절연층(207)의 재료는 알루미나이다.
상기 제1 절연층(216)과 상기 층간 절연층(207)은 동일한 층에 설치된다. 즉, 상기 제1 절연층(216)의 재료도 알루미나일 수 있다. 알루미나의 고밀도 특성은 에칭 과정에서 상기 활성층(204), 상기 게이트 절연층(205) 및 상기 게이트층(206)이 파손되는 것을 잘 방지한다. 또한, 알루미나는 높은 정전기력 상수(K)를 가지며, 2개의 전극판의 면적 및 간격이 일정한 상황에서, 정전기력 상수가 증가되면, 스토리지 커패시터(20)의 총 전기량이 증가된다.
단계(S203): 상기 게이트층 상에 소스 드레인층, 제2 전극, 보호층 및 평탄화층을 순차적으로 형성한다.
도 7c에 도시된 바와 같이, 상기 소스 드레인(208)은 상기 층간 절연층(207) 상에 형성된다. 상기 소스 드레인층(208)의 금속 재료는 통상적으로 몰리브덴, 알루미늄, 알루미늄 니켈 합금, 몰리브덴 텅스텐 합금, 크롬, 구리 또는 티타늄 알루미늄 합금 등 금속을 사용할 수 있고, 상기 하나 이상의 금속 재료의 조성물을 사용할 수도 있다. 상기 소스 드레인층(208)은 비아를 통해 상기 활성층(204) 상의 도핑 영역과 전기적으로 연결된다.
상기 소스 드레인층(208)을 형성함과 동시에 상기 스토리지 커패시터(20)의 상기 제2 전극(217)을 형성한다. 일실시예에서, 상기 제2 전극(217)과 상기 소스 드레인층(208)은 투명 금속이다. 또는, 상기 소스 드레인층(208)과 상기 제2 전극(217)은 두 공정으로 제조되며, 각각 투명 금속 재료 및 불투명 금속 재료로 제조된다.
상기 보호층(209) 및 상기 평탄화층(210)은 상기 소스 드레인층(208) 상에 형성되고, 상기 보호층(209) 및 상기 평탄화층(210)은 상기 박막 트랜지스터의 공정 상의 평탄성을 보장하도록 한다.
단계(S30): 박막 트랜지스터부 및 스토리지 커패시터 상에 유기 발광층을 형성한다.
상기 발광 소자층(40)은 상기 어레이 기판 상에 형성된 화소 전극층(211)(즉 양극층(211)), 발광층(212) 및 음극층(213)을 포함한다.
상기 화소 전극층(211)은 상기 평탄화층(210) 상에 형성되고, 상기 화소 전극층(211)은 주로 전자를 흡수하는 구멍을 제공한다. 일실시예에서, 발광 소자(OLED)는 하부 발광식 OLED소자이므로, 상기 화소 전극층(211)은 투명한 금속 전극이다.
일실시예에서, 상기 양극층(211)의 재료는 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO), 산화 아연(ZnO), 인듐 산화물(In2O3), 인듐 갈륨 산화물(IGO) 또는 아연 알루미늄 산화물(AZO)로 이루어진 군에서 선택되는 1종 이상일 수 있다.
상기 발광층(212)은 상기 양극층(211) 상에 형성되고, 상기 발광층(212)은 화소 정의층(214)에 의해 다수의 발광부로 분할되고, 각각의 상기 발광부는 하나의 상기 양극에 대응한다. 상기 양극층(211)에 생성된 구멍은 상기 음극층(213)에 생성된 전자를 흡수하여, 상기 발광층(212)에서 광원을 생성한다.
상기 음극층(213)은 상기 발광층(212) 상에 형성된다. 상기 음극층(213)은 상기 발광층(212) 및 상기 어레이 기판 상에 위치한 화소 정의층(214)을 커버한다. 일실시예에서, 상기 음극층(213)은 불투명 재료로서, 발광층(212)이 생성한 광선을 상기 음극층(213)을 거쳐 상기 기판(201) 방향으로 투사시킨다.
일실시예에서, 상기 발광 소자층(40)은 상기 스토리지 커패시터(20)를 커버한다. 즉, 상기 스토리지 커패시터(20)의 상기 제1 전극(215) 및 상기 제2 전극(217)의 상기 발광 소자층(40) 상의 정투영은 상기 발광 소자층(40) 내에 위치한다.
도 7d에 도시된 바와 같이, 상기 제2 전극(217)은 또한 상기 화소 전극층(211)과 동일한 공정에서 형성될 수 있다. 비록 상기 스토리지 커패시터(20)는 상기 발광 소자층(40)에 의해 커버되지 않지만, 발광 소자층(40)에서 방출되는 광선은 상기 스토리지 커패시터(20)를 통해서도 방출될 수 있어, 디스플레이 패널의 개구율을 증가시켰다.
또한, 상기 스토리지 커패시터(20)는 제3 전극(218)을 더 포함할 수 있다.
즉, 상기 제2 전극(217)과 상기 소스 드레인층(208)이 동일한 층에 설치되는 경우, 상기 제3 전극(218)은 상기 게이트층(206)과 동일한 층에 설치된다. 상기 제2 전극(217)과 상기 화소 전극층(211)이 동일한 층에 설치되는 경우, 상기 제3 전극(218)은 상기 게이트층(206) 또는 상기 소스 드레인층(208)과 동일한 층에 설치된다.
도 8에 도시된 바와 같이, 상기 제2 전극(217)과 상기 소스 드레인층(208)이 동일한 층에 설치되는 경우, 상기 제3 전극(218)은 상기 게이트층(206)과 동일한 층에 설치된다. 도 2 또는 도 3과 비교했을 때, 3개의 병렬 연결된 커패시터는, 스토리지 커패시터(20)의 총 전기량을 증가시켰다.
본 출원은 디스플레이 패널 및 그 제조방법을 제시했고, 상기 디스플레이 패널은 기판 및 상기 기판 상에 위치한 박막 트랜지스터부와 스토리지 커패시터를 포함하는 어레이 기판; 상기 어레이 기판 상에 위치한 발광 소자층;을 포함하고, 상기 스토리지 커패시터의 상기 발광 소자층 상의 정투영은 상기 발광 소자층 내에 위치한다. 본 출원은 투명 금속 재료를 이용하여 어레이 기판의 스토리지 커패시터 영역을 제조하고, 상기 스토리지 커패시터 상에 발광 소자층을 설치하여, 디스플레이 패널의 개구율을 증가시켜, 디스플레이 패널의 디스플레이 효과를 개선했다.
이상, 본 출원의 바람직한 실시예를 개시했으나, 상술한 바람직한 실시예는 본 출원을 한정하기 위한 것은 아니고, 당업자는 본 출원의 사상 및 범위를 벗어나지 않는 전제하에 다양한 변경과 수정을 진행할 수 있으므로, 본 출원의 보호범위는 특허청구범위에서 한정한 범위를 기준으로 한다.

Claims (14)

  1. 기판 및 상기 기판 상에 위치한 박막 트랜지스터부와 스토리지 커패시터를 포함하는 어레이 기판; 및
    상기 어레이 기판 상에 위치한 발광 소자층
    을 포함하고,
    상기 스토리지 커패시터는, 상기 기판 상에 위치한 제1 전극, 상기 제1 전극 상에 위치한 제1 절연층, 상기 제1 절연층 상에 위치한 제2 전극을 포함하고,
    상기 제1 전극과 상기 제2 전극은 투명 금속 재료로 제조되고,
    상기 박막 트랜지스터부는,
    상기 기판 상에 위치한 광 차단층, 상기 광 차단층 상에 위치한 버퍼층, 상기 버퍼층 상에 위치한 활성층, 상기 활성층 상에 위치한 게이트 절연층, 상기 게이트 절연층 상에 위치한 게이트층, 상기 게이트층 상에 위치한 층간 절연층, 상기 층간 절연층 상에 위치한 소스 드레인층, 상기 소스 드레인층 상에 위치한 보호층, 상기 보호층 상에 위치한 평탄화층 및 상기 평탄화층 상에 위치한 화소 전극층을 포함하고,
    상기 제1 전극과 상기 활성층은 동일한 층에 설치되며,
    상기 제1 절연층과 상기 층간 절연층은 동일한 층에 설치되고,
    상기 스토리지 커패시터는 투명 재료로 제조되는 제3 전극을 더 포함하고,
    상기 제2 전극과 상기 소스 드레인층이 동일한 층에 설치되는 경우, 상기 제3 전극은 상기 게이트층과 동일한 층에 설치되며,
    상기 제2 전극과 상기 화소 전극층이 동일한 층에 설치되는 경우, 상기 제3 전극은 상기 게이트층 또는 상기 소스 드레인층과 동일한 층에 설치되고,
    상기 제1 전극, 상기 제2 전극 또는 상기 제3 전극의 상기 발광 소자층 상의 정투영은 상기 발광 소자층 내에 위치하는, 디스플레이 패널.
  2. 제1항에 있어서,
    상기 제1 절연층은 알루미나를 포함하는, 디스플레이 패널.
  3. 기판을 제공하는 단계;
    상기 기판 상에 박막 트랜지스터부 및 스토리지 커패시터를 형성하는 단계; 및
    상기 박막 트랜지스터부 및 상기 스토리지 커패시터 상에 발광 소자층을 형성하는 단계
    를 포함하고,
    상기 스토리지 커패시터는 상기 기판 상에 위치한 제1 전극, 상기 제1 전극 상에 위치한 제1 절연층, 상기 제1 절연층 상에 위치한 제2 전극을 포함하고,
    상기 제1 전극과 상기 제2 전극은 투명 금속 재료로 제조되고,
    상기 박막 트랜지스터부는,
    상기 기판 상에 위치한 광 차단층, 상기 광 차단층 상에 위치한 버퍼층, 상기 버퍼층 상에 위치한 활성층, 상기 활성층 상에 위치한 게이트 절연층, 상기 게이트 절연층 상에 위치한 게이트층, 상기 게이트층 상에 위치한 층간 절연층, 상기 층간 절연층 상에 위치한 소스 드레인층, 상기 소스 드레인층 상에 위치한 보호층, 상기 보호층 상에 위치한 평탄화층 및 상기 평탄화층 상에 위치한 화소 전극층을 포함하고,
    상기 제1 전극과 상기 활성층은 동일한 층에 설치되며,
    상기 제1 절연층과 상기 층간 절연층은 동일한 층에 설치되고,
    상기 제2 전극과 상기 소스 드레인층 또는 상기 화소 전극층은 동일한 포토마스크 공정에서 형성되고,
    상기 스토리지 커패시터는 투명 재료로 제조되는 제3 전극을 더 포함하고,
    상기 제2 전극과 상기 소스 드레인층이 동일한 층에 설치되는 경우, 상기 제3 전극은 상기 게이트층과 동일한 층에 설치되며,
    상기 제2 전극과 상기 화소 전극층이 동일한 층에 설치되는 경우, 상기 제3 전극은 상기 게이트층 또는 상기 소스 드레인층과 동일한 층에 설치되고,
    상기 제1 전극, 상기 제2 전극 또는 상기 제3 전극의 상기 발광 소자층 상의 정투영은 상기 발광 소자층 내에 위치하는, 디스플레이 패널의 제조방법.
  4. 제3항에 있어서,
    상기 제1 절연층은 알루미나를 포함하는, 디스플레이 패널의 제조방법.
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 삭제
  10. 삭제
  11. 삭제
  12. 삭제
  13. 삭제
  14. 삭제
KR1020207011833A 2018-09-03 2018-11-01 디스플레이 패널 및 그 제조방법 KR102508708B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN201811019500.4A CN109166896A (zh) 2018-09-03 2018-09-03 显示面板及其制作方法
CN201811019500.4 2018-09-03
PCT/CN2018/113274 WO2020047978A1 (zh) 2018-09-03 2018-11-01 显示面板及其制作方法

Publications (2)

Publication Number Publication Date
KR20200055774A KR20200055774A (ko) 2020-05-21
KR102508708B1 true KR102508708B1 (ko) 2023-03-09

Family

ID=64893849

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020207011833A KR102508708B1 (ko) 2018-09-03 2018-11-01 디스플레이 패널 및 그 제조방법

Country Status (6)

Country Link
US (1) US11152443B2 (ko)
EP (1) EP3848972A4 (ko)
JP (1) JP6959337B2 (ko)
KR (1) KR102508708B1 (ko)
CN (1) CN109166896A (ko)
WO (1) WO2020047978A1 (ko)

Families Citing this family (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20210217781A1 (en) * 2019-01-11 2021-07-15 Boe Technology Group Co., Ltd. Array Substrate, Manufacturing Method Thereof, and Display Panel
CN110085678A (zh) * 2019-04-18 2019-08-02 深圳市华星光电半导体显示技术有限公司 显示面板和薄膜晶体管的制作方法
CN110047892A (zh) * 2019-04-22 2019-07-23 深圳市华星光电半导体显示技术有限公司 白光有机发光二极管显示器
CN110211994B (zh) * 2019-05-17 2021-11-02 深圳市华星光电半导体显示技术有限公司 阵列基板及其制造方法、有机发光二极管显示器
CN110323262B (zh) * 2019-07-08 2021-10-12 京东方科技集团股份有限公司 阵列基板、显示面板和显示装置
CN110415662B (zh) * 2019-07-18 2021-01-01 深圳市华星光电技术有限公司 Goa器件及栅极驱动电路
CN110398863A (zh) * 2019-07-22 2019-11-01 深圳市华星光电半导体显示技术有限公司 显示面板
CN110491907A (zh) * 2019-07-26 2019-11-22 武汉华星光电半导体显示技术有限公司 阵列基板及其制作方法、显示面板
CN110534549A (zh) 2019-08-08 2019-12-03 深圳市华星光电半导体显示技术有限公司 阵列基板、显示面板及阵列基板的制作方法
CN110491886A (zh) * 2019-08-23 2019-11-22 京东方科技集团股份有限公司 显示基板及其制造方法、显示装置
CN110660356B (zh) * 2019-09-30 2021-03-19 京东方科技集团股份有限公司 一种显示基板及其制作方法、显示装置
CN110707101A (zh) * 2019-10-16 2020-01-17 深圳市华星光电半导体显示技术有限公司 阵列基板及其制作方法、显示面板
CN110728919B (zh) * 2019-10-25 2022-04-08 京东方科技集团股份有限公司 透明显示面板及其制作方法、显示装置
CN110993644A (zh) * 2019-11-06 2020-04-10 深圳市华星光电半导体显示技术有限公司 Oled显示面板及制备方法
CN111223876B (zh) * 2019-11-06 2022-12-06 深圳市华星光电半导体显示技术有限公司 显示面板及显示面板的制备方法
CN110838511A (zh) * 2019-11-25 2020-02-25 深圳市华星光电半导体显示技术有限公司 Oled显示装置及其形成方法
CN110890408B (zh) * 2019-11-28 2022-08-19 京东方科技集团股份有限公司 一种显示面板、显示装置
CN111180491B (zh) * 2020-01-02 2023-04-07 京东方科技集团股份有限公司 显示装置及其显示面板、显示面板的制作方法
CN111312077A (zh) * 2020-03-03 2020-06-19 深圳市华星光电半导体显示技术有限公司 显示面板及其制备方法
CN111354775B (zh) * 2020-03-23 2022-10-21 京东方科技集团股份有限公司 显示基板及其制作方法和显示装置
CN111613633A (zh) * 2020-05-26 2020-09-01 深圳市华星光电半导体显示技术有限公司 一种显示面板及显示装置
CN212033021U (zh) * 2020-06-29 2020-11-27 京东方科技集团股份有限公司 Tft基板及显示装置
CN112713179A (zh) * 2020-12-30 2021-04-27 深圳市华星光电半导体显示技术有限公司 显示面板及显示装置
CN112786667A (zh) * 2021-01-05 2021-05-11 深圳市华星光电半导体显示技术有限公司 Amoled显示面板及其制备方法
CN113745246B (zh) * 2021-08-16 2023-10-03 深圳市华星光电半导体显示技术有限公司 基板及显示面板
CN113659095A (zh) * 2021-09-10 2021-11-16 福建华佳彩有限公司 一种oled器件支撑柱的结构及其制作方法
US20230131235A1 (en) * 2021-10-25 2023-04-27 Wuhan China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Display device and manufacturing method thereof

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009200336A (ja) * 2008-02-22 2009-09-03 Sony Corp 自発光型表示装置
US20150097172A1 (en) * 2013-10-08 2015-04-09 Lg Display Co., Ltd. Display device and method for manufacturing the same

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI292281B (en) * 2005-12-29 2008-01-01 Ind Tech Res Inst Pixel structure of active organic light emitting diode and method of fabricating the same
KR100964227B1 (ko) * 2008-05-06 2010-06-17 삼성모바일디스플레이주식회사 평판 표시 장치용 박막 트랜지스터 어레이 기판, 이를포함하는 유기 발광 표시 장치, 및 이들의 제조 방법
KR101945237B1 (ko) * 2012-06-01 2019-02-08 삼성디스플레이 주식회사 유기 발광 표시 장치
JP6076626B2 (ja) 2012-06-14 2017-02-08 株式会社ジャパンディスプレイ 表示装置及びその製造方法
KR102070952B1 (ko) * 2013-05-06 2020-01-30 삼성디스플레이 주식회사 커패시터의 제조 방법, 이를 포함하는 유기 발광 표시 장치의 제조 방법 및 이를 통해 제조된 유기 발광 표시 장치
KR20150019989A (ko) * 2013-08-12 2015-02-25 엘지디스플레이 주식회사 유기 발광 디스플레이 장치용 어레이 기판 및 이의 제조 방법
CN104681566B (zh) * 2013-11-27 2017-02-08 乐金显示有限公司 用于显示装置的阵列基板及其制造方法
JP2015176800A (ja) * 2014-03-17 2015-10-05 株式会社ジャパンディスプレイ 発光表示装置
KR102364387B1 (ko) * 2014-07-04 2022-02-18 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102166341B1 (ko) * 2014-09-05 2020-10-16 엘지디스플레이 주식회사 고 개구율 유기발광 다이오드 표시장치 및 그 제조 방법
KR102315094B1 (ko) * 2014-11-13 2021-10-20 엘지디스플레이 주식회사 고 개구율 유기발광 다이오드 표시장치 및 그 제조방법
US9947737B2 (en) * 2015-03-09 2018-04-17 Shenzhen China Star Optoelectronics Technology Co., Ltd. Pixel structure having high aperture ratio and circuit
KR102556027B1 (ko) * 2015-09-10 2023-07-17 삼성디스플레이 주식회사 디스플레이장치 및 이의 제조방법
KR102635062B1 (ko) * 2016-09-30 2024-02-07 엘지디스플레이 주식회사 유기 화합물과 이를 이용한 발광다이오드 및 유기발광다이오드 표시장치
KR101849590B1 (ko) * 2016-10-31 2018-05-31 엘지디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
CN107808895B (zh) * 2017-10-24 2019-10-01 深圳市华星光电半导体显示技术有限公司 透明oled显示器及其制作方法
US10446633B2 (en) 2017-10-24 2019-10-15 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Transparent OLED display with transparent storage capacitor and manufacturing method thereof
CN108461529A (zh) * 2018-03-29 2018-08-28 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
CN108428730B (zh) * 2018-05-16 2021-01-26 京东方科技集团股份有限公司 Oled显示基板及其制作方法、显示装置
CN108764081B (zh) * 2018-05-17 2021-03-16 上海天马有机发光显示技术有限公司 一种显示面板及显示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2009200336A (ja) * 2008-02-22 2009-09-03 Sony Corp 自発光型表示装置
US20150097172A1 (en) * 2013-10-08 2015-04-09 Lg Display Co., Ltd. Display device and method for manufacturing the same

Also Published As

Publication number Publication date
EP3848972A1 (en) 2021-07-14
US11152443B2 (en) 2021-10-19
JP2020536262A (ja) 2020-12-10
JP6959337B2 (ja) 2021-11-02
CN109166896A (zh) 2019-01-08
WO2020047978A1 (zh) 2020-03-12
KR20200055774A (ko) 2020-05-21
EP3848972A4 (en) 2022-06-01
US20210183977A1 (en) 2021-06-17

Similar Documents

Publication Publication Date Title
KR102508708B1 (ko) 디스플레이 패널 및 그 제조방법
KR102328494B1 (ko) Oled 디스플레이 패널 및 이의 제조 방법
CN109585520B (zh) 显示面板及显示模组、电子装置
US10090326B2 (en) Flexible display substrate and a manufacturing method thereof, as well as a flexible display device
CN109378326B (zh) 显示面板及其制作方法
KR102248641B1 (ko) 유기전계 발광소자
WO2020206721A1 (zh) 显示面板及制作方法、显示模组
CN107968110B (zh) 显示基板及其制作方法、显示装置及其制作方法
US9947691B2 (en) Array substrate, manufacturing method thereof and display panel
US11133366B2 (en) Array substrate and method of manufacturing the same, and display device
KR20150041511A (ko) 표시 장치 및 그 제조 방법
CN109244269A (zh) 显示面板及其制造方法、显示装置
TW201930983A (zh) 顯示背板及其製作方法、顯示面板和顯示裝置
US10121830B1 (en) OLED display panel and manufacturing method thereof
KR102067968B1 (ko) 유기 발광 다이오드 디스플레이 장치 및 이의 제조 방법
KR102401432B1 (ko) 표시장치
CN109300944B (zh) 显示面板及其制造方法、显示装置
KR102157689B1 (ko) 평판 표시장치용 박막 트랜지스터 어레이 기판
GB2546667A (en) Manufacturing method and device for thin flim transistor substrate
CN210403734U (zh) 一种显示基板、显示装置
CN111415963A (zh) 显示面板及其制备方法
CN109216373B (zh) 阵列基板及其制备方法
KR20120119075A (ko) 박막 트랜지스터 기판 및 이의 제조 방법
KR102457208B1 (ko) 유기발광 표시장치 및 그 제조방법
CN109073944B (zh) 阵列基板及其制造方法、显示面板和显示设备

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant