KR102364387B1 - 유기 발광 표시 장치 - Google Patents

유기 발광 표시 장치 Download PDF

Info

Publication number
KR102364387B1
KR102364387B1 KR1020140083590A KR20140083590A KR102364387B1 KR 102364387 B1 KR102364387 B1 KR 102364387B1 KR 1020140083590 A KR1020140083590 A KR 1020140083590A KR 20140083590 A KR20140083590 A KR 20140083590A KR 102364387 B1 KR102364387 B1 KR 102364387B1
Authority
KR
South Korea
Prior art keywords
light emitting
disposed
organic light
electrode
insulating layer
Prior art date
Application number
KR1020140083590A
Other languages
English (en)
Other versions
KR20160005230A (ko
Inventor
박상호
이승민
윤주선
최광영
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020140083590A priority Critical patent/KR102364387B1/ko
Priority to US14/737,177 priority patent/US9543367B2/en
Publication of KR20160005230A publication Critical patent/KR20160005230A/ko
Application granted granted Critical
Publication of KR102364387B1 publication Critical patent/KR102364387B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/302—Details of OLEDs of OLED structures
    • H10K2102/3023—Direction of light emission
    • H10K2102/3031—Two-side emission, e.g. transparent OLEDs [TOLED]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

유기 발광 표시 장치는 화소 영역 및 투과 영역을 가질 수 있으며, 기판, 상기 화소 영역에서 상기 기판 상에 배치되는 적어도 하나의 반도체 소자, 상기 적어도 하나의 반도체 소자 상에 배치되는 유기 발광 소자, 그리고 상기 투과 영역에서 상기 기판 상에 배치되는 커패시터를 포함할 수 있다. 상기 유기 발광 표시 장치의 투과율을 실질적으로 감소시키지 않고 구성 요소들을 위하여 상기 커패시터의 충분한 용량을 확보할 수 있으며, 상기 커패시터의 하부 전극 및/또는 상부 전극의 구성 물질에 따라 상기 투과 영역이 거울의 기능을 수행할 수 있다.

Description

유기 발광 표시 장치{ORGANIC LIGHT EMITTING DISPLAY DEVICE}
본 발명은 유기 발광 표시 장치에 관한 것이다. 보다 상세하게는, 본 발명은 투과 영역에 배치되는 커패시터를 포함하는 유기 발광 표시 장치 및 이러한 유기 발광 표시 장치의 제조 방법에 관한 것이다.
유기 발광 표시(OLED) 장치는 양극과 음극으로부터 각기 제공되는 정공들과 전자들이 이들 전극들 사이에 배치되는 유기 발광층에서 결합하여 생성되는 광을 이용하여 영상, 문자 등의 정보를 나타낼 수 있는 표시 장치이다. 이러한 유기 발광 표시 장치는 넓은 시야각, 빠른 응답 속도, 얇은 두께, 낮은 소비 전력 등의 여러 가지 장점들을 가지기 때문에 유망한 차세대 표시 장치로 여겨지고 있다.
최근, 오프(OFF) 상태에서는 유기 발광 표시 장치의 전방이나 후방에 위치하는 사물의 이미지가 투과될 수 있고, 온(ON) 상태에서는 유기 발광층으로부터 방출되는 광을 이용하여 영상을 표시할 수 있는 투명 유기 발광 표시 장치에 대한 개발이 빠르게 진행되고 있다.
일반적으로, 투명 유기 발광 표시 장치는 화소들이 배치되는 화소 영역과 상기 화소 영역에 인접하는 투과 영역으로 구분되는 기판, 상기 기판의 화소 영역에 배치되는 반도체 소자들, 커패시터, 주변 회로 등을 포함할 수 있다. 종래의 투명 유기 발광 표시 장치에 있어서, 상기 반도체 소자들과 커패시터가 모두 상기 화소 영역에 위치하게 된다. 이 경우, 상기 화소 영역에서 상기 커패시터의 면적의 한계로 인하여 상기 유기 발광 표시 장치의 구성 요소들을 위한 커패시터의 용량을 충분히 확보하기 어려운 문제점이 있다.
본 발명의 목적은 투과 영역에 커패시터를 구현하여 투과율에 영향을 미치지 않으면서 커패시터가 충분한 용량을 가질 수 있는 유기 발광 표시 장치를 제공하는 것이다.
본 발명의 목적이 전술한 목적에 한정되는 것은 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
상술한 본 발명의 일 목적을 달성하기 위하여, 본 발명의 예시적인 실시예들에 따른 화소 영역 및 투과 영역을 포함하는 유기 발광 표시 장치는, 기판, 상기 화소 영역에서 상기 기판 상에 배치되는 적어도 하나의 반도체 소자, 상기 적어도 하나의 반도체 소자 상에 배치되는 유기 발광 소자, 그리고 상기 투과 영역에서 상기 기판 상에 배치되는 커패시터를 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 적어도 하나의 반도체 소자는, 상기 기판 상에 배치되는 제1 액티브 패턴, 상기 제1 액티브 패턴 상에 배치되는 제1 게이트 절연막, 상기 제1 게이트 절연막 상에 배치되는 제1 게이트 전극, 상기 제1 액티브 패턴의 일측에 접속되고 상기 투과 영역으로 연장되는 제1 소스 전극, 그리고 상기 제1 액티브 패턴의 타측에 접속되는 제1 드레인 전극을 구비하는 제1 반도체 소자를 포함할 수 있다. 또한, 상기 커패시터는, 상기 제1 소스 전극의 연장되는 부분에 접속되는 하부 전극, 상기 하부 전극 상에 배치되는 유전체 구조, 그리고 상기 유전체 구조 상에 배치되는 상부 전극을 포함할 수 있다. 예를 들면, 상기 하부 전극 및 상기 상부 전극은 각기 투과성을 갖는 물질 또는 반사성을 갖는 물질을 포함할 수 있다.
예시적인 실시예들에 따르면, 상기 하부 전극 및 상기 제1 게이트 전극은 상기 기판 상의 실질적으로 동일한 레벨에 위치할 수 있다. 또한, 상기 유전체 구조는 상기 제1 게이트 전극 및 상기 하부 전극 상에 배치되는 제1 층간 절연막의 일부와 상기 제1 층간 절연막 상에 배치되는 제2 층간 절연막의 일부를 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 유기 발광 표시 장치는 상기 커패시터 및 상기 적어도 하나의 반도체 소자 상에 배치되는 절연층을 더 포함할 수 있다. 이 경우, 상기 유기 발광 소자는 상기 절연층 상에 배치될 수 있다.
예시적인 실시예들에 있어서, 상기 절연층은 상기 투과 영역에서 상기 유전체 구조를 노출시키는 배치되는 개구 및 상기 화소 영역에서 상기 제1 소스 전극이 연장되는 부분을 노출시키는 콘택 홀을 구비할 수 있다. 상기 상부 전극은 상기 개구를 통해 노출되는 상기 유전체 구조, 상기 절연층 및 상기 개구의 측벽 상에 배치될 수 있다. 또한, 상기 유기 발광 소자는, 상기 콘택 홀을 통해 상기 제1 소스 전극의 연장되는 부분에 접속되는 제1 전극, 상기 제1 전극 상에 배치되는 유기 발광 구조, 그리고 상기 유기 발광 구조 상에 배치되는 제2 전극을 포함할 수 있다. 다른 예시적인 실시예들에 따르면, 상기 상부 전극과 상기 제1 전극은 일체로 형성될 수 있다.
다른 예시적인 실시예들에 있어서, 상기 절연층은 상기 제1 소스 전극의 연장되는 부분과 상기 유전체 구조를 노출시키는 개구를 포함할 수 있다. 상기 상부 전극은 상기 절연층, 상기 개구의 일측벽 및 상기 노출되는 상기 유전체 구조 상에 배치될 수 있다. 또한, 상기 유기 발광 소자는, 상기 절연층, 상기 개구의 상기 타측벽 및 상기 노출되는 제1 소스 전극의 연장되는 부분 상에 배치되는 제1 전극, 상기 제1 전극 상에 배치되는 유기 발광 구조, 그리고 상기 유기 발광 구조 상에 배치되는 제2 전극을 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 적어도 하나의 반도체 소자는, 상기 기판 상에 배치되는 제2 액티브 패턴, 상기 제2 액티브 패턴 상에 배치되는 상기 제1 게이트 절연막, 상기 제1 게이트 절연막 상에 배치되는 제2 게이트 전극, 그리고 상기 제2 액티브 패턴에 각기 접속되는 제2 소스 및 드레인 전극들을 포함하는 제2 반도체 소자를 구비할 수 있다. 상기 제2 게이트 전극과 상기 하부 전극은 각기 상기 기판 상의 다른 레벨들에 위치할 수 있다.
예시적인 실시예들에 있어서, 상기 유기 발광 표시 장치는 상기 화소 영역에 배치되는 추가적인 커패시터를 더 포함할 수 있다. 예를 들면, 상기 추가적인 커패시터는 상기 제1 반도체 소자 상에 배치될 수 있다. 상기 추가적인 커패시터는, 상기 제1 게이트 전극인 하부 전극, 상기 게이트 전극 상에 배치되는 유전체 구조, 그리고 상기 유전체 구조 상에 배치되는 상부 전극을 포함할 수 있다. 이 경우, 상기 추가적인 커패시터의 유전체 구조는 상기 제1 게이트 전극 상에 배치되는 층간 절연막의 일부를 포함할 수 있다.
본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치는 투과 영역에 배치되는 커패시터를 구비할 수 있다. 이러한 커패시터는 하부 전극과 상부 전극은 각기 투과성을 갖는 물질을 포함하여, 상기 유기 발광 표시 장치의 투과율을 실질적으로 감소시키지 않고, 화소 영역의 면적을 실질적으로 증가시킴이 없이 상기 커패시터의 용량을 향상시킬 수 있다. 또한, 상기 커패시터의 하부 전극 및/또는 상부 전극이 반사성을 갖는 물질을 포함할 경우, 상기 유기 발광 표시 장치의 투과 영역이 미러의 기능을 수행할 수 있다. 더욱이, 상기 유기 발광 표시 장치는 상기 화소 영역에 배치되는 추가적인 커패시터를 포함할 수 있으므로, 상기 유기 발광 표시 장치의 구성 요소들을 위해 보다 충분한 커패시터의 정전 용량이 제공될 수 있다.
본 발명의 효과들이 상술한 바에 한정되는 것은 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.
도 1은 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치를 나타내는 단면도이다.
도 2는 본 발명의 다른 예시적인 실시예들에 따른 유기 발광 표시 장치를 나타내는 단면도이다.
도 3은 본 발명의 또 다른 예시적인 실시예들에 따른 유기 발광 표시 장치를 나타내는 단면도이다.
도 4 내지 도 11은 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치의 제조 방법을 설명하기 위한 단면도들이다.
도 12는 본 발명의 또 다른 예시적인 실시예들에 따른 유기 발광 표시 장치를 나타내는 단면도이다.
도 13은 본 발명의 또 다른 예시적인 실시예들에 따른 유기 발광 표시 장치를 나타내는 단면도이다.
도 14는 본 발명의 또 다른 예시적인 실시예들에 따른 유기 발광 표시 장치를 나타내는 단면도이다.
도 15 내지 도 21은 본 발명의 다른 예시적인 실시예들에 따른 유기 발광 표시 장치의 제조 방법을 설명하기 위한 단면도들이다.
이하, 첨부한 도면들을 참조하여, 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치들 및 유기 발광 표시 장치의 제조 방법들에 대해 보다 상세하게 설명한다.
도 1은 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치를 나타내는 단면도이다.
도 1을 참조하면, 유기 발광 표시 장치(100)는 기판(105), 제1 반도체 소자, 제2 반도체 소자, 커패시터(CAP), 유기 발광 소자 등을 포함할 수 있다. 예시적인 실시예들에 있어서, 유기 발광 표시 장치(100)는 화소 영역 및 투과 영역을 포함할 수 있으며, 상기 제1 및 제2 반도체 소자들과 상기 유기 발광 소자는 상기 화소 영역에 배치될 수 있다. 또한, 상기 커패시터(CAP)는 유기 발광 표시 장치(100)의 투과 영역에 위치할 수 있다. 예를 들면, 상기 화소 영역에서는 상기 유기 발광 소자를 통해 화상이 표시될 수 있고, 상기 투과 영역에서는 유기 발광 표시 장치(100)의 전방이나 후방에 위치하는 대상의 이미지가 투과될 수 있다. 상기 투과 영역에 위치하는 커패시터(CAP)는 하부 전극(140b), 유전체 구조(dielectric structure) 및 상부 전극(170b)을 구비할 수 있다.
기판(105)은 투명 절연 물질을 포함할 수 있다. 예를 들면, 기판(105)은 유리 기판, 석영 기판, 투명 수지 기판 등으로 구성될 수 있다. 이러한 투명 수지 기판은 폴리이미드계 수지, 아크릴계 수지, 폴리아크릴레이트계 수지, 폴리카보네이트계 수지, 폴리에테르계 수지, 술폰산계 수지, 폴리에틸렌테레프탈레이트계 수지 등을 포함할 수 있다. 유기 발광 표시 장치(100)가 상기 화소 및 투과 영역들을 구비함에 따라, 기판(105)도 화소 영역과 투과 영역으로 구분될 수 있다.
기판(105) 상에는 제1 버퍼층(110) 및 제2 버퍼층(115)이 배치될 수 있다. 제1 및 제2 버퍼층들(110, 115)은 기판(105)으로부터 금속 원자들이나 불순물들이 확산되는 현상을 방지할 수 있으며, 제1 액티브 패턴(120a) 및 제2 액티브 패턴(120b)을 형성하기 위한 결정화 공정 동안 열의 전달 속도를 조절하여 실질적으로 균일한 제1 및 제2 액티브 패턴들(120a, 120b)을 수득하게 할 수 있다. 또한, 제1 및 제2 버퍼층들(110, 115)은 기판(105)의 표면이 균일하지 않을 경우, 기판(105)의 표면의 평탄도를 향상시키는 역할을 수행할 수 있다. 예를 들면, 제1 및 제2 버퍼층들(110, 115)은 각기 실리콘 질화물, 실리콘 산화물 등으로 구성될 수 있다. 다른 예시적인 실시예들에 있어서, 기판(105)의 유형에 따라 기판(105) 상에 하나의 버퍼층만이 제공되거나 버퍼층이 배치되지 않을 수 있다.
상기 제1 반도체 소자는 제2 버퍼층(115) 상에 배치될 수 있다. 예시적인 실시예들에 있어서, 상기 제1 반도체 소자는 제1 액티브 패턴(120a), 제1 게이트 절연막(125), 제2 게이트 절연막(135), 제1 게이트 전극(140a), 제1 소스 전극(155a), 제1 드레인 전극(160a) 등을 포함할 수 있다. 제1 게이트 전극(140a)과 제1 소스 및 드레인 전극들(155a, 160a) 사이에는 제1 층간 절연막(145) 및 제2 층간 절연막(150)이 개재될 수 있다. 예를 들면, 상기 제1 반도체 소자는 유기 발광 표시 장치(100)의 구동 트랜지스터로 기능할 수 있다.
상기 제2 반도체 소자는 제2 액티브 패턴(120b), 제1 게이트 절연막(125), 제2 게이트 전극(130), 제2 소스 전극(155b), 제2 드레인 전극(160b) 등을 포함할 수 있다. 제2 게이트 전극(130)과 제2 소스 및 드레인 전극들(155b, 160b) 사이에는 제2 게이트 절연막(135), 제1 층간 절연막(145) 및 제2 층간 절연막(150)이 개재될 수 있다. 예를 들면, 상기 제2 반도체 소자는 유기 발광 표시 장치(100)의 스위칭 트랜지스터로 기능할 수 있다.
예시적인 실시예들에 따르면, 상기 제1 및 제2 반도체 소자들은 상기 화소 영역에 위치할 수 있다. 이러한 제1 및 제2 반도체 소자들에 있어서, 제1 및 제2 액티브 패턴들(120a, 120b)은 서로 소정의 간격으로 이격되어 제2 버퍼층(115) 상에 배치될 수 있다. 예를 들면, 제1 및 제2 액티브 패턴들(120a, 120b)은 각기 실리콘을 함유하는 물질을 포함할 수 있다. 선택적으로는, 제1 및 제2 액티브 패턴들(120a, 120b)은 각기 산화물 반도체를 포함할 수 있다. 제1 게이트 절연막(125)은 제1 및 제2 액티브 패턴들(120a, 120b)을 커버할 수 있으며, 제2 버퍼층(115) 상에 배치될 수 있다. 제1 게이트 절연막(125)은 실리콘 산화물, 금속 산화물 등으로 구성될 수 있다.
제2 게이트 전극(130)은 제1 게이트 절연막(125) 중에서 아래에 제2 액티브 패턴(120b)이 위치하는 부분 상에 배치될 수 있다. 제2 게이트 전극(130)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등으로 이루어질 수 있다. 제2 게이트 절연막(135)은 제2 게이트 전극(130)을 커버할 수 있으며, 제1 게이트 절연막(125) 상에 배치될 수 있다. 제2 게이트 절연막(135)은 실리콘 질화물, 금속 질화물 등으로 구성될 수 있다.
제1 게이트 전극(140a)은 제2 게이트 절연막(135) 상에 배치될 수 있다. 제1 게이트 전극(140a)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등으로 구성될 수 있다. 예를 들면, 제1 게이트 전극(140a)은 알루미늄(Al), 알루미늄을 함유하는 합금, 알루미늄 질화물(AlNx), 은(Ag), 은을 함유하는 합금, 텅스텐(W), 텅스텐 질화물(WNx), 구리(Cu), 구리를 함유하는 합금, 니켈(Ni), 크롬(Cr), 몰리브데늄(Mo), 몰리브데늄을 함유하는 합금, 티타늄(Ti), 티타늄 질화물(TiNx), 백금(Pt), 탄탈륨(Ta), 탄탈륨 질화물(TaNx), 아연 산화물(ZNOx), 인듐 주석 산화물(ITO), 주석 산화물(SNOx), 인듐 산화물(INOx), 갈륨 산화물(GaOx), 인듐 아연 산화물(IZO) 등을 포함할 수 있다. 제1 액티브 패턴(120a)과 제1 게이트 전극(140a) 사이에는 제1 및 제2 게이트 절연막들(125, 135)이 배치될 수 있는 반면, 제2 액티브 패턴(120b)과 제2 게이트 전극(130) 사이에는 제1 게이트 절연막(125)이 위치할 수 있다. 달리 말하면, 제1 게이트 전극(140a)과 제2 게이트 전극(130)은 기판(105) 상에서 다른 레벨들에 위치할 수 있다.
도 1에 예시한 바와 같이, 제1 및 제2 게이트 전극들(140a, 130)은 상기 화소 영역에 위치할 수 있고, 커패시터(CAP)의 하부 전극(140b)은 상기 투과 영역에 배치될 수 있다. 따라서, 하부 전극(140b)은 제1 게이트 전극(140a)과 이격되어 제2 게이트 절연막(135) 상에 배치될 수 있다. 예시적인 실시예들에 있어서, 제1 게이트 전극(140a)과 하부 전극(140b)은 실질적으로 동일한 물질을 포함할 수 있다. 예를 들면, 제1 게이트 전극(140a)과 하부전극(140b)은 각기 투과성을 갖는 물질로 구성될 수 있다. 예시적인 투명 도전성 물질은 인듐 주석 산화물, 인듐 아연 산화물, 아연 산화물, 주석 산화물, 갈륨 산화물, 인듐 산화물 등을 포함할 수 있다. 선택적으로는, 제1 게이트 전극(140a)은 하부전극(140b)과 다른 물질들로 구성될 수 있다. 하부 전극(140b)이 전술한 투과성을 갖는 물질을 포함할 경우, 커패시터(CAP)가 상기 투과 영역에 배치되더라도 유기 발광 표시 장치(100)의 투과율에는 실질적으로 영향을 미치지 않을 수 있다.
다른 예시적인 실시예들에 따르면, 하부 전극(140b)은 반사성 또는 반투과성을 갖는 물질을 포함할 수 있다. 예를 들면, 하부 전극(140b)은 알루미늄, 알루미늄을 함유하는 합금, 알루미늄 질화물, 은, 은을 함유하는 합금, 텅스텐, 텅스텐 질화물, 구리, 구리를 함유하는 합금, 니켈, 크롬, 몰리브데늄, 몰리브데늄을 함유하는 합금, 티타늄, 티타늄 질화물, 백금, 탄탈륨, 탄탈륨 질화물 등을 포함할 수 있다. 커패시터(CAP)의 하부 전극(140b)이 반사성 또는 반투과성을 갖는 물질을 포함하는 경우, 유기 발광 표시 장치(100)의 투과 영역은 실질적으로 거울의 기능을 수행할 수 있다.
다시 도 1을 참조하면, 제1 층간 절연막(145)은 제1 게이트 전극(140a) 및 하부 전극(140b)을 덮을 수 있으며, 제2 게이트 절연막(135) 상에 위치할 수 있다. 제1 층간 절연막(145)은 상기 화소 영역에서 제1 소스 및 드레인 전극들(155a, 160a)로부터 제1 게이트 전극(140a)을 전기적으로 절연시킬 수 있다. 상기 투과 영역에서, 제1 층간 절연막(145)은 커패시터(CAP)의 유전체 구조의 일부를 구성할 수 있다. 예를 들면, 제1 층간 절연막(145)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 실리콘 탄질화물, 실리콘 산탄화물 등으로 구성될 수 있다.
제1 층간 절연막(145) 상에는 제2 층간 절연막(150)이 배치될 수 있다. 상기 화소 영역에 있어서, 제1 및 제2 층간 절연막들(145, 150)은 제1 소스 및 드레인 전극들(155a, 160a)로부터 제1 게이트 전극(140a)을 전기적으로 절연시킬 수 있고, 제2 소스 및 드레인 전극들(155b, 160b)로부터 제2 게이트 전극(130)을 전기적으로 절연시킬 수 있다. 상기 투과 영역에 있어서, 제2 층간 절연막(150)은 제1 층간 절연막(145)과 함께 커패시터(CAP)의 유전체 구조를 구성할 수 있다. 즉, 커패시터(CAP)의 유전체 구조는 제1 및 제2 층간 절연막들(145, 150)의 일부들을 포함할 수 있다. 예를 들면, 제2 층간 절연막(150)은 실리콘 질화물, 실리콘 산화물, 실리콘 산질화물, 실리콘 탄질화물, 실리콘 산탄화물 등으로 이루어질 수 있다.
도 1에 예시한 바와 같이, 제1 소스 전극(155a) 및 제1 드레인 전극(160a)은 제2 층간 절연막(150), 제1 층간 절연막(145), 제2 게이트 절연막(135) 및 제1 게이트 절연막(125)을 관통하여 제1 액티브 패턴(120a)의 제1 소스 영역 및 제1 드레인 영역에 각기 접속될 수 있다. 또한, 제2 소스 전극(155b) 및 제2 드레인 전극(160b)은 각기 제2 층간 절연막(150), 제1 층간 절연막(145), 제2 게이트 절연막(135) 및 제1 게이트 절연막(125)을 관통하여 제2 액티브 패턴(120b)의 제2 소스 영역 및 제2 드레인 영역에 접속될 수 있다.
예시적인 실시예들에 따르면, 제1 소스 전극(155a)은 상기 투과 영역으로 연장되어 하부 전극(140b)에 접속될 수 있다. 예를 들면, 제1 및 제2 층간 절연막들(145, 150)에 하부전극(140b)이 연장되는 부분을 노출시키는 제1 콘택 홀(152)이 제공될 수 있으며, 제1 소스 전극(155a)이 제1 콘택 홀(152) 내로 연장되어 하부 전극(140b)에 접속될 수 있다.
제1 및 제2 소스 전극들(155a, 155b)과 제1 및 제2 드레인 전극들(160a, 160b)은 각기 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등으로 구성될 수 있다. 예를 들면, 제1 및 제2 소스 전극들(155a, 155b)과 제1 및 제2 드레인 전극들(160a, 160b)은 각기 알루미늄, 알루미늄을 함유하는 합금, 알루미늄 질화물, 은, 은을 함유하는 합금, 텅스텐, 텅스텐 질화물, 구리, 구리를 함유하는 합금, 니켈, 크롬, 몰리브데늄, 몰리브데늄을 함유하는 합금, 티타늄, 티타늄 질화물, 백금, 탄탈륨, 탄탈륨 질화물, 아연 산화물, 인듐 주석 산화물, 주석 산화물, 인듐 산화물, 갈륨 산화물, 인듐 아연 산화물 등을 포함할 수 있다.
예시적인 실시예들에 있어서, 상기 제1 반도체 소자의 제1 게이트 전극(140a)은 커패시터(CAP)의 하부 전극(140b)과 기판(105) 상에서 실질적으로 동일한 레벨에 위치할 수 있다. 이에 비하여, 상기 제2 반도체 소자의 제2 게이트 전극(130)은 기판(105) 상에서 상기 제1 반도체 소자의 제1 게이트 전극(140a) 보다 낮은 레벨에 배치될 수 있다. 커패시터(CAP)는, 하부전극(140b), 제1 및 제2 층간 절연막들(145, 150)의 일부들로 구성되는 상기 유전체 구조, 그리고 상부 전극(170b)을 포함할 수 있다. 이러한 커패시터(CAP)의 상부 전극(170b)에 대해서는 후술한다.
제2 층간 절연막(150) 상에는 제1 및 제2 소스 전극들(155a, 155b)과 제1 및 제2 드레인 전극들(160a 160b)을 덮는 절연층(165)이 배치될 수 있다. 예시적인 실시예들에 있어서, 절연층(165)은 상기 화소 영역에서 상기 제1 및 제2 반도체 소자들을 커버할 수 있으며, 상기 투과 영역까지 연장될 수 있다. 제2 콘택 홀(167)이 상기 투과 영역과 상기 화소 영역의 경계에 인접하는 부분의 절연층(165)에 제공될 수 있다. 제2 콘택 홀(167)은 제1 소스 전극(155a)이 상기 투과 영역으로 연장되는 부분을 노출시킬 수 있다. 또한, 상기 투과 영역에서, 절연층(165)에는 제2 층간 절연막(150)을 노출시키는 개구(169)가 제공될 수 있다. 예를 들면, 제2 콘택 홀(167)과 개구(169)는 제1 콘택 홀(152)을 중심으로 소정의 간격으로 이격될 수 있다. 절연층(165)은 유기 물질로 구성될 수 있다. 예를 들면, 절연층(165)은 포토레지스트, 아크릴계 수지, 폴리이미드계 수지, 폴리아미드계 수지, 실록산계 수지 등을 포함할 수 있다. 선택적으로는, 절연층(165)은 실리콘 화합물, 금속, 금속 산화물 등의 무기 물질로 이루어질 수 있다.
도 1을 다시 참조하면, 절연층(165)과 노출된 제2 층간 절연막(150) 상에는 제1 전극(170a) 및 상부 전극(170b)이 배치될 수 있다. 예시적인 실시예들에 있어서, 상기 화소 영역에서는 제1 전극(170a)이 절연층(165)의 상면으로부터 제2 콘택 홀(167) 내부까지 연장되어 노출된 제1 소스 전극(155a)에 접속될 수 있으며, 상기 투과 영역에서는 상부 전극(170b)이 절연층(165)의 상면으로부터 개구(169) 내로 연장되어 노출된 제2 층간 절연막(150) 상에 위치할 수 있다.
제1 전극(170a)과 상부 전극(170b)은 각기 투과성을 갖는 물질을 포함할 수 있다. 예를 들면, 제1 전극(170a)과 상부 전극(170b)은 각기 인듐 주석 산화물, 인듐 아연 산화물, 아연 산화물, 주석 산화물, 갈륨 산화물 및 인듐 산화물 등을 포함할 수 있다. 커패시터(CAP)의 상부 전극(170b)이 투과성을 갖는 물질을 포함할 경우, 상기 투과 영역에서 유기 발광 표시 장치(100)의 투과율이 실질적으로 감소되지 않을 수 있다.
다른 예시적인 실시예들에 있어서, 제1 전극(170a)과 상부 전극(170b)은 반사성을 갖는 물질을 포함할 수 있다. 예를 들면, 제1 전극(170a)과 상부 전극(170b)은 금속, 합금, 금속 질화물 등으로 이루어질 수 있다. 제1 전극(170a)과 상부 전극(170b)을 위한 물질의 예들은 알루미늄, 알루미늄을 함유하는 합금, 알루미늄 질화물, 은, 은을 함유하는 합금, 텅스텐, 텅스텐 질화물, 구리, 구리를 함유하는 합금, 니켈, 크롬, 몰리브데늄, 몰리브데늄을 함유하는 합금, 티타늄, 티타늄 질화물, 백금, 탄탈륨, 탄탈륨 질화물 등을 포함할 수 있다. 커패시터(CAP)의 상부 전극(170b)이 반사성을 갖는 물질을 포함할 경우, 유기 발광 표시 장치(100)의 투과 영역은 실질적으로 거울의 기능을 수행할 수 있다.
제1 전극(170a), 상부 전극(170b) 및 절연층(165) 상에는 화소 정의막(175)이 배치될 수 있다. 화소 정의막(175)은 유기 물질 또는 무기 물질로 이루어질 수 있다. 예를 들면, 화소 정의막(175)은 포토레지스트, 폴리아크릴계 수지, 폴리이미드계 수지, 아크릴계 수지, 실리콘 화합물 등으로 구성될 수 있다. 상기 화소 영역에서, 화소 정의막(175)에는 제1 전극(170a)을 부분적으로 노출시키는 화소 개구가 제공될 수 있다.
유기 발광 구조(180)는 화소 정의막(175)의 화소 개구를 통해 노출되는 제1 전극(170a) 상에 배치될 수 있다. 예시적인 실시예들에 있어서, 유기 발광 구조(180)는 유기 발광층(EL), 정공 주입층(HIL), 정공 수송층(HTL), 전자 수송층(ETL), 전자 주입층(EIL) 등을 포함하는 다층 구성을 가질 수 있다. 유기 발광 구조(180)는 유기 발광 표시 장치(100)의 색 화소들에 따라 적색광, 녹색광, 청색광 등과 같은 서로 상이한 색광들을 발생시킬 수 있는 발광 물질들로 구성될 수 있다. 선택적으로는, 유기 발광 구조(180)는 적색광, 녹색광, 청색광 등의 상이한 색광들을 구현할 수 있는 복수의 발광 물질들이 적층되어 전체적으로 백색광을 발광하는 구성을 가질 수 있다.
제2 전극(185)은 화소 정의막(175)과 유기발광 구조(180) 상에 배치될 수 있다. 제2 전극(185)은 유기발광 표시 장치(100)의 유형에 따라 투과성을 가지는 물질 또는 반사성을 가지는 물질을 포함할 수 있다. 도 1에 예시하지는 않았으나, 제2 전극(185) 상에는 투명 절연 물질을 포함하는 추가적인 기판, 봉지 기판 또는 윈도우가 배치될 수 있다. 예를 들면, 상기 추가적인 기판은 유리, 석영, 투명 절연 수지 등으로 구성될 수 있다.
상술한 바와 같이, 유기 발광 표시 장치(100)의 화소 영역에는 상기 유기 발광 소자, 상기 제1 반도체 소자 및 상기 제2 반도체 소자가 배치될 수 있으며, 상기 투과 영역에는 커패시터(CAP)가 위치할 수 있다. 상기 유기 발광 소자는 제1 전극(170a), 유기 발광 구조(180) 및 제2 전극(185)을 포함할 수 있으며, 커패시터(CAP)는 하부 전극(140b), 상기 유전체 구조 및 상부 전극(170b)을 구비할 수 있다.
종래의 투명 유기 발광 표시 장치에 있어서, 반도체 소자와 커패시터가 모두 기판의 화소 영역에 배치되기 때문에, 이러한 화소 영역에서 구성 요소들을 위해 커패시터의 용량을 증가시키기 어려운 문제점이 있다. 본 발명의 예시적인 실시예들에 따르면, 하부 전극(140b)과 상부 전극(170b)이 각기 투과성을 가지는 물질을 포함할 경우, 커패시터(CAP)가 상기 투과 영역에 배치되더라도 유기 발광 표시 장치(100)의 투과율은 감소되지 않을 수 있다. 또한, 유기 발광 표시 장치(100)의 화소 영역의 면적을 증가시키지 않고 커패시터(CAP)의 용량을 충분하게 확보할 수 있다. 예를 들면, 예시적인 실시예들에 따른 커패시터(CAP)는 종래의 커패시터에 비해 약 1.5배 이상의 증가된 용량을 가질 수 있다. 본 발명의 다른 예시적인 실시예들에 있어서, 하부 전극(140b) 및/또는 상부 전극(170b)이 반사성을 가지는 물질을 포함할 경우, 유기 발광 표시 장치(100)는 상기 투과 영역에서 거울의 기능을 가질 수 있는 미러(mirror) 디스플레이 장치로 기능할 수 있다.
도 2은 본 발명의 다른 예시적인 실시예들에 따른 유기 발광 표시 장치를 나타내는 단면도이다. 도 2에 있어서, 도 1을 참조하여 설명한 유기 발광 표시 장치(100)의 구성 요소들과 실질적으로 동일한 구성 요소들에 대해서는 동일한 참조 부호들을 부여하며, 이러한 구성 요소들에 대한 상세한 설명들은 생략한다.
도 2를 참조하면, 제2 층간 절연막(150) 상에는 제1 및 제2 소스 전극들(155a, 155b)과 제1 및 제2 드레인 전극들(160a, 160b)을 덮는 절연층(265)이 배치될 수 있다. 예시적인 실시예들에 있어서, 절연층(265)에는 유기 발광 표시 장치(200)의 화소 영역의 일부로부터 투과 영역까지 연장되는 개구(272)가 제공될 수 있다. 이러한 개구(272)는 제1 소스 전극(155a)의 연장되는 부분, 제2 전극(270a)의 일부 및 상부 전극(270b)을 노출시킬 수 있다. 제1 전극(270a)은 개구(272)의 일측벽을 지나 노출된 제1 소스 전극(155a)의 연장되는 부분까지 배치되어, 개구(272) 내에서 제1 전극(270a)이 제1 소스 전극(155a)에 접속될 수 있다. 절연층(265)이 도 1의 제2 콘택 홀(167)을 포함하지 않고 상대적으로 넓은 면적을 갖는 개구(272)만을 구비할 경우, 제2 콘택 홀(167)이 차지하는 면적만큼 유기 발광 표시 장치(200)의 투과 영역이 확장되어 유기 발광 표시 장치(200)의 투과율이 실질적으로 증가될 수 있다.
도 2에 예시한 바와 같이, 제1 전극(270a)은 상기 화소 영역의 절연층(265)의 상면으로부터 개구(272)의 일측벽을 지나 제1 소스 전극(155a) 상으로 연장될 수 있고, 상부 전극(270b)은 상기 투과 영역의 절연층(265)의 상면으로부터 개구(272)의 타측벽을 지나 제2 층간 절연막(150) 상으로 연장될 수 있다. 상부 전극(270b)과 제1 전극(270a)은 제1 전극(270a)이 제1 소스 전극(155a)에 접촉되는 제1 콘택 홀(152)을 중심으로 소정의 간격으로 이격될 수 있다.
예시적인 실시예들에 있어서, 커패시터(CAP)의 하부 전극(140b) 및 상부 전극(270b)은 각기 투과성을 갖는 물질(예를 들면, 투명 도전성 물질)을 포함할 수 있으며, 이에 따라 상기 투과 영역에서 유기 발광 표시 장치(200)의 투과율을 실질적으로 감소시키지 않으면서 커패시터(CAP)의 용량을 충분하게 확보할 수 있다. 또한, 상기 투과 영역에 확장된 사이즈의 개구(272)가 제공될 수 있으므로 유기 발광 표시 장치(200)의 투과율을 보다 증가시킬 수 있다.
다른 예시적인 실시예들에 따르면, 커패시터(CAP)의 하부 전극(140b)및/또는 상부 전극(270b)은 반사성을 갖는 물질로 이루어질 수 있다. 이 경우, 유기 발광 표시 장치(200)의 투과 영역이 실질적으로 거울의 기능을 수행할 수 있으므로, 커패시터(CAP)의 용량을 충분하게 확보하면서 미러 디스플레이 장치의 구현이 가능하다.
도 3은 본 발명의 또 다른 예시적인 실시예들에 따른 유기 발광 표시 장치를 나타내는 단면도이다. 도 3에 있어서, 도 1을 참조하여 설명한 유기 발광 표시 장치(100)의 구성 요소들과 실질적으로 동일한 구성 요소들에 대해서는 동일한 참조 부호들을 부여한다.
도 3을 참조하면, 절연층(165)에는, 도 1의 경우와 유사하게, 유기 발광 표시 장치(300)의 화소 영역에 제2 콘택 홀(167)이 제공될 수 있고, 유기 발광 표시 장치(300)의 투과 영역에 개구(169)가 제공될 수 있다. 개구(169)는 제2 층간 절연막(350)을 부분적으로 노출시킬 수 있으며, 제2 콘택 홀(167)은 제1 소스 전극(355a)이 연장되는 부분을 노출시킬 수 있다. 제1 반도체 소자의 제1 소스 전극(355a)은 제2 층간 절연막(350) 상에서 상기 투과 영역을 향해 연장될 수 있으며, 유기 발광 소자의 제1 전극(370a)은 제2 콘택 홀(167) 내로 연장되어 제1 소스 전극(355a)에 접촉될 수 있다.
도 3에 예시한 유기 발광 표시 장치(300)에 있어서, 커패시터(CAP)의 하부전극(140b)이 상기 제1 반도체 소자의 제1 소스 전극(355a)에 접속되지 않을 수 있다. 또한, 커패시터(CAP)의 상부 전극(370b)은 상기 유기 발광 소자의 제1 전극(370a)과 일체로 형성될 수 있다. 달리 말하면, 제1 전극(370a)과 상부 전극(370b)을 분리하기 위한 식각 공정이 요구되지 않을 수 있다. 예를 들면, 상부 전극(370b)은 상기 투과 영역에서 개구(169)의 측벽, 제2 층간 절연막(350) 및 절연층(165) 상에 배치될 수 있으며, 제1 전극(370a)은 상기 화소 영역에서 제2 콘택 홀(167)의 측벽, 제1 소스 전극(355a) 및 절연층(165) 상에 위치할 수 있다. 이에 따라, 도 3에 예시한 유기 발광 표시 장치(300)는 도 1 및 도 2를 참조하여 설명한 유기 발광 표시 장치들(100, 200)에 비해 보다 간단한 구성을 가질 수 있다.
도 4 내지 도 11은 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치의 제조 방법을 설명하기 위한 단면도들이다. 도 4 내지 도 11에 있어서, 도 1을 참조하여 설명한 유기 발광 표시 장치(100)와 실질적으로 동일하거나 유사한 구성을 가지는 유기 발광 표시 장치의 제조 방법에 대하여 설명하지만, 증착 공정들, 식각 공정들 등의 자명한 변경들을 통해 도 2 및 도 3에 예시한 유기 발광 표시 장치들(200, 300) 중에서 임의의 것을 제조할 수 있다.
도 4를 참조하면, 기판(405) 상에 제1 버퍼층(410)과 제2 버퍼층(415)을 순차적으로 형성할 수 있다. 예를 들면, 기판(405)은 유리 기판, 투명 플라스틱 기판, 투명 금속 산화물 기판 등을 포함할 수 있다. 제1 및 제2 버퍼층들(410, 415)은 기판(405)으로부터 불순물들의 확산을 방지할 수 있으며, 기판(405)의 전체적인 평탄도를 향상시킬 수 있다. 제1 버퍼층(410)과 제2 버퍼층(415)은 다른 물질들로 이루어질 수 있다. 예를 들면, 제1 버퍼층(410)은 실리콘 질화물을 사용하여 형성될 수 있으며, 제2 버퍼층(415)은 실리콘 산화물을 사용하여 형성될 수 있다. 선택적으로는, 제1 및 제2 버퍼층들(410, 415)은 실질적으로 동일한 물질을 사용하여 형성될 수 있다. 또한, 기판(405)의 구성 물질, 표면 상태 등에 따라 제1 버퍼층(410)을 형성하기 위한 공정 및/또는 제2 버퍼층(415)을 형성하기 위한 공정을 생략할 수 있다.
도 5를 참조하면, 제2 버퍼층(415) 상에 액티브층(도시되지 않음)을 형성한 후, 상기 액티브층을 패터닝하여 제1 반도체 소자의 제1 액티브 패턴(420a) 및 제2 반도체 소자의 제2 액티브 패턴(420b)을 형성할 수 있다. 예를 들면, 상기 액티브층은 실리콘을 함유하는 물질 또는 반도체 산화물을 사용하여 형성될 수 있다. 제1 및 제2 액티브 패턴들(420a, 420b)은 제2 버퍼층(415) 상에서 소정의 간격을 개재하여 이격될 수 있다.
제2 버퍼층(415) 상에는 제1 및 제2 액티브 패턴들(420a, 420b)을 덮는 제1 게이트 절연막(425)이 형성될 수 있다. 예를 들면, 제1 게이트 절연막(425)은 실리콘 화합물, 금속 산화물 등을 사용하여 형성될 수 있다.
도 6을 참조하면, 제1 게이트 절연막(425) 상에 상기 제2 반도체 소자의 제2 게이트 전극(430)을 형성할 수 있다. 예를 들면, 제2 게이트 전극(430)은 금속, 합금, 금속 질화물, 도전성 금속 산화물, 투명 도전성 물질 등을 사용하여 형성될 수 있다. 제2 게이트 전극(430)은 제2 액티브 패턴(420b) 상부에 위치할 수 있다.
제1 게이트 절연막(425) 상에는 제2 게이트 전극(430)을 덮는 제2 게이트 절연막(435)이 형성될 수 있다. 제2 게이트 절연막(435)은 실리콘 화합물, 금속 산화물 등을 사용하여 형성될 수 있다.
도 7을 참조하면, 제2 게이트 절연막(435) 상에 도전층(도시되지 않음)을 형성한 다음, 상기 도전층을 패터닝하여 상기 제1 반도체 소자의 제1 게이트 전극(440a)과 커패시터(CAP)(도 10 참조)의 하부 전극(440b)을 형성할 수 있다. 상기 도전층은 투과성을 갖는 물질 또는 반사성을 갖는 물질을 사용하여 형성될 수 있다.
예시적인 실시예들에 있어서, 제1 게이트 전극(440a)과 하부 전극(440b)은 하나의 마스크를 이용하는 식각 공정을 통해 동시에 형성될 수 있다. 제1 게이트 전극(440a)은 유기 발광 표시 장치의 화소 영역에 형성될 수 있으며, 하부 전극(440b)은 상기 유기 발광 표시 장치의 투과 영역에 형성될 수 있다. 또한, 제1 게이트 전극(440a)은 제1 액티브 패턴(420a) 상부에 위치할 수 있다.
도 8을 참조하면, 제1 게이트 전극 (440a) 및 하부 전극(440b)을 덮는 제1 층간 절연막(445)을 제2 게이트 절연막(435) 상에 형성할 수 있다. 제1 층간 절연막(445)은 실질적으로 평탄한 상면을 가질 수 있다. 예를 들면, 제1 층간 절연막(445)은 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물, 실리콘 탄질화물, 실리콘 산탄화물 등을 사용하여 형성될 수 있다.
도 9를 참조하면, 제1 층간 절연막(445) 상에는 제2 층간 절연막(450)이 형성될 수 있다. 예를 들면, 제2 층간 절연막(450)은 실리콘 질화물, 실리콘 산화물, 실리콘 산질화물, 실리콘 탄질화물, 실리콘 산탄화물 등을 사용하여 형성될 수 있다.
상기 투과 영역에 있어서, 제1 및 제2 층간 절연막들(445, 450)을 부분적으로 제거하여 하부 전극(440b)을 부분적으로 노출시키는 제1 콘택 홀(452)을 형성할 수 있다. 상기 화소 영역에 있어서, 제1 및 제2 층간 절연막들(445, 450)과 제1 및 제2 게이트 절연막들(425, 430)을 부분적으로 식각하여 제1 액티브 패턴(420a) 및 제2 액티브 패턴(420b)을 노출시키는 비아 홀(via hole)들을 형성할 수 있다. 이와 같은 비아 홀들은 제1 및 제2 액티브 패턴들(420a, 420b)의 소스 및 드레인 영역들을 노출시킬 수 있다.
제2 층간 절연막(450) 상에 제1 콘택 홀(452) 및 상기 비아 홀들을 채우는 추가 도전층(도시되지 않음)을 형성한 후, 이러한 추가 도전층을 패터닝하여 제1 소스 전극(455a), 제1 드레인 전극(460a), 제2 소스 전극(455b) 및 제2 드레인 전극(460b)을 형성할 수 있다. 이에 따라, 제1 액티브 패턴(420a), 제1 게이트 절연막(425), 제2 게이트 절연막(435), 제1 게이트 전극(440a), 제1 소스 전극(455a) 및 제1 드레인 전극(460a)을 구비하는 상기 제1 반도체 소자가 제공될 수 있다. 또한, 제2 액티브 패턴(420b), 제1 게이트 절연막(425), 제2 게이트 전극(430), 제2 소스 전극(455b) 및 제2 드레인 전극(460b)을 구비하는 상기 제2 반도체 소자도 기판(405) 상에 제공될 수 있다. 상기 추가 도전층은 투명 도전성 물질, 금속, 합금 등을 사용하여 형성될 수 있다. 제1 소스 전극(455a)과 제1 드레인 전극(460a)은 각기 제1 액티브 패턴(420a)의 소스 영역 및 드레인 영역에 접속될 수 있고, 제2 소스 전극(455b)과 제2 드레인 전극(460b)은 각기 제2 액티브 패턴(420b)의 소스 영역 및 드레인 영역에 접속될 수 있다.
예시적인 실시예들에 있어서, 제1 소스 전극(455a)은 상기 투과 영역으로 연장되어 커패시터(CAP)의 하부 전극(440b)에 접촉될 수 있다. 구체적으로는, 제1 소스 전극(455a)은 제2 층간 절연막(450) 및 제1 콘택 홀(452)의 측벽 상으로 연장될 수 있으며, 제1 소스 전극(455a)의 연장되는 부분이 상기 투과 영역에서 하부 전극(440b)에 접속될 수 있다.
도 10을 참조하면, 제2 층간 절연막(450) 상에 제1 및 제2 소스 전극들(455a, 455b)과 제1 및 제2 드레인 전극들(460a, 460b)을 덮는 절연층(465)을 형성할 수 있다. 예를 들면, 절연층(465)은 포토레지스트, 아크릴계 수지, 폴리이미드계 수지, 폴리아미드계 수지, 실록산계 수지 등을 사용하여 형성될 수 있다. 절연층(465)은 후속하여 형성되는 상부 구조물들을 위하여 실질적으로 평탄한 상면을 가질 수 있다.
상기 화소 영역에서 절연층(465)을 부분적으로 제거하여 제1 소스 전극(455a)이 연장되는 부분을 노출시키는 제2 콘택 홀(467)을 형성할 수 있다. 이와 동시에, 상기 투과 영역에서 제2 층간 절연막(450)을 부분적으로 노출시키는 개구(469)가 절연층(465)에 형성될 수 있다. 상기 투과 영역에 형성되는 개구(469)는 상기 화소 영역의 제2 콘택 홀(467) 보다 넓은 면적을 가질 수 있다.
절연층(465) 상에 제2 콘택 홀(467)과 개구(469)를 채우는 전극층(도시되지 않음)을 형성한 후, 상기 전극층을 패터닝하여 유기 발광 소자의 제1 전극(470a)과 커패시터(CAP)의 상부 전극(470b)을 형성할 수 있다. 예를 들면, 상기 전극층은 투과성을 갖는 물질 또는 반사성을 갖는 물질을 사용하여 형성될 수 있다. 상기 화소 영역에 있어서, 제1 전극(470a)은 노출된 제1 소스 전극(455a)의 연장되는 부분, 제2 콘택 홀(467)의 측벽 및 절연층(465) 상에 형성될 수 있다. 상기 투과 영역에 있어서, 상부 전극(470b)은 노출된 제2 층간 절연막(450), 개구(469)의 측벽 및 절연층(465) 상에 형성될 수 있다.
상술한 바와 같이, 상부 전극(470b)이 형성됨에 따라, 하부 전극(440b), 제1 및 층간 절연막들(445, 450)의 일부들을 포함하는 유전체 구조, 그리고 상부 전극(470b)을 구비하는 커패시터(CAP)가 상기 투과 영역에 제공될 수 있다.
도 11을 참조하면, 절연층(465) 상에 제1 전극(470a) 및 상부 전극(470b)을 덮는 화소 정의막(475)을 형성할 수 있다. 예를 들면, 화소 정의막(475)은 포토레지스트, 폴리아크릴계 수지, 폴리이미드계 수지, 아크릴계 수지, 실리콘 화합물 등을 사용하여 형성될 수 있다.
화소 정의막(475)을 부분적으로 제거하여 제1 전극(470a)의 일부를 노출시키는 화소 개구를 형성할 수 있다. 이러한 화소 개구는 상기 유기 발광 표시 장치의 화소 영역에만 형성될 수 있다.
화소 정의막(475)의 화소 개구를 통해 노출되는 제1 전극(470a) 상에는 유기 발광 구조(480)가 형성될 수 있다. 유기 발광 구조(480)는 유기 발광층(EL), 정공 주입층(HIL), 정공 수송층(HTL), 전자 수송층(ETL), 전자 주입층(EIL) 등을 순차적으로 적층하여 형성될 수 있다. 상기 유기 발광층은 상기 유기 발광 표시 장치의 색 화소들에 따라 적색광, 녹색광 또는 청색광을 방출할 수 있는 물질을 사용하여 형성될 수 있다. 선택적으로는, 상기 유기 발광층은 실질적으로는 백색광을 방출할 수 있도록 적색광을 방출할 수 있는 물질, 녹색광을 방출할 수 있는 물질 및 청색광을 방출할 수 있는 물질을 적층하여 형성될 수 있다.
화소 정의막(475)과 유기 발광 구조(480) 상에는 제2 전극(485)이 형성될 수 있다. 예를 들면, 제2 전극(485)은 투과성을 갖는 물질 또는 반사성을 갖는 물질을 사용하여 형성될 수 있다. 도시하지는 않았으나, 제2 전극(485) 상에는 추가적인 기판, 봉지 기판 윈도우 등이 형성될 수 있다.
도 12는 본 발명의 또 다른 예시적인 실시예들에 따른 유기 발광 표시 장치를 나타내는 단면도이다.
도 12를 참조하면, 유기 발광 표시 장치(500)는, 기판(505), 제1 반도체 소자, 제2 반도체 소자, 제1 커패시터(CAP1), 추가적인 제2 커패시터(CAP2), 유기 발광 소자 등을 포함할 수 있다. 예시적인 실시예들에 있어서, 제1 커패시터(CAP1)는 유기 발광 표시 장치(500)의 투과 영역에 배치될 수 있고, 제2 커패시터(CAP2)는 유기 발광 표시 장치(500)의 화소 영역에 위치할 수 있다. 상기 유기 발광 소자는 제1 전극(570a), 유기 발광 구조(580) 및 제2 전극(585)을 포함할 수 있다. 또한, 상기 제1 및 제2 반도체 소자들과 상기 유기 발광 소자는 상기 화소 영역에 위치할 수 있다.
기판(505)은 투명 절연 기판을 포함할 수 있다. 예시적인 실시예들에 있어서, 기판(505)도 유기 발광 표시 장치(500)의 화소들이 배치되는 화소 영역 및 대상의 이미지가 투과될 수 있는 투과 영역으로 구분될 수 있다. 기판(505) 상에는 제1 및 제2 버퍼층(510, 515)이 배치될 수 있다. 선택적으로는, 기판(505)의 유형 및/또는 구성 물질에 따라 제1 버퍼층(510) 및/또는 제2 버퍼층(515)은 생략될 수 있다.
상기 제1 및 제2 반도체 소자는 상기 화소 영역에서 제2 버퍼층(515) 상에 배치될 수 있다. 상기 제1 및 제2 반도체 소자들은 각기 실리콘을 함유하는 물질로 이루어진 제1 및 제2 액티브 패턴들(520a, 520b)을 포함할 수 있다. 선택적으로는, 제1 및 제2 액티브 패턴들(520a, 520b)은 각기 산화물 반도체를 포함할 수 있다.
상기 제1 반도체 소자는, 제1 액티브 패턴(520a), 제1 게이트 절연막(525), 제2 게이트 절연막(530), 제1 게이트 전극(535a), 제1 소스 전극(555a) 및 제1 드레인 전극(560a)을 구비할 수 있다. 상기 제2 반도체 소자는 상기 제1 반도체 소자에 인접하여 배치될 수 있으며, 제2 액티브 패턴(520b), 제1 게이트 절연막(525), 제2 게이트 절연막(530), 제2 게이트 전극(535c), 제2 소스 전극(555b) 및 제2 드레인 전극(560b)을 포함할 수 있다. 이 경우, 상기 제1 반도체 소자의 제1 게이트 전극(535a)과 상기 제2 반도체 소자의 제2 게이트 전극(535c)은 기판(505) 상의 실질적으로 동일한 레벨에 위치할 수 있다.
제1 및 제2 액티브 패턴들(520a, 520b)은 제2 버퍼층(515) 상에 위치할 수 있으며, 제1 게이트 절연막(525)은 제1 및 제2 액티브 패턴들(520a, 520b)을 덮으면서 제2 버퍼층(515) 상에 배치될 수 있다. 제2 게이트 절연막(530)은 제1 게이트 절연막(525) 상에 배치될 수 있다. 다른 예시적인 실시예들에 있어서, 제1 게이트 절연막(525)의 구성 물질, 치수 등에 따라 제2 게이트 절연막(530)이 생략될 수 있다.
제1 및 제2 게이트 전극들(535a, 535c)은 상기 화소 영역에서 제2 게이트 절연막(530) 상에 위치할 수 있다. 상기 투과 영역에 있어서, 제2 게이트 절연막(530) 상에는 제1 커패시터(CAP1)의 제1 하부 전극(535b)이 배치될 수 있다. 제1 및 제2 게이트 전극들(535a, 535c)과 제1 하부 전극(535b)은 각기 투과성을 갖는 물질, 반투과성을 갖는 물질 또는 반사성을 갖는 물질을 포함할 수 있다. 또한, 제1 커패시터(CAP1)는 제1 유전체 구조 및 제1 상부 전극(570b)을 포함할 수 있다. 제1 커패시터(CAP1)의 제1 유전체 구조는 상기 투과 영역의 제1 층간 절연막(540)과 제2 층간 절연막(550)의 일부들을 포함할 수 있다.
제1 층간 절연막(540)은 제1 게이트 전극(535a), 제2 게이트 전극(535c) 및 제1 하부 전극(535b)을 덮으며, 제2 게이트 절연막(530) 상에 배치될 수 있다. 상기 화소 영역에 있어서, 제1 층간 절연막(540) 상에 제2 커패시터(CAP2)의 제2 상부 전극(545)이 배치될 수 있다. 여기서, 제2 상부 전극(545)은 일반적으로 추가적인 게이트 전극으로 언급될 수도 있다. 예시적인 실시예들에 있어서, 상기 추가적인 제2 커패시터(CAP2)는 제2 상부 전극(545), 제2 유전체 구조 및 제2 하부 전극을 포함할 수 있다. 이 경우, 상기 제2 유전체 구조는 상기 화소 영역의 제1 층간 절연막(540)의 일부를 포함할 수 있고, 상기 제2 하부 전극은 상기 제1 반도체 소자의 제1 게이트 전극(535a)에 해당될 수 있다. 달리 말하면, 유기 발광 표시 장치(500)는 상기 화소 영역에서 상기 제1 반도체 소자와 제2 커패시터(CAP2)가 실질적으로 수직하게 배치되는 구성을 가질 수 있다. 예를 들면, 상기 제1 반도체 소자와 제2 커패시터(CAP2)는 제1 게이트 전극(535a)을 공유할 수 있는 실질적으로 중첩되는 구성으로 배열될 수 있다. 유기 발광 표시 장치(500)가 제2 커패시터(CAP2)를 추가적으로 포함할 경우, 상기 제1 및 제2 반도체 소자들, 상기 유기 발광 소자 및 다른 배선들을 위해 요구되는 충분한 커패시터의 정전 용량이 확보될 수 있다.
예시적인 실시예들에 있어서, 상기 제1 반도체 소자의 제1 게이트 전극(535a)(즉, 제2 커패시터(CAP2)의 제2 하부 전극), 상기 제2 반도체 소자의 제2 게이트 전극(535c) 및 제1 커패시터(CAP1)의 제1 하부 전극(535b)은 기판(505) 상의 동일 레벨에 배열될 수 있다. 또한, 제1 커패시터(CAP1)의 제1 상부 전극(570b)과 제2 커패시터(CAP2)의 제2 상부 전극(545)은 기판(505) 상의 상이한 레벨들에 배열될 수 있다.
상술한 바와 같이, 제2 커패시터(CAP2)가 상기 제1 반도체 소자 상에 배치될 수 있으므로, 유기 발광 표시 장치(500)가 추가적인 제2 커패시터(CAP2)를 포함하여도 상기 화소 영역의 면적이 실질적으로 증가시키지 않고 유기 발광 표시 장치(500)의 집적도를 향상시킬 수 있다. 또한, 상기 투과 영역에 제1 커패시터(CAP1)가 배치될 수 있기 때문에, 유기 발광 표시 장치(500)가 전체적으로 충분한 커패시터의 정전 용량을 가질 수 있다.
다시 도 12를 참조하면, 제2 층간 절연막(550)은 제2 상부 전극(545)을 덮으며, 제1 층간 절연막(540) 상에 배치될 수 있다. 상기 제1 반도체 소자의 제1 소스 및 드레인 전극들(555a, 560a)은 각기 제2 층간 절연막(550), 제1 층간 절연막(540), 제2 게이트 절연막(530) 및 제1 게이트 절연막(525)을 통과하여 제1 액티브 패턴(520a)의 제1 소스 및 드레인 영역들에 접속될 수 있다. 이와 유사하게, 상기 제2 반도체 소자의 제2 소스 및 드레인 전극들(555b, 560b)은 각기 제2 층간 절연막(550), 제1 층간 절연막(540), 제2 게이트 절연막(530) 및 제1 게이트 절연막(525)을 통과하여 제2 액티브 패턴(520b)의 제2 소스 및 드레인 영역들에 접속될 수 있다. 제1 소스 및 드레인 전극들(555a, 560a)과 제2 소스 및 드레인 전극들(555b, 560b)은 각기 투과성을 갖는 물질 또는 반사성을 갖는 물질을 포함할 수 있다.
상기 제1 반도체 소자의 제1 소스 전극(555a)은 상기 투과 영역으로 연장될 수 있다. 상기 투과 영역에 있어서, 제1 및 제2 층간 절연막들(540, 550)에는 제1 하부 전극(535b)의 일부를 노출시키는 제1 콘택 홀(552)이 제공될 수 있으며, 제1 소스 전극(555a)은 제1 콘택 홀(552) 내로 연장되어 제1 하부 전극(535b)에 접촉될 수 있다.
제2 층간 절연막(550) 상에는 제1 소스 및 드레인 전극들(555a, 560a)과 제2 소스 및 드레인 전극들(555b, 560b)을 덮는 절연층(565)이 배치될 수 있다. 상기 화소 영역에서 절연층(565)에는 제1 소스 전극(555a)이 연장되는 부분을 노출시키는 제2 콘택 홀(567)이 제공될 수 있으며, 상기 투과 영역에서 절연층(565)에는 제2 층간 절연막(550)의 일부를 노출시키는 개구(569)가 제공될 수 있다. 절연층(565)은 유기 물질 또는 무기 물질을 포함할 수 있으며, 실질적으로 평탄한 상면을 가질 수 있다.
도 12에 예시한 바와 같이, 절연층(565) 상에는 제1 전극(570a)과 제1 상부 전극(570b)이 배치될 수 있다. 제1 전극(570a)은 상기 화소 영역에서 절연층(565), 제2 콘택 홀(567)의 측벽 및 노출된 제1 소스 전극(555a) 상에 위치할 수 있다. 제1 상부 전극(570b)은 상기 투과 영역에서 절연층(565)과 노출된 제2 층간 절연막(550) 상에 배치될 수 있다. 제1 전극(570a)과 제1 상부 전극(570b)은 각기투과성을 갖는 물질 또는 반사성을 갖는 물질을 포함할 수 있다.
절연층(565), 제1 전극(570a) 및 제1 상부 전극(570b) 상에는 화소 정의막(575)이 배치될 수 있다. 상기 화소 영역에 있어서, 화소 정의막(575)에는 제1 전극(570a)의 일부를 노출시키는 화소 개구가 제공될 수 있다. 이러한 화소 개구에 의해 노출되는 제1 전극(570a) 상에는 유기 발광 구조(580)가 배치될 수 있다. 유기 발광 구조(580)는 유기 발광 표시 장치(500)의 색 화소들에 따라 적색광, 녹색광 및 청색광과 같은 서로 상이한 색광들을 발생시킬 수 있는 발광 물질들을 포함할 수 있다. 선택적으로는, 유기 발광 구조(580)는 복수의 발광 물질들이 적층되어 백색광을 발생시킬 수 있는 구성을 가질 수 있다.
제2 전극(585)은 화소 정의막(575)과 유기 발광 구조(580) 상에 배치될 수 있다. 제2 전극(585)은 유기 발광 표시 장치(500)의 유형에 따라 투과성을 갖는 물질 또는 반사성을 갖는 물질로 구성될 수 있다. 제2 전극(585) 상에는 투명 기판, 봉지 기판, 윈도우 등이 추가적으로 배치될 수 있다.
예시적인 실시예들에 따른 유기 발광 표시 장치(500)는 상기 투과 영역에 배치되는 제1 커패시터(CAP1)와 상기 화소 영역 내에 배치되는 제2 커패시터(CAP2)를 구비할 수 있다. 이에 따라, 상기 제1 및 제2 반도체 소자들, 상기 유기 발광 소자 그리고 다른 배선들을 위한 커패시터의 정전 용량을 보다 충분하게 증가시킬 수 있고, 상기 화소 영역의 면적의 증가 없이 유기 발광 표시 장치(500)의 집적도를 향상시킬 수 있다. 또한, 전술한 바와 같이, 제1 커패시터(CAP1)의 제1 하부 전극(535b) 및/또는 제1 상부 전극(570b)이 반사성을 갖는 물질을 포함할 경우, 유기 발광 표시 장치(500)의 투과 영역이 실질적으로 거울의 기능을 수행할 수 있다.
도 13은 본 발명의 또 다른 예시적인 실시예들에 따른 유기 발광 표시 장치를 나타내는 단면도이다. 도 13에 예시한 유기 발광 표시 장치(600)에 있어서, 도 12를 참조하여 설명한 유기 발광 표시 장치(500)의 구성 요소들과 실질적으로 동일한 구성 요소들에 대해서는 동일한 참조 부호들을 부여한다.
도 13을 참조하면, 절연층(665)에는 제1 소스 전극(555a)이 연장되는 부분과 제2 층간 절연막(550)을 노출시키는 개구(672)가 제공될 수 있다. 절연층(665)의 개구(672)는 유기 발광 표시 장치(600)의 투과 영역으로부터 유기 발광 표시 장치(600)의 화소 영역의 일부까지 연장될 수 있다. 유기 발광 표시 장치(600)가 도 12의 제2 콘택 홀(567)이 없이 상대적으로 넓은 면적의 개구(672)를 포함할 경우, 유기 발광 표시 장치(600)의 구조가 보다 간단해질 수 있다. 또한, 상기 투과 영역에 상대적으로 큰 넓이를 갖는 개구(672)가 제공되는 경우, 유기 발광 표시 장치(600)의 투과율을 보다 증가시킬 수 있다.
유기 발광 소자의 제1 전극(670a)은 상기 화소 영역에서 절연층(665), 개구(672)의 일측벽 및 노출된 제1 소스 전극(555a) 상에 배치될 수 있다. 제1 커패시터(CAP1)의 제1 상부 전극(670b)은 상기 투과 영역에서 절연층(665), 개구(672)의 타측벽 및 노출된 제2 층간 절연막(550) 상에 배치될 수 있다. 제1 전극(670a)과 제1 상부 전극(670b)은 제1 소스 전극(555a)이 제1 하부 전극(535b)에 접속되는 제1 콘택 홀(552)을 중심으로 서로 소정의 거리로 이격될 수 있다. 상술한 바와 같이, 상기 투과 영역의 제1 커패시터(CAP1)는 제1 하부 전극(535b), 제1 유전체 구조(즉, 제1 및 제2 층간 절연막들(540, 550)의 일부들) 및 제1 상부 전극(670b)으로 이루어질 수 있다. 또한, 상기 화소 영역의 제2 커패시터(CAP2)는 제2 하부 전극(즉, 제1 반도체 소자의 제1 게이트 전극(535a)), 제2 유전체 구조(즉, 제1 층간 절연막(540)의 일부) 및 제2 상부 전극(545)으로 구성될 수 있다.
도 14은 본 발명의 또 다른 예시적인 실시예들에 따른 유기 발광 표시 장치를 나타내는 단면도이다. 도 14에 예시한 유기 발광 표시 장치(700)에 있어서, 도 12을 참조하여 설명한 유기 발광 표시 장치(500)의 구성 요소들과 실질적으로 동일한 구성 요소들에 대해서는 동일한 참조 부호들을 부여한다.
도 14를 참조하면, 제2 게이트 절연막(530) 상에는 제1 반도체 소자의 제1 게이트 전극(535a), 제1 커패시터(CAP1)의 제1 하부 전극(535b) 및 제2 반도체 소자의 제2 게이트 전극(535c)을 덮는 제1 층간 절연막(740)이 배치될 수 있다. 제1 층간 절연막(740) 상에는 제2 커패시터(CAP2)의 제2 상부 전극(545)이 배치될 수 있다. 화소 영역의 제2 커패시터(CAP2)는 제2 하부 전극(제1 게이트 전극(535a)), 제2 유전체 구조(제1 층간 절연막(740)의 일부) 및 제2 상부 전극(545)을 포함할 수 있다.
제2 층간 절연막(750)은 제2 상부 전극(545)을 덮으며, 제1 층간 절연막(740) 상에 배치될 수 있다. 전술한 바와 같이, 투과 영역의 제1 커패시터(CAP1)는 제1 하부 전극(535b), 제1 유전체 구조(제1 및 제2 층간 절연막들(740, 750)의 일부들) 및 제1 상부 전극(770b)을 포함할 수 있다.
제1 소스 및 드레인 전극들(555a, 560a)은 제2 층간 절연막(750), 제1 층간 절연막(740), 제2 게이트 절연막(530) 및 제1 게이트 절연막(525)을 통해 제1 액티브 패턴(520a)의 제1 소스 및 드레인 영역들에 각기 접속될 수 있다. 또한, 제2 소스 및 드레인 전극들(555b, 560b)은 제2 층간 절연막(750), 제1 층간 절연막(740), 제2 게이트 절연막(530) 및 제1 게이트 절연막(525)을 통해 제2 액티브 패턴(520b)의 제2 소스 및 드레인 영역들에 각기 접촉될 수 있다. 제1 소스 전극(755a)은 상기 투과 영역을 향하여 제2 층간 절연막(750) 상으로 연장될 수 있다.
절연층(565)은 제1 소스 및 드레인 전극들(555a, 560a)과 제2 소스 및 드레인 전극들(555b, 560b)을 덮으며, 제2 층간 절연막(750) 상에 배치될 수 있다. 상기 화소 영역에서 절연층(565)에는 제1 소스 전극(555a)의 연장되는 부분을 노출시키는 콘택 홀(567)이 제공될 수 있고, 상기 투과 영역에서 절연층(565)에는 제2 층간 절연막(750)의 일부를 노출시키는 개구(569)가 제공될 수 있다.
상기 유기 발광 소자의 제1 전극(770a)과 제1 커패시터(CAP1)의 제1 상부 전극(770b)은 절연층(565) 상에 배치될 수 있다. 예시적인 실시예들에 있어서, 제1 전극(770a)과 제1 상부 전극(770b)은 일체로 형성될 수 있다. 제1 상부 전극(770b)은 상기 투과 영역에서 개구(569)의 측벽, 노출된 제2 층간 절연막(750) 및 절연층(565) 상에 배치될 수 있고, 제1 전극(770a)은 상기 화소 영역에서 콘택 홀(567)의 측벽, 노출된 제1 소스 전극(755a) 및 절연층(565) 상에 위치할 수 있다. 도 14에 예시한 유기 발광 표시 장치(600)에 있어서, 도 12의 제1 소스 전극(555a)이 제1 하부 전극(535b)에 접속되는 제1 콘택 홀(552)이 제공되지 않고, 제1 전극(770a)과 제1 상부 전극(770b)은 일체로 형성될 수 있으므로 유기 발광 표시 장치(600)가 보다 간략화된 공정들을 통해 수득될 수 있는 간단한 구성을 가질 수 있다.
도 15 내지 도 21은 본 발명의 다른 예시적인 실시예들에 따른 유기 발광 표시 장치의 제조 방법을 설명하기 위한 단면도들이다. 도 15 내지 도 21에 있어서, 도 12를 참조하여 설명한 유기 발광 표시 장치(500)와 실질적으로 동일하거나 유사한 구성을 가지는 유기 발광 표시 장치의 제조 방법을 설명하지만, 증착 공정들, 식각 공정들 등의 자명한 변경들을 통해 도 13 및 도 14를 참조하여 설명한 유기 발광 표시 장치들(600, 700) 중에서 임의의 하나를 제조할 수 있다.
도 15를 참조하면, 제1 및 제2 버퍼층들(810, 815)이 투명 절연 물질을 포함할 수 있는 기판(805) 상에 형성될 수 있다. 선택적으로는, 제1 버퍼층(810)을 형성하기 위한 공정 및/또는 제2 버퍼층(815)을 형성하기 위한 공정은 기판(805)의 표면 상태, 구성 물질 등에 따라 생략될 수 있다.
도 16을 참조하면, 제2 버퍼층(815) 상에 제1 및 제2 액티브 패턴들(820a, 820b)이 형성될 수 있다. 제1 및 제2 액티브 패턴들(820a, 820b)은 실리콘을 함유하는 물질 또는 산화물 반도체를 사용하여 형성될 수 있다. 제2 버퍼층(815) 상에는 제1 및 제2 액티브 패턴들(820a, 820b)을 덮는 제1 게이트 절연막(825)이 형성될 수 있으며, 제1 게이트 절연막(825) 상에는 제2 게이트 절연막(830)이 형성될 수 있다. 선택적으로는, 제1 게이트 절연막(825)을 형성하기 위한 공정 또는 제2 게이트 절연막(830)을 형성하기 위한 공정이 생략될 수 있다.
도 17을 참조하면, 제2 게이트 절연막(835) 상에 도전층(도시되지 않음)을 형성한 다음, 상기 도전층을 패터닝하여 제1 게이트 전극(835a), 제2 게이트 전극(835c) 및 제1 하부 전극(835b)을 형성할 수 있다. 상기 도전층은 투과성을 갖는 물질, 반투과성을 갖는 물질 또는 반사성을 갖는 물질을 사용하여 형성될 수 있다. 제1 게이트 전극(835a), 제1 하부 전극(835b) 및 제2 게이트 전극(835c)은 하나의 마스크를 사용하는 식각 공정을 통해 수득될 수 있다. 제1 및 제2 게이트 전극들(835a, 835b)은 유기 발광 표시 장치의 화소 영역에 형성될 수 있고, 제1 하부 전극(835b)은 상기 유기 발광 표시 장치의 투과 영역에 형성될 수 있다. 제2 게이트 절연막(830) 상에 제1 및 제2 게이트 전극들(835a, 835c)과 제1 하부 전극(835c)을 덮는 제1 층간 절연막(840)을 형성할 수 있다.
도 18을 참조하면, 제1 층간 절연막(840) 상에 제2 상부 전극(845)을 형성할 수 있다. 제2 상부 전극(845)은 제1 게이트 전극(835a) 상부에 위치할 수 있으므로, 제2 하부 전극(즉, 제1 반도체 소자의 제1 게이트 전극(835a)), 제2 유전체 구조(제1 층간 절연막(840)의 일부) 및 제2 상부 전극(845)을 포함하는 제2 커패시터(CAP2)가 상기 화소 영역에 형성될 수 있다. 제1 층간 절연막(840) 상에는 제2 상부 전극(845)을 덮는 제2 층간 절연막(850)이 형성될 수 있다.
도 19를 참조하면, 상기 화소 영역에서, 제2 층간 절연막(850), 제1 층간 절연막(840), 제2 게이트 절연막(830) 및 제2 게이트 절연막(825)을 부분적으로 식각하여 제1 및 제2 액티브 패턴들(820a, 820b)의 일부들을 노출시키는 비아 홀들을 형성할 수 있다. 이러한 비아 홀들은 제1 액티브 패턴(820a)의 제1 소스 및 드레인 영역들과 제2 액티브 패턴(820b)의 제2 소스 및 드레인 영역들을 노출시킬 수 있다. 상기 비아 홀들을 채우는 제1 소스 및 드레인 전극들(855a, 860a)과 제2 소스 및 드레인 전극들(855b, 860b)을 제2 층간 절연막(850) 상에 형성할 수 있다. 제1 소스 및 드레인 전극들(855a, 860a)은 각기 제1 액티브 패턴(820a)의 제1 소스 및 드레인 영역들에 접속될 수 있고, 제2 소스 및 드레인 전극들(855b, 860b)은 각기 제2 액티브 패턴(820b)의 제2 소스 및 드레인 영역들에 접속될 수 있다.
상기 투과 영역에 있어서, 제2 층간 절연막(850) 및 제1 층간 절연막(840)을 부분적으로 제거하여 제1 하부 전극(835b)의 일부를 노출시키는 제1 콘택 홀(852)을 형성할 수 있다. 예를 들면, 상기 비아 홀들과 제1 콘택 홀(852)은 하나의 식각 공정을 통해 수득될 수 있다. 이 경우, 제1 소스 전극(855a)은 제2 층간 절연막(850) 및 제1 콘택 홀(852)의 측벽 상으로 연장되어 제1 하부 전극(835b)에 접속될 수 있다.
도 20을 참조하면, 제1 콘택 홀(852)을 채우면서 제1 소스 및 드레인 전극들(855a, 860a), 제2 소스 및 드레인 전극들(855b, 860b)을 덮는 절연층(865)을 제2 층간 절연막(850) 상에 형성할 수 있다. 절연층(865)은 후속하여 형성되는 상부 구조물들을 고려하여 실질적으로 평탄한 상면을 가지도록 형성될 수 있다. 예를 들면, 절연층(865)은 유기 물질 또는 무기 물질을 사용하여 형성될 수 있다.
절연층(865)을 부분적으로 식각하여 제1 소스 전극(855a)의 연장되는 부분을 노출시키는 제2 콘택 홀(867)과 제2 층간 절연막(850)의 일부를 노출시키는 개구(869)을 형성할 수 있다. 즉, 제2 콘택 홀(867)과 개구(869)는 각기 상기 화소 영역과 상기 투과 영역에 형성될 수 있다.
절연층(865), 노출된 제2 층간 절연막(850) 및 노출된 제1 소스 전극(855a)의 연장되는 부분 상에 전극층(도시되지 않음)을 형성한 후, 이러한 전극층을 패터닝하여 유기 발광 소자의 제1 전극(870a)과 제1 커패시터(CAP1)의 제1 상부 전극(870b)을 형성할 수 있다. 상기 화소 영역에 있어서, 제1 전극(870a)은 절연층(865), 제2 콘택 홀(867)의 측벽 및 노출된 제1 소스 전극(855a)의 연장되는 부분 상에 형성될 수 있다. 또한, 상기 투과 영역에 있어서, 제1 상부 전극(870b)은 절연층(865), 개구(869)의 측벽 및 노출된 제2 층간 절연막(850) 상에 형성될 수 있다. 예를 들면, 제1 전극(870a)과 제1 상부 전극(870b)은 투과성을 갖는 물질 또는 반사성을 갖는 물질을 사용하여 형성될 수 있다.
도 21을 참조하면, 개구(869)와 제2 콘택 홀(867)을 채우며 제1 전극(870a), 제1 상부 전극(870b) 및 절연층(865) 상에 화소 정의막(875)을 형성할 수 있다. 화소 정의막(875)은 유기 물질 또는 무기 물질을 사용하여 실질적으로 평탄한 상면을 가지도록 형성될 수 있다.
상기 화소 영역에 있어서, 화소 정의막(875)을 부분적으로 제거하여 제1 전극(870a)의 일부를 노출시키는 화소 개구를 형성할 수 있다. 이와 같은 화소 개구를 통해 노출되는 제1 전극(870a) 상에는 유기 발광 구조(880)가 형성될 수 있다. 화소 정의막(875), 상기 화소 개구의 측벽 및 유기 발광 구조(880) 상에는 제2 전극(885)이 형성될 수 있다. 경우에 따라, 제2 전극(885) 상에는 추가적인 기판, 봉지 기판, 윈도우 등이 형성될 수 있다.
본 발명의 예시적인 실시예들에 따르면, 유기 발광 표시 장치의 투과 영역에 커패시터를 구현할 수 있으므로, 상기 유기 발광 표시 장치의 투과율을 실질적으로 감소시키지 않고 상기 유기 발광 표시 장치의 구성 요소들을 위하여 커패시터의 충분한 용량을 확보할 수 있다. 또한, 상기 투과 영역의 커패시터의 하부 전극 및/또는 상부 전극의 구성 물질에 따라 상기 투과 영역이 거울의 기능을 수행할 수 있다. 더욱이, 상기 유기 발광 표시 장치가 상기 화소 영역에 배치되는 추가적인 커패시터를 구비할 수 있기 때문에, 상기 화소 영역의 면적을 실질적으로 증가시킴이 없이 상기 유기 발광 표시 장치의 구성 요소들을 위한 보다 충분한 정전 용량을 확보할 수 있다.
상술한 바에 있어서는, 본 발명의 예시적인 실시예들에 따른 유기 발광 표시 장치들 및 유기 발광 표시 장치들의 제조 방법들에 대해 첨부된 도면들을 참조하여 설명하였지만, 상술한 실시예들은 예시적인 것들이며, 다음 특허 청구 범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위에서 해당 기술 분야에서 통상의 지식을 가진 자에 의하여 다양하게 수정, 변형 및 변경될 수 있을 것이다.
본 발명은 투명 유기 발광 표시 장치를 구비할 수 있는 다양한 디스플레이 기기들에 적용될 수 있다. 예를 들면, 본 발명은 차량용, 선박용 및 항공기용 디스플레이 장치들, 휴대용 통신 장치들, 전시용 또는 정보 전달용 디스플레이 장치들, 의료용 디스플레이 장치들 등과 같은 수 많은 디스플레이 기기들에 적용 가능하다.
100, 200, 300, 500, 600, 700: 유기 발광 표시 장치
105, 405, 505, 805: 기판
110, 410, 510, 810: 제1 버퍼층
115, 415, 515, 810: 제2 버퍼층
120a, 420a, 520a, 820a: 제1 액티브 패턴
120b, 420b, 520b, 820b: 제2 액티브 패턴
125, 425, 525, 825: 제1 게이트 절연막
130, 430, 535c, 835c: 제2 게이트 전극
135, 435, 530, 830: 제2 게이트 절연막
140a, 440a, 535a, 835a: 제1 게이트 전극
140b, 440b, 535b, 835b: 하부 전극
145, 345, 445, 540, 740, 840: 제1 층간 절연막
150, 350, 450, 550, 750, 850: 제2 층간 절연막
152, 452, 552, 852: 제1 콘택 홀
155a, 355a, 455a, 555a, 855a: 제1 소스 전극
155b, 455b, 555b, 855b: 제2 소스 전극
160a, 460a, 560a, 860a: 제1 드레인 전극
160b, 460b, 560b, 860b: 제2 드레인 전극
165, 265, 465, 565, 665, 865: 절연층
167, 467, 567, 867: 제2 콘택 홀
169, 272, 469, 569, 672, 869: 개구
170a, 270a, 370a, 470a, 570a, 670a, 770a, 870a: 제1 전극
170b, 270b, 370b, 470b: 상부 전극
175, 275, 475, 575, 675, 875: 화소 정의막
180, 480, 580, 880: 유기 발광 구조
185, 485, 585, 885: 제2 전극
545, 845: 제2 상부 전극
570b, 670b, 770b, 870b: 제1 상부 전극
CAP: 커패시터
CAP1: 제1 커패시터
CAP2: 제2 커패시터

Claims (20)

  1. 화소 영역 및 투과 영역을 포함하는 유기 발광 표시 장치에 있어서,
    기판;
    상기 화소 영역에서 상기 기판 상에 배치되는 적어도 하나의 반도체 소자;
    상기 적어도 하나의 반도체 소자 상에 배치되는 유기 발광 소자; 및
    상기 투과 영역에서 상기 기판 상에 배치되는 커패시터를 포함하고,
    상기 적어도 하나의 반도체 소자는, 상기 기판 상에 배치되는 제1 액티브 패턴, 상기 제1 액티브 패턴 상에 배치되는 제1 게이트 절연막, 상기 제1 게이트 절연막 상에 배치되는 제1 게이트 전극, 상기 제1 액티브 패턴의 일측에 접속되고 상기 투과 영역으로 연장되는 제1 소스 전극, 그리고 상기 제1 액티브 패턴의 타측에 접속되는 제1 드레인 전극을 포함하는 제1 반도체 소자를 구비하며,
    상기 커패시터는, 상기 제1 게이트 절연막 상에 배치되는 하부 전극, 상기 하부 전극 상에 배치되는 유전체 구조, 그리고 상기 유전체 구조 상에 배치되는 상부 전극을 포함하고,
    상기 하부 전극 및 상기 제1 게이트 전극은 상기 기판 상의 동일한 레벨에 위치하는 것을 특징으로 하는 유기 발광 표시 장치.
  2. 삭제
  3. 제1항에 있어서, 상기 하부 전극은 상기 제1 소스 전극의 연장되는 부분에 접속되는 것을 특징으로 하는 유기 발광 표시 장치.
  4. 삭제
  5. 제1항에 있어서, 상기 하부 전극 및 상기 상부 전극은 각기 투과성을 갖는 물질을 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
  6. 제1항에 있어서, 상기 유전체 구조는 상기 제1 게이트 전극 및 상기 하부 전극 상에 배치되는 제1 층간 절연막의 일부와 상기 제1 층간 절연막 상에 배치되는 제2 층간 절연막의 일부를 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
  7. 제3항에 있어서, 상기 커패시터 및 상기 적어도 하나의 반도체 소자 상에 배치되는 절연층을 더 포함하며, 상기 유기 발광 소자는 상기 절연층 상에 배치되는 것을 특징으로 하는 유기 발광 표시 장치.
  8. 화소 영역 및 투과 영역을 포함하는 유기 발광 표시 장치에 있어서,
    기판;
    상기 화소 영역에서 상기 기판 상에 배치되는 적어도 하나의 반도체 소자;
    상기 적어도 하나의 반도체 소자 상에 배치되는 유기 발광 소자; 및
    상기 투과 영역에서 상기 기판 상에 배치되는 커패시터를 포함하고,
    상기 적어도 하나의 반도체 소자는, 상기 기판 상에 배치되는 제1 액티브 패턴, 상기 제1 액티브 패턴 상에 배치는 제1 게이트 절연막, 상기 제1 게이트 절연막 상에 배치되는 제1 게이트 전극, 상기 제1 액티브 패턴의 일측에 접속되고 상기 투과 영역으로 연장되는 제1 소스 전극, 그리고 상기 제1 액티브 패턴의 타측에 접속되는 제1 드레인 전극을 포함하는 제1 반도체 소자를 구비하며,
    상기 커패시터는, 상기 제1 게이트 절연막 상에 배치되는 하부 전극, 상기 하부 전극 상에 배치되는 유전체 구조, 그리고 상기 유전체 구조 상에 배치되는 상부 전극을 포함하고,
    상기 커패시터 및 상기 적어도 하나의 반도체 소자 상에 배치되는 절연층을 더 포함하며, 상기 유기 발광 소자는 상기 절연층 상에 배치되고,
    상기 절연층은 상기 투과 영역에서 상기 유전체 구조를 노출시키는 개구 및 상기 화소 영역에서 상기 제1 소스 전극이 연장되는 부분을 노출시키는 콘택 홀을 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
  9. 제8항에 있어서, 상기 상부 전극은 상기 개구를 통해 노출되는 상기 유전체 구조, 상기 절연층 및 상기 개구의 측벽 상에 배치되는 것을 특징으로 하는 유기 발광 표시 장치.
  10. 제8항에 있어서, 상기 유기 발광 소자는, 상기 콘택 홀을 통해 상기 제1 소스 전극의 연장되는 부분에 접속되는 제1 전극, 상기 제1 전극 상에 배치되는 유기 발광 구조, 그리고 상기 유기 발광 구조 상에 배치되는 제2 전극을 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
  11. 제10항에 있어서, 상기 상부 전극과 상기 제1 전극은 일체로 형성되는 것을 특징으로 하는 유기 발광 표시 장치.
  12. 화소 영역 및 투과 영역을 포함하는 유기 발광 표시 장치에 있어서,
    기판;
    상기 화소 영역에서 상기 기판 상에 배치되는 적어도 하나의 반도체 소자;
    상기 적어도 하나의 반도체 소자 상에 배치되는 유기 발광 소자; 및
    상기 투과 영역에서 상기 기판 상에 배치되는 커패시터를 포함하고,
    상기 적어도 하나의 반도체 소자는, 상기 기판 상에 배치되는 제1 액티브 패턴, 상기 제1 액티브 패턴 상에 배치되는 제1 게이트 절연막, 상기 제1 게이트 절연막 상에 배치되는 제1 게이트 전극, 상기 제1 액티브 패턴의 일측에 접속되고 상기 투과 영역으로 연장되는 제1 소스 전극, 그리고 상기 제1 액티브 패턴의 타측에 접속되는 제1 드레인 전극을 포함하는 제1 반도체 소자를 구비하며,
    상기 커패시터는, 상기 제1 게이트 절연막 상에 배치되는 하부 전극, 상기 하부 전극 상에 배치되는 유전체 구조, 그리고 상기 유전체 구조 상에 배치되는 상부 전극을 포함하고,
    상기 커패시터 및 상기 적어도 하나의 반도체 소자 상에 배치되는 절연층을 더 포함하며, 상기 유기 발광 소자는 상기 절연층 상에 배치되고,
    상기 절연층은 상기 제1 소스 전극의 연장되는 부분과 상기 유전체 구조를 노출시키는 개구를 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
  13. 제12항에 있어서, 상기 상부 전극은 상기 절연층, 상기 개구의 일측벽 및 상기 노출되는 유전체 구조 상에 배치되는 것을 특징으로 하는 유기 발광 표시 장치.
  14. 제13항에 있어서, 상기 유기 발광 소자는, 상기 절연층, 상기 개구의 타측벽 및 상기 노출되는 제1 소스 전극의 연장되는 부분 상에 배치되는 제1 전극, 상기 제1 전극 상에 배치되는 유기 발광 구조, 그리고 상기 유기 발광 구조 상에 배치되는 제2 전극을 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
  15. 제1항에 있어서, 상기 적어도 하나의 반도체 소자는, 상기 기판 상에 배치되는 제2 액티브 패턴, 상기 제2 액티브 패턴 상에 배치되는 상기 제1 게이트 절연막, 상기 제1 게이트 절연막 상에 배치되는 제2 게이트 전극, 그리고 상기 제2 액티브 패턴에 각기 접속되는 제2 소스 및 드레인 전극들을 포함하는 제2 반도체 소자를 구비하는 것을 특징으로 하는 유기 발광 표시 장치.
  16. 제15항에 있어서, 상기 제2 게이트 전극과 상기 하부 전극은 각기 상기 기판 상의 다른 레벨들에 위치하는 것을 특징으로 하는 유기 발광 표시 장치.
  17. 제1항에 있어서, 상기 화소 영역에 배치되는 추가적인 커패시터를 더 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
  18. 제17항에 있어서, 상기 추가적인 커패시터는 상기 제1 반도체 소자 상에 배치되는 것을 특징으로 하는 유기 발광 표시 장치.
  19. 제18항에 있어서, 상기 추가적인 커패시터는, 상기 제1 게이트 전극인 하부 전극, 상기 제1 게이트 전극 상에 배치되는 유전체 구조, 그리고 상기 유전체 구조 상에 배치되는 상부 전극을 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
  20. 제19항에 있어서, 상기 추가적인 커패시터의 유전체 구조는 상기 제1 게이트 전극 상에 배치되는 층간 절연막의 일부를 포함하는 것을 특징으로 하는 유기 발광 표시 장치.
KR1020140083590A 2014-07-04 2014-07-04 유기 발광 표시 장치 KR102364387B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140083590A KR102364387B1 (ko) 2014-07-04 2014-07-04 유기 발광 표시 장치
US14/737,177 US9543367B2 (en) 2014-07-04 2015-06-11 Organic light emitting display devices

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140083590A KR102364387B1 (ko) 2014-07-04 2014-07-04 유기 발광 표시 장치

Publications (2)

Publication Number Publication Date
KR20160005230A KR20160005230A (ko) 2016-01-14
KR102364387B1 true KR102364387B1 (ko) 2022-02-18

Family

ID=55017578

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140083590A KR102364387B1 (ko) 2014-07-04 2014-07-04 유기 발광 표시 장치

Country Status (2)

Country Link
US (1) US9543367B2 (ko)
KR (1) KR102364387B1 (ko)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102245722B1 (ko) * 2014-08-05 2021-04-29 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR102386458B1 (ko) 2014-11-17 2022-04-15 삼성디스플레이 주식회사 유기 발광 표시 장치 및 그 제조 방법
KR20170050729A (ko) * 2015-10-30 2017-05-11 엘지디스플레이 주식회사 유기 발광 표시 장치
KR20170085157A (ko) * 2016-01-13 2017-07-24 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102447451B1 (ko) * 2016-01-20 2022-09-27 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102469294B1 (ko) * 2016-02-01 2022-11-23 삼성디스플레이 주식회사 유기 발광 표시 장치
KR20180013577A (ko) * 2016-07-29 2018-02-07 엘지디스플레이 주식회사 투명표시장치와 그의 제조방법
US10191345B2 (en) * 2016-11-01 2019-01-29 Innolux Corporation Display device
CN107706224B (zh) * 2017-09-30 2020-09-04 武汉华星光电技术有限公司 一种显示面板及其制作方法
CN109166896A (zh) * 2018-09-03 2019-01-08 深圳市华星光电半导体显示技术有限公司 显示面板及其制作方法
CN111384297A (zh) * 2020-03-19 2020-07-07 武汉华星光电半导体显示技术有限公司 Oled显示面板及显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002311857A (ja) 2001-01-17 2002-10-25 Semiconductor Energy Lab Co Ltd 発光装置
KR100626074B1 (ko) 2005-04-14 2006-09-20 삼성에스디아이 주식회사 평판표시장치
US20130207099A1 (en) * 2012-02-13 2013-08-15 E Ink Holdings Inc. Display apparatus

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100426031B1 (ko) * 2001-12-29 2004-04-03 엘지.필립스 엘시디 주식회사 능동행렬 유기전기발광소자 및 그의 제조 방법
KR100685831B1 (ko) * 2005-04-29 2007-02-22 삼성에스디아이 주식회사 유기전계발광소자 및 그의 제조 방법
KR20070002685A (ko) 2005-06-30 2007-01-05 삼성전자주식회사 표시기판, 이의 제조 방법 및 표시기판을 갖는 표시장치
KR101191446B1 (ko) 2005-09-30 2012-10-16 엘지디스플레이 주식회사 액정 표시 장치용 어레이 기판
KR101282563B1 (ko) 2009-11-23 2013-07-04 삼성디스플레이 주식회사 액정표시장치 및 그 제조방법
JP5771365B2 (ja) 2009-11-23 2015-08-26 三星ディスプレイ株式會社Ｓａｍｓｕｎｇ Ｄｉｓｐｌａｙ Ｃｏ．，Ｌｔｄ． 中小型液晶表示装置
KR101084245B1 (ko) * 2010-01-04 2011-11-16 삼성모바일디스플레이주식회사 표시 장치
KR101156435B1 (ko) * 2010-01-08 2012-06-18 삼성모바일디스플레이주식회사 유기 발광 표시 장치
KR101084198B1 (ko) * 2010-02-24 2011-11-17 삼성모바일디스플레이주식회사 유기 발광 표시 장치
JP5682385B2 (ja) * 2011-03-10 2015-03-11 セイコーエプソン株式会社 電気光学装置および電子機器
KR101482628B1 (ko) * 2011-05-03 2015-01-14 삼성디스플레이 주식회사 유기발광표시장치
KR101913704B1 (ko) * 2012-04-27 2018-11-01 삼성디스플레이 주식회사 평판 표시 장치, 유기 발광 표시 장치 및 평판 표시 장치의 제조 방법
TWI466094B (zh) 2012-05-28 2014-12-21 Acer Inc 透明顯示裝置及其透明度調整方法
KR101954984B1 (ko) * 2012-09-25 2019-03-08 삼성디스플레이 주식회사 박막 트랜지스터 어레이 기판, 이를 포함하는 유기 발광 표시 장치 및 그 제조 방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002311857A (ja) 2001-01-17 2002-10-25 Semiconductor Energy Lab Co Ltd 発光装置
KR100626074B1 (ko) 2005-04-14 2006-09-20 삼성에스디아이 주식회사 평판표시장치
US20130207099A1 (en) * 2012-02-13 2013-08-15 E Ink Holdings Inc. Display apparatus

Also Published As

Publication number Publication date
US9543367B2 (en) 2017-01-10
KR20160005230A (ko) 2016-01-14
US20160005802A1 (en) 2016-01-07

Similar Documents

Publication Publication Date Title
KR102364387B1 (ko) 유기 발광 표시 장치
KR101988217B1 (ko) 유기 발광 다이오드 마이크로-캐비티 구조 및 그 제조 방법
KR102370035B1 (ko) 투명 표시 기판, 투명 표시 장치 및 투명 표시 장치의 제조 방법
KR102416742B1 (ko) 투명 표시 장치
KR102417117B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
JP6164402B2 (ja) 有機ｅｌ装置の製造方法、および有機ｅｌ装置
CN109920923B (zh) 有机发光二极管器件及制备方法、显示面板、显示装置
JP6220546B2 (ja) 表示装置
WO2016056364A1 (ja) 表示装置、表示装置の製造方法および電子機器
US9159946B2 (en) Organic light emitting diode display having auxiliary electrode
KR102447451B1 (ko) 유기 발광 표시 장치
KR102311454B1 (ko) 유기전계발광표시장치 및 그 제조방법
KR102174652B1 (ko) 발광 소자, 표시 장치 및 조명 장치
KR102261610B1 (ko) 유기 발광 표시 장치
JP6159946B2 (ja) 表示装置および電子機器
US11183111B2 (en) Pixel unit and method for manufacturing the same, and double-sided OLED display device
US10581031B2 (en) Organic EL display device
KR102449804B1 (ko) 투명 유기 발광 표시 장치 및 이의 제조 방법
KR102349246B1 (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
US20190157606A1 (en) Display device and manufacturing method therefor
US10224511B2 (en) Organic light emitting display device
KR102245722B1 (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
CN114373790A (zh) 显示装置
KR102525989B1 (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
US11239284B2 (en) Display device having a color filter

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant