KR102417117B1 - 유기 발광 표시 장치 및 그 제조 방법 - Google Patents

유기 발광 표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR102417117B1
KR102417117B1 KR1020150147547A KR20150147547A KR102417117B1 KR 102417117 B1 KR102417117 B1 KR 102417117B1 KR 1020150147547 A KR1020150147547 A KR 1020150147547A KR 20150147547 A KR20150147547 A KR 20150147547A KR 102417117 B1 KR102417117 B1 KR 102417117B1
Authority
KR
South Korea
Prior art keywords
electrode
region
forming
opening
disposed
Prior art date
Application number
KR1020150147547A
Other languages
English (en)
Other versions
KR20170047473A (ko
Inventor
전주희
최천기
김현식
박혜향
양희원
이은영
정승호
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020150147547A priority Critical patent/KR102417117B1/ko
Priority to US15/094,673 priority patent/US9786732B2/en
Publication of KR20170047473A publication Critical patent/KR20170047473A/ko
Application granted granted Critical
Publication of KR102417117B1 publication Critical patent/KR102417117B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H01L51/5203—
    • H01L27/3246—
    • H01L27/3262—
    • H01L27/3265—
    • H01L51/5008—
    • H01L51/56—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H10K50/824—Cathodes combined with auxiliary electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H10K50/828—Transparent cathodes, e.g. comprising thin metal layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes
    • H10K59/80522—Cathodes combined with auxiliary electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes
    • H10K59/80524—Transparent cathodes, e.g. comprising thin metal layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H01L2227/32—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 일 실시예는, 화상을 구현하는 제1 영역과 외광이 투과되는 제2 영역을 포함하는 기판; 상기 제1 영역에 배치된 제1 전극; 상기 제2 영역에 배치된 보조 전극; 적어도 상기 제1 영역에 배치되며, 상기 제1 전극의 적어도 일부를 노출하는 제1 개구 및 상기 보조 전극의 적어도 일부를 노출하는 제2 개구를 포함하는 화소 정의막; 상기 제1 영역과 상기 제2 영역에 걸쳐 배치되고, 상기 제1 전극에 대향하며, 상기 보조 전극과 전기적으로 연결된 제2 전극; 및 적어도 상기 제1 영역에 배치되고, 상기 제1 전극의 상부 및 상기 제2 전극의 하부에 배치되며, 유기 발광층을 포함하는 중간층;을 포함하는, 유기 발광 표시 장치를 개시한다.

Description

유기 발광 표시 장치 및 그 제조 방법{Organic light-emitting display apparatus and method for manufacturing the same}
본 발명의 실시예들은 유기 발광 표시 장치 및 그 제조 방법에 관한 것으로, 더욱 상세하게는 유기 발광 표시 장치에 의해 구현되는 화상뿐만 아니라 외부 배경까지 인식할 수 있는 시-쓰루(see-through) 유기 발광 표시 장치 및 그 제조 방법에 관한 것이다.
유기 발광 표시 장치는 정공 주입 전극과 전자 주입 전극 그리고 이들 사이에 형성되어 있는 유기 발광층을 포함하는 유기 발광 소자를 구비하며, 정공 주입 전극에서 주입되는 정공과 전자 주입 전극에서 주입되는 전자가 유기 발광층에서 결합하여 생성된 엑시톤(exciton)이 여기 상태(excited state)로부터 기저 상태(ground state)로 떨어지면서 빛을 발생시키는 자발광형 표시 장치이다.
자발광형 표시 장치인 유기 발광 표시 장치는 별도의 광원이 불필요하므로 저전압으로 구동이 가능하고 경량의 박형으로 구성할 수 있으며, 시야각, 콘트라스트(contrast), 응답 속도 등의 특성이 우수하기 때문에 MP3 플레이어나 휴대폰 등과 같은 개인용 휴대기기에서 텔레비전(TV)에 이르기까지 응용 범위가 확대되고 있다.
이러한 유기 발광 표시 장치에 있어서, 사용자가 유기 발광 표시 장치에 의해 구현되는 화상뿐만 아니라 외부 배경까지 인식할 수 있는 시-쓰루(see-though) 유기 발광 표시 장치에 대한 연구가 이루어지고 있다.
유기 발광 소자는 제1 전극, 제1 전극에 대향하는 제2 전극, 및 제1 전극과 제2 전극 사이에 배치된 유기 발광층을 포함한다.
유기 발광층으로부터 생성된 광이 제2 전극 방향으로 투과되어 외부로 방출되는 전면 발광형의 유기 발광 표시 장치를 구현하기 위하여, 제2 전극은 박막 형태의 도전 물질로 형성될 수 있다. 그러나, 제2 전극의 두께가 얇아질수록 저항이 증가하며, 따라서 전압 강하 현상에 의해 서로 다른 위치에 배치된 화소에 흐르는 전류가 달라질 수 있으며, 이로 인해 유기 발광 표시 장치의 표시 품질이 저하되는 문제가 발생한다.
본 발명의 실시예들은 제2 전극을 박막으로 형성하면서 전압 강하 현상을 최소화 함으로써 표시 품질을 개선한 유기 발광 표시 장치 및 그 제조 방법을 제공한다.
본 발명의 일 실시예는, 화상을 구현하는 제1 영역과 외광이 투과되는 제2 영역을 포함하는 기판; 상기 제1 영역에 배치된 제1 전극; 상기 제2 영역에 배치된 보조 전극; 적어도 상기 제1 영역에 배치되며, 상기 제1 전극의 적어도 일부를 노출하는 제1 개구 및 상기 보조 전극의 적어도 일부를 노출하는 제2 개구를 포함하는 화소 정의막; 상기 제1 영역과 상기 제2 영역에 걸쳐 배치되고, 상기 제1 전극에 대향하며, 상기 보조 전극과 전기적으로 연결된 제2 전극; 및 적어도 상기 제1 영역에 배치되고, 상기 제1 전극의 상부 및 상기 제2 전극의 하부에 배치되며, 유기 발광층을 포함하는 중간층;을 포함하는, 유기 발광 표시 장치를 개시한다.
상기 보조 전극은 상기 기판의 상면에 수직인 제1 방향을 따라 상기 제2 개구와 중첩될 수 있다.
상기 제2 전극은 상기 제2 영역에 포함된 상기 제2 개구의 내부까지 연장되며, 상기 보조 전극과 직접 접할 수 있다.
상기 보조 전극은 상기 제2 개구 내에 배치될 수 있다.
상기 보조 전극은 투명 도전성 산화물을 포함할 수 있다.
상기 제1 영역에 배치되며, 상기 제1 전극과 전기적으로 연결된 화소 회로부를 더 포함하며, 상기 화소 회로부는, 활성층 및 상기 활성층과 절연된 게이트 전극을 포함하는 트랜지스터; 및 상기 게이트 전극과 동일층에 배치된 하부 전극 및 상기 하부 전극에 대향하는 상부 전극을 포함하는 커패시터;를 포함할 수 있다.
상기 상부 전극은 상기 보조 전극과 동일층에 배치되며, 상기 보조 전극과 동일한 물질로 구성된 제1 상부 전극 및 상기 제1 상부 전극 상에 배치된 제2 상부 전극을 포함할 수 있다.
상기 활성층은 소스 영역, 채널 영역, 및 드레인 영역을 포함하고, 상기 소스 영역은 상기 상부 전극과 전기적으로 연결될 수 있다.
상기 게이트 전극 상에 배치되며, 상기 소스 영역 및 상기 드레인 영역과 각각 전기적으로 연결된 소스 전극 및 드레인 전극; 및 상기 게이트 전극의 상부 및 상기 소스 전극 및 상기 드레인 전극의 하부에 배치되며, 상기 제2 영역에 대응되는 제3 개구를 포함하는 층간 절연막;을 더 포함하고, 상기 제3 개구는 상기 기판의 상면에 수직인 제1 방향을 따라 상기 제2 개구와 중첩될 수 있다.
상기 화소 회로부의 적어도 일부는 상기 기판의 상면에 수직인 제1 방향을 따라 상기 제1 전극과 중첩될 수 있다.
상기 층간 절연막 상에 상기 소스 전극 및 상기 드레인 전극을 덮도록 배치되며, 상기 제2 영역에 대응되는 제4 개구를 포함하는 비아 절연막;을 더 포함하고, 상기 제4 개구는 상기 기판의 상면에 수직인 제1 방향을 따라 상기 제2 개구와 중첩될 수 있다.
상기 중간층은 상기 제1 전극의 상부 및 상기 유기 발광층의 하부에 배치된 공통층을 더 포함하고, 상기 공통층은 상기 제2 영역에 대응되는 제5 개구를 포함하며, 상기 제5 개구는 상기 기판의 상면에 수직인 제1 방향을 따라 상기 제2 개구와 중첩될 수 있다.
상기 제5 개구에 의해 상기 보조 전극의 상면의 적어도 일부가 노출되며, 상기 제2 전극은 상기 제5 개구에 의해 노출된 상기 보조 전극의 상면과 직접 접할 수 있다.
본 발명의 다른 실시예는, 화상을 구현하는 제1 영역과 외광이 투과되는 제2 영역을 포함하는 기판을 준비하는 단계; 상기 기판 상의 상기 제2 영역에 보조 전극을 형성하는 단계; 상기 기판 상의 상기 제1 영역에 제1 전극을 형성하는 단계; 적어도 상기 제1 영역에, 상기 제1 전극의 적어도 일부를 노출하는 제1 개구 및 상기 보조 전극의 적어도 일부를 노출하는 제2 개구를 포함하는 화소 정의막을 형성하는 단계; 상기 제1 영역에 유기 발광층을 형성하는 단계; 및 상기 제1 영역 과 상기 제2 영역에 걸쳐, 상기 제2 개구에 의해 노출된 상기 보조 전극과 직접 접하는 제2 전극을 형성하는 단계;를 포함하는, 유기 발광 표시 장치의 제조 방법을 개시한다.
상기 제1 전극을 형성하는 단계 전에, 상기 기판 상의 상기 제1 영역에 상기 제1 전극과 전기적으로 연결되며 트랜지스터 및 커패시터를 포함하는 화소 회로부를 형성하는 단계;를 더 포함하며, 상기 화소 회로부를 형성하는 단계는, 상기 기판 상에 상기 트랜지스터의 활성층을 형성하는 단계; 상기 활성층 상에 상기 활성층과 절연된 게이트 전극 및 상기 커패시터의 하부 전극을 형성하는 단계; 상기 기판 상에 상기 게이트 전극 및 상기 하부 전극을 덮도록 절연막을 형성하는 단계; 상기 절연막 상에 제1 도전 물질 및 제2 도전 물질을 형성하는 단계; 및 마스크를 이용하여 상기 제1 도전 물질 및 상기 제2 도전 물질을 각각 패터닝함으로써, 상기 제2 영역에 보조 전극을 형성하고 상기 제1 영역에 상기 하부 전극에 대향하는 상기 커패시터의 상부 전극을 형성하는 단계;를 포함할 수 있다.
상기 제1 도전 물질은 투명 도전성 산화물을 포함할 수 있다.
상기 보조 전극 및 상기 상부 전극을 형성하는 단계는, 상기 절연막 상에 제1 도전 물질, 제2 도전 물질, 및 포토레지스트를 형성하는 단계; 상기 포토레지스트에 광을 투과시키는 투광부, 광의 일부를 투과시키는 반투광부, 및 광을 차단하는 차광부를 포함하는 하프톤 마스크를 이용하여 광을 조사하는 단계; 상기 포토레지스트 중 광이 조사된 영역을 제거하여, 상기 하부 전극에 대응되는 제1 포토레지스트 및 상기 제2 영역의 적어도 일부에 대응되며 상기 제1 포토레지스트보다 두께가 얇은 제2 포토레지스트를 형성하는 단계; 상기 포토레지스트가 완전히 제거된 영역에 대응되는 상기 제2 도전 물질 및 기 제2 도전 물질의 하부에 배치된 상기 제1 도전 물질을 식각(etching)하는 단계; 애싱(ashing)에 의해, 상기 제2 포토레지스트를 완전히 제거하고 상기 제1 포토레지스트의 일부를 제거하여 제3 포토레지스트를 형성하는 단계; 상기 제2 포토레지스트가 제거된 영역에 대응되는 상기 제2 도전 물질을 제거하여 상기 보조 전극을 형성하는 단계; 및 상기 제3 포토레지스트를 제거하는 단계;를 포함할 수 있다.
상기 보조 전극 및 상기 상부 전극을 덮는 제1 절연 물질을 형성하는 단계; 상기 제1 절연 물질을 패터닝하여, 상기 보조 전극의 적어도 일부를 노출하는 제3 개구와 상기 활성층에 포함된 소스 영역 및 드레인 영역 각각의 적어도 일부를 노출하는 콘택홀을 포함하는 층간 절연막을 형성하는 단계; 및 상기 콘택홀을 통해 상기 소스 영역 및 상기 드레인 영역 각각과 전기적으로 연결된 소스 전극 및 드레인 전극을 형성하는 단계를 더 포함할 수 있다.
상기 유기 발광층을 형성하는 단계 전에, 상기 보조 전극 및 상기 제1 전극을 덮는 유기 물질을 형성하는 단계; 및 상기 보조 전극의 적어도 일부 상에 배치된 상기 유기 물질을 제거함으로써, 상기 보조 전극의 적어도 일부를 노출하는 제4 개구를 포함하는 공통층을 형성하는 단계;를 더 포함할 수 있다.
상기 유기 물질은 레이저 드릴링(laser drilling)을 통해 제거될 수 있다.
전술한 것 외의 다른 측면, 특징, 이점은 이하의 발명을 실시하기 위한 구체적인 내용, 특허청구범위 및 도면으로부터 명확해질 것이다.
본 발명의 일 실시예에 따르면, 제2 전극을 박막으로 형성하면서 전압 강하 현상을 최소화함으로써 표시 품질을 개선한 유기 발광 표시 장치 및 그 제조 방법을 제공할 수 있다.
또한, 추가적인 마스크 공정 없이 표시 품질을 개선한 유기 발광 표시 장치 및 그 제조 방법을 제공할 수 있다.
또한, 유기 발광 표시 장치에서 넓은 면적을 차지하는 투과창 영역에 제2 전극과 전기적으로 연결되는 보조 전극을 형성함으로써, 개구율을 감소시키지 않으면서 표시 품질을 개선한 유기 발광 표시 장치 및 그 제조 방법을 제공할 수 있다.
물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 일 실시예에 따른 유기 발광 표시 장치를 개략적으로 나타낸 단면도이다.
도 2는 일 실시예에 따른 유기 발광 표시 장치에 포함된 복수의 픽셀들을 개략적으로 나타낸 평면도이다.
도 3은 도 2의 Ⅲ-Ⅲ 선을 따라 취한 단면도이다.
도 4a 내지 도 4m은 도 2의 유기 발광 표시 장치를 제조하는 방법을 순차적으로 나타낸 단면도들이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
이하, 첨부된 도면을 참조로 본 발명의 바람직한 실시예들에 대하여 보다 상세히 설명한다.
도 1은 일 실시예에 따른 유기 발광 표시 장치를 개략적으로 나타낸 단면도이다.
도 1을 참조하면, 일 실시예에 따른 유기 발광 표시 장치는 기판(10) 및 기판(10) 상에 배치되며 광이 방출되는 제1 영역(100)과 외광이 투과되는 제2 영역(200)을 포함하는 복수의 픽셀들(P1, P2)을 포함하는 디스플레이부(20)를 포함한다. 상기 외광은 유기 발광 표시 장치의 외부로부터 유기 발광 표시 장치에 입사된 광을 의미하며, 유기 발광 표시 장치의 일면으로 입사된 외광은 기판(10) 및 디스플레이부(20)를 투과하여 유기 발광 표시 장치의 상기 일면에 대향하는 타면을 통과한 후 사용자에게 인식될 수 있다.
즉, 화상이 구현되는 측에 위치한 사용자가 기판(10)의 외측의 이미지를 관찰할 수 있다. 도 1에 도시된 실시예에서는, 디스플레이부(20)의 화상이 기판(10)의 반대 방향으로 구현되는 전면 발광형을 개시하나, 본 발명이 반드시 이에 한정되는 것은 아니다. 즉, 다른 실시예에 따른 유기 발광 표시 장치는, 디스플레이부(20)의 화상이 기판(10) 방향으로 구현되는 배면 발광형 또는 기판(10) 방향 및 기판(10)의 반대 방향으로 구현되는 양면 발광형일 수 있다.
도 1에서는, 일 실시예에 따른 유기 발광 표시 장치에 포함된 서로 인접한 두 개의 픽셀들인 제1 픽셀(P1)과 제2 픽셀(P2)을 도시하였다. 복수의 픽셀들(P1, P2) 각각은 제1 영역(100)과 제2 영역(200)을 포함하며, 디스플레이부(20)의 제1 영역(100)으로부터 화상이 구현되고, 제2 영역(200)을 통해서는 외광이 투과된다. 도시하진 않았지만, 제2 영역(200)은 복수 개의 픽셀들에 연결되도록 배치될 수 있다.
제2 영역(200)에는, 트랜지스터, 커패시터 및 유기 발광 소자 등과 같이 불투명 금속을 포함하는 소자가 배치되지 않으며, 이러한 구성을 통해 제2 영역(200)에서의 외광 투과도를 높일 수 있다.
도 2는 일 실시예에 따른 유기 발광 표시 장치에 포함된 복수의 픽셀들을 개략적으로 나타낸 평면도이고, 도 3은 도 2의 Ⅲ-Ⅲ 선을 따라 취한 단면도이다.
도 2 및 도 3을 참조하면, 일 실시예에 따른 유기 발광 표시 장치(1)는 화상을 구현하는 제1 영역(100)과 외광이 투과되는 제2 영역(200)을 포함하는 기판(10), 제1 영역(100)에 배치된 제1 전극(150), 제2 영역(200)에 배치된 보조 전극(146a), 적어도 제1 영역(100)에 배치되며 제1 전극(150)의 일부를 노출하는 제1 개구(120a) 및 보조 전극(146a)의 적어도 일부를 노출하는 제2 개구(120b)를 포함하는 화소 정의막(120), 제1 영역(100)과 제2 영역(200)에 걸쳐 배치되고 제1 전극(150)에 대향하며 보고 전극(146a)과 전기적으로 연결된 제2 전극(170), 및 적어도 제1 영역(100)에 배치되고 제1 전극(150)의 상부 및 제2 전극(170)의 하부에 배치되며 유기 발광층(162)을 포함하는 중간층(160)을 포함한다.
유기 발광 표시 장치(1)에 포함된 제1 픽셀(P1) 및 제2 픽셀(P2)은 각각 소정의 색상의 광을 방출하는 제1 영역(100)과 외광이 투과되는 제2 영역(200)을 포함하며, 사용자는 제2 영역(200)을 통해 유기 발광 표시 장치(1) 외부의 이미지를 볼 수 있다.
제1 영역(100)에는 서로 다른 색상의 광을 방출하는 제1 서브 픽셀(SPr), 제2 서브 픽셀(SPg), 및 제3 서브 픽셀(SPb)이 배치될 수 있으며, 제1 서브 픽셀(SPr), 제2 서브 픽셀(SPg), 및 제3 서브 픽셀(SPb)은 각각 적색광, 녹색광 및 청색광을 방출할 수 있다. 그러나, 본 발명은 이에 제한되지 않으며 결합에 의해 백색광을 구현할 수 있다면 어떠한 색의 조합도 가능하다.
제1 서브 픽셀(SPr), 제2 서브 픽셀(SPg) 및 제3 서브 픽셀(SPb)은 각각 다양한 형태의 화소 회로부에 의해 구동될 수 있다. 일 실시예에 따르면, 상기 화소 회로부의 적어도 일부는 기판(10)의 상면(10a)에 수직인 방향을 따라 제1 서브 픽셀(SPr), 제2 서브 픽셀(SPg) 및 제3 서브 픽셀(SPb)에 각각 포함된 제1 전극(150)과 중첩되도록 배치될 수 있다.
일 실시예에 따른 유기 발광 표시 장치(1)는 제1 방향(D1)을 따라 배치된 제1 픽셀(P1) 및 제2 픽셀(P2)을 포함할 수 있으며, 제1 픽셀(P1)과 제2 픽셀(P2)의 사이에는 제1 방향(D1)을 가로지르는 제2 방향(D2)을 따라 연장된 적어도 하나의 배선이 배치될 수 있다. 일 실시예에 따르면, 제2 방향(D2)을 따라 연장된 배선은 데이터선(DL) 및/또는 전원선(PL)일 수 있지만, 이에 제한되지는 않는다. 즉, 다른 실시예에 따르면, 상기 배선은 스캔선(미도시)일 수 있다.
일 실시예에 따르면, 제1 픽셀(P1) 및 제2 픽셀(P2)은 각각 외광이 투과되는 제2 영역(200)을 포함하며, 제2 영역(200)은 제1 픽셀(P1) 및 제2 픽셀(P2)의 사이에 배치된 데이터선(DL) 및/또는 전원선(PL)에 의해 구획될 수 있다.
일 실시예에 따른 유기 발광 표시 장치(1)의 제2 영역(200)에는 제2 전극(170)과 전기적으로 연결된 보조 전극(146a)이 배치될 수 있다. 보조 전극(146a)은 화소 정의막(120)에 포함된 제2 개구(120b) 내에 배치될 수 있다. 즉, 보조 전극(146a)은 기판(10)의 상면(10a)에 수직인 방향을 따라 제2 개구(120b)와 중첩되도록 배치될 수 있으며, 제1 영역(100)으로부터 제2 영역(200)에 포함된 제2 개구(120b)의 내부까지 연장된 제2 전극(170)과 직접 접할 수 있다.
보조 전극(146a)은 투명 도전성 산화물로 구성될 수 있다. 예컨대, 보조 전극(146a)은 인듐 주석 산화물(ITO, indium tin oxide), 아연 주석 산화물(ZTO, zinc tin oxide), 산화 아연(ZnO, zinc oxide), 갈륨 아연 산화물(GZO, gallium doped zinc oxide), 및 인듐 갈륨 산화물(IGO, indium gallium oxide)을 포함하는 그룹에서 선택된 적어도 하나의 물질을 포함할 수 있다. 따라서, 보조 전극(146a)을 제2 영역(200)에 배치하더라도 유기 발광 표시 장치(1)에 입사되는 외광은 제2 영역(200)을 투과할 수 있다.
일 실시 예에 따르면, 유기 발광 표시 장치(1)의 디스플레이 영역에서 넓은 면적을 차지하는 제2 영역(200)에 보조 전극(146a)을 형성하며, 보조 전극(146a)을 제2 전극(170)과 직접 접촉시킴으로써 제2 전극(170)의 저항을 감소시킨 유기 발광 표시 장치(1)를 제공할 수 있다. 즉, 상술한 구성에 의해, 개구율을 감소시키지 않으면서 유기 발광 표시 장치(1)의 표시 품질을 개선할 수 있다.
도 3을 참조하면, 제1 픽셀(P1)은 제1 영역(100)에 배치되고, 트랜지스터(T) 및 커패시터(C)를 포함하며, 제1 전극(150)과 전기적으로 연결된 화소 회로부를 더 포함할 수 있다.
기판(10) 상에는 버퍼층(111)이 배치되며, 버퍼층(111) 상의 제1 영역(100)에는 트랜지스터(T) 및 커패시터(C)가 배치되며, 제2 영역(200)에는 보조 전극(146a)이 배치될 수 있다.
트랜지스터(T)는 버퍼층(111) 상에 배치된 활성층(122) 및 활성층(122)과 절연된 게이트 전극(124)을 포함할 수 있다. 활성층(122)은 채널 영역(122C)과 채널 영역(122C)을 사이에 두고 서로 이격된 소스 영역(122S) 및 드레인 영역(122D)을 포함할 수 있다.
활성층(122)의 상부 및 게이트 전극(124)의 하부에는 하부 게이트 절연막(113)이 배치될 수 있다. 하부 게이트 절연막(113)은 제1 영역(100)으로부터 제2 영역(200)까지 연장될 수 있다. 일 실시예에 따르면, 하부 게이트 절연막(113)은 커패시터(C)의 하부 전극(134)의 상부 및 상부 전극(136)의 하부에 배치된 유전막일 수 있다.
커패시터(C)의 하부 전극(134)은 게이트 전극(124)과 동일층에 배치되며, 게이트 전극(124)과 동일한 물질로 구성될 수 있다.
하부 게이트 절연막(113) 상에는 게이트 전극(124)을 덮는 상부 게이트 절연막(115)이 배치될 수 있다. 상부 게이트 절연막(115)은 실리콘질화물(SiNx) 및/또는 실리콘산화물(SiO2)과 같은 무기물로 구성된 단일막 또는 이중막일 수 있다.
상부 게이트 절연막(115) 상에는 커패시터(C)의 상부 전극(136)이 배치될 수 있다. 커패시터(C)의 상부 전극(136)은 하부 전극(134)에 대향하며, 보조 전극(146a)과 동일층에 배치될 수 있다. 커패시터(C)의 상부 전극(136)은 제1 상부 전극(136a) 및 제1 상부 전극(136a) 상에 배치된 제2 상부 전극(136b)을ㄴ 포함할 수 있다. 보조 전극(146a), 제1 상부 전극(136a) 및 제2 상부 전극(136b)은 하나의 마스크 공정에 의해 형성될 수 있다. 이에 관해서는 후술한다.
제1 상부 전극(136a)은 보조 전극(146a)과 동일한 물질로 구성되며, 동일한 두께를 가질 수 있다. 제2 상부 전극(136b)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 및 구리(Cu)를 포함하는 그룹에서 선택된 적어도 하나의 물질로 단일막 또는 다중막으로 형성될 수 있다.
상부 전극(136)은 하부 전극(134)에 대향되며, 하부 전극(134)과 함께 커패시터(C)를 구성할 수 있다. 도시하지 않았지만, 다른 실시예에 따르면, 상부 전극이 트랜지스터의 게이트 전극에 대향되어, 상기 게이트 전극과 함께 커패시터를 구성할 수 있다. 이때, 상기 게이트 전극은 상기 트랜지스터의 게이트 전극 및 상기 커패시터의 하부 전극으로 기능할 수 있다. 즉, 채널 길이 확보를 위해 화소 회로부에서 넓은 영역을 차지하는 트랜지스터와 커패시터를 평면상 중첩되게 형성함으로써, 고용량의 커패시터를 구현할 수 있다. 이러한 구성은 고해상도의 유기 발광 표시 장치(1)를 구현하는 데에 유리하며, 제2 영역(200)의 면적을 크게 할 수 있어 투과도를 향상시킬 수 있다.
상부 게이트 절연막(115) 상에는 상부 전극(136)을 덮는 층간 절연막(117)이 배치될 수 있으며, 층간 절연막(117)은 제2 영역(200)에 대응되는 제3 개구(117a)를 포함할 수 있다. 제3 개구(117a)는 기판(10)의 상면(10a)에 수직인 방향을 따라 제2 개구(120b)와 중첩될 수 있다. 일 실시예에 따르면, 보조 전극(146a)은 층간 절연막(117)에 형성된 제3 개구(117a) 내에 배치될 수 있다. 다른 실시예에 따르면, 제3 개구(117a)는 보조 전극(146a)의 적어도 일부를 덮을 수 있다.
층간 절연막(117)은 드레인 영역(122D)에 대응되는 제1 콘택홀(CH1), 소스 영역(122S)에 대응되는 제2 콘택홀(CH2), 및 상부 전극(136)에 대응되는 제3 콘택홀(CH3)을 포함할 수 있다.
트랜지스터(T)는 소스 영역(122S) 및 드레인 영역(122D)과 각각 전기적으로 연결된 소스 전극(128S) 및 드레인 전극(128D)을 포함할 수 있다. 소스 전극(128S)은 제2 콘택홀(CH2)을 통해 소스 영역(122S)과 직접 접할 수 있고, 드레인 전극(128D)은 제1 콘택홀(CH1)을 통해 드레인 영역(122D)과 직접 접할 수 있다.
소스 전극(128S) 및 드레인 전극(128D)은 층간 절연막(117) 상에 배치될 수 있다. 트랜지스터(T)의 소스 영역(122S)은 소스 전극(128S)을 통해 커패시터(C)의 상부 전극(136)과 전기적으로 연결될 수 있다. 도시하진 않았지만, 소스 전극(128S) 및 커패시터(C)의 상부 전극(136)은 전원선(도 2, PL)과 전기적으로 연결될 수 있다.
일 실시예에 따르면, 제1 픽셀(P1)과 제2 픽셀(P2) 사이에 배치된 데이터선(DL)은 소스 전극(128S) 및 드레인 전극(128D)과 동일층에 배치되며 동일 물질로 구성될 수 있다.
소스 전극(128S), 드레인 전극(128D), 및 데이터선(DL)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu)를 포함하는 그룹에서 선택된 적어도 하나의 물질로 단일막 또는 다중막으로 형성될 수 있다.
층간 절연막(117) 상에는 트랜지스터(T) 및 커패시터(C)를 덮는 비아 절연막(119)이 배치될 수 있으며, 비아 절연막(119)은 유기물로 구성될 수 있다. 비아 절연막(119)은 적어도 제2 영역(200)에 대응되는 제4 개구(119a)를 포함할 수 제4 개구(119a)는 기판(10)의 상면(10a)에 수직인 방향을 따라 제2 개구(120b)와 중첩될 수 있다. 일 실시예에 따르면, 비아 절연막(119)에 형성된 제4 개구(119a)는 보조 전극(146a)의 적어도 일부를 노출시킬 수 있다.
층간 절연막(117) 및 비아 절연막(119)에 각각 포함된 제3 개구(117a) 및 제4 개구(119a)에 의해, 보조 전극(146a)의 적어도 일부가 노출될 수 있다. 일 실시예에 따르면, 제3 개구(117a)의 면적은 제4 개구(119a)의 면적보다 크며, 비아 절연막(119)은 제3 개구(117a)에 의해 노출된 보조 전극(146a)의 상면의 일부와 직접 접할 수 있다. 즉, 비아 절연막(119)은 보조 전극(146a)의 가장자리 영역을 덮으며, 비아 절연막(119)에 의해 덮인 가장자리 영역을 제외한 보조 전극(146a)의 나머지 영역은 제4 개구(119a)에 의해 노출될 수 있다. 비아 절연막(119)의 일 영역과 층간 절연막(117) 사이에 보조 전극(146a)을 배치함으로써, 유기물로 구성된 비아 절연막(119)과 무기물로 구성된 상부 게이트 절연막(115) 사이의 약한 접착력에 기인한 비아 절연막(119)의 들뜸 현상을 방지할 수 있다.
비아 절연막(119) 상의 제1 영역(100)에는 제1 전극(150), 제1 전극(150)에 대향하는 제2 전극(170), 및 제1 전극(150)의 상부 및 제2 전극(170)의 하부에 배치되며 유기 발광층(162)을 포함하는 중간층(160)으로 구성된 유기 발광 소자(OLED)가 배치될 수 있다. 제1 전극(150)은 비아 절연막(119)에 포함된 비아홀(VIA)을 통해 트랜지스터(T)의 드레인 전극(128D)과 전기적으로 연결될 수 있다.
제1 전극(150)의 양 가장자리는 화소 정의막(120)에 의해 덮여있을 수 있다. 화소 정의막(120)은 제1 전극(150)의 일부를 노출하는 제1 개구(120a) 및 제2 영역(200)에 대응되는 제2 개구(120b)를 포함할 수 있다. 일 실시예에 따르면, 제2 개구(120b)의 면적은 비아 절연막(119)에 포함된 제4 개구(119a)의 면적보다 클 수 있다.
제1 전극(150)은 반사 전극으로 구성되고, 제2 전극(170)은 투명 또는 반투명 전극으로 구성될 수 있다. 즉, 일 실시예에 따른 유기 발광 표시 장치(1)는 전면 발광형일 수 있다.
제1 전극(150)의 상부 및 제2 전극(170)의 하부에는 유기 발광층(162)을 포함하는 중간층(160)이 배치될 수 있으며, 제1 전극(150)의 상부 및 유기 발광층(162)의 하부에는 모든 픽셀들에 공통되게 배치된 공통층(161)이 배치될 수 있다. 도시하지 않았지만, 유기 발광층(162)의 상부 및 제2 전극(170)의 하부에 다른 공통층이 배치될 수 있다. 상기 다른 공통층(미도시)은 전자 수송층(ETL: electron transport layer) 및/또는 전자 주입층(EIL: electron injection layer)을 포함할 수 있으며, 공통층(161)은 정공 주입층(HIL: hole injection layer) 및/또는 정공 수송층(HTL: hole transport layer)을 포함할 수 있다.
일 실시예에 따르면, 공통층(161)은 제2 영역(200)에 대응되는 제5 개구(161a)를 포함할 수 있다. 제5 개구(161a)는 기판(10)의 상면(10a)에 수직인 방향을 따라 제2 개구(120b)와 중첩될 수 있다. 제5 개구(161a)에 의해 보조 전극(146a)의 상면의 적어도 일부가 노출되며, 제2 전극(170)은 제5 개구(161a)에 의해 노출된 보조 전극(146a)의 상면과 직접 접할 수 있다.
보조 전극(146a)은 기판(10)의 상면(10a)에 수직인 방향을 따라 제5 개구(161a)와 중첩되도록 배치될 수 있으며, 제1 영역(100)으로부터 제2 영역(200)에 포함된 제5 개구(161a)의 내부까지 연장된 제2 전극(170)과 직접 접할 수 있다.
상술한 일 실시예에 따르면, 높은 광효율을 갖는 전면 발광형의 유기 발광 표시 장치(1)를 구현하기 위하여 제2 전극(170)을 박막으로 형성하더라도 제2 영역(200)에 제2 전극(170)과 전기적으로 연결된 보조 전극(146a)을 배치함으로써, 전압 강하를 감소시킨 유기 발광 표시 장치(1)를 제공할 수 있다.
즉, 전압 강하를 감소시킴으로써 유기 발광 표시 장치(1)에서 구현된 화상의 품질을 개선할 수 있다.
도 4a 내지 도 4l은 도 2의 유기 발광 표시 장치를 제조하는 방법을 순차적으로 나타낸 단면도들이다.
도 4a를 참조하면, 화상을 구현하는 제1 영역(100)과 외광이 투과되는 제2 영역(200)을 포함하는 기판(10)을 준비한 후, 기판(10)의 제1 영역(100) 상에 반도체 패턴(122’)을 형성한다. 반도체 패턴(122’)을 형성하기 전에 기판(10) 상에 버퍼층(111)을 형성하는 단계가 더 수행될 수 있다.
반도체 패턴(122’)은 기판(10)의 전면에 반도체 물질을 형성한 후에 이를 패터닝함으로써 형성될 수 있으며, 일 실시예에 따르면 상기 반도체 물질은 폴리실리콘(polysilicon)일 수 있다. 상기 폴리실리콘은 아모퍼스 실리콘(amorphous silicon)을 기판(10)에 도포한 후 레이저 등을 조사하여 결정화함으로써 형성될 수 있다.
도 4b를 참조하면, 기판(10) 상에 반도체 패턴(122’, 도 4a)을 덮도록 하부 게이트 절연막(113)을 형성하고, 하부 게이트 절연막(113) 상에 제1 도전 물질(미도시)을 형성한 후 이를 패터닝하여 제1 영역(100)에 트랜지스터(T)의 게이트 전극(124) 및 커패시터(C)의 하부 전극(134)을 형성할 수 있다. 게이트 전극(124) 및 하부 전극(134)은 하부 게이트 절연막(113) 상의 제1 영역(100)에 형성될 수 있으며, 게이트 전극(124)은 반도체 패턴(122’, 도 4a)의 적어도 일부에 대향하도록 형성될 수 있다.
게이트 전극(124) 및 하부 전극(134)을 형성한 후, 게이트 전극(124)을 마스크로 이용하여 반도체 패턴(122’, 도 4a)의 일부에 불순물을 도핑함으로써, 트랜지스터(T)의 활성층(122)을 형성할 수 있다. 활성층(122)은 불순물이 도핑되어 도전성을 갖는 소스 영역(122S) 및 드레인 영역(122D)과 불순물이 도핑되지 않은 채널 영역(122C)을 포함할 수 있으며, 하부 게이트 절연막(113)에 의해 게이트 전극(124)과 절연될 수 있다.
도 4c를 참조하면, 기판(10) 상에 게이트 전극(124) 및 하부 전극(134)을 덮도록 상부 게이트 절연막(115)을 형성한 후, 상부 게이트 절연막(115) 상에 제2 도전 물질(136a’), 제3 도전 물질(136b’), 및 포토레지스트(PR)를 순차적으로 형성할 수 있다. 제2 도전 물질(136a’)은 투명 도전성 산화물을 포함할 수 있다.
포토레지스트(PR)를 형성한 후 포토레지스트(PR)에 광을 차단하는 차광부(Ma), 광을 투과시키는 투광부(Mb), 및 광의 일부를 투과시키는 반투광부(Mc)를 포함하는 하프톤 마스크(M)를 이용하여 포토레지스트(PR)에 광을 조사할 수 있다.
일 실시예에 따르면, 제2 도전 물질(136a’)은 투명 도전성 산화물일 수 있으며, 제3 도전 물질(136b’)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 및 구리(Cu)를 포함하는 그룹에서 선택된 적어도 하나의 물질일 수 있다. 포토레지스트(PR)는 광이 조사된 영역이 현상액에 용해되는 포지티브 포토레지스트(positive photoresist)일 수 있다.
도 4d를 참조하면, 포토레지스트(PR)에 광을 조사한 후, 포토레지스트(PR) 중 광이 조사된 영역을 제거하여, 하부 전극(134)에 대응되는 제1 포토레지스트(PR1) 및 제2 영역(200)의 적어도 일부에 대응되며 제1 포토레지스트(PR1)보다 두께가 얇은 제2 포토레지스트(PR2)를 형성할 수 있다.
도 4e를 참조하면, 포토레지스트(PR)가 완전히 제거된 영역에 대응되는 제3 도전 물질(136b’) 및 포토레지스트(PR)가 완전히 제거된 영역에 대응되는 제3 도전 물질(136b’)의 하부에 배치된 제2 도전 물질(136a’)을 식각할 수 있다.
제3 도전 물질(136b’)과 제2 도전 물질(136a’)은 서로 다른 식각 선택비를 가지며, 제2 도전 물질(136a’)은 제3 도전 물질(136b’)을 식각하기 위한 제1 식각액에 의해 용해되지 않을 수 있다. 따라서, 제1 식각액을 이용한 제3 도전 물질(136b’)의 식각이 완료된 후, 제1 식각액과 다른 제2 식각액을 이용하여 제2 도전 물질(136a’)을 식각할 수 있다.
도 4f를 참조하면, 애싱(ashing)에 의해, 제2 포토레지스트(PR2)를 완전히 제거하고 제1 포토레지스트(PR1)의 일부를 제거하여, 제3 포토레지스트(PR3)를 형성할 수 있다. 제3 포토레지스트(PR3)는 제1 포토레지스트(PR1)의 일부가 제거되어 형성되므로, 제1 포토레지스트(PR1)보다 두께가 얇을 수 있다. 제2 포토레지스트(PR2)가 제거된 결과, 제2 영역(200)의 제3 도전 물질(136b’)이 노출될 수 있다.
도 4g를 참조하면, 제2 포토레지스터(PR2)가 제거된 영역에 대응되는 제3 도전 물질(136b’)을 제거하여 보조 전극(146a)을 형성할 수 있다. 한편, 제3 포토레지스트(PR3)는 애싱에 의해 제거될 수 있으며, 제3 포토레지스트(PR3)가 제거된 영역에는 커패시터(C)의 상부 전극(136)이 남을 수 있다. 상부 전극(136)은 제1 상부 전극(136a) 및 제2 상부 전극(136b)을 포함할 수 있다. 즉, 제1 상부 전극(136a) 및 제2 상부 전극(136b)은 보조 전극(146a)과 동일층에 형성될 수 있고, 제1 상부 전극(136a)은 보조 전극(146a)과 동일한 물질로 형성될 수 있다.
도 4b 내지 도 4g에 도시한 과정을 통해 하프톤 마스크(M)를 이용하여 제2 도전 물질(136a’) 및 제3 도전 물질(136b’)을 패터닝함으로써, 제2 영역(200)에 보조 전극(146a)을 형성하고, 제1 영역(100)에 하부 전극(134)에 대향하는 커패시터(C)의 상부 전극(136)을 형성할 수 있다. 그러나, 본 발명은 이에 제한되지 않으며, 상기 보조 전극(146a)과 상부 전극(136)은 2번의 마스크 공정에 의해 형성될 수도 있다. 즉, 하나의 마스크를 이용하여 보조 전극(146) 및 제1 상부 전극(136a)을 형성한 후, 또 다른 마스크를 이용하여 제1 상부 전극(136a) 상에 제2 상부 전극(136b)을 형성할 수도 있다.
하부 전극(134) 및 상부 전극(136)은 커패시터(C)를 구성하며, 하부 게이트 절연막(113)은 커패시터(C)의 하부 전극(134)의 상부 및 상부 전극(136)의 하부에 배치된 유전막일 수 있다.
도 4h를 참조하면, 상부 게이트 절연막(115) 상에 보조 전극(146a) 및 상부 전극(136)을 덮는 제1 절연 물질(미도시)을 형성한 후 이를 패터닝하여 제2 영역(200)에 대응되는 제3 개구(117a)를 포함하는 층간 절연막(117)을 형성할 수 있다. 일 실시예에 따르면, 도 4h에 도시된 바와 같이, 제3 개구(117a)는 보조 전극(146a)을 전부 노출시키도록 형성될 수 있다. 도시하지 않았지만, 다른 실시예에 따르면, 제3 개구(117a)는 보조 전극(146a)의 적어도 일부를 덮도록 형성될 수 있다.
일 실시예에 따르면, 층간 절연막(117)은 제1 영역(100)에 대응되는 적어도 하나의 콘택홀(CH1, CH2, CH3)을 포함할 수 있다. 제1 콘택홀(CH1)은 드레인 영역(122D)의 적어도 일부를, 제2 콘택홀(CH2)은 소스 영역(122S)의 적어도 일부를, 제3 콘택홀(CH3)은 제2 상부 전극(136b)의 적어도 일부를 노출시킬 수 있다.
도 4i를 참조하면, 층간 절연막(117) 상에 트랜지스터(T) 및 커패시터(C)를 덮는 제4 도전 물질(미도시)을 형성한 후 이를 패터닝하여 트랜지스터(T)의 드레인 전극(128D) 및 소스 전극(128S)을 형성할 수 있다. 일 실시예에 따르면, 소스 영역(122S) 및 제2 상부 전극(136b)은 소스 전극(128S)을 통해 전기적으로 연결될 수 있다.
도 4j를 참조하면, 층간 절연막(117) 상에 보조 전극(146a), 드레인 전극(128D) 및 소스 전극(128S)을 덮는 제2 절연 물질(미도시)을 형성한 후 이를 패터닝하여 제2 영역(200)에 대응되는 제4 개구(119a)를 포함하는 비아 절연막(119)을 형성할 수 있다. 일 실시예에 따르면, 도 4j에 도시된 바와 같이, 제4 개구(119a)는 보조 전극(146a)의 적어도 일부를 노출시키도록 형성될 수 있다.
일 실시예에 따르면, 비아 절연막(119)은 트랜지스터(T)의 적어도 일부를 노출시키는 비아홀(VIA)을 포함할 수 있다.
도 4a 내지 도 4j에 도시한 과정을 통해 기판(10) 상의 제1 영역(100)에 후술할 제1 전극(150)과 전기적으로 연결되며 트랜지스터(T) 및 커패시터(C)를 포함하는 화소 회로부를 형성할 수 있다.
도 4k를 참조하면, 비아 절연막(119) 상의 제1 영역(100)에 제1 전극(150)을 형성하고, 제1 전극(150) 상에 제3 절연 물질(미도시)을 형성한 후 이를 패터닝하여 제1 전극(150)의 적어도 일부를 노출하는 제1 개구(120a) 및 보조 전극(146a)의 적어도 일부를 노출하는 제2 개구(120b)를 포함하는 화소 정의막(120)을 형성한다. 일 실시예에 따르면, 제2 개구(120b)는 보조 전극(146a)을 전부 노출시키도록 형성될 수 있다. 도시하지 않았지만, 다른 실시예에 따르면, 제2 개구(120b)는 보조 전극(146a)의 적어도 일부를 덮도록 형성될 수 있다.
도 4l 및 도 4m을 참조하면, 비아 절연막(119) 상에 보조 전극(146a), 제1 전극(150), 및 화소 정의막(120)을 덮는 유기 물질(161’)을 형성한 후, 보조 전극(146a) 상에 배치된 유기 물질(161’)을 제거함으로써, 보조 전극(146a)의 적어도 일부를 노출하는 제5 개구(161a)를 포함하는 공통층(161)을 형성할 수 있다. 유기 물질(161’)은 포커싱된 레이저 빔(LB)을 유기 물질(161’)에 조사함으로써 레이저 빔(LB)의 높은 에너지에 의해 유기 물질(161’)을 제거하는 레이저 드릴링(laser drilling)을 통해 제거될 수 있다.
다시, 도 3을 참조하면, 공통층(161) 상의 제1 영역(100)에 유기 발광층(162)을 형성한 후, 제1 영역(100)과 제2 영역(200)에 걸쳐 제2 전극(170)을 형성한다. 일 실시예에 따르면, 제2 전극(170)은 제2 개구(120b)에 의해 노출된 보조 전극(146a)과 직접 접하며, 보조 전극(146a)에 의해 제2 전극(170)의 저항이 감소될 수 있다.
상술한 일 실시예에 따른 유기 발광 표시 장치(1)의 제조 방법에 따르면, 제2 영역(200)에 보조 전극(146a)을 형성하는 공정은 커패시터(C)의 상부 전극(136)을 형성하는 공정과 동시에 수행되며, 별도의 마스크가 요구되지 않는다. 즉, 마스크의 추가없이 용이하게 제2 영역(200)에 보조 전극(146a)을 형성할 수 있다.
이와 같이 본 발명은 도면에 도시된 일 실시예를 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
10: 기판
10a: 주요상면
100: 제1 영역
200: 제2 영역
150: 제1 전극
120a: 제1 개구
120b: 제2 개구
120: 화소 정의막
170: 제2 전극
162: 유기 발광층
160: 중간층
146a: 보조 전극

Claims (20)

  1. 화상을 구현하는 제1 영역과 외광이 투과되는 제2 영역을 포함하는 기판;
    상기 제1 영역에 배치된 제1 전극;
    상기 제2 영역에 배치된 보조 전극;
    적어도 상기 제1 영역에 배치되며, 상기 제1 전극의 적어도 일부에 대응하는 제1 개구 및 상기 보조 전극의 적어도 일부에 대응하는 제2 개구를 포함하는 화소 정의막;
    상기 제1 영역과 상기 제2 영역에 걸쳐 배치되고, 상기 제1 전극에 대향하며, 상기 보조 전극과 전기적으로 연결된 제2 전극;
    적어도 상기 제1 영역에 배치되고, 상기 제1 전극의 상부 및 상기 제2 전극의 하부에 배치되며, 유기 발광층을 포함하는 중간층;
    상기 제1 영역에 배치되고, 활성층 및 게이트 전극을 포함하는 트랜지스터; 및
    상기 제1 영역에 배치되고, 상기 트랜지스터의 게이트 전극과 동일층에 배치된 하부 전극 및 상기 보조 전극과 동일층에 배치된 상부 전극을 포함하는 커패시터;를 포함하는, 유기 발광 표시 장치.
  2. 제1항에 있어서,
    상기 보조 전극은 상기 기판의 상면에 수직인 제1 방향을 따라 상기 제2 개구와 중첩된, 유기 발광 표시 장치.
  3. 제2항에 있어서,
    상기 제2 전극은 상기 제2 영역에 포함된 상기 제2 개구의 내부까지 연장되며, 상기 보조 전극과 직접 접하는, 유기 발광 표시 장치.
  4. 제1항에 있어서,
    상기 보조 전극은 상기 제2 개구 내에 배치된, 유기 발광 표시 장치.
  5. 제1항에 있어서,
    상기 보조 전극은 투명 도전성 산화물을 포함하는, 유기 발광 표시 장치.
  6. 삭제
  7. 제1항에 있어서,
    상기 상부 전극은 상기 보조 전극과 동일한 물질로 구성된 제1 상부 전극 및 상기 제1 상부 전극에 접하며 상기 제1 상부 전극 상에 배치된 제2 상부 전극을 포함하는, 유기 발광 표시 장치.
  8. 제1항에 있어서,
    상기 활성층은 소스 영역, 채널 영역, 및 드레인 영역을 포함하고,
    상기 소스 영역은 상기 상부 전극과 전기적으로 연결된, 유기 발광 표시 장치.
  9. 제8항에 있어서,
    상기 게이트 전극 상에 배치되며, 상기 소스 영역 및 상기 드레인 영역과 각각 전기적으로 연결된 소스 전극 및 드레인 전극; 및
    상기 게이트 전극의 상부 및 상기 소스 전극 및 상기 드레인 전극의 하부에 배치되며, 상기 제2 영역에 대응되는 제3 개구를 포함하는 층간 절연막;을 더 포함하고,
    상기 제3 개구는 상기 기판의 상면에 수직인 제1 방향을 따라 상기 제2 개구와 중첩된, 유기 발광 표시 장치.
  10. 제1항에 있어서,
    상기 트랜지스터 및 상기 커패시터의 적어도 일부는 상기 기판의 상면에 수직인 제1 방향을 따라 상기 제1 전극과 중첩된, 유기 발광 표시 장치.
  11. 제9항에 있어서,
    상기 층간 절연막 상에 상기 소스 전극 및 상기 드레인 전극을 덮도록 배치되며, 상기 제2 영역에 대응되는 제4 개구를 포함하는 비아 절연막;을 더 포함하고,
    상기 제4 개구는 상기 기판의 상면에 수직인 제1 방향을 따라 상기 제2 개구와 중첩된, 유기 발광 표시 장치.
  12. 제1항에 있어서,
    상기 중간층은 상기 제1 전극의 상부 및 상기 유기 발광층의 하부에 배치된 공통층을 더 포함하고,
    상기 공통층은 상기 제2 영역에 대응되는 제5 개구를 포함하며,
    상기 제5 개구는 상기 기판의 상면에 수직인 제1 방향을 따라 상기 제2 개구와 중첩된, 유기 발광 표시 장치.
  13. 제12항에 있어서,
    상기 제5 개구에 의해 상기 보조 전극의 상면의 적어도 일부가 노출되며, 상기 제2 전극은 상기 제5 개구에 의해 노출된 상기 보조 전극의 상면과 직접 접하는, 유기 발광 표시 장치.
  14. 화상을 구현하는 제1 영역과 외광이 투과되는 제2 영역을 포함하는 기판을 준비하는 단계;
    상기 기판 상의 상기 제1 영역에 제1 전극과 전기적으로 연결되며 트랜지스터 및 커패시터를 포함하는 화소 회로부를 형성하는 단계;
    상기 기판 상의 상기 제2 영역에 보조 전극을 형성하는 단계;
    상기 기판 상의 상기 제1 영역에 제1 전극을 형성하는 단계;
    적어도 상기 제1 영역에, 상기 제1 전극의 적어도 일부를 노출하는 제1 개구 및 상기 보조 전극의 적어도 일부를 노출하는 제2 개구를 포함하는 화소 정의막을 형성하는 단계;
    상기 제1 영역에 유기 발광층을 형성하는 단계; 및
    상기 제1 영역과 상기 제2 영역에 걸쳐, 상기 제2 개구에 의해 노출된 상기 보조 전극과 직접 접하는 제2 전극을 형성하는 단계;를 포함하고,
    상기 화소 회로부를 형성하는 단계는,
    상기 기판 상에 상기 트랜지스터의 활성층을 형성하는 단계;
    상기 활성층 상에 상기 트랜지스터의 게이트 전극 및 상기 커패시터의 하부 전극을 형성하는 단계;
    상기 커패시터의 상기 하부 전극 상에 상기 하부 전극에 중첩하는 상기 커패시터의 상부 전극을 형성하는 단계;를 포함하고,
    상기 보조 전극을 형성하는 단계는,
    상기 커패시터의 상부 전극과 동일층에 상기 보조 전극을 형성하는 단계;를 포함하는, 유기 발광 표시 장치의 제조 방법.
  15. 삭제
  16. 제14항에 있어서,
    상기 보조 전극은 투명 도전성 산화물을 포함하는, 유기 발광 표시 장치의 제조 방법.
  17. 제14항에 있어서,
    상기 보조 전극 및 상기 상부 전극을 형성하는 단계는,
    상기 기판 상에 상기 게이트 전극 및 상기 하부 전극을 덮도록 절연막을 형성하는 단계;
    상기 절연막 상에 제1 도전 물질, 제2 도전 물질, 및 포토레지스트를 형성하는 단계;
    상기 포토레지스트에 광을 투과시키는 투광부, 광의 일부를 투과시키는 반투광부, 및 광을 차단하는 차광부를 포함하는 하프톤 마스크를 이용하여 광을 조사하는 단계;
    상기 포토레지스트 중 광이 조사된 영역을 제거하여, 상기 하부 전극에 대응되는 제1 포토레지스트 및 상기 제2 영역의 적어도 일부에 대응되며 상기 제1 포토레지스트보다 두께가 얇은 제2 포토레지스트를 형성하는 단계;
    상기 포토레지스트가 완전히 제거된 영역에 대응되는 상기 제2 도전 물질 및 상기 제2 도전 물질의 하부에 형성된 상기 제1 도전 물질을 식각(etching)하는 단계;
    애싱(ashing)에 의해, 상기 제2 포토레지스트를 완전히 제거하고 상기 제1 포토레지스트의 일부를 제거하여 제3 포토레지스트를 형성하는 단계;
    상기 제2 포토레지스트가 제거된 영역에 대응되는 상기 제2 도전 물질을 제거하여 상기 보조 전극을 형성하는 단계; 및
    상기 제3 포토레지스트를 제거하는 단계;를 포함하는, 유기 발광 표시 장치의 제조 방법.
  18. 제14항에 있어서,
    상기 보조 전극 및 상기 상부 전극을 덮는 제1 절연 물질을 형성하는 단계;
    상기 제1 절연 물질을 패터닝하여, 상기 보조 전극의 적어도 일부를 노출하는 제3 개구와 상기 활성층에 포함된 소스 영역 및 드레인 영역 각각의 적어도 일부를 노출하는 콘택홀을 포함하는 층간 절연막을 형성하는 단계; 및
    상기 콘택홀을 통해 상기 소스 영역 및 상기 드레인 영역 각각과 전기적으로 연결된 소스 전극 및 드레인 전극을 형성하는 단계를 더 포함하는, 유기 발광 표시 장치의 제조 방법.
  19. 제14항에 있어서,
    상기 유기 발광층을 형성하는 단계 전에,
    상기 보조 전극 및 상기 제1 전극을 덮는 유기 물질을 형성하는 단계; 및
    상기 보조 전극의 적어도 일부 상에 배치된 상기 유기 물질을 제거함으로써, 상기 보조 전극의 적어도 일부를 노출하는 제4 개구를 포함하는 공통층을 형성하는 단계;를 더 포함하는, 유기 발광 표시 장치의 제조 방법.
  20. 제19항에 있어서,
    상기 유기 물질은 레이저 드릴링(laser drilling)을 통해 제거되는, 유기 발광 표시 장치의 제조 방법.
KR1020150147547A 2015-10-22 2015-10-22 유기 발광 표시 장치 및 그 제조 방법 KR102417117B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020150147547A KR102417117B1 (ko) 2015-10-22 2015-10-22 유기 발광 표시 장치 및 그 제조 방법
US15/094,673 US9786732B2 (en) 2015-10-22 2016-04-08 Organic light-emitting display apparatus and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020150147547A KR102417117B1 (ko) 2015-10-22 2015-10-22 유기 발광 표시 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20170047473A KR20170047473A (ko) 2017-05-08
KR102417117B1 true KR102417117B1 (ko) 2022-07-06

Family

ID=58558968

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020150147547A KR102417117B1 (ko) 2015-10-22 2015-10-22 유기 발광 표시 장치 및 그 제조 방법

Country Status (2)

Country Link
US (1) US9786732B2 (ko)
KR (1) KR102417117B1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9716154B2 (en) 2015-12-17 2017-07-25 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure having a gas-filled gap
KR102591636B1 (ko) * 2016-03-24 2023-10-20 삼성디스플레이 주식회사 유기발광 디스플레이 장치
KR20170143082A (ko) * 2016-06-17 2017-12-29 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR20180066948A (ko) 2016-12-09 2018-06-20 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102491882B1 (ko) * 2017-12-20 2023-01-27 삼성디스플레이 주식회사 유기발광표시장치 및 이의 제조방법
KR102435135B1 (ko) * 2018-02-05 2022-08-25 삼성디스플레이 주식회사 지문 센싱 유닛 및 이를 포함하는 표시 장치
CN108538890A (zh) * 2018-04-20 2018-09-14 深圳市华星光电技术有限公司 一种有机发光显示装置
CN109524441B (zh) 2018-11-22 2021-01-19 京东方科技集团股份有限公司 Oled显示基板、显示面板
KR102030323B1 (ko) * 2018-11-23 2019-10-10 엘지디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
KR20200131400A (ko) 2019-05-13 2020-11-24 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조방법
KR20200136551A (ko) 2019-05-27 2020-12-08 삼성디스플레이 주식회사 표시 장치
KR20210009487A (ko) * 2019-07-16 2021-01-27 삼성디스플레이 주식회사 표시 장치
KR20210074716A (ko) * 2019-12-12 2021-06-22 엘지디스플레이 주식회사 발광 표시 장치 및 이의 제조 방법
KR20210120177A (ko) * 2020-03-25 2021-10-07 삼성디스플레이 주식회사 표시 패널 및 이를 구비한 전자 기기

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008288075A (ja) * 2007-05-18 2008-11-27 Sony Corp 表示装置の製造方法および表示装置

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100380142B1 (ko) 2001-07-18 2003-04-11 엘지.필립스 엘시디 주식회사 반사투과형 액정표시장치용 어레이기판
JP4244697B2 (ja) 2003-05-13 2009-03-25 セイコーエプソン株式会社 表示装置及び方法
KR100874458B1 (ko) * 2007-11-22 2008-12-17 삼성모바일디스플레이주식회사 유기 발광 표시 장치의 제조방법
KR100963074B1 (ko) 2008-10-17 2010-06-14 삼성모바일디스플레이주식회사 유기전계발광 표시장치
KR101826849B1 (ko) * 2010-10-26 2018-02-08 삼성디스플레이 주식회사 유기 발광 표시 장치
KR101685019B1 (ko) * 2011-01-04 2016-12-12 삼성디스플레이 주식회사 유기발광표시장치
KR20130066965A (ko) 2011-12-13 2013-06-21 포항공과대학교 산학협력단 전면 발광형 유기 발광 다이오드 및 그 제조 방법
KR101883848B1 (ko) * 2011-12-28 2018-08-02 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR102086545B1 (ko) * 2012-07-19 2020-03-10 삼성디스플레이 주식회사 플렉서블 디스플레이 장치 및 그의 제조 방법
KR101993335B1 (ko) * 2013-02-12 2019-06-27 삼성디스플레이 주식회사 유기 발광 표시 장치
KR102023896B1 (ko) * 2013-02-15 2019-09-24 삼성디스플레이 주식회사 표시기판 및 그 제조방법
KR101654232B1 (ko) * 2013-06-04 2016-09-06 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법
KR102113616B1 (ko) * 2013-06-28 2020-06-05 엘지디스플레이 주식회사 유기발광표시장치 및 그의 제조방법
KR20150006605A (ko) 2013-07-09 2015-01-19 삼성디스플레이 주식회사 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR20150012591A (ko) * 2013-07-25 2015-02-04 삼성디스플레이 주식회사 유기발광표시장치 및 그 제조방법
KR102089248B1 (ko) 2013-09-23 2020-03-16 엘지디스플레이 주식회사 유기발광다이오드소자 및 그의 제조방법
KR102257978B1 (ko) * 2014-03-17 2021-05-31 삼성디스플레이 주식회사 표시 장치 및 이의 제조 방법
KR102441558B1 (ko) * 2015-04-07 2022-09-08 삼성디스플레이 주식회사 유기 발광 표시 장치 및 이의 제조 방법

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008288075A (ja) * 2007-05-18 2008-11-27 Sony Corp 表示装置の製造方法および表示装置

Also Published As

Publication number Publication date
US20170117349A1 (en) 2017-04-27
US9786732B2 (en) 2017-10-10
KR20170047473A (ko) 2017-05-08

Similar Documents

Publication Publication Date Title
KR102417117B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR102471111B1 (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
US10224383B2 (en) Organic light-emitting display apparatus including pixel defining layer having first and second inclination portions and method of manufacturing the same
US20210029446A1 (en) Organic light-emitting diode display device and method of manufacturing the same
US10050099B2 (en) Organic light-emitting diode display including upper insulation layer and lower insulation layer having different refractive indexs
US9818969B2 (en) Organic light emitting diode display device and method of manufacturing the same
KR102441558B1 (ko) 유기 발광 표시 장치 및 이의 제조 방법
KR102028025B1 (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치 제조 방법
US9136313B2 (en) Organic light-emitting display apparatus and method for manufacturing the same
KR102181238B1 (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR102567716B1 (ko) 유기 발광 표시 장치 및 그 제조 방법
KR102346675B1 (ko) 디스플레이 장치 및 그 제조 방법
KR102124044B1 (ko) 박막 트랜지스터 기판, 그 제조방법 및 이를 포함하는 유기 발광 디스플레이 장치
US9153633B2 (en) Organic light-emitting display apparatus and manufacturing method thereof
US9941313B2 (en) Method of manufacturing thin film transistor substrate
US9627620B2 (en) Organic light-emitting diode display and method of manufacturing the same
KR102556027B1 (ko) 디스플레이장치 및 이의 제조방법
US11239284B2 (en) Display device having a color filter
KR20190062651A (ko) 유기 발광 표시 장치 및 유기 발광 표시 장치의 제조 방법
KR102524533B1 (ko) 유기 발광 표시 장치의 제조 방법
KR20170086159A (ko) 유기 발광 표시 장치 및 이의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant