CN216288456U - 显示面板 - Google Patents
显示面板 Download PDFInfo
- Publication number
- CN216288456U CN216288456U CN202123025670.3U CN202123025670U CN216288456U CN 216288456 U CN216288456 U CN 216288456U CN 202123025670 U CN202123025670 U CN 202123025670U CN 216288456 U CN216288456 U CN 216288456U
- Authority
- CN
- China
- Prior art keywords
- display panel
- pattern
- layer
- trace
- trace pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本实用新型公开了一种显示面板,属于显示技术领域。所述显示面板包括:包括:衬底基板、第一走线图案、阻挡层、至少一层第一绝缘层和有源层。其中第一走线图案和阻挡层为同层结构,并且阻挡层的厚度小于第一走线图案的厚度,降低了该阻挡层对有源层平坦度的影响。因此,该阻挡层可以与第一走线图案由一次掩膜工艺形成,如此便能够减少显示面板的制造工序,进而可以简化显示面板的制造过程。
Description
技术领域
本实用新型涉及显示技术领域,特别涉及一种显示面板。
背景技术
目前,显示装置的使用越来越广泛。常用的显示装置有智能手机、平板电脑、电视机和显示器等。显示装置通常可以包括显示面板和驱动芯片。
一种显示面板,具有显示区和非显示区,非显示区包括扇出区。其中,显示区具有驱动电路,该驱动电路用于显示区中的器件电连接。扇出区(英文:Fan Out Area)是指驱动电路通过多条走线与驱动芯片连接的区域。扇出区可以设置多条走线,该多条走线可以分别与驱动芯片和驱动电路电连接,用于连通驱动电路与驱动芯片。为了使得扇出区在显示面板的非显示区域的区占用面积较小,扇出区可以具有位于多层的多条走线。
但是,上述显示面板中,扇出区具有位于不同层的多条走线,导致显示面板的制造过程较为繁琐。
实用新型内容
本实用新型实施例提供了一种显示面板。所述技术方案如下:
根据本实用新型的一方面,提供了一种显示面板,所述显示面板包括:
衬底基板;
位于所述衬底基板上的第一走线图案和阻挡层,所述第一走线图案和所述阻挡层为同层结构,且所述阻挡层的厚度小于所述第一走线图案的厚度;
位于所述第一走线图案和所述阻挡层远离所述衬底基板一侧的至少一层绝缘层;
位于设置有所述至少一层绝缘层的衬底基板上的有源层,所述有源层在所述衬底基板上的正投影位于所述阻挡层在所述衬底基板上的正投影中。
可选地,所述显示面板包括扇出区,所述第一走线图案与所述扇出区存在交叠。
可选地,所述第一走线图案包括沿远离所述衬底基板方向依次层叠的钛金属层和钼金属层;
所述阻挡层包括钛金属层。
可选地,所述钛金属层的厚度范围为400埃~600埃,所述钼金属层的厚度为2400埃~2600埃。
可选地,所述显示面板还包括至少两层走线图案,所述至少两层走线图案位于设置有所述至少一层绝缘层的衬底基板上,且所述至少两层走线图案均与所述扇出区存在交叠。
可选地,所述至少两层走线图案包括第二走线图案以及位于所述第二走线图案远离所述衬底基板一侧的第三走线图案,所述显示面板还包括位于所述第二走线图案和所述第一走线图案之间的至少三层绝缘层。
可选地,所述第一走线图案包括多条第一走线,所述第二走线图案包括多条第二走线,所述第三走线图案包括多条第三走线;
所述第一走线的数量大于所述第二走线的数量,且所述第一走线的数量大于所述第三走线的数量。
可选地,所述第一走线图案在所述衬底基板上的正投影和所述至少两层走线图案中的至少一层走线图案在所述衬底基板上的正投影存在交叠。
可选地,所述显示面板还包括位于所述第二走线图案和所述第三走线图案之间的至少一层绝缘层。
可选地,所述显示面板还包括位于设置有所述有源层的衬底基板上的第一栅极图案,以及位于所述第一栅极图案远离所述衬底基板一侧的第二栅极图案,所述第一栅极图案与所述第二走线图案为同层结构,所述第二栅极图案与所述第三走线图案为同层结构。
本实用新型实施例提供的技术方案带来的有益效果至少包括:
提供了一种显示面板,包括:衬底基板、第一走线图案、阻挡层、至少一层第一绝缘层和有源层。其中第一走线图案和阻挡层为同层结构,并且阻挡层的厚度小于第一走线图案的厚度,降低了该阻挡层对有源层平坦度的影响。因此,该阻挡层可以与第一走线图案由一次掩膜工艺形成,如此便能够减少显示面板的制造工序,进而可以简化显示面板的制造过程。
附图说明
为了更清楚地说明本实用新型实施例中的技术方案,下面将对实施例描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图仅仅是本实用新型的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是一种显示装置的俯视图;
图2是本实用新型实施例提供的一种显示面板的结构示意图;
图3是图2示出的显示面板的俯视结构示意图;
图4是图2示出的显示面板的第一走线图案的结构示意图;
图5是本实用新型实施例提供的另一种显示面板的结构示意图;
图6是图5示出的显示面板另一个方向的结构示意图;
图7是本实用新型实施例提供的一种显示面板的制备方法的流程图;
图8是本实用新型实施例提供的一种显示面板的制造过程示意图;
图9是本实用新型实施例提供的另一种显示面板的制造过程示意图;
图10是本实用新型实施例提供的另一种显示面板的制造过程示意图;
图11是本实用新型实施例提供的另一种显示面板的制造过程示意图;
图12是本实用新型实施例提供的另一种显示面板的制造过程示意图;
图13是本实用新型实施例提供的另一种显示面板的制造过程示意图。
通过上述附图,已示出本实用新型明确的实施例,后文中将有更详细的描述。这些附图和文字描述并不是为了通过任何方式限制本实用新型构思的范围,而是通过参考特定实施例为本领域技术人员说明本实用新型的概念。
具体实施方式
为使本实用新型的目的、技术方案和优点更加清楚,下面将结合附图对本实用新型实施方式作进一步地详细描述。
请参考图1,图1是一种显示装置的俯视图。该显示装置可以包括:显示面板10和驱动芯片11。该显示面板10具有显示区101和非显示区102,非显示区102可以具有扇出区1021。
显示面板10可以包括:位于显示区101中的多个发光器件(图中未示出),以及位于非显示区102内的多条走线s1。其中,多条走线s1所在的区域可以被称为扇出区1021。
多条走线s1可以用于连接显示区101内的发光器件和驱动芯片11。如此,驱动芯片11可以通过多条走线s1为显示区101内的发光器件提供数据信号。该显示面板10可以为柔性显示面板,因此,驱动芯片11也可以位于显示面板10的背面,此时,该多条走线s1可以通过弯折区域(英文:Bending area)与驱动芯片11连接。
为了提高显示面板10的整体外观效果,即提高显示面板10的屏占比,需要减小显示面板10中的非显示区102的宽度。一种方式是减小扇出区2021在第一方向f1上的尺寸L1。由于扇出区2021中具有斜向走线区,该斜向走线区中的走线s1的延伸方向与显示面板的边缘具有夹角,扇出区2021在第一方向f1上的尺寸L1通常与斜向走线区中的任意两条相邻的走线s1的间距和线宽(多条走线在垂直于其自身的延伸方向上的尺寸)正相关,为此,多条走线s1通常采用双层走线的布线方式(在这种情况下,该多条走线s1中任意两条相邻的走线s1异层设置),来减小任意两条相邻的走线s1的间距,以及通过缩小多条走线s1的线宽,来减小多条走线s1自身的宽度,进而以减小扇出区2021在第一方向f1上的尺寸L1。
或者,为了进一步压缩扇出区2021在第一方向f1上的尺寸L1,多条走线s1也会采用三层走线的布线方式。
但是,上述的显示面板存在两个问题:
1、缩小多条走线s1的线宽和线距(任意两条相邻的多条走线s1的间距),会导致显示面板的制造工艺的难度大大增加,并且缩小多条走线s1的线宽和线距导致多条走线s1存在短路和断路的风险较高,同时,减小线距会增加多条走线s1之间的电容,增大信号串扰的风险,导致显示面板的良率降低。
2、由于采用三层走线的布线方式,需要增加扇出区的多条走线所在的金属层的数量,通常需要增加一道掩膜(英文:Mask)工艺,导致显示面板的制造过程较为繁琐。
本实用新型实施例提供了一种显示面板,能够解决上述相关技术中存在的问题。
如图2所示,图2是本实用新型实施例提供的一种显示面板的结构示意图。该显示面板20可以包括:衬底基板201、第一走线图案202、阻挡(英文:shielding layer;简写:SL)层203、至少一层绝缘层(可以理解的是,本实用新型实施例的图2中,以至少一层第一绝缘层包括第一绝缘层204a和第二绝缘层204b为例进行说明,但该至少一层第一绝缘层204还可以包括其他的绝缘层,本实用新型实施例对此不进行限制)以及有源层205。
第一走线图案202和阻挡层203可以位于衬底基板201上,且第一走线图案202和阻挡层203可以为同层结构,且阻挡层203的厚度可以小于第一走线图案202的厚度。如此,第一走线图案202和阻挡层203可以通过一道工序形成,可以减少显示面板20的制造工序。
其中,第一走线图案202可以指由多条走线构成的图案化结构。
至少一层绝缘层(第一绝缘层204a和第二绝缘层204b)可以位于第一走线图案202和阻挡层203远离衬底基板201一侧,有源层205可以位于设置有至少一层绝缘层(第一绝缘层204a和第二绝缘层204b)的衬底基板201上,即有源层205可以位于至少一层绝缘层(第一绝缘层204a和第二绝缘层204b)的远离衬底基板201的一侧。
并且,有源层205在衬底基板201上的正投影位于阻挡层203在衬底基板201上的正投影中。阻挡层203也可以称为挡光层或者遮挡层,阻挡层203一方面可以用于阻挡外界的光线入射至有源层205,避免外界光线影响有源层205的稳定性;另一方面可以用于屏蔽阻挡层203背离有源层205一侧的膜层在电场作用下对有源层205的电学性能的影响。
其中,至少一层绝缘层(第一绝缘层204a和第二绝缘层204b)可以为无机绝缘层,有源层205的材料可以包括多晶硅(p-Si)。有源层205可以通过准分子镭射晶化法(英文:Excimer Laser Annealing;简写:ELA)的方式形成。ELA是可以将单晶硅(a-Si)转变成多晶硅以形成有源层205的一种工艺。ELA对膜层的平坦性的要求较高,当膜层的平坦性较差时,形成有源层205的多晶硅的结晶效果较差。
本实用新型实施例中的阻挡层203的厚度较薄,对有源层205的平坦度的影响较小,进而可以避免形成有源层205的多晶硅的结晶效果较差。
相关技术中,走线图案为了保证电学性能,厚度通常较大,因而难以与遮挡层为同层结构,而本实用新型实施例通过设置厚度较薄的遮挡层以及厚度较厚的第一走线图案,使得该第一走线图案能够与遮挡层为同层结构,进而由同一次掩膜工艺形成。
综上所述,本实用新型实施例提供了一种显示面板,包括:衬底基板、第一走线图案、阻挡层、至少一层第一绝缘层和有源层。其中第一走线图案和阻挡层为同层结构,并且阻挡层的厚度小于第一走线图案的厚度,降低了该阻挡层对有源层平坦度的影响。因此,该阻挡层可以与第一走线图案由一次掩膜工艺形成,如此便能够减少显示面板的制造工序,进而可以简化显示面板的制造过程。
可选地,如图3所示,图3是图2示出的显示面板的俯视结构示意图。图2可以是图3沿A1-A2连线的截面结构示意图。该显示面板20可以为有源矩阵有机发光二极体(英文:Active-matrix organic light-emitting diode;简写:AMOLED)显示面板。显示面板20可以具有显示区20a和位于显示区20a外围的非显示区20b。显示面板20可以包括扇出区20b1,该扇出区20b1可以位于显示面板20的非显示区20b,第一走线图案202可以与扇出区20b1存在交叠。
显示面板20的显示区20a还可以包括数据信号线和发光器件,第一走线图案202可以用于与显示区20a内的数据信号线电连接,且该数据信号线可以与发光器件电连接。第一走线图案202还可以用于与显示面板20外部的驱动芯片电连接。如此,驱动芯片可以通过第一走线图案202和数据信号线为发光器件提供数据信号。
本实用新型实施例中的第一走线图案202的厚度较厚,可以降低第一走线图案202自身的电阻,可以避免第一走线图案202的电阻较大而导致的显示面板20上的数据信号传输较慢的问题,从而可以提高显示面板20的显示效果。
可选地,如图4所示,图4是图2示出的显示面板的第一走线图案的结构示意图。第一走线图案202可以包括沿远离衬底基板201方向依次层叠的钛金属层202a和钼金属层202b,即第一走线图案202可以为叠层结构。
阻挡层203可以包括钛金属层203a,即阻挡层203可以为单层结构,可以使得第一走线图案202的厚度相较于阻挡层203的厚度较厚。
形成阻挡层203的钛金属层203a和第一走线图案202中的钛金属层202a可以由同一层钛金属薄膜制成。
可选地,钛金属层202a和钛金属层203a的厚度范围均可以为400埃~600埃,钼金属层202b的厚度可以为2400埃~2600埃。进一步的,钛金属层202a和钛金属层203a的厚度均为500埃,钼金属层202b的厚度为2500埃,即钼金属层202b的厚度可以为钛金属层202a的五倍。在此范围内,阻挡层203的钛金属层203a较薄,可以避免对阻挡层203远离衬底基板201一侧的有源层的平坦性造成影响,同时,钼金属层202b较厚,可以使得第一走线图案202的厚度较厚,进而使得第一走线图案202的电阻较小。
可选地,如图5所示,图5是本实用新型实施例提供的另一种显示面板的结构示意图。显示面板20还可以包括至少两层走线图案(可以理解的是,本实用新型实施例中以第二走线图案206和第三走线图案207为例进行说明,至少两层走线图案还可以包括其他的走线图案,本实用新型实施例对此不作限制),至少两层走线图案位于设置有至少一层绝缘层(第一绝缘层204a和第二绝缘层204b)的衬底基板201上,且至少两层走线图案均与扇出区存在交叠。
即扇出区可以具有三层走线图案:第一走线图案202、第二走线图案206和第三走线图案207,如此,采用三层走线的布线方式,可以减小任意两条相邻的走线的间距。而由于非显示区的宽度通常与任意两条相邻的走线的间距正相关,因此可以减小显示面板20中的非显示区域的宽度,进而可以提高显示面板20的屏占比。在这种情况下,该三层走线图案中任意两条相邻的走线可以在不同层设置。
示例性的,如图3所示,由于扇出区20b1中相邻的走线可以位于不同的走线图案中,因此,在扇出区20b1中位于同一走线图案中的走线的数量较少且相邻的走线在平行于衬底基板21的方向上的距离不变,这可以使得位于同一走线图案的斜向走线区中的多个走线在第一方向f1上所占的距离L2减小,从而可以实现减小下显示面板20的非显示区20b在第一方向f1上的尺寸,使得显示面板20可以实现窄边框设计。
可选地,如图5所示,至少两层走线图案可以包括第二走线图案206以及位于第二走线图案206远离衬底基板201一侧的第三走线图案207,显示面板20还可以包括位于第二走线图案206和第一走线图案202之间的至少三层绝缘层。
该至少三层绝缘层可以包括上述的至少一层绝缘层(第一绝缘层204a和第二绝缘层204b)和第三绝缘层208,该至少三层绝缘层可以包括其他的绝缘层,本实用新型实施例对此不进行限制。
示例性的,该第一绝缘层204a可以为第一隔离层(英文:barrier),第二绝缘层204b可以为缓冲层(英文:buffer),第三绝缘层208可以为第一栅绝缘层。由于第二走线图案206和第一走线图案202之间的三层绝缘层的厚度较大,第二走线图案206和第一走线图案202之间的寄生电容可以较小,因此第二走线图案206和第一走线图案202中的多条走线之间在平行于衬底基板21的方向上的间距可以较小。
可选地,显示面板20还可以包括位于第二走线图案206和第三走线图案207之间的至少一层绝缘层,该至少一层绝缘层可以包括第四绝缘层209。需要说明的是,第二走线图案206和第三走线图案207之间还可以具有其他层的绝缘层,本实用新型实施例对此不进行限制。示例性的,该第四绝缘层209可以为第二栅绝缘层。
在本实用新型实施例中,第二走线图案206和第三走线图案207可以通过该第四绝缘层209绝缘。由于第二走线图案206和第三走线图案207之间的第四绝缘层209相较于第二走线图案206和第一走线图案202之间的三层绝缘层的厚度较小,因此,第二走线图案206和第三走线图案207中的多条走线可以在垂直于衬底基板21的方向上错开设置,即第二走线图案206和第三走线图案207在衬底基板21上的正投影可以不交叠,以使得第二走线图案206和第三走线图案207之间的寄生电容较小。
可选地,如图6所示,图6是图5示出的显示面板另一个方向的结构示意图。该另一个方向可以指沿第二方向f2看向显示面板的方向。第一走线图案202在衬底基板201上的正投影可以和至少两层走线图案中的至少一层走线图案在衬底基板201上的正投影存在交叠。
即第一走线图案202在衬底基板201上的正投影和第二走线图案206或者第三走线图案207在衬底基板201上的正投影存在交叠;
或者,第一走线图案202在衬底基板201上的正投影和第二走线图案206与第三走线图案207在衬底基板201上的正投影均存在交叠。
可选地,第一走线图案202包括多条第一走线2021,第二走线图案206包括多条第二走线2061,第三走线图案207包括多条第三走线2071。
其中,由上述内容可知,由于多条第二走线2061和多条第三走线2071之间的第四绝缘层209相较于多条第二走线2061和多条第一走线2021之间的三层绝缘层的厚度较小,因此,多条第二走线2061和多条第三走线2071中的相邻的走线可以在垂直于衬底基板21的方向上错开设置,以使得多条第二走线2061和多条第三走线2071之间的寄生电容较小。而多条第一走线2021与多条第二走线2061之间的至少三层绝缘层,使得多条第一走线2021与多条第二走线2061之间的寄生电容较小,因而多条第一走线2021在排布时,可以不考虑多条第二走线2061的排布位置,相较于多条第二走线2061中相邻的两条走线之间的距离,多条第一走线2021中相邻的走线之间的距离可以较小,可以在第一走线图案202所在的膜层尽可能多得排布第一走线2021。如此,可以使得第一走线2021的排布密度大于第二走线2061的排布密度,且第一走线2021的排布密度可以大于第三走线2071的排布密度。
如此,第一走线2021的数量大于第二走线2061的数量,且第一走线2021的数量大于第三走线2071的数量。
在一种可选地实施方式中,第一走线2071的数量可以为第二走线2061的数量和第三走线2071的数量之和。
可选地,如图5所示,显示面板20还包括位于设置有有源层205的衬底基板201上的第一栅极图案211,以及位于第一栅极图案211远离衬底基板201一侧的第二栅极图案212,第一栅极图案211与第二走线图案206为同层结构,第二栅极图案212与第三走线图案207为同层结构。如此,可以进一步简化显示面板20的制造工艺,降低了显示面板20的制造难度。
可选的,如图5所示,该显示面板还可以包括,介质层(英文:Inter LayerDielectric;简写:ILD)210、第一源漏图案213、第一平坦层214、第二源漏图案215、第二平坦层216、阳极217、像素定义层218以及阴极219。
其中,第一源漏图案213可以包括源极和漏极,有源层205分别与源极和漏极电连接。源极和漏极可以同层设置,源极和漏极所在的导电图形可以与栅极205之间通过第一栅绝缘层和第二栅绝缘层绝缘,该源极和漏极可以通过第一栅绝缘层和第二栅绝缘层中的过孔与有源层205搭接。
在本实用新型实施例中,有源层205、第一栅极图案211、第一源漏图案213可以组成薄膜晶体管,且本实用新型实施例是以薄膜晶体管为顶栅型薄膜晶体管为例进行示意性说明的。在其他的可选的实现方式中,该薄膜晶体管还可以为底栅型薄膜晶体管,本实用新型实施例对此不作限定。
综上所述,本实用新型实施例提供了一种显示面板,包括:衬底基板、第一走线图案、阻挡层、至少一层第一绝缘层和有源层。其中第一走线图案和阻挡层为同层结构,并且阻挡层的厚度小于第一走线图案的厚度,降低了该阻挡层对有源层平坦度的影响。因此,该阻挡层可以与第一走线图案由一次掩膜工艺形成,如此便能够减少显示面板的制造工序,进而可以简化显示面板的制造过程。
此外,本实用新型实施例中,位于扇出区的多条走线中任意两条相邻的走线可以位于不同的走线图案中,使得在扇出区中位于同一走线图案中的走线的数量较少,从而可以这可以使得位于同一走线图案的斜向走线区中的多个走线在第一方向上所占的距离减小,可以实现减小显示面板的非显示区在第一方向上的尺寸,进而可以缩小显示面板的边框。
图7是本实用新型实施例提供的一种显示面板的制备方法的流程图。该方法可以上述实施例所提供的显示面板。参考图7,该方法可以包括:
步骤301、获取衬底基板。
衬底基板的材质可以包括玻璃或者聚酰亚胺等。在本实用新型实施例中,衬底基板可以具有多层结构,可以包括第一衬底、第二隔离层以及第二衬底。
请参考图5,衬底基板201可以包括第一衬底2011、第二隔离层2012以及第二衬底2013。
步骤302、通过一次掩膜工艺在衬底基板上形成阻挡层和第一走线图案。
在本实用新型实施例中,可以先获取第一金属材料薄膜,在形成第一金属材料薄膜之后,可以采用光刻工艺对该第一金属材料薄膜进行图案化处理,得到阻挡层以及第一走线图案。该光刻工艺可以包括:光刻胶(photoresist,PR)涂覆、曝光、显影、刻蚀和光刻胶剥离等工艺。该光刻工艺也可以称为掩膜板工艺。其中,本实用新型实施例掩膜板可以采用半色调掩膜板(英文:halfthone mask),该半色调掩膜板位于显示区的用于制备阻挡层的掩膜图案采用半透设计,扇出区的第一走线图案的掩膜图案采用不透设计。
示例性的,在衬底基板上形成阻挡层和第一走线图案可以包括以下六个步骤:
1)在衬底基板上形成第一金属薄膜,并采用半色调掩膜板对该第一金属薄膜上的光刻(PR)胶进行曝光。
其中,如图8所示,图8是本实用新型实施例提供的一种显示面板的制造过程示意图。该第一金属薄膜30可以包括沿远离衬底基板201的方向层叠的第一子金属薄膜301和第二子金属薄膜302,其中第一子金属薄膜301的材料可以包括钛(Ti),第二子金属薄膜302的材料包括钼(Mo)。且第一子金属薄膜301的厚度范围可以为400埃~600埃,第二子金属薄膜302的厚度范围可以为2400埃~2600埃。该半色调掩膜板40位于显示区20a的用于制备阻挡层的掩膜图案采用半透设计,位于扇出区20b1的用于制备第一走线图案的掩膜图案采用不透设计。即半色调掩膜板40位于显示区20a的部分包括高透区401和半透区402,位于扇出区20b1的部分包括高透区(图中未示出)和不透区403。光刻胶50的厚度可以较厚,以使得该光刻胶50可以在曝光光线照射后,可以保留部分光刻胶。
2)通过显影液使得曝光后的光刻胶显影。
如图9所示,图9是本实用新型实施例提供的另一种显示面板的制造过程示意图。显影后,位于半色调掩膜板40的高透区401下的光刻胶被显影液去除,位于半色调掩膜板40的半透区402下的光刻胶50会被显影液去除掉一部分,位于掩膜版不透区下的光刻胶50则可以保留。
3)采用干刻法将高透区下的第一子金属薄膜和第二子金属薄膜均刻蚀掉。
如图10所示,图10是本实用新型实施例提供的另一种显示面板的制造过程示意图。半色调掩膜板的高透区下的第一子金属薄膜301和第二子金属薄膜302均被刻蚀掉,此时,扇出区20b1可以具有第一走线图案。显示区20a可以具有第一子金属图案303和第二子金属图案304。
4)去除显示区中第二子金属图案表面的光刻胶以及去除扇出区中第一走线图案表面的部分光刻胶。
如图11所示,图11是本实用新型实施例提供的一种显示面板的制造过程示意图。可以采用等离子灰化(英文:ashing)工艺,将第二子金属图案304表面的光刻胶50灰化去除,同时,将扇出区20b1中第一走线图案表面的部分光刻胶去除。
5)采用干刻法将掩膜版半透区下的第二子金属图案均刻蚀掉,留下第一子金属图案304。
如图12所示,图12是本实用新型实施例提供的一种显示面板的制造过程示意图。去除显示区20a中的第二子金属图案304,留下性质较为稳定,且厚度较薄的第一子金属图案303。
6)去除第一走线图案表面余下的光刻胶。
如图13所示,图13是本实用新型实施例提供的一种显示面板的制造过程示意图。去除第一走线图案表面余下的光刻胶50,以形成阻挡层203和第一走线图案202。
步骤303、在形成有阻挡层和第一走线图案的衬底基板的上形成第一绝缘层和第二绝缘层。
在本实用新型实施例中,在形成阻挡层和第一走线图案之后,可以在该阻挡层和第一走线图案远离衬底基板的一侧形成第一绝缘层和第二绝缘层,以使得阻挡层与后续形成的有源层绝缘。
步骤304、在第二绝缘层远离衬底基板的一侧形成有源层。
在形成第二绝缘层之后,可以在该第二绝缘层远离衬底基板的一侧形成单晶硅薄膜,并且,通过对单晶硅薄膜进行准分子镭射晶化法和图案化处理,得到有源层。
综上所述,本实用新型实施例提供了一种显示面板的制造方法,该显示面板包括:衬底基板、第一走线图案、阻挡层、至少一层第一绝缘层和有源层。其中第一走线图案和阻挡层为同层结构,并且阻挡层的厚度小于第一走线图案的厚度,降低了该阻挡层对有源层平坦度的影响。因此,该阻挡层可以与第一走线图案由一次掩膜工艺形成,如此便能够减少显示面板的制造工序,进而可以简化显示面板的制造过程。
需要指出的是,在附图中,为了图示的清晰可能夸大了层和区域的尺寸。而且可以理解,当层被称为在另一层“上”时,它可以直接在其他层上,或者可以存在中间的层。另外,可以理解,当层被称为在另一层“下”时,它可以直接在其他层下,或者可以存在一个以上的中间的层。另外,还可以理解,当层被称为在两层“之间”时,它可以为两层之间唯一的层,或还可以存在一个以上的中间层。通篇相似的参考标记指示相似的层。
在本实用新型中,术语“第一”、“第二”、“第三”和“第四”仅用于描述目的,而不能理解为指示或暗示相对重要性。术语“多个”指两个或两个以上,除非另有明确的限定。
以上所述仅为本实用新型的可选实施例,并不用以限制本实用新型,凡在本实用新型的精神和原则之内,所作的任何修改、等同替换、改进等,均应包含在本实用新型的保护范围之内。
Claims (10)
1.一种显示面板,其特征在于,所述显示面板包括:
衬底基板;
位于所述衬底基板上的第一走线图案和阻挡层,所述第一走线图案和所述阻挡层为同层结构,且所述阻挡层的厚度小于所述第一走线图案的厚度;
位于所述第一走线图案和所述阻挡层远离所述衬底基板一侧的至少一层绝缘层;
位于设置有所述至少一层绝缘层的衬底基板上的有源层,所述有源层在所述衬底基板上的正投影位于所述阻挡层在所述衬底基板上的正投影中。
2.根据权利要求1所述的显示面板,其特征在于,所述显示面板包括扇出区,所述第一走线图案与所述扇出区存在交叠。
3.根据权利要求1所述的显示面板,其特征在于,所述第一走线图案包括沿远离所述衬底基板方向依次层叠的钛金属层和钼金属层;
所述阻挡层包括钛金属层。
4.根据权利要求3所述的显示面板,其特征在于,所述钛金属层的厚度范围为400埃~600埃,所述钼金属层的厚度为2400埃~2600埃。
5.根据权利要求2所述的显示面板,其特征在于,所述显示面板还包括至少两层走线图案,所述至少两层走线图案位于设置有所述至少一层绝缘层的衬底基板上,且所述至少两层走线图案均与所述扇出区存在交叠。
6.根据权利要求5所述的显示面板,其特征在于,所述至少两层走线图案包括第二走线图案以及位于所述第二走线图案远离所述衬底基板一侧的第三走线图案,所述显示面板还包括位于所述第二走线图案和所述第一走线图案之间的至少三层绝缘层。
7.根据权利要求6所述的显示面板,其特征在于,所述第一走线图案包括多条第一走线,所述第二走线图案包括多条第二走线,所述第三走线图案包括多条第三走线;
所述第一走线的数量大于所述第二走线的数量,且所述第一走线的数量大于所述第三走线的数量。
8.根据权利要求6所述的显示面板,其特征在于,所述第一走线图案在所述衬底基板上的正投影和所述至少两层走线图案中的至少一层走线图案在所述衬底基板上的正投影存在交叠。
9.根据权利要求6所述的显示面板,其特征在于,所述显示面板还包括位于所述第二走线图案和所述第三走线图案之间的至少一层绝缘层。
10.根据权利要求6所述的显示面板,其特征在于,所述显示面板还包括位于设置有所述有源层的衬底基板上的第一栅极图案,以及位于所述第一栅极图案远离所述衬底基板一侧的第二栅极图案,所述第一栅极图案与所述第二走线图案为同层结构,所述第二栅极图案与所述第三走线图案为同层结构。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202123025670.3U CN216288456U (zh) | 2021-12-03 | 2021-12-03 | 显示面板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202123025670.3U CN216288456U (zh) | 2021-12-03 | 2021-12-03 | 显示面板 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN216288456U true CN216288456U (zh) | 2022-04-12 |
Family
ID=81042756
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202123025670.3U Active CN216288456U (zh) | 2021-12-03 | 2021-12-03 | 显示面板 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN216288456U (zh) |
-
2021
- 2021-12-03 CN CN202123025670.3U patent/CN216288456U/zh active Active
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN108376672B (zh) | 阵列基板及其制备方法,以及显示装置 | |
US11316000B2 (en) | Array substrate including metal strip, manufacturing method thereof and display device | |
US8772780B2 (en) | Array substrate structure of display panel and method of making the same | |
CN109360828B (zh) | 显示基板及其制造方法、显示装置 | |
CN111880344B (zh) | 一种显示面板及其制备方法、显示装置 | |
KR100878237B1 (ko) | 박막 트랜지스터 기판 | |
CN110289270B (zh) | 阵列基板及其制造方法、显示装置 | |
US20220406875A1 (en) | Display substrate and display device | |
US20220416007A1 (en) | Array substrate, method for manufacturing same, display panel, and display device | |
CN110854175B (zh) | 阵列基板及其制备方法、显示面板 | |
KR20110067765A (ko) | 박막 트랜지스터 표시판 및 그 제조 방법 | |
US20220115473A1 (en) | Display Substrate, Preparation Method thereof, Display Mother Plate and Display Device | |
CN101477989B (zh) | 薄膜晶体管基板及其制造方法 | |
CN111276527A (zh) | 一种显示面板及其制作方法 | |
WO2019184416A1 (zh) | 阵列基板及其制造方法、显示装置 | |
KR20040042413A (ko) | 박막 트랜지스터 기판 및 그의 제조 방법 | |
CN216288456U (zh) | 显示面板 | |
US20040041152A1 (en) | Electro-optical device and semiconductor device | |
KR20020080559A (ko) | 박막 트랜지스터 기판 및 그 제조 방법 | |
CN210668377U (zh) | 显示基板及显示装置 | |
TW584908B (en) | Method of manufacturing IPS-LCD by using 4-mask process | |
CN111430383B (zh) | 阵列基板及其制作方法、显示装置 | |
US20200381456A1 (en) | Array substrate and method for manufacturing the same, display device | |
CN110993677A (zh) | 显示基板及显示装置 | |
KR20070102384A (ko) | 픽셀 구조체 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |