CN210325749U - 一种阵列基板及显示面板 - Google Patents
一种阵列基板及显示面板 Download PDFInfo
- Publication number
- CN210325749U CN210325749U CN201921833396.2U CN201921833396U CN210325749U CN 210325749 U CN210325749 U CN 210325749U CN 201921833396 U CN201921833396 U CN 201921833396U CN 210325749 U CN210325749 U CN 210325749U
- Authority
- CN
- China
- Prior art keywords
- layer
- array substrate
- electrode
- substrate
- grid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 162
- 229910044991 metal oxide Inorganic materials 0.000 claims abstract description 63
- 150000004706 metal oxides Chemical class 0.000 claims abstract description 63
- 238000002161 passivation Methods 0.000 claims abstract description 49
- 230000004888 barrier function Effects 0.000 claims abstract description 31
- 239000004065 semiconductor Substances 0.000 claims abstract description 19
- 238000005530 etching Methods 0.000 claims description 41
- 125000006850 spacer group Chemical group 0.000 claims description 19
- 239000004973 liquid crystal related substance Substances 0.000 claims description 13
- 238000005260 corrosion Methods 0.000 claims description 8
- 230000007797 corrosion Effects 0.000 claims description 8
- PJXISJQVUVHSOJ-UHFFFAOYSA-N indium(III) oxide Inorganic materials [O-2].[O-2].[O-2].[In+3].[In+3] PJXISJQVUVHSOJ-UHFFFAOYSA-N 0.000 claims description 6
- 239000011159 matrix material Substances 0.000 claims description 5
- 239000002253 acid Substances 0.000 claims description 4
- 229910020923 Sn-O Inorganic materials 0.000 claims description 3
- 229910052758 niobium Inorganic materials 0.000 claims description 3
- 239000011368 organic material Substances 0.000 claims description 3
- GWEVSGVZZGPLCZ-UHFFFAOYSA-N titanium dioxide Inorganic materials O=[Ti]=O GWEVSGVZZGPLCZ-UHFFFAOYSA-N 0.000 claims description 3
- 230000002378 acidificating effect Effects 0.000 claims description 2
- 239000007769 metal material Substances 0.000 claims description 2
- 239000000969 carrier Substances 0.000 abstract description 10
- 239000010410 layer Substances 0.000 description 251
- 238000000034 method Methods 0.000 description 25
- 229910052751 metal Inorganic materials 0.000 description 24
- 239000002184 metal Substances 0.000 description 24
- 239000010408 film Substances 0.000 description 20
- 239000010409 thin film Substances 0.000 description 12
- 238000010586 diagram Methods 0.000 description 9
- 238000000206 photolithography Methods 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 6
- 230000000903 blocking effect Effects 0.000 description 5
- 230000001678 irradiating effect Effects 0.000 description 5
- 229910052804 chromium Inorganic materials 0.000 description 4
- 150000002739 metals Chemical class 0.000 description 4
- 229910052750 molybdenum Inorganic materials 0.000 description 4
- 229920002120 photoresistant polymer Polymers 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 229910052715 tantalum Inorganic materials 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000012528 membrane Substances 0.000 description 3
- 239000012778 molding material Substances 0.000 description 3
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 3
- -1 respectively Substances 0.000 description 3
- 238000002207 thermal evaporation Methods 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- 229910052721 tungsten Inorganic materials 0.000 description 3
- 238000004380 ashing Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 150000004767 nitrides Chemical class 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000003086 colorant Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N silicon dioxide Inorganic materials O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 239000000725 suspension Substances 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Abstract
本实用新型提供一种阵列基板及显示面板，阵列基板包括衬底基板、栅极、栅极绝缘层、金属氧化物层、刻蚀阻挡层、源极、漏极、钝化层、像素电极和遮光层，栅极位于衬底基板上方，栅极绝缘层覆盖在栅极和衬底基板上方，金属氧化物层和刻蚀阻挡层依次设在栅极绝缘层上并与栅极对应，源极和漏极设在刻蚀阻挡层上，源极和漏极之间具有沟槽区，且沟槽区延伸到刻蚀阻挡层。钝化层覆盖在栅极绝缘层、源极、漏极上，位于漏极上方的钝化层上具有导电过孔，像素电极位于钝化层上并通过导电过孔与漏极连通，遮光层位于钝化层上，遮光层至少覆盖沟槽区，解决了现有的阵列基板中半导体层易产生光载流子，而影响显示质量的问题。
Description
技术领域
本实用新型涉及显示技术领域，尤其涉及一种阵列基板及显示面板。
背景技术
液晶显示面板具有机身薄、省电、无辐射等众多优点，被广泛的应用于电视、电脑、手机等电子产品中。液晶显示面板通常包括阵列基板(TFT基板)、与该阵列基板相对的彩膜基板(CF基板)以及夹设于该阵列基板和彩膜基板之间的液晶层，其中，阵列基板上设置有呈矩阵式排列的薄膜晶体管(Thin FilmTransistor，TFT)，彩膜基板上通常设置有用于滤光的彩色色阻层、用于遮光及防止不同颜色光混色的黑色矩阵(Black Matrix，BM)、以及用于支撑阵列基板和彩膜基板之间的液晶层盒厚(Cell Gap)的光阻间隔物(Photo Spacer，PS)。
目前，现有的阵列基板包括衬底基板，衬底基板上设置有多个薄膜晶体管，该薄膜晶体管包括设置在衬底基板上方的栅极，在栅极和衬底基板上方还覆盖有栅极绝缘层，在栅极绝缘层上与栅极相对应的位置设置金属氧化物半导体层形成的有源岛，在该金属氧化物半导体层上设置有源极和漏极，且源极和漏极之间具有沟道区，还包括有钝化层，钝化层覆盖在栅极绝缘层、源极和漏极上，且在漏极上方的钝化层上形成有导电过孔，在该钝化层上覆盖有像素电极，像素电极通过导电过孔与漏极导通。
然而，上述的阵列基板在与彩膜基板对盒后，经彩膜基板反射的光会照射到源极和漏极之间的沟道区上，沟道区内的半导体层在光照下容易产生载流子，增大TFT的漏电流，影响显示质量。
实用新型内容
本实用新型提供一种阵列基板及显示面板，以解决现有的阵列基板中半导体层易产生光载流子，导致TFT漏电流增大而影响显示质量的问题。
本实用新型提供一种阵列基板，包括：衬底基板、栅极、栅极绝缘层、金属氧化物层、刻蚀阻挡层、源极、漏极、钝化层、像素电极和遮光层；
所述栅极位于所述衬底基板上方，所述栅极绝缘层覆盖在所述栅极和所述衬底基板上方，所述金属氧化物层和所述刻蚀阻挡层依次设置在所述栅极绝缘层上并与所述栅极对应，所述源极和所述漏极分别设置在所述刻蚀阻挡层上，所述源极和所述漏极之间具有沟槽区，且所述沟槽区延伸到所述刻蚀阻挡层；
所述钝化层覆盖在所述栅极绝缘层、所述源极、所述漏极以及所述沟槽区上，且位于所述漏极上方的所述钝化层上具有导电过孔，所述像素电极位于所述钝化层上，且所述像素电极通过所述导电过孔与所述漏极连通，所述遮光层位于所述钝化层上，且所述遮光层至少覆盖所述沟槽区。
在本实用新型的具体实施方式中，所述遮光层为主间隔物。
在本实用新型的具体实施方式中，还包括：栅极线，所述栅极线与所述栅极位于同一层，所述遮光层为子间隔物，在所述像素电极上与所述栅极线相对应的位置处设置有主间隔物。
在本实用新型的具体实施方式中，所述遮光层的成型材料为黑矩阵的成型材料，包括不透光的金属材料或不透光的有机材料。
在本实用新型的具体实施方式中，所述金属氧化物层的厚度为所述刻蚀阻挡层的厚度的2-10倍。
在本实用新型的具体实施方式中，所述金属氧化物层的厚度为
所述刻蚀阻挡层的厚度为
在本实用新型的具体实施方式中，所述刻蚀阻挡层为抗酸性刻蚀液腐蚀的金属氧化物半导体层。
在本实用新型的具体实施方式中，所述金属氧化物层包括：非晶IGZO，HIZO、IZO、a-InZnO、a-InZnO、ZnO:F、In2O3:Sn、In2O3:Mo、Cd2SnO4、ZnO:Al、TiO2:Nb、Cd-Sn-O或其他金属氧化物。
在本实用新型的具体实施方式中，所述刻蚀阻挡层包括：Ln-ZTO、ITZO、IGO、多晶IGZO、CAAC-IGZO或其他耐酸性腐蚀型金属氧化物。
本实用新型还提供一种显示面板，包括彩膜基板、液晶层以及上述任一所述的阵列基板，所述彩膜基板和所述阵列基板对盒设置，所述液晶层位于所述彩膜基板和所述阵列基板之间。
本实用新型提供的一种阵列基板及显示面板，阵列基板通过包括衬底基板、栅极、栅极绝缘层、金属氧化物层、刻蚀阻挡层、源极、漏极、钝化层、像素电极和遮光层，栅极位于衬底基板上方，栅极绝缘层覆盖在栅极和衬底基板上方，金属氧化物层和刻蚀阻挡层依次设置在栅极绝缘层上并与栅极对应，源极和漏极分别设置在刻蚀阻挡层上，且源极和漏极之间具有沟槽区，并且沟槽区延伸到刻蚀阻挡层。钝化层覆盖在所栅极绝缘层、源极、漏极以及沟槽区上，且位于漏极上方的钝化层上具有导电过孔，像素电极位于钝化层上，且像素电极通过导电过孔与漏极连通，遮光层位于钝化层上，且遮光层至少覆盖沟槽区。遮光层具有遮蔽光线的作用，使该遮光层至少覆盖沟槽区，形成的阵列基板在与彩膜基对盒设置后，遮光层靠近彩膜基板设置，因而遮光层能够遮挡从彩膜基板反射的光照射到沟槽区内的金属氧化物层上，避免了金属氧化物层在光照载流子的产生，降低了TFT的漏电流，提升了显示面板的显示稳定性和显示质量，解决了现有的阵列基板中半导体层易产生光载流子，导致TFT漏电流增大而影响显示质量的问题。
附图说明
为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍，显而易见地，下面描述中的附图是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。
图1是本实用新型实施例一提供的一种阵列基板的平面图；
图2是本实用新型实施例一提供的一种阵列基板沿AB方向的截面图；
图3是本实用新型实施例一提供的一种阵列基板在形成栅极后的结构示意图；
图4是图3的阵列基板上沉积栅极绝缘层、金属氧化物层、刻蚀阻挡层以及源漏金属层后的结构示意图；
图5是图4中的阵列基板在进行一次刻蚀后的结构示意图；
图6是图5中的阵列基板在进行灰化后的结构示意图；
图7本实用新型实施例一提供的一种阵列基板在形成源极、漏极以及沟槽区后的截面图；
图8是本实用新型实施例一提供的一种阵列基板在形成钝化层后的截面图；
图9是本实用新型实施例一提供的一种阵列基板在形成像素电极后的截面图；
图10是本实用新型实施例一提供的一种阵列基板的遮光层作为主间隔物的平面图；
图11是本实用新型实施例一提供的一种阵列基板的遮光层作为主间隔物的截面图；
图12是本实用新型实施一例提供的一种GOA电路的电路图。
附图标记说明：
11-衬底基板；
12-栅极；
13-栅极绝缘层；
14-金属氧化物层；
15-刻蚀阻挡层；
16-源漏金属层；
161-源极；
162-漏极；
17-光刻胶；
18-完全透光区域；
19-不透光区域；
20-部分透光区域；
21-沟槽区；
22-钝化层；
23-导电过孔；
24-像素电极；
25-栅极线；
26-数据线；
27-遮光层；
271-主间隔物；
272-子间隔物。
具体实施方式
为使本实用新型实施例的目的、技术方案和优点更加清楚，下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。
需要理解的是，传统的液晶显示面板是由一片薄膜晶体管阵列基板(Thin FilmTransistor Array Substrate，简称TFT Array Substrate)和一片彩膜基板(ColorFilter Substrate，简称CF Substrate)贴合而成，分别在阵列基板和彩膜基板上形成像素电极和公共电极，并在阵列基板和彩膜基板之间灌入液晶，其工作原理是通过在像素电极与公共电极之间施加驱动电压，利用像素电极与公共点击之间形成的电场来控制液晶层内的液晶分子的旋转，将背光模组的光线折射出来产生画面。
其中，GOA电路包括有TFT区，由于薄膜晶体管中的金属氧化物层属于宽禁带半导体，在光照射下容易形成光生载流子，导致TFT的I-V曲线漂移，即TFT的阈值电压负向漂移，Vth也可能会小于0，而且其电性的亚阈值摆幅(S因子)值一般比较小，所以当TFT的Vgs＝0的时候，其TFT的漏电会非常大，导致GOA单元输出电压速度慢、电压低，从而导致GOA单元失效，影响GOA电路的稳定性，从而降低显示的质量。而在显示面板中，阵列基板和彩膜基板对盒设置，背光源发出的光照射到彩膜基板上，可能会被彩膜基板中的不透光金属反射而照射到沟槽区内，使沟槽区内的金属氧化物层产生光生载流子，从而影响显示质量。
本实施例提供一种阵列基板和显示面板，该阵列基板的TFT沟槽区上覆盖有遮光层，以避免光照射到沟槽区内的金属氧化物层上，具体示例如下：
实施例一
图1是本实施例提供的一种阵列基板的平面示意图，图2是本实用新型实施例一提供的一种阵列基板沿AB方向的截面图，其中，图1示出了一个像素单元的结构，应当理解的是，阵列基板包括位于衬底基板11上的多个图1中示出的结构，如图1和图2所示，本实施例提供的阵列基板包括：衬底基板11、栅极12、栅极绝缘层13、金属氧化物层14、刻蚀阻挡层15、源极161、漏极162、钝化层22、像素电极24和遮光层27。
具体的，在本实施例中，如图2所示，衬底基板11上方设置有栅极12，栅极绝缘层13覆盖在衬底基板11和栅极12上，金属氧化物层14和刻蚀阻挡层15依次设置在栅极绝缘层13上并与栅极12对应，具体的，金属氧化物层14和刻蚀阻挡层15作为有源层，在栅极绝缘层13上形成有源岛，源极161和漏极162分别设置在刻蚀阻挡层15上，且源极161和漏极162之间形成有沟槽区21，该沟槽区21延伸到刻蚀阻挡层15，即源极161相对的刻蚀阻挡层和漏极162相对的刻蚀阻挡层之间也具有该沟槽区21。
其中，钝化层22覆盖在栅极绝缘层13、源极161、漏极162以及沟槽区21上，并且位于漏极162上方的钝化层22上具有导电过孔23，像素电极24位于钝化层22上方，且像素电极24通过导电过孔23与漏极162电性连通，如图2所示，在本实施例中，在钝化层22上方设置有遮光层27，该遮光层27至少覆盖沟槽区21，遮光层27具有遮蔽光线的作用，使该遮光层27至少覆盖沟槽区21，形成的阵列基板在与彩膜基对盒设置后，遮光层27靠近彩膜基板设置，因而遮光层27能够遮挡从彩膜基板反射的光照射到沟槽区21内的金属氧化物层14上，避免了金属氧化物层14在光照载流子的产生，降低了TFT的漏电流，提升了显示面板的显示稳定性和显示质量。
在本实施例中，衬底基板11可以是透明玻璃基板或者石英基板，在制造该阵列基板时，首先可通过溅射或热蒸发等方法在衬底基板11上直接沉积栅金属层，并通过一次光刻工艺形成该栅极12，图3是本实用新型实施例一提供的一种阵列基板在形成栅极后的结构示意图，如图3所示，其中，栅极12的厚度约为
栅极12的栅金属可以选用Cr、W、Ti、Ta、Mo、Al、Cu等金属或合金，由多层金属组成的栅金属层也能满足需要。
参见图1，该阵列基板还包括栅极线25和数据线26，相互垂直的栅极线25和数据线26定义了像素区域，源极161、漏极162和像素电极24形成在该像素区域内，其中，栅极线25与栅极12连通并位于同一层，在形成栅极12的同时，可在阵列基板上形成栅极线25。数据线26与源极161连通并位于同一层内，在形成源极161的同时，可在阵列基板上形成数据线26。其中，栅极线25和数据线26的成型材质为金属Cu，金属Cu具有较低的电阻，与电阻率比较高的Ta、Cr、Mo等金属或是其合金作为材料相比，可减小栅极线25和数据线26的信号延迟时间，提高显示亮度的均匀性，提升图像的显示质量。
在本实施例中，栅极绝缘层13可通过等离子体增强化学气相沉积(PECVD)的方法沉积在设置有栅极12的衬底基板11上，栅极绝缘层13的厚度为
栅极绝缘层13可以选用氧化物、氮化物或者氧氮化合物。
金属氧化物层14和刻蚀阻挡层15可以通过溅射的方法依次沉积到栅极绝缘层13上，金属氧化物层14的厚度可以为
刻蚀阻挡层15的厚度可以为
其中，金属氧化物层14为金属氧化物半导体层，既可以是非晶氧化物半导体，也可以是多晶氧化物半导体，其可包括非晶IGZO，HIZO、IZO、a-InZnO、a-InZnO、ZnO:F、In2O3:Sn、In2O3:Mo、Cd2SnO4、ZnO:Al、TiO2:Nb、Cd-Sn-O或其他金属氧化物，优选的，金属氧化物层14的厚度为
刻蚀阻挡层15为高导电率的薄膜层，具体的，在本实施例中，刻蚀阻挡层15为抗酸性刻蚀液腐蚀的金属氧化物半导体，可包括Ln-ZTO、ITZO、IGO、多晶IGZO、CAAC-IGZO等耐腐蚀型金属氧化物，优选的，刻蚀阻挡层15的厚度为
在本实施例中，金属氧化物层14的厚度为刻蚀阻挡层15的厚度的2-10倍。
图4是图3的阵列基板上沉积栅极绝缘层、金属氧化物层、刻蚀阻挡层以及源漏金属层后的结构示意图，图5是图4中的阵列基板在进行一次刻蚀后的结构示意图，图6是图5中的阵列基板在进行灰化后的结构示意图，图7本实用新型实施例提供的一种阵列基板在形成源极、漏极以及沟槽区后的截面图，在本实施例中，源极161和漏极162的成型金属可以选用Cr、W、Ti、Ta、Mo等金属和合金，厚度为
可以是单层的金属层，也可以是多层金属层组成。源极161和漏极162分别设置在刻蚀阻挡层15上，且源极161和漏极162之间，以及分别与源极161和漏极162相对应的刻蚀阻挡层15之间具有沟槽区21。具体的，可首先在刻蚀阻挡层15上通过溅射或热蒸发的方法沉积源漏金属层16，如图4所示，在该源漏金属层16上涂覆光刻胶17，通过一次灰色或者半色调掩膜板曝光显影后，使光刻胶17形成完全曝光区域、部分透光区域20和不透光区域19，其中，不透光区域19对应于源极161、漏极162和数据线26，部分透光区域20对应于源极161和漏极162之间的沟槽区21，完全透光区域18对应于除不透光区域19和部分透光区域20之外的区域。如图5所示，通过第一次刻蚀工艺，出去完全透光区域18内的源漏金属层16、金属氧化物层14和刻蚀阻挡层15。如图6所示，然后进行一次的光刻灰化工艺，去除掉部分透光区域20的光刻胶17。
如图7所示，接着进行第二次刻蚀，通过刻蚀工艺刻蚀掉部分透光区域20内的源漏金属层16，并在源极161和漏极162之间形成沟槽区21，左侧未被刻蚀掉的源漏金属层16形成源极161，右侧未被刻蚀掉的源漏金属层16则形成漏极162。由于刻蚀阻挡层15是耐酸性刻蚀液腐蚀的金属氧化物半导体，由于刻蚀阻挡层15的设置，在使用湿法刻蚀工艺刻蚀掉部分透光区域20内的源漏金属层16时，刻蚀阻挡层15不会被腐蚀，同时也保护其下方的金属氧化物层14不受腐蚀，这样可以减少阵列基板的工艺难度，提升薄膜晶体管的稳定性。其中，在本实施例中，通过控制刻蚀工艺，使得在刻蚀部分透光区域20内的源漏金属层16时，同时刻蚀掉全部的位于部分透光区域20内的刻蚀阻挡层15，即沟槽区21向刻蚀阻挡层15延伸，在源极161相对的刻蚀阻挡层15和漏极162相对的刻蚀阻挡层15之间也具有该沟槽区21，即形成薄膜晶体管的沟道。这样通过在第二次光刻工艺中使用一次半色调或灰色调掩膜板同时形成金属氧化物半导体层图案、源漏金属电极、数据扫描线以及源漏极之间的沟槽区，节省了2次光刻工艺，工艺简单，提升了制作效率并降低了制造成本。
在本实施例中，可通过PECVD方法沉积钝化层22，该钝化层22覆盖在栅极绝缘层13、源极161、漏极162以及沟槽区21上，图8是本实用新型实施例提供的一种阵列基板在形成钝化层后的截面图，图9是本实用新型实施例提供的一种阵列基板在形成像素电极后的截面图，如图8所示，再通过一次光刻工艺在钝化层22上形成导电过孔23。其中该钝化层22可以选用氧化物、氮化物或者氧氮化合物，钝化层22可以是单层的，也可以是多层组合，钝化层22的厚度为
然后可以通过溅射或热蒸发的方法在钝化层22上沉积透明导电层，再一次光刻工艺，如图9所示，使透明导电层形成该像素电极24，像素电极24成型材料可以是ITO或者IZO，或者也可以是其他的透明金属氧化物。
在本实施例中，通过上述的工艺，在第二次光刻工艺中使用一次半色调或灰色调掩膜板同时形成金属氧化物半导体层图案、源漏金属电极、数据扫描线以及源漏极之间的沟槽区，节省了2次光刻工艺，即通过四次光刻工艺即可获得上述的阵列基板，制造工艺简单，提升了制作效率并降低了制造成本。
其中，在本实施例中，像素电极24并未覆盖在薄膜晶体管的对应位置上，像素电极24的一端通过导电过孔23与漏极162电性导通，像素电极24的另一端向远离薄膜晶体管的方向延伸，与现有的，将透明导电层的像素电极24设置在金属氧化物与源极161、漏极162之间，或者将透明导电层设置在钝化层22上，并覆盖薄膜晶体管对应的位置相比，能够减小像素电极24的电阻，提升导电性，有助于降低薄膜晶体管的漏电流，提升显示的稳定性。
在本实施例中，遮光层27可通过悬涂的工艺涂覆在钝化层22上，遮光层27可以是由不透光的有机材料组成，如有机树脂等。另外，遮光层27的成型材料可以与光阻间隔物或者黑矩阵等显示面板中原有的不透光结构的材料相同，以便于遮光层27的成型，在本实施例中，遮光层27的成型材料与黑矩阵的成型材料相同，可包括不透光的金属材料或不透光的有机材料。
图10是本实用新型实施例提供的一种阵列基板的遮光层作为主间隔物的平面图，图11是本实用新型实施例提供的一种阵列基板的遮光层作为主间隔物的截面图，如图10和图11所示，在一种实施方式中，遮光层27可以为主间隔物271，具体是指遮光层27可作为阵列基板上的主间隔物271使用，使遮光层27作为主间隔物271，在起到遮光作用以避免沟槽区21的金属氧化物层14产生光载流子的同时，在与彩膜基板之间对盒设置时，能够起到支撑作用，以维持阵列基板与彩膜基板之间的距离差。
在另一种实施方式中，该阵列基板还包括栅极线25，如图1所示，栅极线25与栅极12位于同一层，遮光层27为子间隔物272，在像素电极24上与栅极线25相对应的位置处设置有主间隔物271，遮光层27形成的子间隔物272在起到遮光作用以避免沟槽区21的金属氧化物层14产生光载流子的同时，在主间隔物271受力发生弹性形变，彩膜基板与子间隔物272抵接时，子间隔物272也能够起到支撑作用；另外，在与彩膜基板对盒设置时，子间隔物272还能够便于对位，便于彩膜基板和阵列基板的装配。
另外，需要说明的是，在本实施例中，主要示出了阵列基板显示区内的TFT的结构以及制造工艺，其中，阵列基板还包括有GOA电路区，图12是本实施例提供的一种GOA电路的电路图，GOA电路区与显示区连接以对显示区进行栅极驱动，GOA电路区上的TFT结构也可为本实施例中示出的结构。
本实施例提供的一种阵列基板，通过包括衬底基板11、栅极12、栅极绝缘层13、金属氧化物层14、刻蚀阻挡层15、源极161、漏极162、钝化层22、像素电极24和遮光层27，栅极12位于衬底基板11上方，栅极绝缘层13覆盖在栅极12和衬底基板11上方，金属氧化物层14和刻蚀阻挡层15依次设置在栅极绝缘层13上并与栅极12对应，源极161和漏极162分别设置在刻蚀阻挡层15上，源极161和漏极162之间具有沟槽区21，且该沟槽区21延伸到刻蚀阻挡层15。钝化层22覆盖在所栅极绝缘层13、源极161、漏极162以及沟槽区21上，且位于漏极162上方的钝化层22上具有导电过孔23，像素电极24位于钝化层22上，且像素电极24通过导电过孔23与漏极162连通，遮光层27位于钝化层22上，且遮光层27至少覆盖沟槽区21。遮光层27具有遮蔽光线的作用，使该遮光层27至少覆盖沟槽区21，形成的阵列基板在与彩膜基对盒设置后，遮光层27靠近彩膜基板设置，因而遮光层27能够遮挡从彩膜基板反射的光照射到沟槽区21内的金属氧化物层14上，避免了金属氧化物层14在光照载流子的产生，降低了TFT的漏电流，提升了显示面板的显示稳定性和显示质量，解决了现有的阵列基板中半导体层易产生光载流子，导致TFT漏电流增大而影响显示质量的问题。
实施例二
本实施例提供一种显示面板，包括彩膜基板、液晶层以及上述任一的阵列基板，彩膜基板和阵列基板对盒设置，液晶层位于彩膜基板和阵列基板之间。阵列基板包括有遮光层27，该遮光层27位于钝化层22上，且遮光层27至少覆盖源极161和漏极162之间的沟槽区21，遮光层27的遮光作用，可避免光照射到彩膜基板后反射并照在沟槽区21的金属氧化物半导体层上，从而避免了半导体的光载流子的产生，降低了TFT的漏电流，提升了显示质量。
其中，在本实施例中，该遮光层27可作为主间隔物271或子间隔物272使用，在一种实施方式中，遮光层27作为主间隔物271，在起到遮蔽光线照射到金属氧化物层14上以避免载流子的产生的同时，还能够起到支撑作用。在一种实施方式中，遮光层27作为子间隔物272，在起到遮蔽光线照射到金属氧化物层14上以避免载流子的产生的同时，还能够起到支撑以及便于对位的作用。
本实施例提供的一种显示面板，通过包括彩膜基板、液晶层以及阵列基板，彩膜基板和阵列基板对盒设置，液晶层位于彩膜基板和阵列基板之间。该阵列基板包括衬底基板11、栅极12、栅极绝缘层13、金属氧化物层14、刻蚀阻挡层15、源极161、漏极162、钝化层22、像素电极24和遮光层27，其中，遮光层27位于钝化层22上，且遮光层27至少覆盖沟槽区21，遮光层27具有遮蔽光线的作用，使该遮光层27至少覆盖沟槽区21，换句话说，遮光层27靠近彩膜基板设置，因而遮光层27能够遮挡从彩膜基板反射的光照射到沟槽区21内的金属氧化物层14上，避免了金属氧化物层14在光照载流子的产生，降低了TFT的漏电流，提升了显示面板的显示稳定性和显示质量。
在本实用新型的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本实用新型和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本实用新型的限制。
在本实用新型的描述中，需要理解的是，本文中使用的术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
除非另有明确的规定和限定，术语“安装”、“相连”、“连接”、“固定”等应做广义理解，例如可以是固定连接，也可以是可拆卸连接，或成为一体；可以是直接相连，也可以通过中间媒介间接相连，可以使两个元件内部的相连或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本实用新型中的具体含义。此外，术语“第一”、“第二”等仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。
最后应说明的是：以上各实施例仅用以说明本实用新型的技术方案，而非对其限制；尽管参照前述各实施例对本实用新型进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本实用新型各实施例技术方案的范围。
Claims (10)
1.一种阵列基板，其特征在于，包括：衬底基板、栅极、栅极绝缘层、金属氧化物层、刻蚀阻挡层、源极、漏极、钝化层、像素电极和遮光层；
所述栅极位于所述衬底基板上方，所述栅极绝缘层覆盖在所述栅极和所述衬底基板上方，所述金属氧化物层和所述刻蚀阻挡层依次设置在所述栅极绝缘层上并与所述栅极对应，所述源极和所述漏极分别设置在所述刻蚀阻挡层上，所述源极和所述漏极之间具有沟槽区，且所述沟槽区延伸到所述刻蚀阻挡层；
所述钝化层覆盖在所述栅极绝缘层、所述源极、所述漏极以及所述沟槽区上，且位于所述漏极上方的所述钝化层上具有导电过孔，所述像素电极位于所述钝化层上，且所述像素电极通过所述导电过孔与所述漏极连通，所述遮光层位于所述钝化层上，且所述遮光层至少覆盖所述沟槽区。
2.根据权利要求1所述的阵列基板，其特征在于，所述遮光层为主间隔物。
3.根据权利要求1所述的阵列基板，其特征在于，还包括：栅极线，所述栅极线与所述栅极位于同一层，所述遮光层为子间隔物，在所述像素电极上与所述栅极线相对应的位置处设置有主间隔物。
4.根据权利要求1所述的阵列基板，其特征在于，所述遮光层的成型材料为黑矩阵的成型材料，包括不透光的金属材料或不透光的有机材料。
5.根据权利要求1-4任一所述的阵列基板，其特征在于，所述金属氧化物层的厚度为所述刻蚀阻挡层的厚度的2-10倍。
6.根据权利要求5所述的阵列基板，其特征在于，所述金属氧化物层的厚度为
所述刻蚀阻挡层的厚度为
7.根据权利要求1-4任一所述的阵列基板，其特征在于，所述刻蚀阻挡层为抗酸性刻蚀液腐蚀的金属氧化物半导体层。
8.根据权利要求7所述的阵列基板，其特征在于，所述金属氧化物层包括：非晶IGZO，HIZO、IZO、a-InZnO、a-InZnO、ZnO:F、In2O3:Sn、In2O3:Mo、Cd2SnO4、ZnO:Al、TiO2:Nb、Cd-Sn-O或其他金属氧化物。
9.根据权利要求8所述的阵列基板，其特征在于，所述刻蚀阻挡层包括：Ln-ZTO、ITZO、IGO、多晶IGZO、CAAC-IGZO或其他耐酸性腐蚀型金属氧化物。
10.一种显示面板，其特征在于，包括彩膜基板、液晶层以及上述权利要求1-9任一所述的阵列基板，所述彩膜基板和所述阵列基板对盒设置，所述液晶层位于所述彩膜基板和所述阵列基板之间。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201921833396.2U CN210325749U (zh) | 2019-10-23 | 2019-10-23 | 一种阵列基板及显示面板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201921833396.2U CN210325749U (zh) | 2019-10-23 | 2019-10-23 | 一种阵列基板及显示面板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN210325749U true CN210325749U (zh) | 2020-04-14 |
Family
ID=70134418
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201921833396.2U Active CN210325749U (zh) | 2019-10-23 | 2019-10-23 | 一种阵列基板及显示面板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN210325749U (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110648965A (zh) * | 2019-10-23 | 2020-01-03 | 成都中电熊猫显示科技有限公司 | 阵列基板的制造方法及阵列基板 |
| CN113687548A (zh) * | 2021-08-24 | 2021-11-23 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、以及显示面板 |
| CN116544245A (zh) * | 2023-06-29 | 2023-08-04 | 绵阳惠科光电科技有限公司 | 阵列基板及其制备方法、显示面板 |
-
2019
- 2019-10-23 CN CN201921833396.2U patent/CN210325749U/zh active Active
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110648965A (zh) * | 2019-10-23 | 2020-01-03 | 成都中电熊猫显示科技有限公司 | 阵列基板的制造方法及阵列基板 |
| CN113687548A (zh) * | 2021-08-24 | 2021-11-23 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、以及显示面板 |
| CN113687548B (zh) * | 2021-08-24 | 2023-10-17 | 京东方科技集团股份有限公司 | 阵列基板及其制作方法、以及显示面板 |
| CN116544245A (zh) * | 2023-06-29 | 2023-08-04 | 绵阳惠科光电科技有限公司 | 阵列基板及其制备方法、显示面板 |
| CN116544245B (zh) * | 2023-06-29 | 2023-09-22 | 绵阳惠科光电科技有限公司 | 阵列基板及其制备方法、显示面板 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101621635B1 (ko) | 어레이 기판과 그 제조 방법 및 디스플레이 디바이스 | |
| US8379162B2 (en) | TFT-LCD array substrate and manufacturing method thereof | |
| KR101325053B1 (ko) | 박막 트랜지스터 기판 및 이의 제조 방법 | |
| US8842231B2 (en) | Array substrate and manufacturing method thereof | |
| US20200219901A1 (en) | Thin film transistor and manufacturing method thereof, array substrate and display panel | |
| US7951631B2 (en) | Halftone mask, method of manufacturing the same, and method of manufacturing an array substrate using the same | |
| CN210325749U (zh) | 一种阵列基板及显示面板 | |
| US8193534B2 (en) | Array substrate of thin film transistor liquid crystal display and method of manufacturing the same | |
| US20110297929A1 (en) | Array substrate and method for manufacturing the same | |
| KR20140037782A (ko) | 어레이 기판, 디스플레이 패널, 및 어레이 기판의 제조 방법 | |
| CN105116655A (zh) | 液晶显示面板、阵列基板及其制造方法 | |
| JP2010061095A (ja) | 薄膜トランジスタ表示板及びその製造方法 | |
| US8698148B2 (en) | Display devices and fabrication methods thereof | |
| US11233074B2 (en) | Array substrate and manufacturing method thereof | |
| CN111739841A (zh) | 一种顶栅结构的In-cell触控面板及制作方法 | |
| KR20130028642A (ko) | 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법 | |
| CN110648965A (zh) | 阵列基板的制造方法及阵列基板 | |
| CN115810636A (zh) | 金属氧化物薄膜晶体管阵列基板及其制作方法和显示面板 | |
| CN211554588U (zh) | 阵列基板及液晶显示面板 | |
| US11581339B2 (en) | Pixel structure and manufacturing method therefor, array substrate, and display device | |
| KR20060038148A (ko) | 액정표시장치 및 그 제조방법 | |
| CN111613578B (zh) | 低温多晶硅阵列基板的制备方法、阵列基板、显示面板 | |
| US8664703B2 (en) | Display device having a shield | |
| KR101271527B1 (ko) | 박막트랜지스터 액정표시장치 및 그 제조방법 | |
| CN117199080A (zh) | 一种阵列基板及其制作方法、显示面板 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| CP03 | Change of name, title or address |
Address after: No. 1778, Qinglan Road, Huangjia Street, Shuangliu District, Chengdu, Sichuan 610200 Patentee after: Chengdu BOE Display Technology Co.,Ltd. Country or region after: China Address before: No. 1778, Qinglan Road, Gongxing street, Shuangliu District, Chengdu, Sichuan 610200 Patentee before: CHENGDU ZHONGDIAN PANDA DISPLAY TECHNOLOGY Co.,Ltd. Country or region before: China |