KR20140037782A - 어레이 기판, 디스플레이 패널, 및 어레이 기판의 제조 방법 - Google Patents

어레이 기판, 디스플레이 패널, 및 어레이 기판의 제조 방법 Download PDF

Info

Publication number
KR20140037782A
KR20140037782A KR1020130112129A KR20130112129A KR20140037782A KR 20140037782 A KR20140037782 A KR 20140037782A KR 1020130112129 A KR1020130112129 A KR 1020130112129A KR 20130112129 A KR20130112129 A KR 20130112129A KR 20140037782 A KR20140037782 A KR 20140037782A
Authority
KR
South Korea
Prior art keywords
electrode
transparent conductive
layer
substrate
pattern
Prior art date
Application number
KR1020130112129A
Other languages
English (en)
Inventor
지엔 덩
Original Assignee
베이징 비오이 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to CN201210349520.4 priority Critical
Priority to CN201210349520.4A priority patent/CN102881688B/zh
Application filed by 베이징 비오이 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드 filed Critical 베이징 비오이 옵토일렉트로닉스 테크놀로지 컴퍼니 리미티드
Publication of KR20140037782A publication Critical patent/KR20140037782A/ko

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FDEVICES OR ARRANGEMENTS, THE OPTICAL OPERATION OF WHICH IS MODIFIED BY CHANGING THE OPTICAL PROPERTIES OF THE MEDIUM OF THE DEVICES OR ARRANGEMENTS FOR THE CONTROL OF THE INTENSITY, COLOUR, PHASE, POLARISATION OR DIRECTION OF LIGHT, e.g. SWITCHING, GATING, MODULATING OR DEMODULATING; TECHNIQUES OR PROCEDURES FOR THE OPERATION THEREOF; FREQUENCY-CHANGING; NON-LINEAR OPTICS; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/1368Active matrix addressed cells in which the switching element is a three-electrode device
    • GPHYSICS
    • G02OPTICS
    • G02FDEVICES OR ARRANGEMENTS, THE OPTICAL OPERATION OF WHICH IS MODIFIED BY CHANGING THE OPTICAL PROPERTIES OF THE MEDIUM OF THE DEVICES OR ARRANGEMENTS FOR THE CONTROL OF THE INTENSITY, COLOUR, PHASE, POLARISATION OR DIRECTION OF LIGHT, e.g. SWITCHING, GATING, MODULATING OR DEMODULATING; TECHNIQUES OR PROCEDURES FOR THE OPERATION THEREOF; FREQUENCY-CHANGING; NON-LINEAR OPTICS; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating, or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1343Electrodes
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259Multistep manufacturing methods
    • H01L27/1288Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G02F1/136231
    • G02F1/136236
    • GPHYSICS
    • G02OPTICS
    • G02FDEVICES OR ARRANGEMENTS, THE OPTICAL OPERATION OF WHICH IS MODIFIED BY CHANGING THE OPTICAL PROPERTIES OF THE MEDIUM OF THE DEVICES OR ARRANGEMENTS FOR THE CONTROL OF THE INTENSITY, COLOUR, PHASE, POLARISATION OR DIRECTION OF LIGHT, e.g. SWITCHING, GATING, MODULATING OR DEMODULATING; TECHNIQUES OR PROCEDURES FOR THE OPERATION THEREOF; FREQUENCY-CHANGING; NON-LINEAR OPTICS; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00Materials and properties
    • G02F2202/16Materials and properties conductive

Abstract

어레이 기판은 복수의 픽셀 유닛을 포함하고, 각각의 픽셀 유닛은 박막 트랜지스터(TFT), 투명 도전 금속층 및 픽셀 전극을 포함하고; TFT는 게이트 전극, 활성층, 소스 전극 및 드레인 전극을 포함하며; 활성층은 게이트 전극 위에 또는 아래에 배치되고; 투명 도전 금속층은 활성층과 접촉하고; 활성층의 채널은 소스 전극과 드레인 전극에 의해 구획된다. 디스플레이 패널, 및 어레이 기판을 제조하는 방법도 개시된다.

Description

어레이 기판, 디스플레이 패널, 및 어레이 기판의 제조 방법{ARRAY SUBSTRATE, DISPLAY PANEL AND METHOD FOR MANUFACTURING ARRAY SUBSTRATE}

본 발명은 어레이 기판, 디스플레이 패널, 및 어레이 기판의 제조 방법에 관한 것이다.

박막 트랜지스터 액정 디스플레이(TFT-LCD)는 소형화, 저 전력 소비, 비교적 낮은 제조 비용, 비-방사성(non-radiation) 등의 특징을 가지며, 그에 의해 현재의 평판 디스플레이(FPD) 시장에서 우위를 차지하고 있다.

현재, TFT-LCD의 디스플레이 모드는 주로 트위스트 네마틱(TN) 모드, 수직 정렬(VA) 모드, 평면-내 스위칭(IPS) 모드 및 어드밴스드 슈퍼 디멘젼 스위치(AD-SDS, ADS라고도 지칭됨) 모드를 포함한다.

ADS 모드 액정 디스플레이(LCD)의 동작 원리는 주로 다음과 같다: 동일 평면 내의 슬릿 전극들의 에지들 간에 생성된 전기장, 및 슬릿 전극 층과 플레이트 전극 층 간에 생성된 전기장으로 다차원 전기장이 형성되어, 액정 셀 내의 슬릿 전극들 사이, 그리고 그 전극들 위의 모든 배향의 액정 분자들이 회전할 수 있게 되고, 그에 의해 액정의 동작 효율이 개선될 수 있으며 광 투과 효율도 개선될 수 있다. ADS 기술을 채택함으로써, TFT-LCD 제품의 화상 품질이 개선될 수 있다. 더욱이, TFT-LCD 제품은 고 해상도, 고 투과율, 저 전력 소비, 광 시야각, 고 개구율, 낮은 컬러 차이, 푸쉬 무라 없음(no push Mura) 등의 이점을 갖는다.

종래의 ADS 모드 TFT-LCD 어레이 기판은 일반적으로 한 그룹의 게이트 라인, 및 게이트 라인들과 수직 교차하는 한 그룹의 데이터 라인; 및 서로 교차하는 게이트 라인과 데이터 라인에 의해 구획하는 픽셀 영역(픽셀 유닛)을 포함한다. 박막 트랜지스터(TFT)에서의 픽셀 영역의 단면도인 도 1에 도시된 바와 같이, 각각의 픽셀 영역은 기판(10) 상에 형성된 게이트 전극(11), 게이트 절연층(12), 활성층(13), 소스 전극(15), 드레인 전극(16), 픽셀 전극(14)(플레이트 전극), 패시베이션 층(17), 및 공통 전극(18)(슬릿 전극)을 포함하고; 공통 전극(18)은 복수의 슬릿 구조(181) 및 복수의 전극 스트립(182)을 구비하고; TFT는 게이트 전극(11), 게이트 절연층(12), 활성층(13), 소스 전극(15) 및 드레인 전극(16)으로 구성된다.

어레이 기판을 제조하는 과정에서, 게이트 전극 및 게이트 라인의 패턴, 활성층의 패턴, 소스 전극과 드레인 전극 및 데이터 라인의 패턴, 픽셀 전극의 패턴, 및 관통홀의 패턴을 형성하는 데에 각각 1회의 마스크 패턴화 공정이 필요하다. 따라서, 도 1에 도시된 ADS 모드 TFT-LCD 어레이 기판은 1+5회의 마스크 패턴화 공정에 의해 형성될 수 있다.

구체적으로, 활성층의 패턴 및 픽셀 전극의 패턴은 각각 1회의 마스크 패턴화 공정에 의해 형성된다. 추가로, 각각의 마스크 패턴화 공정은 복수의 단계를 포함한다. 그러므로, 종래의 어레이 기판의 제조 공정은 복잡하며, 생산성의 개선이 어렵다.

본 명세서의 일 양태는 복수의 픽셀 유닛을 포함하는 어레이 기판으로서, 각각의 픽셀 유닛은 박막 트랜지스터(TFT), 투명 도전층 및 픽셀 전극을 포함하고; TFT는 게이트 전극, 활성층, 소스 전극 및 드레인 전극을 포함하며; 활성층은 게이트 전극들 위에 또는 아래에 배치되고; 투명 도전층은 활성층과 접촉하고; 활성층의 채널은 소스 전극과 드레인 전극에 의해 정의되는 어레이 기판을 제공한다.

본 명세서의 다른 양태는 상술한 어레이 기판을 포함하는 디스플레이 장치를 제공한다.

본 명세서의 또 다른 양태는 어레이 기판의 제조 방법으로서, 기판 상에 투명 도전 필름 및 활성층 필름을 피착하는 단계; 및 1회의 하프-톤(half-tone) 또는 그레이-톤(gray-tone) 마스크의 패턴화 공정에 의해 픽셀 전극, 투명 도전층 및 활성층의 패턴을 형성하는 단계를 포함하고, 투명 도전층이 활성층과 접촉하는 제조 방법을 제공한다.

본 명세서의 추가의 응용가능한 범위는 이하에 제공된 상세한 설명으로부터 분명해질 것이다. 그러나, 본 명세서의 취지 및 범위 내의 다양한 변경 및 수정은 이하의 상세한 설명으로부터 본 기술분야의 숙련된 자들에게 분명해질 것이므로, 상세한 설명 및 구체적인 예들은 본 명세서의 바람직한 실시예들을 나타내긴 하지만 오직 예시로서만 제공된 것임을 이해해야 한다.

본 명세서는 오직 예시로서만 제공된 것이며 따라서 본 명세서를 제한하지 않는 이하에 주어진 상세한 설명 및 첨부 도면들로부터 더 완전하게 이해될 것이다.
도 1은 종래의 어레이 기판 구조(ADS 모드)의 개략적인 단면도이다.
도 2a는 본 명세서의 실시예에서의 어레이 기판의 개략적인 구조도이고(예를 들어 ADS 모드), 도 2b는 도 2a의 라인 A-A를 따른 단면도이다.
도 3a-3e는 어레이 기판을 형성하기 위한 하프톤 마스크 공정의 개략도이다.
도 4는 본 명세서의 실시예에서의 어레이 기판의 개략적인 구조도이다(예를 들어 TN 모드).

본 명세서의 실시예들의 목적, 기술적 제안 및 이점을 더 명확하게 이해하기 위해, 이하에서는 본 명세서의 실시예들의 기술적 제안이 본 명세서의 실시예들의 첨부 도면을 참조하여 명확하고 완전하게 설명될 것이다. 본 기술분야의 숙련된 자들에게는, 바람직한 실시예들이 본 명세서의 실시예들 전부가 아니라 부분적인 실시예들에 지나지 않음이 자명할 것이다.

다르게 정의되지 않는 한, 여기에서 이용되는 모든 기술 및 과학 용어는 본 발명이 속하는 기술분야의 통상의 지식을 가진 자가 통상적으로 이해하는 것과 동일한 의미를 갖는다. 본 출원의 명세서 및 청구항들에서 이용되는 "제1", "제2" 등의 용어는 어떠한 순서, 양 또는 중요도를 나타내는 것이 아니라, 다양한 컴포넌트들을 구별하도록 의도된 것이다. 또한, 복수 표현이 없는 것은 양을 제한하는 것이 아니라 적어도 한 개의 존재를 나타내도록 의도된 것이다. "포함한다(comprise, include)", "포함하는(comprising, including)" 등의 용어는 이들 용어 앞에 언급된 구성요소 또는 개체가 이들 용어 뒤에 나열된 구성요소 또는 개체 및 그 등가물을 포괄한다는 것을 명시하지만, 다른 구성요소 또는 개체를 배제하지는 않도록 의도된다. "접속한다", "접속된" 등은 물리적 접속 또는 기계적 접속을 정의하도록 의도된 것이 아니라, 직접적 또는 간접적인 전기 접속을 포함할 수 있다. "상", "하", "우측", "좌측" 등은 상대적인 위치 관계를 나타내기 위해서만 이용되며, 설명되는 개체의 위치가 변할 때, 상대적인 위치 관계도 그에 따라 변경될 수 있다.

종래의 어레이 기판의 복잡한 제조 공정 및 생산성 개선이 어렵다는 기술적 문제에 관하여, 본 명세서의 실시예들은 어레이 기판, 디스플레이 패널, 및 어레이 기판을 제조하는 방법을 제공한다.

도 4에 도시된 바와 같이, 본 명세서의 일 실시예에서, 어레이 기판은 복수의 픽셀 유닛을 포함한다(도면은 예를 들어 픽셀 유닛의 TFT 부분에서 픽셀 유닛의 단면도임). 각각의 픽셀 유닛은 TFT, 투명 도전층(25) 및 픽셀 전극(24)을 포함하고, 투명 도전층(25)은 예를 들어 투명 도전 금속층 또는 투명 도전 산화물층이다.

TFT는 게이트 전극(11), 게이트 절연층(12), 활성층(23), 소스 전극(15) 및 드레인 전극(16)을 포함하고, 활성층(23)은 게이트 전극(11)의 위 또는 아래에 배치되며 게이트 절연층을 통해 게이트 전극(11)으로부터 분리된다.

투명 도전층(25)은 적층 방식으로 활성층(23)과 접촉하지만 소스 전극(15) 및 드레인 전극(16)과는 접촉하지 않는데, 즉 투명 도전층(25) 및 활성층(23)은 서로 접촉하는 2개의 인접 층이고; 활성층(23)의 채널은 소스 전극(15)과 드레인 전극(16)에 의해 정의되며, 소스 전극(15)과 드레인 전극(16) 사이의 활성층(23)의 부분은 TFT의 동작 동안 캐리어들을 위한 채널로서 작동한다. 여기에서, 드레인 전극(16)은 픽셀 전극(24)에 접속된다. TFT 내의 소스 전극과 드레인 전극은 원하는 대로 교환가능함에 주목해야 한다.

본 명세서의 실시예의 어레이 기판은 다양한 유형 또는 모드를 채택할 수 있는데, 예를 들어 버텀-게이트 어레이 기판(TFT 내의 활성층이 게이트 전극들 위에 배치됨) 또는 탑-게이트 어레이 기판(TFT 내의 활성층이 게이트 전극들 아래에 배치됨)일 수 있다. 디스플레이 장치의 픽셀 구동 회로가 필요로 하는 컴포넌트들(예를 들어, 게이트 전극, 활성층, 소스 전극, 드레인 전극 및 픽셀 전극)이 제조될 수 있고 디스플레이 장치의 정상 구동이 보장될 수 있기만 하다면, 어레이 기판의 다양한 필름 층들의 구조 및 위치는 달라질 수 있다. 투명 도전층 및 픽셀 전극이 동일 층 상에 형성될 수 있도록, 투명 도전층 및 픽셀 전극은 동일 재료로 만들어질 수 있다.

도 4에 도시된 것과 같은 버텀-게이트 어레이 기판을 예로 들면, 예시는 투명 기판(10), 게이트 전극(11)과 전기 접속된 게이트 라인(도면에 도시되지 않음), 게이트 절연층(12), 및 소스 전극(15)과 전기 접속된 데이터 라인(도면에 도시되지 않음)을 포함할 수 있다. 추가로, 투명 기판(10)은 예를 들어 유리 기판, 플라스틱 기판, 석영 기판 또는 그와 유사한 것일 수 있다.

게이트 전극(11) 및 게이트 라인은 투명 기판(10) 상에 형성되고 일체로(integrally) 형성될 수 있으며; 게이트 절연층(12)은 게이트 전극(11) 및 게이트 라인 상에 형성되어 기판(10)을 덮으며; 픽셀 전극(24) 및 투명 도전층(25)이 게이트 절연층(12) 상에 형성되는데, 투명 도전층(25)은 게이트 전극(11) 위에 배치되고; 활성층(23)은 투명 도전층(25) 상에 형성되어 이와 접촉하고, 또한 게이트 전극(11)에 대향하며; 소스 전극(15) 및 드레인 전극(16)은 활성층(23) 상에 형성된다.

본 실시예의 어레이 기판에서, 활성층(23) 아래에 배치된 투명 도전층(25)으로 인해, 픽셀 전극(24) 및 활성층(23)은 1회의 하프-톤 또는 그레이-톤 마스크 패턴화 공정에 의해 형성될 수 있다. 또한, 투명 도전층(25)은 어레이 기판의 기능 또는 동작에 영향을 주지 않는다. 종래의 어레이 기판에 비해, 본 실시예의 어레이 기판의 제조 동안에는 1회의 마스크 패턴화 공정이 절약될 수 있어서, 제조 공정을 단순화하며, 한편으로는 줄어든 마스크 패턴화 공정에 의해 야기될 수 있는 제품 결함의 가능성을 감소시킬 수 있으며, 생산성이 크게 개선할 수 있다.

도 4에 도시된 실시예에서, 어레이 기판은 패시베이션 층(17)을 더 포함할 수 있고; 패시베이션 층(17)은 TFT, 투명 도전층(25) 및 픽셀 전극(24)으로 구성된 구조 상에 배치되고, 기판의 신호 패드 영역 내의 관통홀(도면에 도시되지 않음)을 구비한다. 상술한 구조를 갖는 어레이 기판은 TN 모드 디스플레이 장치에 적용될 수 있다. TN 모드 디스플레이 장치에서, 공통 전극은 (컬러 필터 기판과 같은) 대향 기판 상에 배치되고, 대향 기판 및 어레이 기판은 서로에 대향하며, 실런트를 통해 서로 결합되어 액정 셀을 형성한다.

도 2a 및 도 2b에 도시된 바와 같이, 본 실시예의 어레이 기판이 ADS 모드 어레이 기판일 때, 어레이 기판은 게이트 라인(1) 및 데이터 라인(2)을 포함하며, 이들은 서로 교차하여 픽셀 유닛을 구획하고; 픽셀 유닛은 박막 트랜지스터(TFT)(3)를 포함하고, 게이트 라인(1)의 일부는 TFT(3)의 게이트 전극으로서 작동한다. 어레이 기판은 패시베이션 층(17) 및 공통 전극(18)을 더 포함할 수 있고; 패시베이션 층(17)은 소스 전극(15), 드레인 전극(16) 및 데이터 라인 상에 형성되고, 기판(10)을 덮는다. 추가로, 어레이 기판의 신호 패드 영역 내에서, 패시베이션 층(17)은 또한 게이트 라인 단자 및 데이터 라인 단자의 노출을 위해 관통홀(도면에 도시되지 않음)을 구비할 수 있다. 또한, 공통 전극(18)은 패시베이션 층(17) 상에 형성되고 슬릿 구조(slit structure)를 갖는데, 즉 공통 전극(18)은 슬릿들(181) 및 전극 스트립들(182)을 구비한다. 여기에서, 픽셀 전극(24)은 플레이트 전극(개구 없음) 또는 슬릿 전극(슬릿들과 같은 개구들을 가짐)일 수 있다.

본 명세서의 다른 실시예에서, 어레이 기판은 슬릿 구조를 갖는 픽셀 전극을 포함하고, 픽셀 전극 아래에 배치되고 그로부터 분리되는 공통 전극을 더 포함한다. 각각의 픽셀 유닛의 픽셀 전극과 공통 전극 사이에서, 어레이 기판이 ADS 모드를 채택할 때, 예를 들어 상위 레벨의 전극이 슬릿 구조를 가질 수 있고, 하위 레벨의 전극은 플레이트 구조를 가질 수 있다. 공통 전극은 게이트 절연층 위에 배치될 수 있거나, 1회의 패턴화 공정에서 게이트 전극과 함께 형성될 수 있다. 또한, 공통 전극들은 투명 도전층으로 형성될 수 있다.

또한, 본 명세서의 실시예는 상술한 어레이 기판들 중 임의의 것을 포함하는 디스플레이 장치를 제공한다. 디스플레이 장치는 LCD 패널, 전자 종이 디바이스(EP), 유기 발광 디스플레이(OLED) 패널, 이동 전화, 태블릿 PC, 텔레비젼, 디스플레이 단말기, 노트북, 디지털 포토 프레임, 및 네비게이터와 같이, 디스플레이 기능을 갖는 임의의 제품 또는 컴포넌트에 적용될 수 있다.

디스플레이 장치의 일례는 LCD 장치인데, 여기에서 어레이 기판 및 대향 기판은 서로 대향하여 배치되어 액정 재료로 채워지는 액정 셀을 형성하고; 대향 기판은 예를 들어 컬러 필터 기판이며; 어레이 기판의 각각의 픽셀 유닛의 픽셀 전극은 전기장을 인가하여 액정 재료의 회전 정도를 제어하도록 사용하고, 나아가 디스플레이 목표를 달성한다.

디스플레이 장치의 다른 예는 OLED인데, 여기에서 적층된 유기 발광 재료층들이 어레이 기판 상에 형성되고, 각각의 픽셀 유닛의 픽셀 전극을 애노드 또는 캐소드로 취하여 발광을 위한 유기 발광 재료를 구동하고, 나아가 디스플레이 목적을 달성한다.

본 명세서의 실시예는 어레이 기판을 제조하는 방법을 제공하는데, 이 방법은 기판 상에 투명 도전 필름 및 활성층 필름을 피착하는 단계; 및 1회의 하프-톤(half-tone) 또는 그레이-톤(gray-tone) 마스크의 패턴화 공정에 의해 픽셀 전극, 투명 도전층 및 활성층의 패턴을 형성하는 단계를 포함하고; 투명 도전층은 활성층과 접촉한다.

1회의 하프-톤 또는 그레이-톤 마스크의 패턴화 공정에 의해 픽셀 전극, 투명 도전층 및 활성층의 패턴을 형성하는 것은 이하의 방식으로 수행될 수 있다.

일례에서, 기판 상에 코팅된 포토레지스트 층은 완전 투과 영역, 반투과 영역 및 차광(light-tight) 영역을 갖는 마스크 플레이트와 함께 노광되고; 완전 투과 영역의 대응 위치에 있는 포토레지스트는 완전히 노광되고; 반투과 영역의 대응 위치에 있는 포토레지스트는 부분적으로 노광되고; 차광 영역의 대응 위치에 있는 포토레지스트는 노광되지 않는다. 노광 공정 이후의 포토레지스트 층이 현상될 때, 포지티브 포토레지스트가 채택된 경우에서는, 완전히 노광된 포토레지스트는 완전히 제거되고, 부분적으로 노광된 포토레지스트는 부분적으로 제거되고(두께가 감소됨), 노광되지 않은 포토레지스트는 유지된다(기본적으로 두께가 변경되지 않음). 또한, 네거티브 포토레지스트가 채택된 경우에서는, 완전히 노광된 포토레지스트는 유지되고(기본적으로 두께가 변경되지 않음), 부분적으로 노광된 포토레지스트는 부분적으로 제거되고(두께가 감소됨), 노광되지 않은 포토레지스트는 완전히 제거된다.

포토레지스트가 완전히 제거된 영역에서, 에칭 공정 이후에 게이트 절연층이 노출된다. 포토레지스트가 부분적으로 제거된 영역에서, 에칭 공정 이후에 픽셀 전극의 패턴이 형성된다. 포토레지스트가 완전히 유지된 영역에서, 에칭 공정 이후에 투명 도전층의 패턴 및 활성층의 패턴이 형성된다.

각각의 마스크 플레이트의 반투과 영역의 반투과 효과는 둘 이상의 슬릿을 이용하여 달성될 수 있는데; 즉 이중 슬릿 간섭에 의해 부분 투과 효과가 달성될 수 있다. 또한, 반투과 효과는 광의 일부가 통과하여 지나갈 수 있게 하는 반투과 필름에 의해 달성될 수 있다. 반투과 필름의 광 투과율은 약 35 내지 45 퍼센트일 수 있고, 반투과 필름은 크롬 또는 망간의 산화물 및 질화물, 유기 유리, 투명 열경화성 고분자 재료(transparent thermoset high molecular material) 또는 메틸펜텐 폴리머(methylpentene polymer)와 같은 재료로 만들어질 수 있다.

픽셀 전극, 투명 도전층 및 활성층의 패턴을 형성하는 단계 전에, 본 실시예의 방법은, 게이트 전극 및 게이트 라인의 패턴과 게이트 절연층을 투명 기판 상에 형성하는 단계를 더 포함할 수 있다.

픽셀 전극, 투명 도전층 및 활성층의 패턴을 형성하는 단계 후에, 실시예는 예를 들어, 서로 대향하여 형성되며 그 사이에 채널을 정의하기 위해 이용되는 소스 전극 및 드레인 전극의 패턴을 활성층 상에 형성하는 한편, 소스 전극과 전기 접속된 데이터 라인의 패턴을 기판 상에 형성하는 단계; 및 기판을 커버하는 패시베이션 층을 소스 전극, 드레인 전극 및 데이터 라인 상에 형성하고, 기판의 신호 패드 영역 내에 관통홀의 패턴을 형성하여, 게이터 라인 단자 및 데이터 라인 단자를 노출시키는 단계를 더 포함할 수 있다. 더욱이, 활성층 중 소스 전극과 드레인 전극 사이의 부분은 작동 동안 캐리어의 채널로서 기능한다.

ADS 모드 어레이 기판을 제조하는 실시예에서, 패시베이션 층 및 관통홀의 패턴을 형성하는 단계 후에, 제조 방법은 슬릿 구조를 갖는 공통 전극의 패턴을 패시베이션 층 상에 형성하는 단계를 더 포함하는데, 여기에서 공통 전극은 슬릿 전극이고 절연층을 통해 픽셀 전극으로부터 분리되는 한편 픽셀전극과 오버랩된다.

도 2a에 도시된 ADS 모드 TFT-LCD 어레이 기판은 총 1+4회의 마스크 패턴화 공정에 의해 형성될 수 있다. 일례에서, 제조 방법은 이하의 단계들을 포함한다.

단계(201): 투명 기판 상에 게이트 금속 필름을 피착하고, 제1 마스크 패턴화 공정에 의해 게이트 전극 및 게이트 라인의 패턴을 형성한다.

게이트 금속 필름은 알루미늄, 크롬, 텅스텐, 탄탈륨, 티타늄, 몰리브덴 또는 몰리브덴-니켈로 이루어진 단일 층 필름이거나 이들 단일 층 필름들 중 임의로 선택하여 형성된 다층 복합 필름일 수 있다. 금속 필름의 피착 방법은 예를 들어 물리적 기상 증착(PVD) 또는 그와 유사한 것일 수 있다.

단계(202): 단계(201) 후에, 기판 상에 게이트 절연층을 형성한 후, 제1 투명 도전 필름 및 활성층 필름을 피착하고, 1회의 하프-톤 마스크 패턴화 공정(즉, 제2 마스크 패턴화 공정)에 의해 픽셀 전극, 투명 도전층 및 활성층의 패턴을 형성한다.

게이트 절연층은 실리콘 질화물 또는 그와 유사한 것으로 만들어질 수 있고, 예를 들어 화학적 기상 증착(CVD) 방법에 의해 형성될 수 있으며; 제1 투명 도전 필름은 ITO(indium tin oxide), IZO(indium zinc oxide) 또는 그와 유사한 것으로 만들어질 수 있고 PVD 방법에 의해 형성될 수 있으며; 활성층 필름은 비정질 실리콘, 수소화된 비정질 실리콘 또는 그와 유사한 것으로 만들어질 수 있고, 예를 들어 CVD 방법에 의해 형성될 수 있다.

단계(203): 단계(202) 후에, 기판 상에 소스 전극 및 드레인 전극을 위한 금속 필름을 피착하고, 제3 마스크 패턴화 공정에 의해 소스 전극, 드레인 전극 및 데이터 라인의 패턴을 형성한다.

소스 전극 및 드레인 전극을 위한 금속 필름은 알루미늄, 크롬, 텅스텐, 탄탈륨, 티타늄, 몰리브덴 또는 몰리브덴-니켈로 만들어진 단일 층 필름일 수 있고, 또한 단일 층 필름들 중 임의의 것으로 형성된 다층 복합 필름일 수 있다. 금속 필름의 피착 방법은 예를 들어 PVD일 수 있다.

단계(204): 단계(203) 후에, 기판 상에 패시베이션 층을 피착하고, 제4 마스크 패턴화 공정에 의해 신호 패드 영역 내에 관통홀의 패턴을 형성한다. 신호 패드 영역 내의 관통홀로 인해, 게이트 라인 단자 및 데이터 라인 단자가 노출된다. 또한, 패시베이션 층은 예를 들어 실리콘 질화물 또는 그와 유사한 것으로 만들어질 수 있다.

단계(205): 단계(204) 후에, 기판 상에 제2 투명 도전 필름을 피착하고, 제5 마스크 패턴화 공정에 의해 슬릿 구조를 갖는 공통 전극의 패턴을 형성한다.

제2 투명 도전 필름은 ITO 또는 IZO와 같은 제1 투명 도전 필름과 동일한 재료로 만들어질 수 있고, PVD 방법에 의해 형성될 수 있다.

도 3a 내지 3e를 참조하면, 단계(202)의 예는 아래와 같을 수 있다.

단계(2021): 단계(201) 후에, 기판 상에 CVD 방법에 의해 게이트 절연층(12), PVD 방법에 의해 제1 투명 도전 필름(즉, 투명 도전 필름(240)), 및 CVD 방법에 의해 활성층 필름(230)을 피착한다.

단계(2022): 단계(2021) 후에, 기판 상에 포지티브 포토레지스트(100)의 층을 코팅한다.

단계(2023): 기판 상에 코팅된 포토레지스트를 완전 투과 영역, 반투과 영역 및 차광 영역을 갖는 마스크 플레이트와 함께 노광하는데, 여기에서 마스크 플레이트의 완전 투과 영역에 대응하는 포토레지스트는 완전히 노광되고, 마스크 플레이트의 반투과 영역에 대응하는 포토레지스트는 부분적으로 노광되고, 마스크 플레이트의 차광 영역에 대응하는 포토레지스트는 노광되지 않는다.

단계(2024): 단계(2023) 후에 기판 상에 코팅된 포토레지스트를 현상하고, 완전히 노광된 영역 내의 포토레지스트를 완전히 용해 및 제거하고, 부분적으로 노광된 영역 내의 포토레지스트를 부분적으로 용해하고 제거하여 두께가 감소되게 하고, 노광되지 않은 영역 내의 포토레지스트(100)를 유지하여 두께가 기본적으로 변경되지 않게 함으로써, 도 3a에 도시된 바와 같이, 후속 에칭 공정을 위한 에칭 스톱 마스크를 형성한다.

단계(2025) : 단계(2024) 후에, 기판 상에 에칭을 진행하며, 여기에서 완전히 노광된 영역에서 에칭이 진행되어, 도 3b에 도시된 바와 같이 게이트 절연층(12)이 노출된다.

단계(2026) : 단계(2025) 후에 에싱(ashing) 공정에 의해 기판으로부터 부분적으로 노광된 영역 내의 잔여 부분 포토레지스트를 제거하여 그 영역 내의 활성층 필름(230)을 노출시키고, 노광되지 않은 영역 내의 포토레지스트를 부분적으로 유지하고(두께가 감소됨), 계속해서 부분적으로 노광된 영역 내의 활성층 필름을 에칭하여, 도 3c 및 3d에 도시된 바와 같이, 픽셀 전극(24)이 노출될 때까지 활성층 필름을 제거한다.

단계(2027): 단계(2026) 후에, 도 3e에 도시된 바와 같이 활성층(23)이 노출될 때까지 기판 상의 잔여 포토레지스트를 제거한다.

단계(202)에서 형성된 픽셀 전극의 패턴은 슬릿 구조를 가질 수 있다. 또한, 이 경우에서, 단계(S202) 전에, 제조 방법은 슬릿 구조를 갖도록 형성될 픽셀 전극과, 픽셀전극의 아래에 배치되고 그로부터 분리되는 공통 전극의 패턴을 형성하는 단계를 더 포함할 수 있다. 또한, 공통 전극 및 픽셀 전극은 서로 오버랩된다.

제조 동안, 동일한 픽셀 영역 상의 픽셀 전극과 공통 전극 사이에서, 제조될 어레이 기판이 ADS 모드일 때, 상부의 전극이 슬릿 구조를 가질 수 있는 한편, 하부의 전극은 플레이트 구조를 가질 수 있다. 또한, 공통 전극이 게이트 절연층 위에 배치될 수 있거나, 1회의 패턴화 공정에 의해 게이트 전극과 함께 형성될 수 있다.

본 명세서의 실시예에서 어레이 기판을 제조하는 방법은 TN 모드(TN 모드 어레이 기판은 단계들(201 내지 204)을 통해 제조될 수 있음), IPS 모드 또는 다른 디스플레이 모드에도 적용될 수 있다.

도 4에 도시된 것과 같은 TN 모드 어레이 기판에 관하여, 동일한 1회의 하프-톤 마스크 패턴화 공정에 의해 픽셀 전극의 패턴 및 활성층의 패턴이 형성될 수 있다.

본 명세서의 실시예들에서, 투명 도전층은 활성층과 접촉하므로, 어레이 기판을 제조하는 동안, 투명 도전 필름 및 활성층 필름의 피착 후에, 픽셀 전극의 패턴 및 활성층의 패턴을 동일한 1회의 하프-톤 마스크 패턴화 공정에 의해 형성할 수 있다. 그러므로, 종래의 기술에 비해, 1회의 마스크 패턴화 공정을 절약할 수 있어, 제조 공정을 크게 단순화시키며, 또한 절약된 마스크 패턴화 공정에 의해 야기될 수 있는 제품 결함의 가능성도 낮출 수 있으므로, 생산성을 크게 개선할 수 있다.

본 명세서의 실시예들이 이와 같이 기술되었고, 그것들이 다수의 방식으로 변경될 수 있음이 자명할 것이다. 그러한 변경들은 본 명세서의 취지 및 범위를 벗어나는 것으로서 간주되어서는 안 되며, 본 기술분야의 숙련된 자들에게 자명한 그러한 수정들 전부는 이하의 청구항들의 범위 내에 포함되도록 의도된 것이다.

Claims (13)

  1. 복수의 픽셀 유닛을 포함하는 어레이 기판으로서,
    각각의 픽셀 유닛은 박막 트랜지스터(TFT), 투명 도전층 및 픽셀 전극을 포함하고, 상기 TFT는 게이트 전극, 활성층, 소스 전극 및 드레인 전극을 포함하며,
    상기 활성층은 상기 게이트 전극 위에 또는 아래에 배치되고,
    상기 투명 도전층은 상기 활성층과 접촉하고,
    상기 활성층의 채널은 상기 소스 전극과 상기 드레인 전극에 의해 구획되는, 어레이 기판.
  2. 제1항에 있어서,
    상기 투명 도전층 및 상기 픽셀 전극이 동일 재료로 만들어진 어레이 기판.
  3. 제1항에 있어서,
    패시베이션 층을 더 포함하고, 패시베이션 층은 상기 TFT, 상기 투명 도전층 및 상기 픽셀 전극으로 이루어진 구조물 상에 배치되고, 상기 기판의 신호 패드 영역 내의 관통홀을 포함하는, 어레이 기판.
  4. 제3항에 있어서,
    상기 패시베이션 층 상에 형성되고 슬릿 구조(slit structure)를 갖는 공통 전극을 더 포함하는 어레이 기판.
  5. 제3항에 있어서,
    슬릿 구조를 갖는 상기 픽셀 전극의 아래에 배치되고 상기 픽셀 전극으로부터 분리되는 공통 전극을 더 포함하는, 어레이 기판.
  6. 제1항 내지 제5항 중 어느 한 항에 있어서,
    기판, 상기 게이트 전극과 전기 접속된 게이트 라인, 게이트 절연층, 및 상기 소스 전극과 전기 접속된 데이터 라인을 더 포함하고,
    상기 드레인 전극은 상기 픽셀 전극과 전기 접속되고,
    상기 게이트 전극 및 상기 게이트 라인은 상기 기판 상에 형성되고,
    상기 게이트 절연층은 상기 게이트 전극 및 상기 게이트 라인 상에 형성되고, 상기 기판을 커버하고,
    상기 픽셀 전극 및 상기 투명 도전층은 상기 게이트 절연층 상에 형성되고, 상기 투명 도전층은 상기 게이트 전극 위에 배치되고,
    상기 활성층은 상기 투명 도전층 상에 형성되고 그와 접촉하며,
    상기 소스 전극 및 상기 드레인 전극은 상기 활성층 상에 형성되는, 어레이 기판.
  7. 제1항 내지 제5항 중 어느 한 항에 따른 어레이 기판을 포함하는 디스플레이 장치.
  8. 어레이 기판의 제조 방법으로서,
    기판 상에 투명 도전 필름 및 활성층 필름을 피착하는 단계; 및
    1회의 하프-톤(half-tone) 또는 그레이-톤(gray-tone) 마스크의 패턴화 공정에 의해 픽셀 전극, 투명 도전층 및 활성층의 패턴을 형성하는 단계
    를 포함하고, 상기 투명 도전층이 상기 활성층과 접촉하는 제조 방법.
  9. 제8항에 있어서,
    상기 1회의 하프-톤 또는 그레이-톤 마스크의 패턴화 공정에 의해 픽셀 전극, 투명 도전층 및 활성층의 패턴을 형성하는 단계는,
    완전 투과 영역, 반투과 영역 및 차광 영역을 갖는 마스크 플레이트와 함께 상기 기판을 노광하여, 이들 영역들에서 서로 다른 두께들을 갖는 포토레지스트의 에칭 마스크를 형성하는 단계를 더 포함하는 제조 방법.
  10. 제8항에 있어서,
    상기 픽셀 전극, 상기 투명 도전층 및 상기 활성층의 패턴을 형성하는 단계 전에,
    게이트 전극 및 게이트 라인의 패턴을 형성하고, 상기 기판 상에 게이트 절연층을 형성하는 단계를 더 포함하는 제조 방법.
  11. 제8항 또는 제10항에 있어서,
    상기 픽셀 전극, 상기 투명 도전층 및 상기 활성층의 패턴을 형성하는 단계 후에,
    서로 대향하여 형성되며 그 사이에 채널을 구획하도록 이용되는 소스 전극 및 드레인 전극의 패턴을 상기 활성층 상에 형성하는 한편, 상기 소스 전극과 전기 접속된 데이터 라인의 패턴을 상기 기판 상에 형성하는 단계; 및
    상기 기판을 커버하는 패시베이션 층을 상기 소스 전극, 상기 드레인 전극 및 상기 데이터 라인 상에 형성하고, 상기 기판의 신호 패드 영역 내의 관통홀의 패턴을 형성하는 단계
    를 더 포함하는 제조 방법.
  12. 제11항에 있어서,
    상기 기판을 커버하는 패시베이션 층을 상기 소스 전극, 상기 드레인 전극 및 상기 데이터 라인 상에 형성하고, 상기 기판의 신호 패드 영역 내의 관통홀의 패턴을 형성하는 단계 후에,
    슬릿 구조를 갖는 공통 전극의 패턴을 상기 패시베이션 층 상에 형성하는 단계를 더 포함하는 제조 방법.
  13. 제8항에 있어서,
    상기 픽셀 전극의 패턴은 슬릿 구조를 갖고,
    상기 픽셀 전극, 상기 투명 도전층 및 상기 활성층의 패턴을 형성하는 단계 전에, 상기 제조 방법은,
    상기 슬릿 구조를 갖는 상기 픽셀 전극 아래에 배치되고 상기 픽셀 전극으로부터 분리되는 공통 전극의 패턴을 형성하는 단계를 더 포함하는 제조 방법.
KR1020130112129A 2012-09-19 2013-09-17 어레이 기판, 디스플레이 패널, 및 어레이 기판의 제조 방법 KR20140037782A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201210349520.4 2012-09-19
CN201210349520.4A CN102881688B (zh) 2012-09-19 2012-09-19 一种阵列基板、显示面板及阵列基板的制造方法

Publications (1)

Publication Number Publication Date
KR20140037782A true KR20140037782A (ko) 2014-03-27

Family

ID=47482962

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020130112129A KR20140037782A (ko) 2012-09-19 2013-09-17 어레이 기판, 디스플레이 패널, 및 어레이 기판의 제조 방법
KR20150051582A KR20150045976A (ko) 2012-09-19 2015-04-13 어레이 기판, 디스플레이 패널, 및 어레이 기판의 제조 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR20150051582A KR20150045976A (ko) 2012-09-19 2015-04-13 어레이 기판, 디스플레이 패널, 및 어레이 기판의 제조 방법

Country Status (5)

Country Link
US (1) US9385141B2 (ko)
EP (1) EP2711769B1 (ko)
JP (1) JP6342132B2 (ko)
KR (2) KR20140037782A (ko)
CN (1) CN102881688B (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9107316B2 (en) * 2013-09-11 2015-08-11 Eastman Kodak Company Multi-layer micro-wire substrate structure
CN103715200A (zh) * 2013-12-19 2014-04-09 京东方科技集团股份有限公司 阵列基板及其制备方法、显示装置
CN103715137B (zh) * 2013-12-26 2018-02-06 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN104218041B (zh) 2014-08-15 2017-12-08 京东方科技集团股份有限公司 阵列基板及制备方法和显示装置
JP2016057428A (ja) * 2014-09-09 2016-04-21 株式会社ジャパンディスプレイ 液晶表示装置
CN105810745B (zh) * 2014-12-31 2019-06-18 鸿富锦精密工业(深圳)有限公司 薄膜晶体管及薄膜晶体管基板
CN106298951B (zh) * 2015-05-28 2019-12-17 鸿富锦精密工业(深圳)有限公司 薄膜晶体管的制作方法
CN105355631A (zh) * 2015-10-10 2016-02-24 京东方科技集团股份有限公司 阵列基板及其制作方法、显示装置、掩膜板
CN105633015B (zh) * 2016-03-09 2018-04-17 合肥京东方显示技术有限公司 一种阵列基板的制造方法、阵列基板及显示装置
CN106952825A (zh) * 2017-03-15 2017-07-14 深圳市华星光电技术有限公司 Tft的制造方法及阵列基板的制造方法
CN107293554A (zh) * 2017-06-19 2017-10-24 深圳市华星光电技术有限公司 顶发射型oled面板的制作方法及其结构
CN107293555A (zh) * 2017-06-19 2017-10-24 深圳市华星光电技术有限公司 底发射型白光oled面板的制作方法及其结构
CN109872973A (zh) * 2019-01-16 2019-06-11 南京中电熊猫液晶显示科技有限公司 一种阵列基板及其制造方法
CN112038288B (en) * 2020-11-04 2021-02-02 成都中电熊猫显示科技有限公司 Manufacturing method of array substrate and array substrate

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101357042B1 (ko) * 2007-03-12 2014-02-03 엘지디스플레이 주식회사 액정표시장치의 제조방법
CN101887897B (zh) * 2009-05-13 2013-02-13 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
CN102023433B (zh) * 2009-09-18 2012-02-29 北京京东方光电科技有限公司 Tft-lcd阵列基板及其制造方法
KR101174546B1 (ko) 2010-02-26 2012-08-16 한양대학교 산학협력단 통과 대역의 재구성이 가능한 디지털 필터 장치
CN102446913A (zh) * 2010-09-30 2012-05-09 北京京东方光电科技有限公司 阵列基板及其制造方法和液晶显示器
JP5139503B2 (ja) * 2010-11-18 2013-02-06 株式会社ジャパンディスプレイイースト 液晶表示装置およびその製造方法
CN102629584B (zh) * 2011-11-15 2015-03-25 京东方科技集团股份有限公司 一种阵列基板及其制造方法和显示器件
CN102544029A (zh) * 2012-02-07 2012-07-04 深圳市华星光电技术有限公司 一种薄膜晶体管阵列基板及其制作方法
CN102651342B (zh) * 2012-03-13 2014-12-17 京东方科技集团股份有限公司 阵列基板及其制造方法

Also Published As

Publication number Publication date
US9385141B2 (en) 2016-07-05
JP6342132B2 (ja) 2018-06-13
KR20150045976A (ko) 2015-04-29
EP2711769B1 (en) 2016-02-24
US20140077214A1 (en) 2014-03-20
CN102881688B (zh) 2015-04-15
EP2711769A1 (en) 2014-03-26
CN102881688A (zh) 2013-01-16
JP2014063162A (ja) 2014-04-10

Similar Documents

Publication Publication Date Title
US8928831B2 (en) TFT-LCD array substrate and manufacturing method thereof
US8976328B2 (en) Liquid crystal display device and method for fabricating the same
US8982307B2 (en) Pixel unit, array substrate, liquid crystal panel and method for manufacturing the array substrate
KR101894328B1 (ko) 박막 트랜지스터 기판 및 그 제조 방법
US8692258B2 (en) Array substrate of TFT-LCD including a black matrix and method for manufacturing the same
US8553166B2 (en) TFT-LCD array substrate and manufacturing method thereof
US7924386B2 (en) Liquid crystal display device and driving method for fabricating the same
US8890161B2 (en) Thin film transistor substrate and method for fabricating the same
US20150194451A1 (en) Liquid crystal display device and method of fabrication for the same
KR101183361B1 (ko) 액정 표시 장치용 어레이 기판 및 그 제조 방법
US8298878B2 (en) TFT-LCD array substrate and manufacturing method thereof
JP3993543B2 (ja) 半透過型液晶表示装置及びその製造方法
US9754979B2 (en) Display device, thin film transistor, array substrate and manufacturing method thereof
US7118947B2 (en) Thin film transistor substrate of a horizontal electric field type LCD and fabricating method thereof
US7935579B2 (en) Thin film transistor array substrate and method for fabricating the same
US7989274B2 (en) Display device having oxide thin film transistor and fabrication method thereof
KR100978263B1 (ko) 액정표시장치 및 그 제조방법
US7279370B2 (en) Thin film transistor array substrate and method of fabricating the same
US8603914B2 (en) Liquid crystal display device and fabrication method thereof
KR101325053B1 (ko) 박막 트랜지스터 기판 및 이의 제조 방법
US9054195B2 (en) Array substrate, method for fabricating the same, and display device
US9515028B2 (en) Array substrate, method of manufacturing the same and display device
KR101905757B1 (ko) 에프에프에스 방식 액정표시장치용 어레이기판 및 그 제조방법
US7785940B2 (en) TFT array substrate and method for fabricating the same
JP5329169B2 (ja) 薄膜トランジスタ基板及びこれを含む液晶表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application
J201 Request for trial against refusal decision
A107 Divisional application of patent
J301 Trial decision

Free format text: TRIAL NUMBER: 2015101002028; TRIAL DECISION FOR APPEAL AGAINST DECISION TO DECLINE REFUSAL REQUESTED 20150413

Effective date: 20161229