CN111613578B - 低温多晶硅阵列基板的制备方法、阵列基板、显示面板 - Google Patents

低温多晶硅阵列基板的制备方法、阵列基板、显示面板 Download PDF

Info

Publication number
CN111613578B
CN111613578B CN202010514729.6A CN202010514729A CN111613578B CN 111613578 B CN111613578 B CN 111613578B CN 202010514729 A CN202010514729 A CN 202010514729A CN 111613578 B CN111613578 B CN 111613578B
Authority
CN
China
Prior art keywords
layer
electrode layer
array substrate
pixel electrode
common electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010514729.6A
Other languages
English (en)
Other versions
CN111613578A (zh
Inventor
罗成志
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Wuhan China Star Optoelectronics Technology Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Technology Co Ltd
Priority to CN202010514729.6A priority Critical patent/CN111613578B/zh
Publication of CN111613578A publication Critical patent/CN111613578A/zh
Application granted granted Critical
Publication of CN111613578B publication Critical patent/CN111613578B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/0412—Digitisers structurally integrated in a display
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/01—Input arrangements or combined input and output arrangements for interaction between user and computer
    • G06F3/03—Arrangements for converting the position or the displacement of a member into a coded form
    • G06F3/041—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means
    • G06F3/044—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means
    • G06F3/0445—Digitisers, e.g. for touch screens or touch pads, characterised by the transducing means by capacitive means using two or more layers of sensing electrodes, e.g. using two layers of electrodes separated by a dielectric layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2203/00—Indexing scheme relating to G06F3/00 - G06F3/048
    • G06F2203/041—Indexing scheme relating to G06F3/041 - G06F3/045
    • G06F2203/04103—Manufacturing, i.e. details related to manufacturing processes specially suited for touch sensitive devices

Abstract

本申请公开了一种低温多晶硅阵列基板的制备方法、阵列基板及显示面板，通过减少LS层，并利用一道半色调光罩同时对介电层、钝化层以及像素电极层进行图案化，并在像素电极层上形成了具有不透区、半透区、全透区及全透区的光阻，不透区与半透区之间设置有0.5微米的全透区，所述全透区为透过率在75‑90％的区域，用以增加所述光阻的锥度。

Description

低温多晶硅阵列基板的制备方法、阵列基板、显示面板
技术领域
本申请涉及显示面板制造领域，尤其涉及一种节省光罩的低温多晶硅阵列基板的制备方法、以该方法制备而成的阵列基板以及包括该阵列基板的显示面板。
背景技术
薄膜晶体管(Thin Film Transistor，TFT)液晶显示器(Liquid CrystalDisplay，LCD)具有耗电量小、对比度高、节省空间等优点，已成为市场上最主流的显示装置。与传统非晶硅(A-Si)技术相比，低温多晶硅(Low Temperature Poly-silicon，LTPS)技术具有更高的载流子迁移率，被广泛用于中小尺寸高分辨率的TFT-LCD和主动矩阵式有机发光二极管(Active Matrix Organic Light Emitting Diode，AMOLED)面板的制作，但相应的TFT阵列基板制作所需的光罩数量更多，产品制作周期更长。如何有效的降低LTPS阵列基板的制作周期，提升生产产能并降低成本，从而增加公司市场竞争力，是目前面板行业关注的重点，而改善此问题的有效的方法是开发新型LTPS阵列基板结构，减少阵列基板制作所需的光罩数量。
在传统的LTPS阵列技术中，通常采用10道光罩(Mask)以上的技术，由此带来较高的生产成本，并带来较高的生产周期。
另外，传统的半色调光罩(Halftone Mask)工艺造成显影后的光阻图案的临界尺寸(Critical Dimension，CD)即刻蚀宽度与Mask的设计值差异较大，无法精确控制CD。
发明内容
本申请实施例提供一种节省光罩的低温多晶硅阵列基板的制备方法，以解决现有技术中存在的光罩数量过多，生产成本较高、生产周期较长以及CD无法精确控制的技术问题。
本申请实施例提供一种节省光罩的低温多晶硅阵列基板的制备方法，包括步骤1至步骤7，具体如下：
步骤1、提供一基板，并在所述基板上依次形成缓冲层、有源层、栅极绝缘层；
步骤2、在所述栅极绝缘层之上形成第一金属层，并进行图案化；
步骤3、在所述第一金属层与所述栅极绝缘层上形成介电层；
步骤4、在所述介电层上形成公共电极层，并进行图案化；
步骤5、在所述介电层及所述公共电极层之上形成钝化层；
步骤6、在所述钝化层上形成像素电极层，在所述像素电极层上涂布光阻并通过半色调光罩，对所述光阻进行曝光显影，用以得到图案化的所述光阻，图案化的所述光阻分别形成三个区域，包括不透区、半透区及全透区，并在所述全透区下方形成两个深孔及一个浅孔，所述浅孔穿过部分所述钝化层，两个所述深孔穿过所述钝化层、所述介电层及部分所述栅极绝缘层；以及
步骤7、在所述两个深孔、所述浅孔及所述钝化层上形成第二金属层，并进行图案化，图案化后的所述第二金属层的漏极与所述像素电极相接；所述公共电极层与所述像素电极层为透明导电薄膜，透明导电薄膜和低电阻的金属薄膜相连接，可降低电极和导线阻抗；
其中，所述有源层包括：沟道区、设置于沟道区两侧并对称设置的两个第一掺杂区以及设置于所述两个第一掺杂区外侧的第二掺杂区；
所述介电层、所述钝化层及所述像素电极层是通过一个光罩进行图案化的，以此，节省了Mask数量，降低了生产成本以及生产周期；
所述第二金属层的源极与所述漏极分别通过两个所述深孔与两个所述第二掺杂区电性连接，所述第二金属层的触控电极通过所述浅孔与所述公共电极层电性连接，该方法有利于制备具有自容式触控(In Cell Touch)功能的低温多晶硅阵列基板；
所述不透区与所述半透区之间设置有0.5微米的全透区，所述全透区为透过率在75-90％的区域，这大大增加了所述光阻的锥度，从而使所述像素电极层的CD被精确控制。
在一些实施例中，所述缓冲层为氧化硅；和/或氮氧化硅；和/或氮化硅；所述缓冲层为氧化硅或氮氧化硅或氮化硅的单层膜，或者是这三种材料构成的复合膜层，与传统的LTPS阵列结构相比，本结构可以省略遮光层(LS层)。
在一些实施例中，所述有源层是非晶硅通过准分子激光退火后形成的低温多晶硅，用该方法制成的低温多晶硅，性能比较稳定，可降低后续工艺带来的温度的影响。
在一些实施例中，所述第一掺杂区与所述第二掺杂区中掺入的离子均为硼离子或者磷离子。所述第一掺杂区与所述第二掺杂区是对多晶硅采用离子注入或者离子云注入的方法而成的，掺杂离子后，可增强所述有源层导电特性。
在一些实施例中，所述介电层的沉积方法为高温氢化活化方式，这可以降低该膜层里面的缺陷和界面缺陷，有利于多晶硅薄膜晶体管的特性。
在一些实施例中，还包括：对所述公共电极层进行结晶化，这有利于在后续像素电极层的刻蚀过程中，避免了浅孔下方的所述公共电极层被刻蚀掉的风险。
在一些实施例中，所述像素电极层为开口结构，该结构可使所述像素电极层的CD被精确控制。
在一些实施例中，所述公共电极层与所述像素电极层层的材质为透明的铟锌氧化物或铟锡氧化物，可提高透光率。
本申请实施例还提供一种阵列基板，所述阵列基板是通过以下方法制备而成的，包括步骤1至步骤7，具体如下：
步骤1、提供一基板，并在所述基板上依次形成缓冲层、有源层、栅极绝缘层；
步骤2、在所述栅极绝缘层之上形成第一金属层，并进行图案化；
步骤3、在所述第一金属层与所述栅极绝缘层上形成介电层；
步骤4、在所述介电层上形成公共电极层，并进行图案化；
步骤5、在所述介电层及所述公共电极层之上形成钝化层；
步骤6、在所述钝化层上形成像素电极层，在所述像素电极层上涂布光阻并通过半色调光罩，对所述光阻进行曝光显影，用以得到图案化的所述光阻，图案化的所述光阻分别形成三个区域，包括不透区、半透区及全透区，并在所述全透区下方形成两个深孔及一个浅孔，所述浅孔穿过部分所述钝化层，两个所述深孔穿过所述钝化层、所述介电层及部分所述栅极绝缘层；以及
步骤7、在所述两个深孔、所述浅孔及所述钝化层上形成第二金属层，并进行图案化，图案化后的所述第二金属层的漏极与所述像素电极相接；所述公共电极层与所述像素电极层为透明导电薄膜，透明导电薄膜和低电阻的金属薄膜相连接，可降低电极和导线阻抗。
其中，所述有源层包括：沟道区、设置于沟道区两侧并对称设置的两个第一掺杂区以及设置于所述两个第一掺杂区外侧的第二掺杂区；
所述介电层、所述钝化层及所述像素电极层是通过一个光罩进行图案化的，以此，节省了Mask数量，降低了生产成本以及生产周期；
所述第二金属层的源极与所述漏极分别通过两个所述深孔与两个所述第二掺杂区电性连接，所述第二金属层的触控电极通过所述浅孔与所述公共电极层电性连接，该方法有利于制备具有自容式触控(In Cell Touch)功能的低温多晶硅阵列基板；
所述不透区与所述半透区之间设置有0.5微米的全透区，所述全透区为透过率在75-90％的区域，这大大增加了所述光阻的锥度，从而使所述像素电极层的CD被精确控制。
在一些实施例中，所述缓冲层为氧化硅和/或氮氧化硅；和/或氮化硅；所述缓冲层为氧化硅或氮氧化硅或氮化硅的单层膜，或者是这三种材料构成的复合膜层，与传统的LTPS阵列结构相比，本结构可以省略遮光层(LS层)。
在一些实施例中，所述有源层是非晶硅通过准分子激光退火后形成的低温多晶硅，用该方法制成的低温多晶硅，性能比较稳定，可降低后续工艺带来的温度的影响。
在一些实施例中，所述第一掺杂区与所述第二掺杂区中掺入的离子均为硼离子或者磷离子。所述第一掺杂区与所述第二掺杂区是对多晶硅采用离子注入或者离子云注入的方法而成的，掺杂离子后，可增强多晶硅的导电特性。
在一些实施例中，所述介电层的沉积方法为高温氢化活化方式，这可以降低该膜层里面的缺陷和界面缺陷，有利于多晶硅薄膜晶体管的特性。
在一些实施例中，还包括：对所述公共电极层进行结晶化，这有利于在后续像素电极层的刻蚀过程中，避免了浅孔下方的所述公共电极层被刻蚀掉的风险。
在一些实施例中，所述像素电极层为开口结构，该结构可使所述像素电极层的CD被精确控制。
在一些实施例中，所述公共电极层与所述像素电极层层的材质为透明的铟锌氧化物或铟锡氧化物，可提高透光率。
本申请实施例还提供一种显示面板，所述显示面板包括上述的阵列基板，该阵列基板是由以下步骤制备而成，包括步骤1至步骤7，具体如下：
步骤1、提供一基板，并在所述基板上依次形成缓冲层、有源层、栅极绝缘层；
步骤2、在所述栅极绝缘层之上形成第一金属层，并进行图案化；
步骤3、在所述第一金属层与所述栅极绝缘层上形成介电层；
步骤4、在所述介电层上形成公共电极层，并进行图案化；
步骤5、在所述介电层及所述公共电极层之上形成钝化层；
步骤6、在所述钝化层上形成像素电极层，在所述像素电极层上涂布光阻并通过半色调光罩，对所述光阻进行曝光显影，用以得到图案化的所述光阻，图案化的所述光阻分别形成三个区域，包括不透区、半透区及全透区，并在所述全透区下方形成两个深孔及一个浅孔，所述浅孔穿过部分所述钝化层，两个所述深孔穿过所述钝化层、所述介电层及部分所述栅极绝缘层；以及
步骤7、在所述两个深孔、所述浅孔及所述钝化层上形成第二金属层，并进行图案化，图案化后的所述第二金属层的漏极与所述像素电极相接；所述公共电极层与所述像素电极层为透明导电薄膜，透明导电薄膜和低电阻的金属薄膜相连接，可降低电极和导线阻抗。
其中，所述有源层包括：沟道区、设置于沟道区两侧并对称设置的两个第一掺杂区以及设置于所述两个第一掺杂区外侧的第二掺杂区；
所述介电层、所述钝化层及所述像素电极层是通过一个光罩进行图案化的，以此，节省了Mask数量，降低了生产成本以及生产周期；
所述第二金属层的源极与所述漏极分别通过两个所述深孔与两个所述第二掺杂区电性连接，所述第二金属层的触控电极通过所述浅孔与所述公共电极层电性连接，该方法有利于制备具有自容式触控(In Cell Touch)功能的低温多晶硅阵列基板；
所述不透区与所述半透区之间设置有0.5微米的全透区，所述全透区为透过率在75-90％的区域，这大大增加了所述光阻的锥度，从而使所述像素电极层的CD被精确控制。
在一些实施例中，所述缓冲层为氧化硅和/或氮氧化硅；和/或氮化硅；所述缓冲层为氧化硅或氮氧化硅或氮化硅的单层膜，或者是这三种材料构成的复合膜层，与传统的LTPS阵列结构相比，本结构可以省略遮光层(LS层)。
在一些实施例中，所述有源层是非晶硅通过准分子激光退火后形成的低温多晶硅，用该方法制成的低温多晶硅，性能比较稳定，可降低后续工艺带来的温度的影响。
在一些实施例中，所述第一掺杂区与所述第二掺杂区中掺入的离子均为硼离子或者磷离子。所述第一掺杂区与所述第二掺杂区是对多晶硅采用离子注入或者离子云注入的方法而成的，掺杂离子后，可增强多晶硅的导电特性。
在一些实施例中，所述介电层的沉积方法为高温氢化活化方式，这可以降低该膜层里面的缺陷和界面缺陷，有利于多晶硅薄膜晶体管的特性。
在一些实施例中，还包括：对所述公共电极层进行结晶化，这有利于在后续像素电极层的刻蚀过程中，避免了浅孔下方的所述公共电极层被刻蚀掉的风险。
在一些实施例中，所述像素电极层为开口结构，该结构可使所述像素电极层的CD被精确控制。
在一些实施例中，所述公共电极层与所述像素电极层层的材质为透明的铟锌氧化物或铟锡氧化物，可提高透光率。
本申请实施例提供节省光罩的低温多晶硅阵列基板的制备方法、阵列基板及显示面板，通过减少LS层，并利用一道半色调光罩，同时对介电层、钝化层以及像素电极层进行图案化后，形成第二金属层，第二金属层包括源漏极与触控电极，并在形成第二金属层前，在像素电极层上形成了具有不透区、半透区、全透区及全透区的光阻，不透区与半透区之间设置有0.5微米的全透区，所述全透区为透过率在75-90％的区域，用以增加所述光阻的锥度。利用一道半色调光罩对介电层、钝化层以及像素电极层进行图案化不仅省略了光罩数量，还省略了现有的低温多晶硅阵列基板中的像素定义层，降低了阵列基板的厚度。且内嵌有触控电极，自容式触控(In Cell Touch)功能，而不透区与半透区之间设置有0.5微米的全透区，所述全透区为透过率在75-90％的区域，大大增加了光阻的锥度(Taper)，从而使像素电极层的临界尺寸(Critical Dimension，CD)即刻蚀宽度被精确控制。
附图说明
下面结合附图，通过对本申请的具体实施方式详细描述，将使本申请的技术方案及其它有益效果显而易见。
图1为现有的LTPS阵列基板的结构示意图。
图2为本申请的阵列基板的制备方法的示意图。
图3为本申请的阵列基板的结构示意图。
图4为本申请的阵列基板中两个深孔与浅孔的示意图。
图5为本申请的一实施例中，通过Half-tone光罩，对光阻进行图案化后的不透区、半透区及全透区的结构示意图。
图6为本申请的一实施例中，阵列基板的缓冲层的结构示意图。
图7为本申请的另一实施例中，阵列基板的缓冲层的结构示意图。
图8为本申请的又另一实施例中，阵列基板的缓冲层的结构示意图。
具体实施方式
下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述。显然，所描述的实施例仅仅是本申请一部分实施例，而不是全部的实施例。基于本申请中的实施例，本领域技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本申请保护的范围。
在本申请的描述中，需要理解的是，术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”、“内”、“外”、“顺时针”、“逆时针”等指示的方位或位置关系为基于附图所示的方位或位置关系，仅是为了便于描述本申请和简化描述，而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作，因此不能理解为对本申请的限制。此外，术语“第一”、“第二”仅用于描述目的，而不能理解为指示或暗示相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括一个或者更多个所述特征。在本申请的描述中，“多个”的含义是两个或两个以上，除非另有明确具体的限定。
在本申请的描述中，需要说明的是，除非另有明确的规定和限定，术语“安装”、“相连”、“连接”应做广义理解，例如，可以是固定连接，也可以是可拆卸连接，或一体地连接；可以是机械连接，也可以是电连接或可以相互通讯；可以是直接相连，也可以通过中间媒介间接相连，可以是两个元件内部的连通或两个元件的相互作用关系。对于本领域的普通技术人员而言，可以根据具体情况理解上述术语在本申请中的具体含义。
在本申请中，除非另有明确的规定和限定，第一特征在第二特征之“上”或之“下”可以包括第一和第二特征直接接触，也可以包括第一和第二特征不是直接接触而是通过它们之间的另外的特征接触。而且，第一特征在第二特征“之上”、“上方”和“上面”包括第一特征在第二特征正上方和斜上方，或仅仅表示第一特征水平高度高于第二特征。第一特征在第二特征“之下”、“下方”和“下面”包括第一特征在第二特征正下方和斜下方，或仅仅表示第一特征水平高度小于第二特征。
下文的公开提供了许多不同的实施方式或例子用来实现本申请的不同结构。为了简化本申请的公开，下文中对特定例子的部件和设置进行描述。当然，它们仅仅为示例，并且目的不在于限制本申请。此外，本申请可以在不同例子中重复参考数字和/或参考字母，这种重复是为了简化和清楚的目的，其本身不指示所讨论各种实施方式和/或设置之间的关系。此外，本申请提供了的各种特定的工艺和材料的例子，但是本领域普通技术人员可以意识到其他工艺的应用和/或其他材料的使用。
具体的，请参阅图1至图8。
图1为现有的LTPS阵列基板的结构示意图。
现有的LTPS结构工序比较复杂，需要的光罩数量较多，如图1所示，现有的阵列基板包括：玻璃基板1，遮光层(LS层)2，缓冲层3、4，有源层5，栅极绝缘层6，第一金属层7，介电层8，第二金属层9，像素定义层10，公共电极层11，钝化层12，像素电极层13构成，其中，有源层包括沟道区51、第一掺杂区52及第二掺杂区53，第二金属层包括漏极91，源极92，触控电极93。制备该阵列基板时，可以发现，需要10道以上的光罩。
然而，本申请提供的阵列基板的制备方法，只需要5道光罩就可以实现。
图2为本申请的一实施例提供的阵列基板的制备方法的示意图。
参考图2至图5，本申请实施例提供一种节省光罩的低温多晶硅阵列基板的制备方法，包括步骤S10至步骤S70，具体如下：
在步骤S10中，提供一基板111，并在基板上依次形成缓冲层112、有源层113、栅极绝缘层114。此时，基板111为常规的透明玻璃，在玻璃基板的上面沉积缓冲层112，并在缓冲层112的上面通过光罩(第一道光罩)形成图案化的有源层113后，在有源层113之上覆盖栅极绝缘层114。
参考图6至图8，在一些实施例中，缓冲层112可以是氧化硅或氮氧化硅或氮化硅的单层膜112a，或者是这三种材料中的其中2种构成的双层膜112a、112b，也可以是三种材料构成的三层膜112a、112b、112c，也可以是复合膜层，与传统的LTPS阵列结构相比，本结构可以省略遮光层(LS层)。
在一些实施例中，有源层113是非晶硅通过准分子激光退火后形成的低温多晶硅，用该方法制成的低温多晶硅，性能比较稳定，可降低后续工艺带来的温度的影响。
有源层113包括：沟道区113a、设置于沟道区113a两侧并对称设置的两个第一掺杂区113b以及设置于两个第一掺杂区113b外侧的第二掺杂区113c。第一掺杂区113b与第二掺杂区113c中掺入的离子均为硼离子或者磷离子。第一掺杂区113b与第二掺杂区113c是对多晶硅采用离子注入或者离子云注入的方法而成的，掺杂离子后，可增强所述有源层113的导电特性。
在这里，栅极绝缘层114是常规的介质层，所用材料一般与缓冲层112所使用的材料类似，也是氧化硅，氮氧化硅，氮化硅等。
在步骤S20中，在所述栅极绝缘层之上形成第一金属层115，并进行图案化。在这里，第一金属层115的图案化的过程是需要一道光罩(第二道光罩)来实现的。沉积第一金属层115时，可采用溅射的方法在栅极绝缘层114上形成金属薄膜，并通过光罩，进行曝光，显影，刻蚀工艺，得到图案化的第一金属层115，常用的第一金属层115的材质为铜、铝、钼、钛、铝钕等单层金属材料，也可以是Mo/Al/Mo或Ti/Al/Ti等多层金属薄膜。
在步骤S30中，在所述第一金属层115与所述栅极绝缘层114上形成介电层。
在这里，需要以介电层116覆盖图案化的第一金属层115与栅极绝缘层114。
在一些实施例中，介电层116的沉积方法为高温氢化活化方式，这可以降低该膜层里面的缺陷和界面缺陷，有利于多晶硅薄膜晶体管的特性。
在步骤S40中，在所述介电层116上形成公共电极层117，并进行图案化。此时，需要在介电层116上沉积透明导电膜层即公共电极层117，采用一道光罩(第三道光罩)，进行曝光，显影，刻蚀工艺，得到图案化的公共电极层117。
公共电极层117为透明的导电膜层，常用的材料为氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锡铝(ZTO)等氧化物透明导电薄膜。
在一些实施例中，还包括：对所述公共电极层117进行结晶化的步骤。这有利于在后续像素电极层119的刻蚀过程中，避免了公共电极层117被刻蚀掉的风险。
在步骤S50中，在所述介电层116及所述公共电极层117之上形成钝化层118。常用的钝化层118与缓冲层112使用的材料一致，在此不再叙述。
在步骤S60中，在所述钝化层118上形成像素电极层119，在所述像素电极层119上涂布光阻并通过半色调光罩(Half-tone Mask)，对所述光阻进行曝光显影，用以得到图案化的所述光阻，图案化的所述光阻分别形成三个区域，包括不透区、半透区及全透区，并在所述全透区下方形成两个深孔121及一个浅孔122，所述浅孔122穿过部分所述钝化层118，两个所述深孔121穿过所述钝化层118、所述介电层116及部分所述栅极绝缘层114。
在此，也需要采用一道光罩(第四道光罩)，第四道光罩使用Half-tone Mask，介电层116、钝化层118及像素电极层119是通过该Half-tone Mask进行图案化的，以此，节省了光罩数量，降低了生产成本以及生产周期，提高了产线的生产产能。
参考图5，光阻130的不透区130a与半透区130c之间设置有0.5微米的全透区130b，全透区130b为透过率在75-90％的区域，这大大增加了光阻130的锥度，从而使所述像素电极层119的CD被精确控制。
在一些实施例中，像素电极层119为开口结构，该结构可使像素电极层119的CD被精确控制。除此之外，像素电极层119的材质与公共电极层117的材质一致，也是透明导电薄膜，在此不再叙述。
在步骤S70中，在所述两个深孔121、所述浅孔122及所述钝化层118上形成第二金属层120，并进行图案化，图案化后的所述第二金属层120的漏极120a与所述像素电极119相接。
第二金属层120的图案化需要一道光罩(第五道光罩)，图案化的第二金属层120包括：漏极120a，源极120b，触控电极120c。第二金属层120的源极120b与漏极120a分别通过两个所述深孔121与两个所述第二掺杂区113c电性连接，第二金属层120的触控电极120c通过浅孔122与公共电极层117电性连接，该方法有利于制备具有自容式触控(In Cell Touch)功能的低温多晶硅阵列基板。
在一些实施例中，公共电极层117与像素电极层119为透明导电薄膜，透明导电薄膜和低电阻的金属薄膜即第二金属层120的漏极120a相连接，可降低电极和导线的阻抗。
本发明通过上述的5道光罩实现了低温多晶硅阵列基板的制作，不仅节省了光罩数量，还降低了生产成本以及生产周期，由此提高了生产产能。
参考图2至图5，本申请实施例还提供一种阵列基板，所述阵列基板是通过以下方法制备而成的，包括步骤S10至步骤S70，具体如下：
在步骤S10中，提供一基板111，并在基板上依次形成缓冲层112、有源层113、栅极绝缘层114。此时，基板111为常规的透明玻璃，在玻璃基板的上面沉积缓冲层112，并在缓冲层112的上面通过光罩(第一道光罩)形成图案化的有源层113后，在有源层113之上覆盖栅极绝缘层114。
参考图6至图8，在一些实施例中，缓冲层112可以是氧化硅或氮氧化硅或氮化硅的单层膜112a，或者是这三种材料中的其中2种构成的双层膜112a、112b，也可以是三种材料构成的三层膜112a、112b、112c，也可以是复合膜层，与传统的LTPS阵列结构相比，本结构可以省略遮光层(LS层)。
在一些实施例中，有源层113是非晶硅通过准分子激光退火后形成的低温多晶硅，用该方法制成的低温多晶硅，性能比较稳定，可降低后续工艺带来的温度的影响。
有源层113包括：沟道区113a、设置于沟道区113a两侧并对称设置的两个第一掺杂区113b以及设置于两个第一掺杂区113b外侧的第二掺杂区113c。第一掺杂区113b与第二掺杂区113c中掺入的离子均为硼离子或者磷离子。第一掺杂区113b与第二掺杂区113c是对多晶硅采用离子注入或者离子云注入的方法而成的，掺杂离子后，可增强所述有源层113的导电特性。
在这里，栅极绝缘层114是常规的介质层，所用材料一般与缓冲层112所使用的材料类似，也是氧化硅，氮氧化硅，氮化硅等。
在步骤S20中，在所述栅极绝缘层之上形成第一金属层115，并进行图案化。在这里，第一金属层115的图案化的过程是需要一道光罩(第二道光罩)来实现的。沉积第一金属层115时，可采用溅射的方法在栅极绝缘层114上形成金属薄膜，并通过光罩，进行曝光，显影，刻蚀工艺，得到图案化的第一金属层115，常用的第一金属层115的材质为铜、铝、钼、钛、铝钕等单层金属材料，也可以是Mo/Al/Mo或Ti/Al/Ti等多层金属薄膜。
在步骤S30中，在所述第一金属层115与所述栅极绝缘层114上形成介电层。
在这里，需要以介电层116覆盖图案化的第一金属层115与栅极绝缘层114。
在一些实施例中，介电层116的沉积方法为高温氢化活化方式，这可以降低该膜层里面的缺陷和界面缺陷，有利于多晶硅薄膜晶体管的特性。
在步骤S40中，在所述介电层116上形成公共电极层117，并进行图案化。此时，需要在介电层116上沉积透明导电膜层即公共电极层117，采用一道光罩(第三道光罩)，进行曝光，显影，刻蚀工艺，得到图案化的公共电极层117。
公共电极层117为透明的导电膜层，常用的材料为氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锡铝(ZTO)等氧化物透明导电薄膜。
在一些实施例中，还包括：对所述公共电极层117进行结晶化的步骤。这有利于在后续像素电极层119的刻蚀过程中，避免了公共电极层117被刻蚀掉的风险。
在步骤S50中，在所述介电层116及所述公共电极层117之上形成钝化层118。常用的钝化层118与缓冲层112使用的材料一致，在此不再叙述。
在步骤S60中，在所述钝化层118上形成像素电极层119，在所述像素电极层119上涂布光阻并通过半色调光罩(Half-tone Mask)，对所述光阻进行曝光显影，用以得到图案化的所述光阻，图案化的所述光阻分别形成三个区域，包括不透区、半透区及全透区，并在所述全透区下方形成两个深孔121及一个浅孔122，所述浅孔122穿过部分所述钝化层118，两个所述深孔121穿过所述钝化层118、所述介电层116及部分所述栅极绝缘层114。
在此，也需要采用一道光罩(第四道光罩)，第四道光罩使用Half-tone Mask，介电层116、钝化层118及像素电极层119是通过该Half-tone Mask进行图案化的，以此，节省了光罩数量，降低了生产成本以及生产周期，提高了产线的生产产能。
参考图5，光阻130的不透区130a与半透区130c之间设置有0.5微米的全透区130b，全透区130b为透过率在75-90％的区域，这大大增加了光阻130的锥度，从而使所述像素电极层119的CD被精确控制。
在一些实施例中，像素电极层119为开口结构，该结构可使像素电极层119的CD被精确控制。除此之外，像素电极层119的材质与公共电极层117的材质一致，也是透明导电薄膜，在此不再叙述。
在步骤S70中，在所述两个深孔121、所述浅孔122及所述钝化层118上形成第二金属层120，并进行图案化，图案化后的所述第二金属层120的漏极120a与所述像素电极119相接。
第二金属层120的图案化需要一道光罩(第五道光罩)，图案化的第二金属层120包括：漏极120a，源极120b，触控电极120c。第二金属层120的源极120b与漏极120a分别通过两个所述深孔121与两个所述第二掺杂区113c电性连接，第二金属层120的触控电极120c通过浅孔122与公共电极层117电性连接，该方法有利于制备具有自容式触控(In Cell Touch)功能的低温多晶硅阵列基板。
在一些实施例中，公共电极层117与像素电极层119为透明导电薄膜，透明导电薄膜和低电阻的金属薄膜即第二金属层120的漏极120a相连接，可降低电极和导线的阻抗。
本发明通过上述的5道光罩实现了低温多晶硅阵列基板的制作，不仅节省了光罩数量，还降低了生产成本以及生产周期，由此提高了生产产能。
参考图2至图5，本申请实施例还提供一种显示面板，所述显示面板包括上述的阵列基板，该阵列基板是由以下步骤制备而成，包括步骤S10至步骤S70，具体如下：
在步骤S10中，提供一基板111，并在基板上依次形成缓冲层112、有源层113、栅极绝缘层114。此时，基板111为常规的透明玻璃，在玻璃基板的上面沉积缓冲层112，并在缓冲层112的上面通过光罩(第一道光罩)形成图案化的有源层113后，在有源层113之上覆盖栅极绝缘层114。
参考图6至图8，在一些实施例中，缓冲层112可以是氧化硅或氮氧化硅或氮化硅的单层膜112a，或者是这三种材料中的其中2种构成的双层膜112a、112b，也可以是三种材料构成的三层膜112a、112b、112c，也可以是复合膜层，与传统的LTPS阵列结构相比，本结构可以省略遮光层(LS层)。
在一些实施例中，有源层113是非晶硅通过准分子激光退火后形成的低温多晶硅，用该方法制成的低温多晶硅，性能比较稳定，可降低后续工艺带来的温度的影响。
有源层113包括：沟道区113a、设置于沟道区113a两侧并对称设置的两个第一掺杂区113b以及设置于两个第一掺杂区113b外侧的第二掺杂区113c。第一掺杂区113b与第二掺杂区113c中掺入的离子均为硼离子或者磷离子。第一掺杂区113b与第二掺杂区113c是对多晶硅采用离子注入或者离子云注入的方法而成的，掺杂离子后，可增强所述有源层113的导电特性。
在这里，栅极绝缘层114是常规的介质层，所用材料一般与缓冲层112所使用的材料类似，也是氧化硅，氮氧化硅，氮化硅等。
在步骤S20中，在所述栅极绝缘层之上形成第一金属层115，并进行图案化。在这里，第一金属层115的图案化的过程是需要一道光罩(第二道光罩)来实现的。沉积第一金属层115时，可采用溅射的方法在栅极绝缘层114上形成金属薄膜，并通过光罩，进行曝光，显影，刻蚀工艺，得到图案化的第一金属层115，常用的第一金属层115的材质为铜、铝、钼、钛、铝钕等单层金属材料，也可以是Mo/Al/Mo或Ti/Al/Ti等多层金属薄膜。
在步骤S30中，在所述第一金属层115与所述栅极绝缘层114上形成介电层。
在这里，需要以介电层116覆盖图案化的第一金属层115与栅极绝缘层114。
在一些实施例中，介电层116的沉积方法为高温氢化活化方式，这可以降低该膜层里面的缺陷和界面缺陷，有利于多晶硅薄膜晶体管的特性。
在步骤S40中，在所述介电层116上形成公共电极层117，并进行图案化。此时，需要在介电层116上沉积透明导电膜层即公共电极层117，采用一道光罩(第三道光罩)，进行曝光，显影，刻蚀工艺，得到图案化的公共电极层117。
公共电极层117为透明的导电膜层，常用的材料为氧化铟锡(ITO)、氧化铟锌(IZO)、氧化锡铝(ZTO)等氧化物透明导电薄膜。
在一些实施例中，还包括：对所述公共电极层117进行结晶化的步骤。这有利于在后续像素电极层119的刻蚀过程中，避免了公共电极层117被刻蚀掉的风险。
在步骤S50中，在所述介电层116及所述公共电极层117之上形成钝化层118。常用的钝化层118与缓冲层112使用的材料一致，在此不再叙述。
在步骤S60中，在所述钝化层118上形成像素电极层119，在所述像素电极层119上涂布光阻并通过半色调光罩(Half-tone Mask)，对所述光阻进行曝光显影，用以得到图案化的所述光阻，图案化的所述光阻分别形成三个区域，包括不透区、半透区及全透区，并在所述全透区下方形成两个深孔121及一个浅孔122，所述浅孔122穿过部分所述钝化层118，两个所述深孔121穿过所述钝化层118、所述介电层116及部分所述栅极绝缘层114。
在此，也需要采用一道光罩(第四道光罩)，第四道光罩使用Half-tone Mask，介电层116、钝化层118及像素电极层119是通过该Half-tone Mask进行图案化的，以此，节省了光罩数量，降低了生产成本以及生产周期，提高了产线的生产产能。
参考图5，光阻130的不透区130a与半透区130c之间设置有0.5微米的全透区130b，全透区130b为透过率在75-90％的区域，这大大增加了光阻130的锥度，从而使所述像素电极层119的CD被精确控制。
在一些实施例中，像素电极层119为开口结构，该结构可使像素电极层119的CD被精确控制。除此之外，像素电极层119的材质与公共电极层117的材质一致，也是透明导电薄膜，在此不再叙述。
在步骤S70中，在所述两个深孔121、所述浅孔122及所述钝化层118上形成第二金属层120，并进行图案化，图案化后的所述第二金属层120的漏极120a与所述像素电极119相接。
第二金属层120的图案化需要一道光罩(第五道光罩)，图案化的第二金属层120包括：漏极120a，源极120b，触控电极120c。第二金属层120的源极120b与漏极120a分别通过两个所述深孔121与两个所述第二掺杂区113c电性连接，第二金属层120的触控电极120c通过浅孔122与公共电极层117电性连接，该方法有利于制备具有自容式触控(In Cell Touch)功能的低温多晶硅阵列基板。
在一些实施例中，公共电极层117与像素电极层119为透明导电薄膜，透明导电薄膜和低电阻的金属薄膜即第二金属层120的漏极120a相连接，可降低电极和导线的阻抗。
本发明通过上述的5道光罩实现了低温多晶硅阵列基板的制作，不仅节省了光罩数量，还降低了生产成本以及生产周期，由此提高了生产产能。
本申请实施例提供节省光罩的低温多晶硅阵列基板的制备方法、阵列基板及显示面板，通过减少LS层，并利用一道半色调光罩同时对介电层、钝化层以及像素电极层进行图案化后，形成第二金属层，第二金属层包括源漏极与触控电极，并在形成第二金属层前，在像素电极层上形成了具有不透区、半透区、全透区及全透区的光阻，不透区与半透区之间设置有0.5微米的全透区，所述全透区为透过率在75-90％的区域，用以增加所述光阻的锥度。利用一道半色调光罩对介电层、钝化层以及像素电极层进行图案化不仅省略了光罩数量，还省略了现有的低温多晶硅阵列基板中的像素定义层，降低了阵列基板的厚度。且内嵌有触控电极，自容式触控(In Cell Touch)功能，而不透区与半透区之间设置有0.5微米的全透区，所述全透区为透过率在75-90％的区域，大大增加了光阻的锥度(Taper)，从而使像素电极层的临界尺寸(Critical Dimension，CD)即刻蚀宽度被精确控制。
在上述实施例中，对各个实施例的描述都各有侧重，某个实施例中没有详述的部分，可以参见其他实施例的相关描述。
以上对本申请实施例所提供的一种节省光罩的低温多晶硅阵列基板的制备方法、以该方法制备而成的阵列基板以及包括该阵列基板的显示面板进行了详细介绍，本文中应用了具体个例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的技术方案及其核心思想；本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本申请各实施例的技术方案的范围。

Claims (10)

1.一种低温多晶硅阵列基板的制备方法，其特征在于，包括以下步骤：
步骤1、提供一基板，并在所述基板上依次形成缓冲层、有源层、栅极绝缘层；
步骤2、在所述栅极绝缘层之上形成第一金属层，并进行图案化；
步骤3、在所述第一金属层与所述栅极绝缘层上形成介电层；
步骤4、在所述介电层上形成公共电极层，并进行图案化；
步骤5、在所述介电层及所述公共电极层之上形成钝化层；
步骤6、在所述钝化层上形成像素电极层，在所述像素电极层上涂布光阻并通过半色调光罩，对所述光阻进行曝光显影，用以得到图案化的所述光阻，图案化的所述光阻分别形成三个区域，包括不透区、半透区及全透区，并在所述全透区下方形成两个深孔及一个浅孔，所述浅孔穿过部分所述钝化层，两个所述深孔穿过所述钝化层、所述介电层及部分所述栅极绝缘层；以及
步骤7、在所述两个深孔、所述浅孔及所述钝化层上形成第二金属层，并进行图案化，图案化后的所述第二金属层的漏极与所述像素电极相接；
其中，所述有源层包括：沟道区、设置于沟道区两侧并对称设置的两个第一掺杂区以及设置于所述两个第一掺杂区外侧的第二掺杂区；
所述介电层、所述钝化层及所述像素电极层是通过一个光罩进行图案化的；
所述第二金属层的源极与所述漏极分别通过两个所述深孔与两个所述第二掺杂区电性连接，所述第二金属层的触控电极通过所述浅孔与所述公共电极层电性连接；
所述不透区与所述半透区之间设置有0.5微米的全透区，所述全透区为透过率在75~90%的区域，用以增加所述光阻的锥度。
2.如权利要求1所述的低温多晶硅阵列基板的制备方法，其特征在于，所述缓冲层可选自为氧化硅的单层膜、氧化硅和氮氧化硅的双层膜、氧化硅和氮氧化硅和氮化硅的复合层膜。
3.如权利要求1所述的低温多晶硅阵列基板的制备方法，其特征在于，所述有源层是非晶硅通过准分子激光退火后形成的低温多晶硅。
4.如权利要求3所述的低温多晶硅阵列基板的制备方法，其特征在于，所述第一掺杂区与所述第二掺杂区中掺入的离子均为硼离子或者磷离子。
5.如权利要求1所述的低温多晶硅阵列基板的制备方法，其特征在于，所述介电层的沉积方法为高温氢化活化方式。
6.如权利要求1所述的低温多晶硅阵列基板的制备方法，其特征在于，还包括：对所述公共电极层进行结晶化。
7.如权利要求1所述的低温多晶硅阵列基板的制备方法，其特征在于，所述像素电极层为开口结构。
8.如权利要求1所述的低温多晶硅阵列基板的制备方法，其特征在于，所述公共电极层与所述像素电极层的材质为铟锌氧化物或铟锡氧化物。
9.一种阵列基板，其特征在于，所述阵列基板是通过权利要求1-8中的任意一项制备方法制作而成的。
10.一种显示面板，其特征在于，所述显示面板包括权利要求9所述的阵列基板。
CN202010514729.6A 2020-06-08 2020-06-08 低温多晶硅阵列基板的制备方法、阵列基板、显示面板 Active CN111613578B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202010514729.6A CN111613578B (zh) 2020-06-08 2020-06-08 低温多晶硅阵列基板的制备方法、阵列基板、显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010514729.6A CN111613578B (zh) 2020-06-08 2020-06-08 低温多晶硅阵列基板的制备方法、阵列基板、显示面板

Publications (2)

Publication Number Publication Date
CN111613578A CN111613578A (zh) 2020-09-01
CN111613578B true CN111613578B (zh) 2022-07-12

Family

ID=72197390

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010514729.6A Active CN111613578B (zh) 2020-06-08 2020-06-08 低温多晶硅阵列基板的制备方法、阵列基板、显示面板

Country Status (1)

Country Link
CN (1) CN111613578B (zh)

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101465474B1 (ko) * 2008-01-03 2014-11-27 삼성디스플레이 주식회사 하프톤마스크와, 이의 제조방법
KR101128333B1 (ko) * 2009-07-24 2012-03-27 엘지디스플레이 주식회사 어레이 기판 및 이의 제조방법
EP2772835A1 (en) * 2013-02-27 2014-09-03 Wintek (China) Technology Ltd. Touch-sensitive panel
CN104409416B (zh) * 2014-12-11 2018-01-23 深圳市华星光电技术有限公司 用于制作阵列基板的方法及阵列基板
CN105895581B (zh) * 2016-06-22 2019-01-01 武汉华星光电技术有限公司 Tft基板的制作方法
CN106992149B (zh) * 2017-04-12 2020-04-07 深圳市华星光电半导体显示技术有限公司 Tft基板的制作方法
CN108649036B (zh) * 2018-04-28 2021-02-02 武汉华星光电技术有限公司 一种阵列基板及其制作方法

Also Published As

Publication number Publication date
CN111613578A (zh) 2020-09-01

Similar Documents

Publication Publication Date Title
CN102074502B (zh) 制造阵列基板的方法
JP5564464B2 (ja) Ｔｆｔ−ｌｃｄアレー基板及びその製造方法
US8735888B2 (en) TFT-LCD array substrate and manufacturing method thereof
US10192904B2 (en) Array substrate and manufacturing method thereof, display device
US7951631B2 (en) Halftone mask, method of manufacturing the same, and method of manufacturing an array substrate using the same
KR101431136B1 (ko) 박막 트랜지스터 기판의 제조 방법
EP2728620B1 (en) Array substrate, manufacturing method thereof and display device
US8349630B1 (en) Methods for manufacturing thin film transistor array substrate and display panel
US20120094409A1 (en) Tft-lcd array substrate and manufacturing method thereof
US7612836B2 (en) Liquid crystal display device and fabrication method thereof
EP3621120B1 (en) Thin film transistor and preparation method therefor, array substrate and preparation method therefor
JP4808654B2 (ja) アレイ回路基板の製造方法
CN107799466B (zh) Tft基板及其制作方法
CN109494257B (zh) 一种薄膜晶体管及其制造方法、阵列基板、显示装置
KR20190077570A (ko) 어레이 기판, 그 제조 방법 및 표시 장치
JP2010061095A (ja) 薄膜トランジスタ表示板及びその製造方法
CN102543864A (zh) 一种薄膜晶体管阵列基板及其制作方法
CN210325749U (zh) 一种阵列基板及显示面板
CN114089571A (zh) 阵列基板及制作方法和显示面板
CN111613578B (zh) 低温多晶硅阵列基板的制备方法、阵列基板、显示面板
US8018545B2 (en) Method of fabricating a liquid crystal display device
KR20070049741A (ko) 액정표시장치용 어레이기판과 그 제조방법
CN110648965A (zh) 阵列基板的制造方法及阵列基板
US11307468B2 (en) Array substrate and manufacturing method thereof
KR100466392B1 (ko) 프린지 필드 스위칭 액정표시장치의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant