CN106992149B - Tft基板的制作方法 - Google Patents
Tft基板的制作方法 Download PDFInfo
- Publication number
- CN106992149B CN106992149B CN201710237245.XA CN201710237245A CN106992149B CN 106992149 B CN106992149 B CN 106992149B CN 201710237245 A CN201710237245 A CN 201710237245A CN 106992149 B CN106992149 B CN 106992149B
- Authority
- CN
- China
- Prior art keywords
- light
- layer
- storage capacitor
- film transistor
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000758 substrate Substances 0.000 title claims abstract description 62
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 33
- 125000006850 spacer group Chemical group 0.000 claims abstract description 55
- 239000003990 capacitor Substances 0.000 claims abstract description 41
- 238000003860 storage Methods 0.000 claims abstract description 41
- 239000010409 thin film Substances 0.000 claims abstract description 38
- 239000011159 matrix material Substances 0.000 claims abstract description 25
- 238000002834 transmittance Methods 0.000 claims abstract description 25
- 239000002184 metal Substances 0.000 claims description 29
- 229920002120 photoresistant polymer Polymers 0.000 claims description 27
- 238000000034 method Methods 0.000 claims description 20
- 239000000463 material Substances 0.000 claims description 15
- 238000000151 deposition Methods 0.000 claims description 14
- 238000002161 passivation Methods 0.000 claims description 12
- 238000000059 patterning Methods 0.000 claims description 11
- 239000011248 coating agent Substances 0.000 claims description 3
- 238000000576 coating method Methods 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 3
- 230000000149 penetrating effect Effects 0.000 claims description 3
- 239000004809 Teflon Substances 0.000 claims 1
- 229920006362 Teflon® Polymers 0.000 claims 1
- 230000005540 biological transmission Effects 0.000 abstract description 13
- 239000004973 liquid crystal related substance Substances 0.000 description 8
- 238000010586 diagram Methods 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 4
- 210000004027 cell Anatomy 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- -1 polytetrafluoroethylene Polymers 0.000 description 2
- 229920001343 polytetrafluoroethylene Polymers 0.000 description 2
- 239000004810 polytetrafluoroethylene Substances 0.000 description 2
- 239000000565 sealant Substances 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 210000002858 crystal cell Anatomy 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005286 illumination Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 230000001681 protective effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1259—Multistep manufacturing methods
- H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/1255—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Liquid Crystal (AREA)
- Manufacturing & Machinery (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明提供一种TFT基板的制作方法，利用一半色调光罩制作BPS遮光层，该半色调光罩具有分别与薄膜晶体管及存储电容对应的第一、第二透光区、以及包围第一、第二透光区且对应相邻子像素区域的交界区域的第三透光区，第一、第二透光区的透光率相同且大于第三透光区的透光率，使BPS遮光层包括黑色矩阵、及位于黑色矩阵上且分别对应薄膜晶体管及存储电容的主光阻间隔物及辅助光阻间隔物，通过使第一透光区的长度及宽度均大于第二透光区的长度及宽度，并设置薄膜晶体管的高度大于存储电容的高度，实现主间隔物的高度大于辅助间隔物的高度；由于采用仅具有两种透光率的半色调光罩，能降低生产成本，且提升制程的稳定性和BPS遮光层的均匀性。
Description
技术领域
本发明涉及显示技术领域，尤其涉及一种TFT基板的制作方法。
背景技术
随着显示技术的发展，液晶显示器(Liquid Crystal Display，LCD)等平面显示装置因具有高画质、省电、机身薄及应用范围广等优点，而被广泛的应用于手机、电视、个人数字助理、数字相机、笔记本电脑、台式计算机等各种消费性电子产品，成为显示装置中的主流。
通常液晶显示面板由彩膜(Color Filter，CF)基板、薄膜晶体管(Thin FilmTransistor，TFT)基板、夹于彩膜基板与薄膜晶体管基板之间的液晶(LC，Liquid Crystal)及密封胶框(Sealant)组成，其成型工艺一般包括：前段阵列(Array)制程(薄膜、黄光、蚀刻及剥膜)、中段成盒(Cell)制程(TFT基板与CF基板贴合)及后段模组组装制程(驱动IC与印刷电路板压合)。其中，前段Array制程主要是形成TFT基板，以便于控制液晶分子的运动；中段Cell制程主要是在TFT基板与CF基板之间添加液晶；后段模组组装制程主要是驱动IC压合与印刷电路板的整合，进而驱动液晶分子转动，显示图像。
目前，现有技术通常将光阻间隔物(Photo Spacer，PS)制作在CF基板上用于支撑液晶盒厚，如图1所示，现有的一种CF基板包括：衬底基板100、设于衬底基板100上的黑色矩阵(Black Matrix，BM)200、设于黑色矩阵200上的色阻层300、设于色阻层300上的公共电极400、及于公共电极400上间隔设置的主光阻间隔物(Main PS)501及辅助光阻间隔物(SubPS)502，现有技术一般通过一道灰阶光罩(Gray Tone Mask，GTM)或者一道半色调光罩(Half Tone Mask，HTM)在公共电极400上同时制作出具有不同高度的主光阻间隔物501和次光阻间隔物502，也即一共需要两道制程完成黑色矩阵和光阻间隔物的制作。现有的另一种技术则是利用黑色光阻间隔物(Black Photo Spacer，BPS)材料通过一道制程将黑色矩阵和光阻间隔物同时制作在TFT基板上，如图2所示，现有的一种采用BPS技术的TFT基板包括衬底基板100’、设于衬底基板100’上且间隔设置的栅极211’及第一金属电极212’、设于衬底基板100’、栅极211’及第一金属电极212’上的栅极绝缘层220’、设于栅极绝缘层220’上并位于栅极211’上方的有源层230’、设于栅极绝缘层220’上并位于第一金属电极212’上方的第二金属电极243’、设于栅极绝缘层220’上且分别连接有源层230’两端的源极241’及漏极242’、设于栅极绝缘层220’、有源层230’、源极241’、漏极242’及第二金属电极243’上的钝化层300’、设于钝化层300’上的色阻层400’、设于色阻层400’上的平坦层500’、设于平坦层500’上的像素电极600’，设于平坦层500’及像素电极600’上的BPS遮光层700’；所述BPS遮光层700’包括设于平坦层500’及像素电极600’上的黑色矩阵710’、及设于黑色矩阵710’上的主光阻间隔物720’及辅助光阻间隔物730’，主光阻间隔物720’的高度大于辅助光阻间隔物730’的高度。现有技术一般通过多色调光罩(Multi Tone Mask，MTM)对涂布在平坦层500’及像素电极600’上的黑色光阻材料进行三个不同照光强度的曝光，显影后得到具有三种不同高度的BPS遮光层700’，即得到黑色矩阵710’及位于其上的主光阻间隔物710’与辅助光阻间隔物720’，但多色调光罩光罩制作工艺复杂、成本昂贵，且曝光形成BPS遮光层700’的工艺较难调节(需要兼顾三个高度)，形成的BPS遮光层700’的稳定性及高度均匀性差，使制作BPS遮光层700’的材料的开发难度增加。
发明内容
本发明的目的在于提供一种TFT基板的制作方法，能够利用一道半色调光罩制作包括主光阻间隔物、次光阻间隔物及黑色矩阵的BPS遮光层，提升制程的稳定性和形成的BPS遮光层的均匀性，降低制作BPS遮光层的材料的开发难度。
为实现上述目的，本发明提供一种TFT基板的制作方法，包括如下步骤：
步骤1、提供一衬底基板，所述衬底基板具有多个阵列排布的子像素区域；在所述衬底基板上制作薄膜晶体管及存储电容；
步骤2、在所述薄膜晶体管及存储电容上依次形成钝化层、色阻层、及平坦层；
步骤3、对钝化层、色阻层、平坦层进行刻蚀，形成贯穿钝化层、色阻层、平坦层的过孔，在所述平坦层上沉积并图案化形成像素电极；
步骤4、提供一半色调光罩，所述半色调光罩包括与薄膜晶体管对应的第一透光区、与存储电容对应的第二透光区、包围第一透光区及第二透光区且对应相邻子像素区域的交界区域的第三透光区、及除第一、第二、第三透光区以外的遮光区；所述第一透光区与第二透光区的透光率相同，第一透光区的长度及宽度均大于第二透光区的长度及宽度，第三透光区的透光率小于第一透光区的透光率；
步骤5、在所述平坦层及像素电极上涂布黑色光阻材料，通过半色调光罩对所述黑色光阻材料进行曝光、显影得到BPS遮光层；所述BPS遮光层包括遮挡相邻子像素区域的交界区域的黑色矩阵、位于黑色矩阵上且对应位于薄膜晶体管上方的主光阻间隔物、位于黑色矩阵且对应位于存储电容上方的辅助光阻间隔物，所述主间隔物的高度大于辅助间隔物的高度。
所述薄膜晶体管的高度大于存储电容的高度；
所述平坦层对应薄膜晶体管处的上表面距离衬底基板上表面之间的距离大于平坦层对应存储电容处的上表面距离衬底基板上表面之间的距离。
所述步骤1具体包括：
步骤11、在所述衬底基板上沉积第一金属层并图案化形成栅极、及与所述栅极间隔的第一金属电极；
步骤12、在所述栅极、第一金属电极及衬底基板上沉积栅极绝缘层，在所述栅极绝缘层上沉积并图案化形成对应位于所述栅极上方的有源层；
步骤13、在所述有源层及栅极绝缘层上沉积第二金属层并图案化形成与有源层两侧分别接触的源极及漏极、及位于第一金属电极上方的第二金属电极；
所述栅极、栅极绝缘层、有源层、源极、及漏极共同构成薄膜晶体管，所述第一金属电极、栅极绝缘层、及第二金属电极共同构成存储电容；
所述步骤3中，所述过孔暴露出漏极，像素电极经由过孔与漏极接触。
所述薄膜晶体管与存储电容的高度差大于0.3μm。
所述平坦层对应薄膜晶体管处的上表面与对应存储电容处的上表面之间的高度差为0.1-0.2μm。
所述第一透光区与第二透光区的透光率均为90％-100％。
所述第三透光区的透光率为20％-30％。
所述第一透光区与第二透光区的形状均为正方形。
所述主光阻间隔物与辅助光阻间隔物的高度差为0.3-0.6μm。
所述平坦层的材料为聚四氟乙烯。
本发明的有益效果：本发明的TFT基板的制作方法，利用一半色调光罩制作BPS遮光层，该半色调光罩具有分别与薄膜晶体管及存储电容对应的第一、第二透光区、以及包围第一、第二透光区且对应相邻子像素区域的交界区域的第三透光区，第一、第二透光区的透光率相同且大于第三透光区的透光率，使BPS遮光层包括黑色矩阵、及位于黑色矩阵上且分别对应薄膜晶体管及存储电容的主光阻间隔物及辅助光阻间隔物，通过使第一透光区的长度及宽度均大于第二透光区的长度及宽度，并设置薄膜晶体管的高度大于存储电容的高度，实现主间隔物的高度大于辅助间隔物的高度；由于采用仅具有两种透光率的半色调光罩，能降低生产成本，且提升制程的稳定性和BPS遮光层的均匀性，降低BPS遮光层材料的开发难度。
附图说明
为了能更进一步了解本发明的特征以及技术内容，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本发明加以限制。
附图中，
图1为现有的一种CF基板的示意图；
图2为现有的一种采用BPS技术的TFT基板的示意图；
图3为本发明的TFT基板的制作方法的流程图；
图4-5为本发明的TFT基板的制作方法步骤1的示意图；
图6为本发明的TFT基板的制作方法步骤2的示意图；
图7为本发明的TFT基板的制作方法步骤3的示意图；
图8为本发明的TFT基板的制作方法步骤4的示意图；
图9-10为本发明的TFT基板的制作方法步骤5的示意图。
具体实施方式
为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施例及其附图进行详细描述。
请参阅图3，本发明提供一种TFT基板的制作方法，包括如下步骤：
步骤1、请参阅图4，提供一衬底基板10，所述衬底基板10具有多个阵列排布的子像素区域SP；请参阅图5，在所述衬底基板10上制作薄膜晶体管T及存储电容C。
具体地，所述薄膜晶体管T的高度大于存储电容C的高度。优选地，所述薄膜晶体管T与存储电容C的高度差大于0.3μm。
具体地，所述步骤1具体包括：
步骤11、在所述衬底基板10上沉积第一金属层并图案化形成栅极211、及与所述栅极211间隔的第一金属电极212；
步骤12、在所述栅极211、第一金属电极212及衬底基板10上沉积栅极绝缘层22，在所述栅极绝缘层22上沉积并图案化形成对应位于所述栅极211上方的有源层23；
步骤13、在所述有源层23及栅极绝缘层22上沉积第二金属层并图案化形成与有源层23两侧分别接触的源极241及漏极242、及位于第一金属电极212上方的第二金属电极243；
所述栅极211、栅极绝缘层22、有源层23、源极241、及漏极242共同构成薄膜晶体管T，所述第一金属电极212、栅极绝缘层22、及第二金属电极243共同构成存储电容C。
步骤2、请参阅图6，在所述薄膜晶体管T及存储电容C上依次形成钝化层30、色阻层40、及平坦层50。
具体地，所述平坦层50的材料为聚四氟乙烯。
需要说明的是，由于设置薄膜晶体管T的高度大于存储电容C的高度，使依次形成钝化层30、色阻层40及平坦层50之后，平坦层50对应薄膜晶体管T处的上表面距离衬底基板10上表面之间的距离大于平坦层50对应存储电容C处的上表面距离衬底基板10上表面之间的距离。例如，所述薄膜晶体管T与存储电容C的高度差大于0.3μm时，平坦层50对应薄膜晶体管T处的上表面与平坦层50对应存储电容C处的上表面之间的高度差为0.1-0.2μm。
步骤3、请参阅图7，对钝化层30、色阻层40、平坦层50进行刻蚀，形成贯穿钝化层30、色阻层40、平坦层50的过孔51，在所述平坦层50上沉积并图案化形成像素电极60。
具体地，所述步骤3中，所述过孔51暴露出漏极242，像素电极60经由过孔51与漏极242接触。
步骤4、请参阅图8，提供一半色调光罩90，所述半色调光罩90包括与薄膜晶体管T对应的第一透光区91、与存储电容C对应的第二透光区92、包围第一透光区91及第二透光区92且对应相邻子像素区域SP的交界区域的第三透光区93、及除第一、第二、第三透光区91、92、93以外的遮光区94；所述第一透光区91与第二透光区92的透光率相同，第一透光区91的长度及宽度均大于第二透光区92的长度及宽度，第三透光区93的透光率小于第一透光区91的透光率。
具体地，所述第一透光区91与第二透光区92的透光率均为90％-100％。优选地，所述第一透光区91与第二透光区92的透光率均为100％。
具体地，所述第三透光区93的透光率为20％-30％。
优选地，所述第一透光区91与第二透光区92的形状根据后续欲形成的主光阻间隔物72及辅助光阻间隔物73的形状进行选择，优选地，所述第一透光区91及第二透光区92的形状均为正方形。
步骤5、请参阅图9，在所述平坦层50及像素电极60上涂布黑色光阻材料，通过半色调光罩90对所述黑色光阻材料进行曝光、显影得到BPS遮光层70；请同时参阅图10，所述BPS遮光层70包括遮挡相邻子像素区域SP的交界区域的黑色矩阵71、位于黑色矩阵71上且对应位于薄膜晶体管T上方的主光阻间隔物72、位于黑色矩阵71且对应位于存储电容C上方的辅助光阻间隔物73，所述主间隔物72的高度大于辅助间隔物73的高度。
优选地，所述主光阻间隔物72与辅助光阻间隔物73的高度差为0.3-0.6μm。
需要说明的是，现有的半色调光罩中，两个透光率相同的透光区，长宽尺寸越大的透光区对黑色光阻进行曝光显影制程之后得到的光阻图案的高度越大，例如，当透光区的尺寸从8cm×8cm递增至24cm×24cm，对应得到的光阻图案的高度会从3.27μm递增至3.73μm，因此，本发明在步骤4中提供半色调光罩90，具有包括与薄膜晶体管T对应的第一透光区91、与存储电容C对应的第二透光区92、包围第一透光区91及第二透光区92且对应相邻子像素区域SP的交界区域的第三透光区93，且设置第一透光区91与第二透光区92的透光率相同，第一透光区91的长度及宽度均大于第二透光区92的长度及宽度，第三透光区93的透光率小于第一透光区91的透光率，步骤5利用该半色调光罩90对黑色光阻材料进行曝光显影后，对应相邻的子像素区域SP的交界区域形成黑色矩阵71，且在黑色矩阵71上对应薄膜晶体管T形成主间隔物72，对应存储电容C形成辅助间隔物73，由于第一透光区91的长度及宽度均大于第二透光区92的长度及宽度，可使主间隔物72的高度大于辅助间隔物73的高度，进一步的，由于薄膜晶体管T的高度大于存储电容C的高度，使主间隔物72上表面与辅助间隔物73上表面之间的高度差进一步增大，使主间隔物72及辅助间隔物73的高度差满足现有技术对应的尺寸要求，并且由于采用半色调光罩90制作BPS遮光层70，相较于现有技术采用多色调光罩而产生的高昂的装置费用，本发明能够有效降低生产成本，且本发明中的半色调光罩90仅具有两种透光率，能够提升制程的稳定性和BPS遮光层70的均匀性，降低BPS遮光层材料的开发难度。
综上所述，本发明的TFT基板的制作方法，利用一半色调光罩制作BPS遮光层，该半色调光罩具有分别与薄膜晶体管及存储电容对应的第一、第二透光区、以及包围第一、第二透光区且对应相邻子像素区域的交界区域的第三透光区，第一、第二透光区的透光率相同且大于第三透光区的透光率，使BPS遮光层包括黑色矩阵、及位于黑色矩阵上且分别对应薄膜晶体管及存储电容的主光阻间隔物及辅助光阻间隔物，通过使第一透光区的长度及宽度均大于第二透光区的长度及宽度，并设置薄膜晶体管的高度大于存储电容的高度，实现主间隔物的高度大于辅助间隔物的高度；由于采用仅具有两种透光率的半色调光罩，能降低生产成本，且提升制程的稳定性和BPS遮光层的均匀性，降低BPS遮光层材料的开发难度。
以上所述，对于本领域的普通技术人员来说，可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形，而所有这些改变和变形都应属于本发明后附的权利要求的保护范围。
Claims (8)
1.一种TFT基板的制作方法，其特征在于，包括如下步骤：
步骤1、提供一衬底基板(10)，所述衬底基板(10)具有多个阵列排布的子像素区域(SP)；在所述衬底基板(10)上制作薄膜晶体管(T)及存储电容(C)；
步骤2、在所述薄膜晶体管(T)及存储电容(C)上依次形成钝化层(30)、色阻层(40)、及平坦层(50)；
步骤3、对钝化层(30)、色阻层(40)、平坦层(50)进行刻蚀，形成贯穿钝化层(30)、色阻层(40)、平坦层(50)的过孔(51)，在所述平坦层(50)上沉积并图案化形成像素电极(60)；
步骤4、提供一半色调光罩(90)，所述半色调光罩(90)包括与薄膜晶体管(T)对应的第一透光区(91)、与存储电容(C)对应的第二透光区(92)、包围第一透光区(91)及第二透光区(92)且对应相邻子像素区域(SP)的交界区域的第三透光区(93)、及除第一、第二、第三透光区(91、92、93)以外的遮光区(94)；所述第一透光区(91)与第二透光区(92)的透光率相同，第一透光区(91)的长度及宽度均大于第二透光区(92)的长度及宽度，第三透光区(93)的透光率小于第一透光区(91)的透光率；
步骤5、在所述平坦层(50)及像素电极(60)上涂布黑色光阻材料，通过半色调光罩(90)对所述黑色光阻材料进行曝光、显影得到BPS遮光层(70)；所述BPS遮光层(70)包括遮挡相邻子像素区域(SP)的交界区域的黑色矩阵(71)、位于黑色矩阵(71)上且对应位于薄膜晶体管(T)上方的主光阻间隔物(72)、位于黑色矩阵(71)且对应位于存储电容(C)上方的辅助光阻间隔物(73)，所述主光阻间隔物(72)的高度大于辅助光阻间隔物(73)的高度；
所述薄膜晶体管(T)的高度大于存储电容(C)的高度；
所述平坦层(50)对应薄膜晶体管(T)处的上表面距离衬底基板(10)上表面之间的距离大于平坦层(50)对应存储电容(C)处的上表面距离衬底基板(10)上表面之间的距离；
所述薄膜晶体管(T)与储存电容(C)的高度差大于0.3μm。
2.如权利要求1所述的TFT基板的制作方法，其特征在于，所述步骤1具体包括：
步骤11、在所述衬底基板(10)上沉积第一金属层并图案化形成栅极(211)、及与所述栅极(211)间隔的第一金属电极(212)；
步骤12、在所述栅极(211)、第一金属电极(212)及衬底基板(10)上沉积栅极绝缘层(22)，在所述栅极绝缘层(22)上沉积并图案化形成对应位于所述栅极(211)上方的有源层(23)；
步骤13、在所述有源层(23)及栅极绝缘层(22)上沉积第二金属层并图案化形成与有源层(23)两侧分别接触的源极(241)及漏极(242)、及位于第一金属电极(212)上方的第二金属电极(243)；
所述栅极(211)、栅极绝缘层(22)、有源层(23)、源极(241)、及漏极(242)共同构成薄膜晶体管(T)，所述第一金属电极(212)、栅极绝缘层(22)、及第二金属电极(243)共同构成存储电容(C)；
所述步骤3中，所述过孔(51)暴露出漏极(242)，像素电极(60)经由过孔(51)与漏极(242)接触。
3.如权利要求1所述的TFT基板的制作方法，其特征在于，所述平坦层(50)对应薄膜晶体管(T)处的上表面与对应存储电容(C)处的上表面之间的高度差为0.1-0.2μm。
4.如权利要求1所述的TFT基板的制作方法，其特征在于，所述第一透光区(91)与第二透光区(92)的透光率均为90％-100％。
5.如权利要求1所述的TFT基板的制作方法，其特征在于，所述第三透光区(93)的透光率为20％-30％。
6.如权利要求1所述的TFT基板的制作方法，其特征在于，所述第一透光区(91)与第二透光区(92)的形状均为正方形。
7.如权利要求1所述的TFT基板的制作方法，其特征在于，所述主光阻间隔物(72)与辅助光阻间隔物(73)的高度差为0.3-0.6μm。
8.如权利要求1所述的TFT基板的制作方法，其特征在于，所述平坦层(50)的材料为聚四氟乙烯。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710237245.XA CN106992149B (zh) | 2017-04-12 | 2017-04-12 | Tft基板的制作方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201710237245.XA CN106992149B (zh) | 2017-04-12 | 2017-04-12 | Tft基板的制作方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106992149A CN106992149A (zh) | 2017-07-28 |
| CN106992149B true CN106992149B (zh) | 2020-04-07 |
Family
ID=59415623
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201710237245.XA Active CN106992149B (zh) | 2017-04-12 | 2017-04-12 | Tft基板的制作方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106992149B (zh) |
Families Citing this family (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107505780A (zh) * | 2017-09-26 | 2017-12-22 | 深圳市华星光电半导体显示技术有限公司 | Bps型阵列基板及其制作方法 |
| CN109686698B (zh) * | 2018-12-24 | 2020-09-01 | 深圳市华星光电技术有限公司 | Tft阵列基板的制作方法 |
| CN111650790A (zh) * | 2020-05-06 | 2020-09-11 | 福建华佳彩有限公司 | 一种coa显示屏及制作方法 |
| CN111613578B (zh) * | 2020-06-08 | 2022-07-12 | 武汉华星光电技术有限公司 | 低温多晶硅阵列基板的制备方法、阵列基板、显示面板 |
| CN112071861A (zh) * | 2020-09-03 | 2020-12-11 | Tcl华星光电技术有限公司 | 一种阵列基板及其制备方法、液晶显示面板 |
| CN113488517B (zh) * | 2021-06-28 | 2022-09-27 | 深圳市华星光电半导体显示技术有限公司 | 显示面板的制作方法及光罩 |
| CN114361225B (zh) * | 2021-12-31 | 2022-11-01 | 长沙惠科光电有限公司 | 显示面板 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103226265A (zh) * | 2012-09-26 | 2013-07-31 | 信利半导体有限公司 | 一种在液晶显示器基板间制作光阻间隔物的方法 |
| CN104752345A (zh) * | 2015-04-27 | 2015-07-01 | 深圳市华星光电技术有限公司 | 薄膜晶体管阵列基板及其制作方法 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102259230B1 (ko) * | 2014-12-19 | 2021-06-01 | 삼성디스플레이 주식회사 | 표시 장치 및 그 제조 방법 |
-
2017
- 2017-04-12 CN CN201710237245.XA patent/CN106992149B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103226265A (zh) * | 2012-09-26 | 2013-07-31 | 信利半导体有限公司 | 一种在液晶显示器基板间制作光阻间隔物的方法 |
| CN104752345A (zh) * | 2015-04-27 | 2015-07-01 | 深圳市华星光电技术有限公司 | 薄膜晶体管阵列基板及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106992149A (zh) | 2017-07-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106992149B (zh) | Tft基板的制作方法 | |
| CN107229152B (zh) | 液晶显示面板的制作方法及液晶显示面板 | |
| CN107275288B (zh) | Tft基板的制作方法及tft基板 | |
| CN107039352B (zh) | Tft基板的制作方法及tft基板 | |
| US7742131B2 (en) | Touch panel, color filter substrate and fabricating method thereof | |
| WO2017008369A1 (zh) | Coa型液晶显示面板及其制作方法 | |
| WO2016086539A1 (zh) | 液晶面板及其制作方法 | |
| KR20090097565A (ko) | 액정 표시패널 및 액정 표시패널의 제조방법 | |
| US20190219865A1 (en) | Bps array substrate and manufacturing method thereof | |
| CN107688254B (zh) | Coa型液晶显示面板及其制作方法 | |
| CN109188764B (zh) | 液晶显示面板及其制作方法 | |
| US20190049804A1 (en) | Active switch array substrate, manufacturing method therfor, and display panel | |
| US8178262B2 (en) | Method for fabricating color filter layer | |
| WO2018032670A1 (zh) | Tft基板的制作方法 | |
| CN105514033A (zh) | 阵列基板的制作方法 | |
| CN107870490B (zh) | 显示装置 | |
| KR101383776B1 (ko) | 표시기판, 그 제조방법 및 이를 갖는 액정표시장치 | |
| EP3690927B1 (en) | Manufacturing method of tft array substrate and structure of tft array substrate | |
| US20190049803A1 (en) | Active switch array substrate, manufacturing method therefor same, and display device using same | |
| US9383608B2 (en) | Array substrate and manufacturing method thereof | |
| JP2000162643A (ja) | 液晶表示装置及びその製造方法 | |
| KR101408257B1 (ko) | 액정표시장치 및 그 제조방법 | |
| CN114371570B (zh) | 一种彩膜基板、液晶显示面板和液晶显示装置 | |
| JP2008304507A (ja) | フォトマスク、カラーフィルタの製造方法、カラーフィルタ、及び液晶表示装置 | |
| KR20080062101A (ko) | 표시 패널 및 어레이 기판의 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| TA01 | Transfer of patent application right | ||
| TA01 | Transfer of patent application right |
Effective date of registration: 20171017 Address after: 518132 No. 9-2 Ming Avenue, Gongming street, Guangming District, Guangdong, Shenzhen Applicant after: Shenzhen Huaxing photoelectric semiconductor display technology Co., Ltd. Address before: 518132 9-2, Guangming Road, Guangming New District, Guangdong, Shenzhen Applicant before: Shenzhen Huaxing Optoelectronic Technology Co., Ltd. |
|
| GR01 | Patent grant | ||
| GR01 | Patent grant |