KR102259230B1 - 표시 장치 및 그 제조 방법 - Google Patents

표시 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR102259230B1
KR102259230B1 KR1020140184624A KR20140184624A KR102259230B1 KR 102259230 B1 KR102259230 B1 KR 102259230B1 KR 1020140184624 A KR1020140184624 A KR 1020140184624A KR 20140184624 A KR20140184624 A KR 20140184624A KR 102259230 B1 KR102259230 B1 KR 102259230B1
Authority
KR
South Korea
Prior art keywords
color filter
spacer
thin film
light blocking
film transistor
Prior art date
Application number
KR1020140184624A
Other languages
English (en)
Other versions
KR20160075947A (ko
Inventor
곽창훈
조영봉
허철
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020140184624A priority Critical patent/KR102259230B1/ko
Priority to US14/714,889 priority patent/US9563083B2/en
Publication of KR20160075947A publication Critical patent/KR20160075947A/ko
Application granted granted Critical
Publication of KR102259230B1 publication Critical patent/KR102259230B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G02F1/13394—Gaskets; Spacers; Sealing of cells spacers regularly patterned on the cell subtrate, e.g. walls, pillars
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133512—Light shielding layers, e.g. black matrix
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133514—Colour filters
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1335—Structural association of cells with optical devices, e.g. polarisers or reflectors
    • G02F1/133509—Filters, e.g. light shielding masks
    • G02F1/133514—Colour filters
    • G02F1/133516—Methods for their manufacture, e.g. printing, electro-deposition or photolithography
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136209—Light shielding layers, e.g. black matrix, incorporated in the active matrix substrate, e.g. structurally associated with the switching element
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41733—Source or drain electrodes for field effect devices for thin film transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78633—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device with a light shield
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1339—Gaskets; Spacers; Sealing of cells
    • G02F1/13396—Spacers having different sizes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333—Constructional arrangements; Manufacturing methods
    • G02F1/1343—Electrodes
    • G02F1/134309—Electrodes characterised by their geometrical arrangement
    • G02F1/134345—Subdivided pixels, e.g. for grey scale or redundancy
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136222—Colour filters incorporated in the active matrix substrate

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Liquid Crystal (AREA)

Abstract

본 발명은 표시 장치 및 그 제조 방법에 관한 것으로서, 특히 차광 부재와 박막 트랜지스터가 동일한 기판 위에 위치하는 표시 장치 및 그 제조 방법에 관한 것이다. 본 발명의 한 실시예에 따른 표시 장치는 서로 마주하는 제1 기판 및 제2 기판, 상기 제1 기판 위에 위치하는 제1 박막 트랜지스터, 상기 제1 기판 위에 위치하는 제2 박막 트랜지스터, 상기 제1 박막 트랜지스터 및 그 주변 위에 위치하는 제1 색필터, 상기 제2 박막 트랜지스터 및 그 주변 위에 위치하며 상기 제1 색필터와 다른 색을 나타내는 제2 색필터, 그리고 상기 제1 색필터 및 상기 제2 색필터 위에 위치하는 차광 부재를 포함하고, 상기 차광 부재는 상기 제1 박막 트랜지스터 및 상기 제1 색필터 위에 위치하는 제1 스페이서, 상기 제2 박막 트랜지스터 및 상기 제2 색필터 위에 위치하는 제2 스페이서, 상기 제1 스페이서 및 상기 제2 스페이서 주변에 위치하는 메인 차광부, 그리고 상기 제2 스페이서와 상기 메인 차광부 사이에 위치하는 홈을 포함한다.

Description

표시 장치 및 그 제조 방법{DISPLAY DEVICE AND MANUFACTURING METHOD THEREOF}
본 발명은 표시 장치 및 그 제조 방법에 관한 것으로서, 특히 차광 부재와 박막 트랜지스터가 동일한 기판 위에 위치하는 표시 장치 및 그 제조 방법에 관한 것이다.
액정 표시 장치(liquid crystal display, LCD), 유기 발광 표시 장치(organic light emitting diode display) 등의 표시 장치는 일반적으로 스위칭 소자를 포함하는 복수의 화소 및 복수의 신호선이 구비된 표시판, 그리고 구동부를 포함한다.
이중 액정 표시 장치는 현재 가장 널리 사용되고 있는 표시 장치 중 하나로서, 전기장 생성 전극이 형성되어 있는 적어도 하나의 표시판과 액정층을 포함한다. 액정 표시 장치는 전기장 생성 전극에 전압을 인가하여 액정층의 액정 분자들을 재배열시킴으로써 투과되는 빛의 양을 조절하여 원하는 화상을 표시할 수 있다.
액정 표시 장치가 두 표시판을 포함하는 경우 전기장 생성 전극은 마주하는 두 표시판에 각각 구비되어 있을 수도 있고, 두 전기장 생성 전극이 모두 하나의 표시판에 위치할 수도 있다. 마주하는 두 표시판 중 한 표시판에는 전기장 생성 전극 중 데이터 전압을 인가받는 화소 전극과 복수의 박막 트랜지스터가 행렬의 형태로 배열되어 있고, 다른 한 표시판에는 적색, 녹색 및 청색 등의 기본색을 나타내는 색필터와 화소 사이의 빛샘을 막을 수 있는 차광 부재가 형성되어 있을 수 있다.
그러나, 이러한 액정 표시 장치에서 화소 전극 및 박막 트랜지스터와 색필터 또는 차광 부재가 서로 다른 표시판에 형성되므로 화소 전극과 색필터 사이 또는 화소 전극과 차광 부재 사이에 정확한 정렬(align)이 곤란하여 정렬 오차가 발생할 수 있다.
이를 해결하기 위하여 차광 부재를 화소 전극 및 박막 트랜지스터와 동일한 표시판에 형성하는 구조가 제안되었고, 이 경우 색필터도 화소 전극과 동일한 표시판에 형성될 수 있다. 이와 같이 차광 부재를 화소 전극 및 박막 트랜지스터가 형성된 표시판에 함께 형성함으로써 액정 표시 장치의 고개구율 및 고투과율을 가능하게 할 수 있다.
액정 표시 장치가 두 표시판을 포함하는 경우 액정 표시 장치는 두 표시판 사이의 셀갭을 유지하기 위한 복수의 스페이서를 포함할 수 있다. 복수의 스페이서는 메인 스페이서, 그리고 메인 스페이서보다 낮은 높이를 가지는 서브 스페이서를 포함한다. 서브 스페이서는 액정 표시 장치에 외부의 압력이 가해져 두 표시판 사이의 셀갭이 변할 때 두 표시판 사이의 셀갭을 유지하며 메인 스페이서가 원복되지 않을 정도로 변형되는 것을 막는 역할을 할 수 있다.
액정 표시 장치가 포함하는 색필터는 여러 기본색을 나타내는 유기 물질을 포함할 수 있다. 색필터는 기본색의 종류에 따라 평탄화 특성이 다를 수 있다. 그러면 서로 다른 색필터 하부의 평탄화 특성에 따라 색필터 상부면의 높이도 기본색에 따라 달라질 수 있다. 스페이서가 서로 다른 기본색에 따라 다른 높이를 가지는 색필터 상부에 위치하면 서로 다른 기본색을 나타내는 화소에 위치하는 스페이서의 높이에 차이가 커져 기본색에 따라서는 서브 스페이서를 형성할 수도 있다. 만약 서로 다른 색필터의 윗면의 높이가 다른 화소에 윗면의 높이가 동일하도록 하기 위해 서로 다른 투과율을 가지는 마스크를 사용한다면 마스크의 제작도 어려울 뿐만 아니라 제작 비용이 높아져 제품 가격 경쟁력이 낮아진다.
따라서 본 발명이 해결하고자 하는 과제는 표시 장치의 제조 비용을 높이지 않으면서 서로 다른 색을 나타내는 화소에 위치하는 서브 스페이서의 윗면의 높이를 실질적으로 유사하게 맞추어 서브 스페이서의 형성을 용이하게 하는 것이다.
본 발명이 해결하고자 하는 또 다른 과제는 서브 스페이서의 면적비를 높여 외부 압력에 의해 발생할 수 있는 얼룩을 줄이는 것이다.
본 발명의 한 실시예에 따른 표시 장치는 서로 마주하는 제1 기판 및 제2 기판, 상기 제1 기판 위에 위치하는 제1 박막 트랜지스터, 상기 제1 기판 위에 위치하는 제2 박막 트랜지스터, 상기 제1 박막 트랜지스터 및 그 주변 위에 위치하는 제1 색필터, 상기 제2 박막 트랜지스터 및 그 주변 위에 위치하며 상기 제1 색필터와 다른 색을 나타내는 제2 색필터, 그리고 상기 제1 색필터 및 상기 제2 색필터 위에 위치하는 차광 부재를 포함하고, 상기 차광 부재는 상기 제1 박막 트랜지스터 및 상기 제1 색필터 위에 위치하는 제1 스페이서, 상기 제2 박막 트랜지스터 및 상기 제2 색필터 위에 위치하는 제2 스페이서, 상기 제1 스페이서 및 상기 제2 스페이서 주변에 위치하는 메인 차광부, 그리고 상기 제2 스페이서와 상기 메인 차광부 사이에 위치하는 홈을 포함한다.
상기 메인 차광부의 윗면으로부터 상기 제1 및 제2 스페이서의 윗면까지의 높이는 상기 메인 차광부의 윗면으로부터 상기 제2 기판의 면까지의 거리보다 작을 수 있다.
상기 홈은 상기 제2 스페이서의 가장자리를 따라 형성되어 있을 수 있다.
상기 홈은 폐곡선을 이룰 수 있다.
상기 홈의 폭은 대략 1um 내지 대략 2um일 수 있다.
상기 홈의 상기 메인 차광부의 윗면 대비 깊이는 대략 0.1um 내지 대략 0.3um일 수 있다.
상기 제2 박막 트랜지스터 위에 위치하는 상기 제2 색필터의 두께는 상기 제1 박막 트랜지스터 위에 위치하는 상기 제1 색필터의 두께보다 클 수 있다.
상기 차광 부재는 상기 제2 박막 트랜지스터 주변 위에 위치하고 상기 제2 색필터 위에 위치하며 상기 메인 차광부와 연결되어 있는 제3 스페이서를 더 포함하고, 상기 메인 차광부의 윗면으로부터 상기 제3 스페이서의 윗면까지의 높이는 상기 메인 차광부의 윗면으로부터 상기 제2 기판의 면까지의 거리보다 작을 수 있다.
상기 제2 박막 트랜지스터 위에 위치하는 상기 제2 색필터의 두께는 상기 제1 박막 트랜지스터 위에 위치하는 상기 제1 색필터의 두께보다 클 수 있다.
제2 색필터는 녹색을 나타낼 수 있다.
상기 제1 색필터 위에 위치하는 제1 화소 전극, 그리고 상기 제2 색필터 위에 위치하는 제2 화소 전극을 더 포함할 수 있다.
본 발명의 한 실시예에 따른 표시 장치의 제조 방법은 기판 위에 제1 및 제2 박막 트랜지스터를 형성하는 단계, 상기 제1 박막 트랜지스터 및 그 주변 위에 제1 색필터를 형성하는 단계, 상기 제2 박막 트랜지스터 및 그 주변 위에 제2 색필터를 형성하는 단계, 그리고 상기 제1 색필터 및 상기 제2 색필터 위에 차광 물질층을 도포하고 광마스크를 이용하여 노광하는 단계를 포함하고, 상기 광마스크는 상기 제1 박막 트랜지스터 및 상기 제1 색필터 위에 위치하는 상기 차광 물질층에 대응하는 제1 하프톤 영역, 상기 제2 박막 트랜지스터 및 상기 제2 색필터 위에 위치하는 상기 차광 물질층에 대응하는 제2 하프톤 영역, 그리고 상기 제2 하프톤 영역의 가장자리를 따라 형성되어 있는 불투명 영역을 포함하고, 상기 제1 하프톤 영역의 광투과율은 상기 제2 하프톤 영역의 광투과율보다 높고, 상기 불투명 영역의 광투과율은 상기 제2 하프톤 영역의 광투과율보다 낮다.
상기 광마스크는 상기 제1 하프톤 영역 및 상기 불투명 영역 주변에 위치하며 상기 제2 하프톤 영역과 동일한 광투과율을 가지는 메인 영역을 더 포함할 수 있다.
상기 불투명 영역의 폭은 대략 1um 내지 대략 2um일 수 있다.
상기 불투명 영역은 폐곡선을 이룰 수 있다.
상기 광마스크를 이용하여 상기 차광 물질층을 노광하여 상기 제1 하프톤 영역에 대응하는 제1 스페이서를 형성하는 단계, 그리고 상기 광마스크를 이용하여 상기 차광 물질층을 노광하여 상기 제2 하프톤 영역에 대응하는 제2 스페이서를 형성하는 단계를 더 포함할 수 있다.
상기 광마스크를 이용하여 상기 차광 물질층을 노광하여 상기 메인 영역에 대응하는 메인 차광부를 형성하는 단계, 그리고 상기 불투명 영역에 대응하며 상기 제2 스페이서와 상기 메인 차광부 사이에 위치하는 홈을 형성하는 단계를 더 포함할 수 있다.
상기 제2 박막 트랜지스터 위에 위치하는 상기 제2 색필터의 두께는 상기 제1 박막 트랜지스터 위에 위치하는 상기 제1 색필터의 두께보다 클 수 있다.
상기 기판 위에 제3 박막 트랜지스터를 형성하는 단계, 상기 제3 박막 트랜지스터 및 그 주변 위에 제3 색필터를 형성하는 단계, 그리고 상기 제3 색필터 위에 상기 차광 물질층을 도포하고 상기 광마스크를 이용하여 노광하는 단계를 더 포함하고, 상기 광마스크는 상기 제3 박막 트랜지스터 및 상기 제3 색필터 위에 위치하는 상기 차광 물질층에 대응하는 투명 영역을 더 포함하고, 상기 투명 영역의 광투과율은 상기 제1 하프톤 영역의 광투과율보다 높을 수 있다.
상기 광마스크를 이용하여 상기 차광 물질층을 노광하여 상기 투명 영역에 대응하는 제3 스페이서를 형성하는 단계를 더 포함할 수 있다.
본 발명의 실시예에 따르면 표시 장치의 제조 비용을 높이지 않으면서 서로 다른 색을 나타내는 화소에 위치하는 서브 스페이서의 윗면의 높이를 실질적으로 유사하게 맞추어 서브 스페이서를 용이하게 형성할 수 있다.
또한 서브 스페이서의 면적비를 높여 외부 압력에 의해 발생할 수 있는 얼룩을 줄일 수 있다.
도 1은 본 발명의 한 실시예에 따른 표시 장치의 개략적인 배치도이고,
도 2는 본 발명의 한 실시예에 따른 표시 장치의 한 화소에 대한 개략적인 배치도이고,
도 3은 본 발명의 한 실시예에 따른 표시 장치의 한 화소에 대한 배치도이고,
도 4는 도 3에 도시한 표시 장치를 IV-IV 선을 따라 잘라 도시한 단면도이고,
도 5는 도 3에 도시한 표시 장치를 V-V 선을 따라 잘라 도시한 단면도이고,
도 6은 본 발명의 한 실시예에 따른 표시 장치의 한 화소에 대한 배치도이고,
도 7은 도 6에 도시한 표시 장치를 VII-VII 선을 따라 잘라 도시한 단면도이고,
도 8은 도 6에 도시한 표시 장치를 VIII-VIII 선을 따라 잘라 도시한 단면도이고,
도 9는 본 발명의 한 실시예에 따른 표시 장치의 한 화소에 대한 배치도이고,
도 10은 도 9에 도시한 표시 장치를 X-X 선을 따라 잘라 도시한 단면도이고,
도 11은 도 9에 도시한 표시 장치를 XI-XI 선을 따라 잘라 도시한 단면도이고,
도 12는 본 발명의 한 실시예에 따른 표시 장치의 스페이서를 형성하기 위한 광마스크의 평면도 및 그에 대응하는 스페이서의 개략적인 단면도를 나타내는 도면이고,
도 13은 본 발명의 한 실시예에 따른 표시 장치의 하부 표시판의 윗면의 고도를 측정한 사진이고,
도 14는 도 13에 나타낸 하부 표시판을 XIV-XIV 선을 따라 잘랐을 때 하부 표시판의 윗면의 고도를 나타낸 그래프이다.
그러면 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 명세서 전체를 통하여 유사한 부분에 대해서는 동일한 도면 부호를 붙였다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
이제 도 1 및 도 2를 참조하여 본 발명의 한 실시예에 따른 표시 장치의 구조에 대해 설명한다.
도 1을 참조하면, 본 발명의 한 실시예에 따른 표시 장치는 표시판(display panel)(300)을 포함하며, 표시판(300)은 복수의 신호선과 이에 연결되어 있으며 대략 행렬의 형태로 배열된 복수의 화소(PX)를 포함한다.
본 발명의 한 실시예에 따른 표시 장치가 액정 표시 장치인 경우 표시판(300)은 단면 구조로 보면, 서로 마주 보는 하부 및 상부 표시판(도시하지 않음)과 둘 사이에 들어 있는 액정층(도시하지 않음)을 포함할 수 있다.
신호선은 게이트 신호를 전달하는 복수의 게이트선(GL1-GLn)과 데이터 전압을 전달하는 복수의 데이터선(DL1-DLm)을 포함한다.
한 화소(PX)는 적어도 한 데이터선(DLj)(j=1, 2, …m) 및 적어도 한 게이트선(GLi)(i=1, 2, …, n)에 연결되어 있는 적어도 하나의 스위칭 소자(Q) 및 이에 연결된 적어도 하나의 화소 전극(도시하지 않음)을 포함할 수 있다. 스위칭 소자(Q)는 적어도 하나의 박막 트랜지스터를 포함할 수 있고, 게이트선(GLi)이 전달하는 게이트 신호에 따라 제어되어 데이터선(DLj)이 전달하는 데이터 전압을 화소 전극에 전달할 수 있다.
복수의 화소(PX)는 서로 다른 기본색을 나타내는 제1색 화소(PX_1), 제2색 화소(PX_2), 그리고 제3색 화소(PX_3)를 포함할 수 있으며, 제1색 내지 제3색 이외의 색 또는 화이트 등의 회색 계열을 나타낼 수 있는 화소를 더 포함할 수도 있다. 제1색, 제2색 및 제3색은 적색, 녹색 및 청색의 삼원색일 수 있다. 제1색 화소(PX_1), 제2색 화소(PX_2), 그리고 제3색 화소(PX_3)는 하나의 도트(Dot)를 이루고 이들 화소(PX)의 휘도를 조절하여 다양한 색 표시를 구현할 수 있다. 하나의 도트(Dot)는 제1색 화소(PX_1), 제2색 화소(PX_2), 그리고 제3색 화소(PX_3) 외에 다른 색을 나타내는 화소를 더 포함할 수도 있다.
도 2를 참조하면, 한 화소(PX)는 적어도 하나의 차광 영역(BA) 및 적어도 하나의 투광 영역(OPa, OPb)을 포함할 수 있다. 예를 들어 한 화소(PX)는 서로 이웃한 제1 및 제2 투광 영역(OPa, OPb)과 그 사이에 위치하는 차광 영역(BA)을 포함할 수 있다. 제1 및 제2 투광 영역(OPa, OPb)은 영상이 대부분 표시되는 영역으로서 빛이 투과될 수 있는 영역이고, 차광 영역(BA)은 영상을 표시하고자 하는 영역은 아니며 대부분의 영역에서 빛이 투과될 수 없는 영역일 수 있다.
본 발명의 한 실시예에 따른 표시 장치의 한 화소(PX)는 복수의 부화소를 포함할 수 있다. 한 화소(PX)의 서로 다른 부화소는 하나의 영상 신호에 대해 서로 다른 감마 곡선에 따른 영상을 표시할 수도 있고 동일한 감마 곡선에 따른 영상을 표시할 수도 있다. 도 2를 참조하면, 제1 투광 영역(OPa)는 하나의 부화소의 투광 영역일 수 있고, 제2 투광 영역(OPb)는 다른 하나의 부화소의 투광 영역일 수 있다.
게이트선(GLi), 스위칭 소자(Q) 등은 차광 영역(BA)에 위치할 수 있다.
그러면 앞에서 설명한 도면들과 함께 도 3 내지 도 11을 참조하여 본 발명의 한 실시예에 따른 표시 장치의 구체적인 구조에 대해 설명한다.
먼저 도 3 내지 도 5를 참조하여 제1색을 나타내는 제1색 화소(PX_1)에 대해 설명한다.
도 3은 본 발명의 한 실시예에 따른 표시 장치의 제1색 화소에 대한 배치도이고, 도 4는 도 3에 도시한 표시 장치를 IV-IV 선을 따라 잘라 도시한 단면도이고, 도 5는 도 3에 도시한 표시 장치를 V-V 선을 따라 잘라 도시한 단면도이다.
본 발명의 한 실시예에 따른 표시 장치는 서로 마주하는 하부 표시판(100)과 상부 표시판(200), 그리고 이들 두 표시판(100, 200) 사이에 개재되어 있는 액정층(3)을 포함할 수 있다.
먼저 하부 표시판(100)에 대하여 설명하면, 기판(110) 위에 복수의 게이트선(121), 그리고 기준 전압선(131)을 포함하는 게이트 도전체가 위치한다.
게이트선(121)은 주로 가로 방향으로 뻗으며 세로 방향으로 돌출한 제1 게이트 전극(124a), 제2 게이트 전극(124b), 그리고 제3 게이트 전극(124r)을 포함할 수 있다.
기준 전압선(131)은 게이트선(121)과 이격되어 있으며 주로 가로 방향으로 뻗을 수 있다. 기준 전압선(131)은 교류 전압(AC)이거나 공통 전압(Vcom) 등과 같은 일정한 직류 전압(DC)일 수 있는 기준 전압을 전달할 수 있다.
기준 전압선(131)은 가로 방향으로 뻗는 부분으로부터 위 또는 아래로 돌출한 돌출부(135)를 포함할 수 있다.
게이트 도전체 위에 게이트 절연막(140)이 위치하고, 그 위에는 제1 반도체(154a), 제2 반도체(154b), 그리고 제3 반도체(154r)를 포함하는 반도체층이 위치한다. 제1 반도체(154a) 및 제2 반도체(154b)는 서로 연결되어 있을 수 있다. 제1 반도체(154a)는 제1 게이트 전극(124a)과 중첩하고, 제2 반도체(154b)는 제2 게이트 전극(124b)과 중첩하고, 제3 반도체(154r)는 제3 게이트 전극(124r)과 중첩할 수 있다.
반도체층은 비정질 실리콘(amorphous silicon), 다결정 실리콘(polycrystalline silicon), 또는 금속 산화물(metal oxide) 등을 포함할 수 있다.
반도체층 위에는 복수의 저항성 접촉 부재(163a, 163b, 163r, 165a, 165b, 165r)이 위치할 수 있다. 저항성 접촉 부재(163a, 163b, 163r, 165a, 165b, 165r)는 실리사이드(silicide) 또는 n형 불순물이 고농도로 도핑되어 있는 n+ 수소화 비정질 규소 따위의 물질로 만들어질 수 있다. 저항성 접촉 부재(163a, 163b, 163r, 165a, 165b, 165r)는 생략될 수 있다.
저항성 접촉 부재(163a, 163b, 163r, 165a, 165b, 165r) 및 게이트 절연막(140) 위에는 제1 소스 전극(173a) 및 제2 소스 전극(173b)을 포함하는 복수의 데이터선(171), 제1 드레인 전극(175a), 제2 드레인 전극(175b), 그리고 제3 소스 전극(173r) 및 제3 드레인 전극(175r)을 포함하는 데이터 도전체가 위치한다.
데이터선(171)은 데이터 신호를 전달하며 주로 세로 방향으로 뻗어 게이트선(121) 및 기준 전압선(131)과 교차할 수 있다.
제1 소스 전극(173a)은 데이터선(171)으로부터 제1 게이트 전극(124a)을 향해 돌출되어 제1 드레인 전극(175a)과 마주하고, 제2 소스 전극(173b)은 데이터선(171)으로부터 제2 게이트 전극(124b)을 향해 돌출되어 제2 소스 전극(173b)과 마주한다.
제1 소스 전극(173a)과 제2 소스 전극(173b)은 서로 연결되어 있고, 제2 드레인 전극(175b)과 제3 소스 전극(173r)은 서로 연결되어 있다. 제3 소스 전극(173r)과 제3 드레인 전극(175r)은 서로 마주한다.
제3 드레인 전극(175r)의 끝 부분 중 제3 소스 전극(173r)과 마주하지 않는 한 쪽 끝 부분은 기준 전압선(131)의 돌출부(135)의 일부와 인접하거나 중첩할 수 있다.
제1 게이트 전극(124a), 제1 소스 전극(173a) 및 제1 드레인 전극(175a)은 제1 반도체(154a)와 함께 제1 스위칭 소자로서 제1 박막 트랜지스터(Qa)를 이루고, 제2 게이트 전극(124b), 제2 소스 전극(173b) 및 제2 드레인 전극(175b)은 제2 반도체(154b)와 함께 제2 스위칭 소자로서 제2 박막 트랜지스터(Qb)를 이루고, 제3 게이트 전극(124r), 제3 소스 전극(173r) 및 제3 드레인 전극(175r)은 제3 반도체(154r)와 함께 분압 스위칭 소자로서 제3 박막 트랜지스터(Qr)를 이룬다.
제1 박막 트랜지스터(Qa), 제2 박막 트랜지스터(Qb), 그리고 제3 박막 트랜지스터(Qr)의 채널(channel)은 각각 제1, 제2, 제3 소스 전극(173a, 173b, 173r)과 제1, 제2, 제3 드레인 전극(175a, 175b, 175r) 사이의 제1, 제2, 제3 반도체(154a, 154b, 154r)에 형성된다.
게이트선(121), 기준 전압선(131), 그리고 제1 내지 제3 박막 트랜지스터(Qa, Qb, Qr)는 앞에서 설명한 도 2에 도시한 차광 영역(BA)에 위치할 수 있다.
제1색 화소(PX_1)가 포함하는 차광 영역(BA)의 구성은 위에 설명한 바에 한정되지 않고 적어도 하나의 박막 트랜지스터를 포함하는 다양한 구성으로 변형 가능하다.
데이터 도전체 및 노출된 반도체(154a, 154b, 154r) 부분 위에는 제1 절연층(180a)이 위치한다. 제1 절연층(180a)은 유기 절연 물질 또는 무기 절연 물질로 이루어질 수 있으며, 단일막 또는 다중막을 포함할 수 있다.
제1 절연층(180a) 위에는 제1색을 나타내는 제1 색필터(230_1)가 위치할 수 있다. 제1 색필터(230_1)는 적색, 녹색 및 청색의 삼원색 또는 사원색 등의 기본색(primary color) 중 하나를 표시할 수 있다. 제1 색필터(230_1)는 적색, 녹색, 및 청색의 삼원색에 한정되지 아니하고, 청록색(cyan), 자홍색(magenta), 황색(yellow), 백색 계열의 기본색 중 하나를 표시할 수도 있다. 본 실시예에서는 제1 색필터(230_1)가 적색을 나타내는 예를 들어 설명한다.
제1 색필터(230_1)의 두께(T1)는 위치에 바뀔 수 있으며 제1 색필터(230_1)의 평탄화 특성 및 그 하부면의 높이에 따라 두께(T1)의 변화 정도는 바뀔 수 있다.
제1 색필터(230_1)는 해당 화소열을 따라 길게 뻗을 수 있다. 제1 색필터(230_1)는 제1 및 제2 드레인 전극(175a, 175b)의 일부 위에 각각 위치하는 개구부(도시하지 않음)를 포함할 수 있다.
제1 색필터(230_1) 위에는 제2 절연층(180b)이 더 위치할 수 있다. 제2 절연층(180b)은 무기 절연 물질 또는 유기 절연 물질을 포함할 수 있다. 제2 절연층(180b)은 제1 색필터(230_1)에 대한 덮개막으로서 제1 색필터(230_1)가 노출되는 것을 방지하고 평탄면을 제공할 수 있다. 제2 절연층(180b)은 제1 색필터(230_1)의 안료 등의 불순물이 액정층(3)으로 유입되는 것을 방지할 수 있다. 제2 절연층(180b)은 생략될 수도 있다.
제1 절연층(180a)과 제2 절연층(180b)은 제1 드레인 전극(175a)의 일부를 드러내는 제1 접촉 구멍(185a), 그리고 제2 드레인 전극(175b)의 일부를 드러내는 제2 접촉 구멍(185b)을 포함한다. 제1 및 제2 접촉 구멍(185a, 185b)은 각각 제1 색필터(230_1)의 개구부 안에 위치할 수 있다.
게이트 절연막(140)과 제1 및 제2 절연층(180a, 180b)은 제3 드레인 전극(175r)의 일부 및 기준 전압선(131)의 돌출부(135)의 일부를 함께 드러내는 접촉 구멍(181)을 더 포함할 수 있다.
제2 절연층(180b) 위에는 복수의 화소 전극 및 복수의 접촉 보조 부재(81)가 위치한다.
한 화소 전극은 하나의 전극으로 이루어질 수도 있고 복수의 부화소 전극을 포함할 수도 있다. 본 실시예에서는 한 화소 전극이 제1 부화소 전극(191a) 및 제2 부화소 전극(191b)을 포함하는 예를 중심으로 설명한다.
제1 부화소 전극(191a)은 대부분 앞에서 설명한 도 2에 도시한 제1 투광 영역(OPa)에 위치할 수 있고, 제2 부화소 전극(191b)은 대부분 제2 투광 영역(OPb)에 위치할 수 있다. 도 3을 참조하면, 제1 부화소 전극(191a)과 제2 부화소 전극(191b)은 게이트선(121), 기준 전압선(131), 그리고 제1 내지 제3 박막 트랜지스터(Qa, Qb, Qr)를 사이에 두고 서로 마주할 수 있다. 그러나 제1 부화소 전극(191a)과 제2 부화소 전극(191b)의 배치 및 형태는 도시된 바에 한정되지 않고 다양하게 변형될 수 있다.
제1 부화소 전극(191a) 및 제2 부화소 전극(191b) 각각의 전체적인 모양은 예를 들어 사각형일 수 있다. 제1 부화소 전극(191a) 및 제2 부화소 전극(191b) 각각은 가로 줄기부 및 세로 줄기부를 포함하는 십자형 줄기부(195a, 195b), 그리고 십자형 줄기부(195a, 195b )로부터 바깥쪽으로 뻗는 복수의 미세 가지부(199a, 199b)를 포함할 수 있다.
제1 부화소 전극(191a) 및/또는 제2 부화소 전극(191b)은 십자형 줄기부(195a, 195b)에 의해 복수의 부영역으로 나뉘어질 수 있다. 미세 가지부(199a, 199b)는 십자형 줄기부(195a, 195b)로부터 비스듬하게 뻗으며 그 뻗는 방향은 게이트선(121)에 대해 대략 45도 또는 135도의 각을 이룰 수 있다. 이웃하는 부영역의 미세 가지부(199a, 199b)가 뻗는 방향은 서로 다르며, 예를 들어 서로 직교할 수 있다.
제1 부화소 전극(191a) 및 제2 부화소 전극(191b)은 각각 외곽을 둘러싸는 외곽 줄기부(도시하지 않음)를 더 포함할 수 있다.
제1 부화소 전극(191a) 및 제2 부화소 전극(191b)은 접촉 구멍(185a, 185b)을 통하여 각각 제1 드레인 전극(175a) 및 제2 드레인 전극(175b)과 물리적, 전기적으로 연결되어 있다. 제1 부화소 전극(191a)은 제1 드레인 전극(175a)으로부터 데이터 전압을 인가받을 수 있고, 제2 부화소 전극(191b)은 제2 드레인 전극(175b)을 통해 전달된 데이터 전압과 기준 전압선(131)이 전달하는 기준 전압 사이의 분압된 전압을 인가받을 수 있다.
제3 드레인 전극(175r)과 기준 전압선(131)의 돌출부(135)는 접촉 구멍(181)에서 접촉 보조 부재(81)를 통해 서로 연결될 수 있다.
제1 부화소 전극(191a) 및 제2 부화소 전극(191b), 그리고 접촉 보조 부재(81)는 인듐-주석 산화물(ITO, Indium Tin Oxide), 인듐-아연 산화물(IZO, Indium Zinc Oxide), 금속 박막 등과 같은 투명한 도전 물질을 포함할 수 있다.
본 실시예에서 설명한 화소(PX)의 배치, 형태, 박막 트랜지스터의 구조 및 화소 전극의 형상은 하나의 예에 불과하며, 다양한 변형이 가능하다.
제1 및 제2 부화소 전극(191a, 191b)과 접촉 보조 부재(81) 위에는 차광 부재(light blocking member)(220)가 위치한다. 차광 부재(220)는 블랙 매트릭스(black matrix)라고도 한다.
제1색 화소(PX_1)에 위치하는 차광 부재(220)는 메인 차광부(222), 그리고 제1 스페이서(221a) 및 제2 스페이서(221b)를 포함한다.
메인 차광부(222)는 대부분 제1 내지 제3 박막 트랜지스터(Qa, Qb, Qr)이 위치하는 차광 영역(BA)에 위치하며 대체로 평탄한 윗면을 가질 수 있다. 메인 차광부(222)는 1 부화소 전극(191a)이 위치하는 제1 투광 영역(OPa)과 제2 부화소 전극(191b)이 위치하는 제2 투광 영역(OPb) 사이의 빛샘을 막을 수 있다. 메인 차광부(222)는 접촉 구멍(185a, 185b, 181))을 덮는 부분을 포함할 수 있고, 이 부분은 접촉 구멍(185a, 185b, 181) 상부의 큰 단차를 메워 표면을 평탄하게 하고 그 주변의 빛샘을 방지할 수 있다.
메인 차광부(222)의 두께는 대략 1um 내지 대략 2.5um일 수 있으며, 더 구체적으로는 대략 2um일 수 있다.
제1 스페이서(221a) 및 제2 스페이서(221b)는 서로 이격되어 있으며 메인 차광부(222)에 연결되어 있다.
제1 스페이서(221a) 및 제2 스페이서(221b)는 제1 내지 제3 박막 트랜지스터(Qa, Qb, Qr) 및/또는 게이트선(121), 기준 전압선(131), 데이터선(171)과 같은 신호선의 상부에 위치할 수 있다. 예를 들어 제1 스페이서(221a)는 제1 및 제2 박막 트랜지스터(Qa, Qb) 상부에 위치할 수 있고, 제2 스페이서(221b)는 박막 트랜지스터 주변, 즉 박막 트랜지스터가 위치하는 영역의 바깥쪽 위에 위치할 수 있으며, 예를 들어 게이트선(121) 상부에 위치할 수 있으나 이에 한정되는 것은 아니다.
제1 스페이서(221a) 및 제2 스페이서(221b)는 서브 스페이서로서 표시 장치가 외부의 압력에 의해 상부 표시판(200)과 하부 표시판(100) 사이의 거리가 좁아질 경우 상부 표시판(200)과 하부 표시판(100) 사이의 셀갭을 유지하고 지지하는 역할을 할 수 있다. 이 경우 제1 및 제2 스페이서(221a, 221b)의 메인 차광부(222)의 윗면으로부터의 높이(H1)는 하부 표시판(100)의 메인 차광부(222)의 윗면과 상부 표시판(200) 사이의 거리, 즉 셀갭보다 작다.
이와 달리, 제1 스페이서(221a) 및 제2 스페이서(221b) 중 하나는 나머지 하나보다 높은 윗면을 가지는 메인 스페이서일 수도 있다.
메인 스페이서는 일반적인 상태에서 상부 표시판(200)과 하부 표시판(100) 사이의 셀갭을 유지하고 지지하는 역할을 할 수 있다. 메인 스페이서의 수가 많으면 온도 등 환경 변화에 따른 액정층(3)의 체적 변화에 맞게 상부 표시판(200)과 하부 표시판(100) 사이의 셀갭을 조절하기 힘들어 액정층(3)에 버블이 생길 수 있으므로 메인 스페이서의 수는 제한될 수 있다. 반면 서브 스페이서는 표시 장치에 외부 압력이 표시 장치에 가해질 때 상부 표시판(200)과 하부 표시판(100) 사이의 셀갭을 유지하여 메인 스페이서를 보조하는 역할을 하며, 서브 스페이서의 수가 적으면 메인 스페이서에 영구적인 변형이 생겨 얼룩 등의 표시 불량이 나타나므로 서브 스페이서의 수는 표시 장치의 전체적으로 많을수록 유리할 수 있다.
메인 차광부(222)의 두께가 예를 들어 대략 2um일 때 메인 차광부(222)의 윗면으로부터 메인 스페이서의 윗면까지의 높이는 예를 들어 대략 1um일 수 있고, 메인 차광부(222)의 윗면으로부터 서브 스페이서의 윗면까지의 높이는 예를 들어 대략 0.45um 내지 대략 0.55um일 수 있다. 본 실시예에 따른 제1 및 제2 스페이서(221a, 221b)의 메인 차광부(222)의 윗면으로부터의 높이도 예를 들어 대략 0.45um 내지 대략 0.55um일 수 있다. 그러나 이에 한정되는 것은 아니며, 앞으로 이러한 수치를 예시적 기준으로 하여 설명하도록 한다.
제1 스페이서(221a) 및 제2 스페이서(221b) 각각의 폭은 대략 30um 내지 대략 50um일 수 있으나 이에 한정되지 않는다.
차광 부재(220)의 메인 차광부(222), 그리고 제1 스페이서(221a) 및 제2 스페이서(221b)와 같이 서로 다른 두께를 가지는 부분은 하나의 광마스크를 이용해 형성될 수 있다. 이 경우 광 마스크는 빛이 투과하는 투명 영역, 빛이 차단되는 불투명 영역, 그리고 빛이 일부만 투과되는 하프톤 영역을 포함할 수 있으며, 하프톤 영역은 메인 차광부(222)에 대응하는 부분을 포함할 수 있다. 이에 대해서는 뒤에서 자세히 설명하도록 한다.
차광 부재(220)는 게이트선(121), 기준 전압선(131) 및 데이터선(171) 중 적어도 하나를 덮는 차광부(도시하지 않음)를 더 포함할 수 있다. 특히 데이터선(171)과 중첩하는 차광부는 화소(PX) 사이의 빛샘을 방지할 수 있다.
차광 부재(220)는 블랙 카본(black carbon) 등의 안료를 포함할 수 있으며, 감광성의 유기 물질을 포함할 수 있다.
본 발명의 한 실시예와 같이 제1 색필터(230_1) 및 차광 부재(220)를 제1 내지 제3 박막 트랜지스터(Qa, Qb, Qr)와 함께 하부 표시판(100)에 위치시키면 차광 부재(220) 및 제1 색필터(230_1)와 화소 전극 및 박막 트랜지스터(Qa, Qb, Qr) 사이의 정렬을 맞추기 용이하여 정렬 오차를 줄일 수 있다. 따라서 이들 구성 요소 간의 오정렬에 따른 표시 장치의 빛샘이나 개구율 저하를 방지할 수 있고 투과율을 높일 수 있다.
차광 부재(220) 위에는 배향막이 형성되어 있으며, 배향막은 수직 배향막일 수 있다.
상부 표시판(200)에 대하여 설명하면, 기판(210) 위에 대향 전극(270)이 위치할 수 있다. 대향 전극(270)은 면형으로서 기판(210) 전면 위에 통판으로 형성되어 있을 수 있다. 대향 전극(270)은 일정한 크기의 공통 전압(Vcom)을 전달할 수 있다. 대향 전극(270)은 ITO, IZO, 금속 박막 등의 투명한 도전 물질을 포함할 수 있다.
대향 전극(270) 위에는 배향막이 형성되어 있으며, 배향막은 수직 배향막일 수 있다.
액정층(3)은 복수의 액정 분자(도시하지 않음)를 포함한다. 액정 분자는 음의 유전율 이방성을 가질 수 있고, 액정층(3)에 전기장이 생성되지 않은 상태에서 기판(110, 210)에 대략 수직한 방향으로 배향되어 있을 수 있다. 액정 분자는 액정층(3)에 전기장이 생성되지 않을 때 일정한 방향으로 선경사를 이룰 수도 있다. 예를 들어 액정 분자는 제1 및 제2 부화소 전극(191a, 191b)의 미세 가지부(199a, 199b)에 대략 나란한 방향으로 선경사를 이루며 기울어져 있을 수 있다.
제1 부화소 전극(191a)은 대향 전극(270)과 함께 제1 액정 축전기를 형성하고, 제2 부화소 전극(191b)은 대향 전극(270)과 함께 제2 액정 축전기를 형성하여 충전된 전압을 유지할 수 있다.
이제 도 6 내지 도 8을 참조하고 앞에서 설명한 도 3 내지 도 5에 도시하고 설명한 실시예에 따른 제1색 화소(PX_1)와 비교하여 제2색을 나타내는 제2색 화소(PX_2)에 대해 설명한다.
도 6은 본 발명의 한 실시예에 따른 표시 장치의 제2색 화소에 대한 배치도이고, 도 7은 도 6에 도시한 표시 장치를 VII-VII 선을 따라 잘라 도시한 단면도이고, 도 8은 도 6에 도시한 표시 장치를 VIII-VIII 선을 따라 잘라 도시한 단면도이다.
도 6 내지 도 8을 참조하면, 본 발명의 한 실시예에 따른 표시 장치의 제2색 화소(PX_2)의 구조는 앞에서 설명한 제1색 화소(PX_1)와 대부분 동일하므로 차이점을 중심으로 설명한다.
제2색 화소(PX_2)도 앞에서 설명한 실시예와 같이 기판(110) 위에 위치하는 제1 내지 제3 박막 트랜지스터(Qa, Qb, Qr) 등의 적어도 하나의 박막 트랜지스터를 포함하고, 그 위에 위치하는 제1 절연층(180a)을 포함할 수 있다. 제1 절연층(180a) 위에는 제2 색필터(230_2)가 위치할 수 있다.
제2 색필터(230_2)는 적색, 녹색 및 청색의 삼원색 또는 사원색 등의 기본색 중 하나 또는 청록색, 자홍색, 황색, 백색 계열의 기본색 중 하나를 표시할 수 있다. 제2 색필터(230_2)는 제1 색필터(230_1)와는 다른 색을 나타낸다. 본 실시예에서는 제2 색필터(230_2)가 녹색을 나타내는 예를 들어 설명한다.
제2 색필터(230_2)의 두께(T2)는 위치에 바뀔 수 있으며 제2 색필터(230_2)의 평탄화 특성 및 그 하부면의 높이에 따라 두께(T2)의 변화 정도는 바뀔 수 있다. 특히 본 실시예에서는 제2 색필터(230_2)는 재료의 특성상 평탄화 특성이 제1 색필터(230_1)에 비해 좋지 않다. 따라서 도 7 및 도 8에 도시한 바와 같이 제2 색필터(230_2)의 하부면의 높낮이에 따라 제2 색필터(230_2)의 윗면의 높낮이도 같이 변화한다. 이 경우 제2 색필터(230_2)의 두께(T2)의 위치에 따른 변화 정도는 낮다. 따라서 제1 내지 제3 박막 트랜지스터(Qa, Qb, Qr)와 같이 적층 구조가 많아 높은 단차를 형성하는 구조 위에 위치하는 제2 색필터(230_2)의 윗면도 그 주변보다 높게 형성된다.
제2 색필터(230_2)가 녹색을 나타내는 경우 제2색 화소(PX_2)의 박막 트랜지스터(Qa, Qb, Qr) 위에 형성된 제2 색필터(230_2)의 윗면의 높이는 앞에서 설명한 제1색 화소(PX_1)의 박막 트랜지스터(Qa, Qb, Qr) 위에 형성된 제1 색필터(230_1)의 윗면의 높이에 비해 대략 0.3um 내지 대략 0.4um 더 높을 수 있다. 즉, 제2색 화소(PX_2)에서 박막 트랜지스터(Qa, Qb, Qr) 위에 위치하는 제2 색필터(230_2)의 두께(T2)는 제1색 화소(PX_1)에서 박막 트랜지스터(Qa, Qb, Qr) 위에 위치하는 제1 색필터(230_1)의 두께(T1)보다 대략 0.3um 내지 대략 0.4um 클 수 있다.
제2색 화소(PX_2)의 제1 및 제2 부화소 전극(191a, 191b)과 접촉 보조 부재(81) 위에 위치하는 차광 부재(220)는 메인 차광부(222), 그리고 제3 스페이서(221c) 및 제4 스페이서(221d)를 포함한다.
제2색 화소(PX_2)에 위치하는 메인 차광부(222)는 앞에서 설명한 제1색 화소(PX_1)에 위치하는 메인 차광부(222)와 대부분 동일하므로 여기서 상세한 설명은 생략한다.
제3 스페이서(221c) 및 제4 스페이서(221d)는 서로 이격되어 있으며 메인 차광부(222)에 연결되어 있다.
제3 스페이서(221c) 및 제4 스페이서(221d)는 제1 내지 제3 박막 트랜지스터(Qa, Qb, Qr) 및/또는 게이트선(121), 기준 전압선(131), 데이터선(171)과 같은 신호선의 상부에 위치할 수 있다. 예를 들어 제3 스페이서(221c)는 제1 및 제2 박막 트랜지스터(Qa, Qb) 상부에 위치하고, 제4 스페이서(221d)는 박막 트랜지스터 주변, 즉 박막 트랜지스터가 위치하는 영역의 바깥쪽 위에 위치할 수 있으며, 예를 들어 게이트선(121) 상부에 위치할 수 있으나 이에 한정되는 것은 아니다.
제3 스페이서(221c) 및 제4 스페이서(221d)는 서브 스페이서일 수 있다. 따라서 제3 스페이서(221c) 및 제4 스페이서(221d)의 메인 차광부(222)의 윗면으로부터의 높이(H2)는 하부 표시판(100)의 메인 차광부(222)의 윗면과 상부 표시판(200) 사이의 거리, 즉 셀갭보다 작다. 예를 들어 메인 차광부(222)의 두께가 대략 2um일 때 메인 차광부(222)의 윗면으로부터 제3 스페이서(221c) 및 제4 스페이서(221d)의 윗면까지의 높이는 예를 들어 대략 0.45um 내지 대략 0.55um일 수 있다.
박막 트랜지스터 상부에 위치하는 제3 스페이서(221c)의 가장자리에는 홈(furrow)(HA)이 위치한다. 홈(HA)은 제3 스페이서(221c)의 가장자리를 따라서, 즉 제3 스페이서(221c)와 메인 차광부(222) 사이의 경계를 따라서 형성되어 있으며 제3 스페이서(221c)를 둘러싸는 폐곡선을 이룰 수 있다.
홈(HA)의 폭(Wh)은 대략 1um 내지 대략 2um일 수 있으나 이에 한정되지 않는다.
홈(HA)의 메인 차광부(222) 대비 깊이는 대략 0.1um 내지 대략 0.3um일 수 있으나 이에 한정되지 않는다.
이 밖에 앞에서 설명한 제1색 화소(PX_1)의 여러 특징 및 효과가 제2색 화소(PX_2)에도 동일하게 적용될 수 있다.
이제 도 9 내지 도 11을 참조하고 앞에서 설명한 도 3 내지 도 5에 도시한 실시예에 따른 제1색 화소(PX_1)와 비교하여 제3색을 나타내는 제3색 화소(PX_3)에 대해 설명한다.
도 9는 본 발명의 한 실시예에 따른 표시 장치의 제3색 화소에 대한 배치도이고, 도 10은 도 9에 도시한 표시 장치를 X-X 선을 따라 잘라 도시한 단면도이고, 도 11은 도 9에 도시한 표시 장치를 XI-XI 선을 따라 잘라 도시한 단면도이다.
도 9 내지 도 11을 참조하면, 본 발명의 한 실시예에 따른 표시 장치의 제3색 화소(PX_3)의 구조는 앞에서 설명한 제1색 화소(PX_1)와 대부분 동일하므로 차이점을 중심으로 설명한다.
제3색 화소(PX_3)도 앞에서 설명한 실시예와 같이 기판(110) 위에 위치하는 제1 내지 제3 박막 트랜지스터(Qa, Qb, Qr) 등의 적어도 하나의 박막 트랜지스터를 포함하고, 그 위에 위치하는 제1 절연층(180a)을 포함할 수 있다. 제1 절연층(180a) 위에는 제3 색필터(230_3)가 위치할 수 있다.
제3 색필터(230_3)는 적색, 녹색 및 청색의 삼원색 또는 사원색 등의 기본색 중 하나 또는 청록색, 자홍색, 황색, 백색 계열의 기본색 중 하나를 표시할 수 있다. 제3 색필터(230_3)는 제1 색필터(230_1) 및 제2 색필터(230_2)와는 다른 색을 나타낸다. 본 실시예에서는 제3 색필터(230_3)가 청색을 나타내는 예를 들어 설명한다.
제3 색필터(230_3)의 두께(T3)는 위치에 바뀔 수 있으며 제3 색필터(230_3)의 평탄화 특성 및 그 하부면의 높이에 따라 두께(T3)의 변화 정도는 바뀔 수 있다. 본 발명의 한 실시예에서는 제3 색필터(230_3)는 재료의 평탄화 특성이 제2 색필터(230_2)보다 좋을 수 있다. 따라서 본 발명의 실시예에 따른 표시 장치에서 제2 색필터(230_2)의 평탄화 특성이 제1 및 제3 색필터(230_1, 230_3)보다 나쁘다.
제3 색필터(230_3)가 청색을 나타내는 경우 제3색 화소(PX_3)의 박막 트랜지스터(Qa, Qb, Qr) 위에 형성된 제3 색필터(230_3)의 윗면의 높이는 앞에서 설명한 제1색 화소(PX_1)의 박막 트랜지스터(Qa, Qb, Qr) 위에 형성된 제1 색필터(230_1)의 윗면의 높이와 대략 비슷할 수 있다. 따라서 제3 색필터(230_3)의 윗면의 높이는 제1색 화소(PX_1)의 박막 트랜지스터(Qa, Qb, Qr) 위에 형성된 제1 색필터(230_1)의 윗면의 높이보다 대략 0.3um 내지 대략 0.4um 낮을 수 있다. 즉, 제2색 화소(PX_2)에서 박막 트랜지스터(Qa, Qb, Qr) 위에 위치하는 제2 색필터(230_2)의 두께(T2)는 제3색 화소(PX_3)에서 박막 트랜지스터(Qa, Qb, Qr) 위에 위치하는 제3 색필터(230_3)의 두께(T3)보다 대략 0.3um 내지 대략 0.4um 클 수 있다.
제3색 화소(PX_3)의 제1 및 제2 부화소 전극(191a, 191b)과 접촉 보조 부재(81) 위에 위치하는 차광 부재(220)는 메인 차광부(222), 그리고 제5 스페이서(221e) 및 제6 스페이서(221f)를 포함한다.
제3색 화소(PX_3)에 위치하는 메인 차광부(222)는 앞에서 설명한 제1색 화소(PX_1)에 위치하는 메인 차광부(222)와 대부분 동일하므로 여기서 상세한 설명은 생략한다.
제5 스페이서(221e) 및 제6 스페이서(221f)는 서로 이격되어 있으며 메인 차광부(222)에 연결되어 있다.
제5 스페이서(221e) 및 제6 스페이서(221f)는 제1 내지 제3 박막 트랜지스터(Qa, Qb, Qr) 및/또는 게이트선(121), 기준 전압선(131), 데이터선(171)과 같은 신호선의 상부에 위치할 수 있다. 예를 들어 제5 스페이서(221e)는 제1 및 제2 박막 트랜지스터(Qa, Qb) 상부에 위치하고, 제6 스페이서(221f)는 박막 트랜지스터 주변, 즉 박막 트랜지스터가 위치하는 영역의 바깥쪽 위에 위치할 수 있으며, 예를 들어 게이트선(121) 상부에 위치할 수 있으나 이에 한정되는 것은 아니다.
제5 스페이서(221e) 및 제6 스페이서(221f) 중 하나는 서브 스페이서이고 나머지 하나는 메인 스페이서일 수 있다. 예를 들어 제5 스페이서(221e)는 메인 스페이서이고 제6 스페이서(221f)는 서브 스페이서일 수 있다. 따라서 제5 스페이서(221e)의 메인 차광부(222)의 윗면으로부터의 높이는 제6 스페이서(221f)의 메인 차광부(222)의 윗면으로부터의 높이보다 크고, 제5 스페이서(221e)는 거의 상부 표시판(200)의 면과 닿아 있을 수 있다. 예를 들어 메인 차광부(222)의 두께가 대략 2um일 때 메인 차광부(222)의 윗면으로부터 제5 스페이서(221e)의 윗면까지의 높이는 예를 들어 대략 1um일 수 있다. 이때 메인 차광부(222)의 윗면으로부터 제6 스페이서(221f)의 윗면까지의 높이는 예를 들어 대략 0.45um 내지 대략 0.55um일 수 있다.
위에서 설명한 바와 달리 제5 스페이서(221e)와 제6 스페이서(221f) 모두 서브 스페이서일 수도 있다. 이때 제1색 화소(PX_1)에 위치하는 제1 및 제2 스페이서(221a, 221b) 중 적어도 하나 또는 제2색 화소(PX_2)에 위치하는 제4 스페이서(221d)가 메인 스페이서가 될 수 있다.
이 밖에 앞에서 설명한 제1색 화소(PX_1)의 여러 특징 및 효과가 제3색 화소(PX_3)에도 동일하게 적용될 수 있다.
그러면 앞에서 설명한 도면들과 함께 도 12를 참조하여 본 발명의 한 실시예에 따른 표시 장치의 제조 방법에 대해 설명한다.
도 12는 본 발명의 한 실시예에 따른 표시 장치의 스페이서를 형성하기 위한 광마스크의 평면도 및 그에 대응하는 스페이서의 개략적인 단면도를 나타내는 도면이다.
먼저, 유리, 플라스틱 등으로 이루어진 기판(110) 위에 도전 물질을 적층하고 패터닝하여 복수의 게이트선(121) 및 기준 전압선(131)을 포함하는 게이트 도전체를 형성한다.
다음, 게이트 도전체 위에 무기 절연 물질 또는 유기 절연 물질 등의 절연 물질을 적층하여 게이트 절연막(140)을 형성한다.
다음, 게이트 절연막(140) 위에 반도체 물질 및 도전 물질을 차례대로 적층하고 패터닝하여 제1 반도체(154a), 제2 반도체(154b), 그리고 제3 반도체(154r)를 포함하는 반도체층과 복수의 데이터선(171), 제1 드레인 전극(175a), 제2 드레인 전극(175b), 그리고 제3 소스 전극(173r) 및 제3 드레인 전극(175r)을 포함하는 데이터 도전체를 형성한다. 이때 하프톤을 포함하는 광마스크를 이용한 노광 공정을 이용할 수 있다.
다음, 데이터 도전체 및 노출된 반도체(154a, 154b, 154r) 부분 위에 유기 절연 물질 또는 무기 절연 물을 적층하여 제1 절연층(180a)을 형성한다.
다음, 제1 절연층(180a) 위에 색필터 재료를 도포하고 노광하여 제1색 화소(PX_1)에 위치하는 제1 색필터(230_1), 제2색 화소(PX_2)에 위치하는 제2 색필터(230_2), 그리고 제3색 화소(PX_3)에 위치하는 제3 색필터(230_3)를 형성한다. 이때 제2 색필터(230_2)의 재료 특성에 의해 박막 트랜지스터 상부에 위치하는 제2 색필터(230_2)의 윗면의 높이는 제1색 화소(PX_1) 또는 제3색 화소(PX_3)의 대응하는 박막 트랜지스터 상부에 위치하는 제1 색필터(230_1) 또는 제3 색필터(230_3)의 윗면의 높이보다 대략 0.3um 내지 대략 0.4um 정도 높을 수 있다.
다음, 제1 색필터(230_1), 제2 색필터(230_2), 그리고 제3 색필터(230_3) 위에 절연 물질을 적층하여 제2 절연층(180b)을 형성한다.
이어서, 게이트 절연막(140), 제1 절연층(180a) 및 제2 절연층(180b)을 패터닝하여 제1 드레인 전극(175a)을 드러내는 제1 접촉 구멍(185a), 제2 드레인 전극(175b)을 드러내는 제2 접촉 구멍(185b), 그리고 제3 드레인 전극(175r)의 일부 및 기준 전압선(131)의 돌출부(135)를 함께 드러내는 접촉 구멍(181)을 형성한다.
다음, 제2 절연층(180b) 위에 ITO, IZO 등의 도전 물질을 적층하고 패터닝하여 복수의 화소 전극 및 복수의 접촉 보조 부재(81)를 형성한다.
제1 내지 제3 색필터(230_1, 230_2, 230_3)의 단차는 그 위에 위치하는 제2 절연층(180b)에도 전사되어 제1색 화소(PX_1)의 박막 트랜지스터 상부에 위치하는 제2 절연층(180b)의 윗면의 높이는 제2색 화소(PX_2) 또는 제3색 화소(PX_3)의 해당하는 박막 트랜지스터 상부에 위치하는 제2 절연층(180b)의 윗면의 높이보다 대략 0.3um 내지 대략 0.4um 정도 높을 수 있다.
다음, 제1 및 제2 부화소 전극(191a, 191b)과 접촉 보조 부재(81) 위에 차광 물질을 도포하여 차광 물질층(도시하지 않음)을 형성한다. 차광 물질층의 두께는 대략 3um일 수 있으나 이에 한정되지 않는다.
이때 차광 물질층의 평탄화 특성에 따라 제2색 화소(PX_2)의 박막 트랜지스터 및 제2 색필터(230_2) 상부에 위치하는 차광 물질층의 두께는 주변보다 작아질 수 있다. 예를 들어 제2색 화소(PX_2)의 박막 트랜지스터 및 제2 색필터(230_2) 상부에 위치하는 차광 물질층의 두께는 차광 물질층 하부면의 높은 단차에 의해 주변에 비해 대략 10% 내지 대략 20% 정도 낮은 두께를 가질 수 있다.
이에 따라 제2색 화소(PX_2)의 박막 트랜지스터 및 제2 색필터(230_2) 상부에 위치하는 차광 물질층의 윗면의 높이는 그 주변보다 또는 제1색 화소(PX_1) 또는 제3색 화소(PX_3)의 박막 트랜지스터 및 색필터(230_1, 230_3) 상부에 위치하는 차광 물질층의 윗면의 높이보다 예를 들어 대략 0.24um 내지 대략 0.36um, 더 구체적으로 대략 0.27um 정도 더 높을 수 있다.
다음, 도 12에 도시한 바와 같은 광마스크(50)를 이용하여 도포된 차광 물질층을 노광하여 차광 부재(220)를 형성한다.
도 12를 참조하면, 본 발명의 한 실시예에 따른 광마스크(50)는 서로 다른 투과율을 가지는 복수의 영역을 포함하며, 복수의 영역은 네 개의 서로 다른 투과율을 나타낼 수 있다. 네 개의 투과율을 나타내는 영역은 광투과율이 가장 높은 투명 영역, 빛이 일부만 투과되는 제1 하프톤 영역, 빛이 일부만 투과되되 제1 하프톤 영역과 다른 투과율을 가지는 제2 하프톤 영역, 그리고 광투과율이 가장 낮은 불투명 영역을 포함할 수 있다. 예를 들어 투명 영역은 빛을 대부분 통과시킬 수 있어 광투과율이 대략 100%일 수 있고, 불투명 영역은 빛을 대부분 차단하여 그 광투과율은 대략 0%일 수 있고, 제1 하프톤 영역의 광투과율은 예를 들어 대략 19%일 수 있고, 제2 하프톤 영역의 광투과율은 예를 들어 대략 16%일 수 있다.
차광 물질층이 빛에 조사되면 남는 부분이 되는 음의 감광성을 가진 경우, 제1색 화소(PX_1)에 대응하는 광마스크(50)는 앞에서 설명한 차광 부재(220)의 메인 차광부(222)에 대응하는 제2 하프톤 영역인 메인 영역(55m), 제1 스페이서(221a)에 대응하는 제1 하프톤 영역(55a), 그리고 제2 스페이서(221b)에 대응하는 제1 하프톤 영역(55b)을 포함할 수 있다.
제2색 화소(PX_2)에 대응하는 광마스크(50)는 메인 차광부(222)에 대응하는 제2 하프톤 영역인 메인 영역(55m), 제3 스페이서(221c)에 대응하는 제2 하프톤 영역(55H), 제2 하프톤 영역(55H) 주변을 따라 형성된 불투명 영역(55B), 그리고 제4 스페이서(221d)에 대응하는 제1 하프톤 영역(55d)을 포함할 수 있다.
불투명 영역(55B)은 제2 하프톤 영역(55H)과 함께 제3 스페이서(221c)를 형성하기 위한 것으로 앞에서 설명한 도 7과 같이 제3 스페이서(221c)의 주변에 형성된 홈(HA)에 대응한다. 불투명 영역(55B)은 제2 하프톤 영역(55H)을 둘러싸는 폐곡선을 이룰 수 있다.
제2 하프톤 영역(55H)의 폭은 대략 30um 내지 대략 40um일 수 있으나 이에 한정되지 않는다. 불투명 영역(55B)의 폭(W1)은 대략 1um 내지 대략 2um, 더 구체적으로 대략 1.5um일 수 있으나 이에 한정되지 않는다.
제3색 화소(PX_3)에 대응하는 광마스크(50)는 메인 차광부(222)에 대응하는 제2 하프톤 영역인 메인 영역(55m), 제5 스페이서(221e)에 대응하는 투명 영역(55e), 그리고 제6 스페이서(221f)에 대응하는 제1 하프톤 영역(55f)을 포함할 수 있다.
차광 영역(BA)을 제외한 제1 및 제2 투광 영역(OPa, OPb)에 대응하는 광마스크(50)는 불투명 영역을 포함할 수 있다.
이러한 광마스크(50)를 통해 차광 물질층을 노광하고 형성하면 투명 영역(55e)을 통하여 빛이 조사되어 메인 스페이서인 제5 스페이서(221e)가 형성되고, 제1 하프톤 영역(55a, 55b, 55d, 55f)을 통하여 빛이 일부(예를 들어 19%) 투과되어 서브 스페이서인 제1, 제2, 제4 및 제6 스페이서(221a, 221b, 221d, 221f)가 형성되고, 제2 하프톤 영역인 메인 영역(55m)을 통하여 빛이 일부(예를 들어 16%) 투과되어 메인 차광부(222)가 형성된다.
제2 하프톤 영역(55H) 및 제2 하프톤 영역인 메인 영역(55m)의 광투과율은 동일하므로 제2 하프톤 영역(55H)을 통해 노광된 차광 물질층의 윗면의 높이는 그 주변의 차광 물질층의 높이와 실질적으로 동일한 정도로 낮아지는 효과가 있다. 따라서 제2 하프톤 영역(55H)을 통해 노광된 차광 물질층의 높이는 메인 차광부(222)의 윗면의 높이보다 대략 0.24um 내지 대략 0.36um, 더 구체적으로 대략 0.27um 정도 높아지는 효과가 있다.
그러나 제2 하프톤 영역(55H) 주변을 둘러싸는 불투명 영역(55B)에 의해 빛이 회절되어 불투명 영역(55B)의 안에 대응하는 곳의 노광량이 증가한다. 따라서 제2 하프톤 영역(55H)을 통해 노광된 차광 물질층의 윗면의 높이는 메인 차광부(222)의 윗면의 높이보다 대략 0.1um 내지 0.2um 정도 높아지는 효과도 함께 발생한다.
결과적으로 제2 하프톤 영역(55H)을 통해 노광된 차광 물질층은 주변의 메인 차광부(222)의 윗면의 높이보다 예를 들어 대략 0.34um 내지 대략 0.56um 정도 높게 형성될 수 있다. 이러한 수치는 광범위하게 예시한 것으로 실제 제2 하프톤 영역(55H)을 통해 노광된 차광 물질층은 주변의 메인 차광부(222)의 윗면의 높이보다 대략 0.4um 내지 대략 0.5um 정도 높게 형성될 수 있다.
이와 같이 메인 차광부(222)의 윗면보다 대략 0.34um 내지 대략 0.56um 정도 높게 형성된 부분은 앞에서 설명한 제2색 화소(PX_2)의 박막 트랜지스터 상부에 위치하는 제3 스페이서(221c)를 형성한다.
차광 물질층이 양의 감광성을 가지는 경우에는 위에서 설명한 광마스크(50)의 투명 정도는 반대로 바뀔 수 있다.
색필터의 평탄화 특성이 나머지 색필터의 평탄화 특성과 차이가 있어 본 발명의 실시예와 같이 박막 트랜지스터 상부에 위치하는 제2 색필터(230_2)의 윗면의 높이가 박막 트랜지스터 상부에 위치하는 제1 및 제2 색필터(230_1, 230_3)의 윗면의 높이보다 높을 때 제2색 화소(PX_2)의 박막 트랜지스터 상부에 서브 스페이서를 형성하고자 할 경우 광마스크(50)는 또 다른 투과율을 가지는 영역을 포함하여 광마스크 비용이 증가하는 문제점이 있다. 그러나 본 발명의 실시예와 같이 제2색 화소(PX_2)의 박막 트랜지스터 상부에 위치하는 서브 스페이서에 대응하는 광마스크(50)가 메인 차광부(222)와 동일한 투과율을 가지는 제2 하프톤 영역(55H) 및 그 주변을 둘러싸는 불투명 영역(55B)을 포함하여 별도의 다른 투과율을 가지는 영역 추가 없이도 용이하게 제2색 화소(PX_2)에 제3 스페이서(221c)를 형성할 수 있다.
이에 따라 제2색 화소(PX_2)에 위치하는 서브 스페이서를 형성할 수 불투명 영역(55B)있는 영역을 더 많이 확보하여 서브 스페이서의 면적비를 확보할 수 있다. 또한 서브 스페이서의 수를 늘리기 용이해져 외부 압력에 의한 표시 장치의 얼룩 등의 표시 불량을 방지할 수 있다.
도 13은 본 발명의 한 실시예에 따른 표시 장치의 하부 표시판의 윗면의 고도를 측정한 사진이고, 도 14는 도 13에 나타낸 하부 표시판을 XIV-XIV 선을 따라 잘랐을 때 하부 표시판의 윗면의 고도를 나타낸 그래프이다.
도 13 및 도 14를 참조하면, 본 발명의 실시예에 따라 제조된 표시장치의 제2색 화소(PX_2)에서 형성된 제3 스페이서(221c) 및 그 주변의 구조를 살펴보면, 메인 차광부(222)의 높이가 대략 1.9um로 형성되고 제3 스페이서(221c)의 높이는 대략 2.5um로 형성되어 메인 차광부(222)의 윗면의 높이 대비 제3 스페이서(221c)의 윗면의 높이는 대략 0.6um 정도 높게 형성됨을 확인할 수 있다.
이상에서 본 발명의 바람직한 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
3: 액정층 50: 광마스크
81: 접촉 보조 부재
100, 200, 300: 표시판 110, 210: 기판
121: 게이트선 124a, 124b, 124r: 게이트 전극
131: 기준 전압선
140: 게이트 절연막 154a, 154b, 154r: 반도체
171: 데이터선 173a, 173b, 173r: 소스 전극
175a, 175b, 175r: 드레인 전극
180a, 180b: 절연층 181, 185a, 185b: 접촉 구멍
191a, 191b: 부화소 전극 220: 차광 부재
230: 색필터 270: 대향 전극

Claims (20)

  1. 서로 마주하는 제1 기판 및 제2 기판,
    상기 제1 기판 위에 위치하는 제1 박막 트랜지스터,
    상기 제1 기판 위에 위치하는 제2 박막 트랜지스터,
    상기 제1 박막 트랜지스터 및 그 주변 위에 위치하는 제1 색필터,
    상기 제2 박막 트랜지스터 및 그 주변 위에 위치하며 상기 제1 색필터와 다른 색을 나타내는 제2 색필터, 그리고
    상기 제1 색필터 및 상기 제2 색필터 위에 위치하는 차광 부재
    를 포함하고,
    상기 차광 부재는
    상기 제1 박막 트랜지스터 및 상기 제1 색필터 위에 위치하는 제1 스페이서,
    상기 제2 박막 트랜지스터 및 상기 제2 색필터 위에 위치하는 제2 스페이서, 그리고
    상기 제1 스페이서 및 상기 제2 스페이서 주변에 위치하는 메인 차광부
    를 포함하고,
    상기 메인 차광부는 인접한 제1부분 및 제2부분을 포함하고,
    상기 제2부분의 윗면은 상기 제2 스페이서와 상기 제1부분 사이의 경계에 위치하는 홈을 형성하고,
    상기 제1 스페이서와 상기 제2 스페이서의 두께는 상기 제1부분의 두께보다 두껍고, 상기 홈이 위치하는 제2부분의 두께는 상기 제1부분의 두께보다 얇은
    표시 장치.
  2. 제1항에서,
    상기 메인 차광부의 윗면으로부터 상기 제1 및 제2 스페이서의 윗면까지의 높이는 상기 메인 차광부의 윗면으로부터 상기 제2 기판의 면까지의 거리보다 작은 표시 장치.
  3. 제2항에서,
    상기 홈은 상기 제2 스페이서의 가장자리를 따라 형성되어 있는 표시 장치.
  4. 제3항에서,
    상기 홈은 폐곡선을 이루는 표시 장치.
  5. 제4항에서,
    상기 홈의 폭은 1um 내지 2um인 표시 장치.
  6. 제5항에서,
    상기 홈의 깊이는 0.1um 내지 0.3um인 표시 장치.
  7. 제3항에서,
    상기 제2 박막 트랜지스터 위에 위치하는 상기 제2 색필터의 두께는 상기 제1 박막 트랜지스터 위에 위치하는 상기 제1 색필터의 두께보다 큰 표시 장치.
  8. 제7항에서,
    상기 차광 부재는 상기 제2 박막 트랜지스터 주변 위에 위치하고 상기 제2 색필터 위에 위치하며 상기 메인 차광부와 연결되어 있는 제3 스페이서를 더 포함하고,
    상기 메인 차광부의 윗면으로부터 상기 제3 스페이서의 윗면까지의 높이는 상기 메인 차광부의 윗면으로부터 상기 제2 기판의 면까지의 거리보다 작은
    표시 장치.
  9. 제1항에서,
    상기 제2 박막 트랜지스터 위에 위치하는 상기 제2 색필터의 두께는 상기 제1 박막 트랜지스터 위에 위치하는 상기 제1 색필터의 두께보다 큰 표시 장치.
  10. 제1항에서,
    제2 색필터는 녹색을 나타내는 표시 장치.
  11. 제1항에서,
    상기 제1 색필터 위에 위치하는 제1 화소 전극, 그리고
    상기 제2 색필터 위에 위치하는 제2 화소 전극
    을 더 포함하는 표시 장치.
  12. 삭제
  13. 삭제
  14. 삭제
  15. 삭제
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
KR1020140184624A 2014-12-19 2014-12-19 표시 장치 및 그 제조 방법 KR102259230B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020140184624A KR102259230B1 (ko) 2014-12-19 2014-12-19 표시 장치 및 그 제조 방법
US14/714,889 US9563083B2 (en) 2014-12-19 2015-05-18 Display device including main light blocking portion and spacers

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140184624A KR102259230B1 (ko) 2014-12-19 2014-12-19 표시 장치 및 그 제조 방법

Publications (2)

Publication Number Publication Date
KR20160075947A KR20160075947A (ko) 2016-06-30
KR102259230B1 true KR102259230B1 (ko) 2021-06-01

Family

ID=56129220

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140184624A KR102259230B1 (ko) 2014-12-19 2014-12-19 표시 장치 및 그 제조 방법

Country Status (2)

Country Link
US (1) US9563083B2 (ko)
KR (1) KR102259230B1 (ko)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016200645A (ja) * 2015-04-07 2016-12-01 株式会社ジャパンディスプレイ 表示装置
CN104898329A (zh) * 2015-06-24 2015-09-09 深圳市华星光电技术有限公司 用于制造液晶面板的方法
CN106992149B (zh) * 2017-04-12 2020-04-07 深圳市华星光电半导体显示技术有限公司 Tft基板的制作方法
CN107065320A (zh) * 2017-06-05 2017-08-18 深圳市华星光电技术有限公司 一种液晶面板及其制造方法
CN107589583B (zh) * 2017-09-15 2021-08-06 惠科股份有限公司 一种显示面板及其制造方法
CN107463023A (zh) * 2017-09-18 2017-12-12 惠科股份有限公司 液晶显示面板以及液晶显示设备
CN107505761B (zh) * 2017-09-18 2020-06-12 惠科股份有限公司 彩色滤光器以及液晶显示面板的制作方法
CN107505760B (zh) * 2017-09-18 2020-06-12 惠科股份有限公司 阵列基板的像素结构以及液晶显示面板
JP6640252B2 (ja) * 2018-01-19 2020-02-05 シャープ株式会社 液晶パネル
CN108803156B (zh) * 2018-08-10 2021-04-30 Tcl华星光电技术有限公司 阵列基板及显示装置
CN110277423B (zh) * 2019-06-28 2021-11-09 京东方科技集团股份有限公司 一种显示面板的制作方法，以及显示面板和显示装置
CN114527596B (zh) * 2022-03-10 2023-10-03 Tcl华星光电技术有限公司 显示面板及移动终端

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080068537A1 (en) * 2006-09-20 2008-03-20 Samsung Electronics Co., Ltd. Array substrate, display panel having the same and method of manufacturing the same
US20120038867A1 (en) * 2010-08-10 2012-02-16 Samsung Electronics Co., Ltd. Display substrate, display device including the same, and method of manufacturing the display substrate

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002229040A (ja) 2001-01-29 2002-08-14 Toshiba Corp 液晶表示素子および液晶表示素子の製造方法
KR101731398B1 (ko) * 2010-10-28 2017-05-02 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
JP2012103474A (ja) 2010-11-10 2012-05-31 Toppan Printing Co Ltd カラーフィルタ基板の製造方法及びカラーフィルタ基板、並びにこれを用いた液晶表示装置
KR101848827B1 (ko) * 2011-08-04 2018-04-17 엘지디스플레이 주식회사 액정표시장치
KR101848094B1 (ko) 2011-12-02 2018-04-12 엘지디스플레이 주식회사 스페이서용 레진조성물 및 이를 이용한 씨오티 구조 어레이기판의 제조방법
KR101965304B1 (ko) 2012-06-07 2019-08-14 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR101965305B1 (ko) 2012-08-17 2019-04-04 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
KR102001839B1 (ko) 2013-02-15 2019-07-22 삼성디스플레이 주식회사 표시 기판, 이를 제조하기 위한 마스크 및 이의 제조 방법
KR102127149B1 (ko) * 2013-10-01 2020-07-08 삼성디스플레이 주식회사 액정표시장치

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080068537A1 (en) * 2006-09-20 2008-03-20 Samsung Electronics Co., Ltd. Array substrate, display panel having the same and method of manufacturing the same
US20120038867A1 (en) * 2010-08-10 2012-02-16 Samsung Electronics Co., Ltd. Display substrate, display device including the same, and method of manufacturing the display substrate

Also Published As

Publication number Publication date
US20160178950A1 (en) 2016-06-23
KR20160075947A (ko) 2016-06-30
US9563083B2 (en) 2017-02-07

Similar Documents

Publication Publication Date Title
KR102259230B1 (ko) 표시 장치 및 그 제조 방법
US10261358B2 (en) Liquid crystal display panel and manufacturing method thereof
US7542112B2 (en) Four color liquid crystal display and panel therefor
KR102319314B1 (ko) 액정표시장치 및 그 제조방법
KR102334808B1 (ko) 표시 패널
KR102294835B1 (ko) 표시 장치 및 그 제조 방법
KR102362091B1 (ko) 표시 장치, 광마스크 및 이를 이용한 표시 장치의 제조 방법
KR101980774B1 (ko) 컬러필터를 가지는 박막트랜지스터 기판 및 그 제조 방법
KR20130015734A (ko) 액정표시장치
KR20090081265A (ko) 박막 트랜지스터 표시판
KR102367955B1 (ko) 표시 장치
KR102067964B1 (ko) 액정표시장치 및 이의 제조방법
JPWO2012124699A1 (ja) 液晶表示装置
KR20080053804A (ko) 액정표시장치와 그 제조방법
JP6663216B2 (ja) 液晶表示装置
US20170084644A1 (en) Thin film transistor array panel and manufacturing method thereof
KR20130015736A (ko) 횡전계형 액정표시장치
KR102398551B1 (ko) 박막트랜지스터 기판 및 그를 가지는 액정 표시 패널
JP2015219349A (ja) 表示装置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant