JPWO2012124699A1 - 液晶表示装置 - Google Patents

液晶表示装置 Download PDF

Info

Publication number
JPWO2012124699A1
JPWO2012124699A1 JP2013504743A JP2013504743A JPWO2012124699A1 JP WO2012124699 A1 JPWO2012124699 A1 JP WO2012124699A1 JP 2013504743 A JP2013504743 A JP 2013504743A JP 2013504743 A JP2013504743 A JP 2013504743A JP WO2012124699 A1 JPWO2012124699 A1 JP WO2012124699A1
Authority
JP
Japan
Prior art keywords
signal line
liquid crystal
substrate
pixel
holding member
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2013504743A
Other languages
English (en)
Inventor
智 堀内
堀内  智
冨永 真克
真克 冨永
祐子 久田
祐子 久田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of JPWO2012124699A1 publication Critical patent/JPWO2012124699A1/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136213Storage capacitors associated with the pixel electrode
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/1333Constructional arrangements; Manufacturing methods
    • G02F1/1339Gaskets; Spacers; Sealing of cells
    • G02F1/13394Gaskets; Spacers; Sealing of cells spacers regularly patterned on the cell subtrate, e.g. walls, pillars

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Mathematical Physics (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Liquid Crystal (AREA)

Abstract

アクティブマトリクス基板(10)とカラーフィルタ基板(20)との間の間隙を保持するスペーサ(22)は、液晶パネル(2)を平面的に見て、ブラックマトリクス(BM)の形成領域において、走査信号線(GL1)と保持容量配線(CSL2)との間に設けられ、スペーサ(22)が設けられている部分の走査信号線(GL1)と保持容量配線(CSL2)との間の距離が、スペーサ(22)が設けられていない部分のそれよりも大きい。

Description

本発明は、液晶表示装置に関し、特に、一対の基板の間隙を保持する保持部材(スペーサ)に関するものである。
液晶表示装置は、一対の基板と、両基板間に配される液晶層とを備えて構成されている。以下、従来の液晶表示装置の一例を挙げる。
図19は薄膜トランジスタ(TFT)をスィッチング素子として用いたTN型の液晶表示装置の概略構成を示す断面図である。図中、SUB1は下側基板、SUB2は上側基板であり、それぞれの基板の内面には、信号線、電極、絶縁層、その他の機能膜からなる多層構造膜が形成されている。下側基板SUB1の内面には、TFTを有し、上側基板SUB2の内面には共通電極COMや3色(赤、緑、青)のカラーフィルタ層FIL(FIL(R)、FIL(G)、FIL(B);FIL(B)は図示されていない)が形成されている。
TFTは、図示しない走査信号線に接続するゲート電極GT、半導体層AS、ソース電極SD1、ドレイン電極SD2を有している。ソース電極SD1は画素電極ITO1に接続されている。その他、ゲート絶縁層GIやパッシベーション層PSV1などが設けられ、TFTを含めた全面には配向膜ORI1が塗布されて多層構造膜となっている。図中、参照符号d0、d1、d2、d3は各層を構成する金属膜である。
また、上側基板SUB2の内面には、遮光層であるブラックマトリクスBMで区画された3色のカラーフィルタ層FIL(FIL(R)、FIL(G)、FIL(B))、パッシベーション層PSV2、ITO2で示した共通電極COM、配向膜ORI2による多層構造膜が形成されている。図示したように、下側基板SUB1および上側基板SUB2に形成される多層構造膜の表面には、凹凸が形成されている。これら一対の基板の間に液晶LCが封入されて液晶表示装置が構成される。
そして、画素電極ITO1と共通電極ITO2との間に電界をかけることにより、電極間にある液晶LCの配向方向を変化させ、下側基板SUB1の外表面に貼付された偏光板POL1を通して入射した光の偏光軸を変調させ、上側基板SUB2の外表面に貼付した偏光板POL2から出射する光で画像を表示する。このとき、液晶層LCの層厚であるセルギャップが変動すると所定の表示特性が得られなくなるため、上記一対の基板の貼り合わせ間隙(所謂、セルギャップ)には、スペーサと称する間隙規制部材(保持部材)を設けられている。
図20は、従来の液晶表示装置におけるスペーサの設置位置の一例を示す平面図である。図20は上側基板から下側基板を見た(平面的に見た)状態を示し、上側基板の多層構造膜はブラックマトリクスBMの開口部を外形で示している。下側基板SUB1の内面には、走査信号線GL、データ信号線DL、TFT、画素電極ITO1が形成されている。スペーサSOCは、表示品位に影響を及ぼさないように、画素領域外の部分である走査信号線GLあるいはデータ信号線DLの上に位置するように、上側基板SUB2の内面に固定的に設けられている。
日本国公開特許公報「特開2003−5190号公報(2003年1月8日公開)」
ここで、スペーサSOCは、下側基板SUB1の多層構造膜の盛り上がり部分である凸部に設けられている。そのため、このようなスペーサの配置では、一対の基板を貼り合わせた後(図21の(a))に、基板に外力(図21の(b)の矢印F1、F2)が加わった場合、スペーサSOCが、下側基板の多層構造膜LYの凸部LYTから凹部LYBに滑り落ちるおそれがある(図21の(b))。これにより、上下基板間の位置関係がずれて、設定したセルギャップが変動し、表示品位が低下するという問題が生じる。
この問題を解決する方法として、図22に示すように、スペーサSOCを、予め信号線L間の凹部LYBに設ける方法(特許文献1)が提案されているが、この方法では、上記外力が加わると凸部LYTに乗り上げることが考えられ、セルギャップの変動を完全に抑えることは困難である。
また、他の方法として、スペーサSOCを設ける凹部LYBの幅を大きくすることも考えられる(図4の(a)参照)。しかし、この方法では、凹部LYBの幅(信号線L間の距離)すなわち画素領域外の部分が大きくなるため、これに伴ってブラックマトリクスBMの幅も太くしなければならない。そのため、透過率が低下し、表示品位の低下を招くことになる。このように、セルギャップの変動抑制と透過率の低下防止はトレードオフの関係にある。
そこで、本発明では、透過率を低下させることなく、一対の基板間のセルギャップの変動を抑えることができる液晶表示装置を提案する。
本発明に係る液晶表示装置は、上記の課題を解決するために、
互いに隣り合って並行するように配される第1信号線および第2信号線を含む第1基板と、該第1基板に対向配置され、遮光層が設けられた第2基板と、該第1基板および該第2基板の間に配された液晶層とを含む液晶パネルを備え、
上記第1基板および上記第2基板の間には、両基板の間隙を保持する保持部材が設けられており、
上記保持部材は、上記液晶パネルを平面的に見て、上記遮光層が形成されている領域において、上記第1信号線と上記第2信号線との間に部分的に設けられており、
上記保持部材が設けられている部分における上記第1信号線と上記第2信号線との間の距離が、上記保持部材が設けられていない部分のうちの少なくとも一部における上記第1信号線と上記第2信号線との間の距離よりも大きいことを特徴とする。
上記の構成では、保持部材が設けられている部分(保持部材を介して第1信号線と第2信号線とが対向する領域)では、保持部材が設けられていない部分のうちの少なくとも一部よりも両信号線間の距離が大きい。具体的には例えば、第1信号線に切り欠き部を設ける構成とすることができる。この構成によれば、第1信号線と第2信号線との間の距離および遮光層の幅を、従来の図22の構成から図4の(a)の構成のように広げることなく、保持部材を配置する領域のみを広げることができる。なお、保持部材は、全ての切り欠き部に設けられている必要はなく、少なくとも一部の切り欠き部に設けられていればよい。
すなわち、上記の構成によれば、図22に示す従来の構成と比較して、第1信号線と第2信号線との間の距離および遮光層の幅を広げる必要がないため、図22に示す従来の構成における透過率と同等の透過率を得ることができる。そのため、表示品位が低下することはない。また、上記の構成によれば、保持部材を配置する領域を、図4の(a)に示す従来の構成における保持部材の配置領域と同等以上の領域とすることができるため、セルギャップの変動を確実に抑えることができる。
よって、本液晶表示装置によれば、透過率を低下させることなく、一対の基板間のセルギャップの変動を抑えることができる。
本発明に係る液晶表示装置は、上記の課題を解決するために、
互いに隣り合って並行するように配される第1信号線および第2信号線を含む第1基板と、該第1基板に対向配置され、遮光層が設けられた第2基板と、該第1基板および該第2基板の間に配された液晶層とを含む液晶パネルを備え、
上記第1基板および上記第2基板の間には、両基板の間隙を保持する保持部材が設けられており、
上記保持部材は、上記液晶パネルを平面的に見て、上記遮光層が形成されている領域において、上記第1信号線と上記第2信号線との間に部分的に設けられており、
上記保持部材が設けられている部分における上記第1信号線および上記第2信号線のそれぞれの上層部には、高さ調整部が設けられていることを特徴とする。
これにより、上述した液晶表示装置と同様の効果を得ることができる。
以上のように、本発明に係る液晶表示装置では、上記保持部材は、上記液晶パネルを平面的に見て、上記遮光層が形成されている領域において、上記第1信号線と上記第2信号線との間に部分的に設けられており、上記保持部材が設けられている部分における上記第1信号線と上記第2信号線との間の距離が、上記保持部材が設けられていない部分のうちの少なくとも一部における上記第1信号線と上記第2信号線との間の距離よりも大きい構成である。
また、本発明に係る液晶表示装置では、上記保持部材は、上記液晶パネルを平面的に見て、上記遮光層が形成されている領域において、上記第1信号線と上記第2信号線との間に部分的に設けられており、上記保持部材が設けられている部分における上記第1信号線および上記第2信号線のそれぞれの上層部には、高さ調整部が設けられている構成である。
これにより、透過率を低下させることなく、一対の基板間のセルギャップの変動を抑えることができる。
本実施の形態に係る液晶表示装置を構成する液晶パネルの一部を示す等価回路図である。 図1の液晶パネルの具体例を示す平面図である。 図2のA−B断面図である。 ブラックマトリクスとスペーサの関係を説明するための平面図であり、(a)は従来の構成を示し、(b)は本実施の形態を示す。 本実施の形態に係る液晶表示装置におけるスペーサの配置例を示す平面図である。 図2の液晶パネルの変形例1を示す平面図である。 図6におけるブラックマトリクスとスペーサの関係を説明するための模式図である。 図2の液晶パネルの変形例2を示す平面図である。 図8におけるブラックマトリクスとスペーサの関係を説明するための模式図である。 図2の液晶パネルの変形例3を示す平面図である。 図10のA−B断面図である。 図2の液晶パネルの変形例4を示す平面図である。 本実施の形態に係るスペーサの変形例を示す断面図である。 本実施の形態に係るスペーサの変形例を示す断面図である。 本実施の形態に係るスペーサの変形例を示す断面図である。 図1の液晶表示装置を構成する液晶パネルの変形例6を示す等価回路図である。 図16の液晶パネルの具体例を示す平面図である。 図17のA−B断面図である。 従来の液晶表示装置の概略構成を示す断面図である。 従来の液晶表示装置におけるスペーサの設置位置の一例を示す平面図である。 従来のスペーサの形成位置に起因する基板ずれ現象を模式的に示す断面図であり、(a)は外力が加わる前のスペーサの配置を示し、(b)は外力が加わったときのスペーサの位置変動を示す。 従来の液晶表示装置におけるスペーサの設置位置の他の例を示す断面図である。
本発明に係る一実施の形態について図面を用いて説明すると以下のとおりである。なお、説明の便宜のため、以下では走査信号線の延伸方向を行方向とする。ただし、本液晶表示装置(あるいはこれに用いられる液晶パネルやアクティブマトリクス基板)の利用(視聴)状態において、その走査信号線が横方向に延伸していても縦方向に延伸していてもよいことはいうまでもない。
図1は、本実施の形態に係る液晶表示装置1を構成する液晶パネル2の一部を示す等価回路図である。図1に示すように、液晶パネル2は、列方向(図中上下方向)に延伸するデータ信号線DL1、DL2、行方向(図中左右方向)に延伸する走査信号線GL1、GL2、保持容量配線CSL1、CSL2、行および列方向に並べられた画素101〜104、および共通電極(対向電極)comを備えている。各画素の構造は同一の構成である。なお、画素101、102が含まれる画素列と、画素103、104が含まれる画素列とが隣接している。
液晶パネル2では、1つの画素に対応して、データ信号線DLと走査信号線GLと保持容量配線CSLとが1本ずつ設けられている。また、画素101には画素電極16aが設けられ、画素102には画素電極16bが設けられ、画素103には画素電極16cが設けられ、画素104には画素電極16dが1つずつ設けられている。なお、画素電極は、1つの画素に2つ以上設けられていても良い。
画素101では、画素電極16aが、走査信号線GL1に接続されたトランジスタTFT1を介してデータ信号線DL1に接続され、画素電極16aおよび保持容量配線CSL1間に保持容量Chaが形成され、画素電極16aおよび共通電極com間に液晶容量Claが形成されている。画素102では、画素電極16bが、走査信号線GL2に接続されたトランジスタTFT2を介してデータ信号線DL1に接続され、画素電極16bおよび保持容量配線CSL2間に保持容量Chbが形成され、画素電極16bおよび共通電極com間に液晶容量Clbが形成されている。
同様に、画素103では、画素電極16cが、走査信号線GL1に接続されたトランジスタTFT3を介してデータ信号線DL2に接続され、画素電極16cおよび保持容量配線CSL1間に保持容量Chcが形成され、画素電極16cおよび共通電極com間に液晶容量Clcが形成されている。画素104では、画素電極16dが、走査信号線GL2に接続されたトランジスタTFT4を介してデータ信号線DL2に接続され、画素電極16dおよび保持容量配線CSL2間に保持容量Chdが形成され、画素電極16dおよび共通電極com間に液晶容量Cldが形成されている。
次に、液晶パネル2の具体例を図2に示す。図2の液晶パネル2では、画素101および画素102に沿うようにデータ信号線DL1が設けられ、画素103および画素104に沿うようにデータ信号線DL2が設けられ、保持容量配線CSL1が画素101、103それぞれを横切り、保持容量配線CSL2が画素102、104それぞれを横切っている。
走査信号線GL1は画素101の一方の端部側に配され、保持容量配線CSL1は他方の端部側に配され、平面的に見て、走査信号線GL1および保持容量配線CSL1間に画素電極16aが配されている。同様に、走査信号線GL1は画素103の一方の端部側に配され、保持容量配線CSL1は他方の端部側に配され、平面的に見て、走査信号線GL1および保持容量配線CSL1間に画素電極16cが配されている。なお、保持容量配線CSL1は、図2に示すように、平面的に見て、画素電極16a、16cに重なっていても良い。なお、走査信号線GL1には、画素101の領域において、部分的に切り欠き部24が設けられている。
また、走査信号線GL2は画素102の一方の端部側に配され、保持容量配線CSL2は他方の端部側に配され、平面的に見て、走査信号線GL2および保持容量配線CSL2間に画素電極16bが配されている。同様に、走査信号線GL2は画素104の一方の端部側に配され、保持容量配線CSL2は他方の端部側に配され、平面的に見て、走査信号線GL2および保持容量配線CSL2間に画素電極16dが配されている。なお、保持容量配線CSL2は、図2に示すように、平面的に見て、画素電極16b、16dに重なっていても良い。なお、走査信号線GL2には、画素102の領域において、部分的に切り欠き部24が設けられている。
また、図2にはブラックマトリクスBM(遮光層)の形成領域を示している。便宜上、液晶パネル2を平面的に見て透過した状態で示しているが、BMで示す矩形の内側は、ブラックマトリクスの開口領域(透過領域)であり、その外側が遮光領域である。
画素101の例に挙げると、走査信号線GL1上に、トランジスタTFT1のソース電極saおよびドレイン電極daが形成されている。ソース電極saはデータ信号線DL1に接続され、ドレイン電極daはドレイン引き出し配線(図示せず)に接続され、ドレイン引き出し配線はコンタクトホールcaを介して画素電極16aに接続されている。保持容量配線CSL1は容量電極12aに接続され、容量電極12aはゲート絶縁膜および層間絶縁膜を介して画素電極16aと重なっており、これにより保持容量Cha(図1参照)が形成されている。
図3は図2のA−B断面図である。同図に示すように、液晶パネル2は、アクティブマトリクス基板10(第1基板)と、これに対向するカラーフィルタ基板20(第2基板)と、両基板10、20間に配される液晶層30とを備えている。また、液晶パネル2は、両基板10、20の間隙(セルギャップ)を保持(規制)するためのスペーサ22(保持部材)を備えている。
アクティブマトリクス基板10では、ガラス基板11上に走査信号線GL1および容量電極12a、12b、12cが形成され、容量電極12b上に保持容量配線CSL2が形成され、これらを覆うように無機ゲート絶縁膜13(以下、ゲート絶縁膜13と称す)が形成されている。ゲート絶縁膜13上には、データ信号線DL2、半導体層14、ソース電極saおよびドレイン電極da(図2参照)が形成され、これらを覆うように無機層間絶縁膜15(以下、層間絶縁膜15と称す)が形成されている。層間絶縁膜15上には画素電極16a、16b、16cが形成され、さらに、これら画素電極16a、16b、16cを覆うように配向膜(図示せず)が形成されている。なお、スペーサ22は、走査信号線GL1の切り欠き部24(図2参照)に受容されるように設けられている。
ここで、コンタクトホールca(図2参照)では、層間絶縁膜15が刳り貫かれており、これにより、画素電極16aとドレイン電極daとが接続される。また、容量電極12aがゲート絶縁膜13および層間絶縁膜15を介して容量電極16aと重なっており、これにより、保持容量Cha(図1参照)が形成され、容量電極12bがゲート絶縁膜13および層間絶縁膜15を介して容量電極16bと重なっており、これにより、保持容量Chb(図1参照)が形成されている。
一方、カラーフィルタ基板20では、ガラス基板21上にブラックマトリクスBMが形成され、その上層にカラーフィルタ層CFが形成され、その上層に共通電極com(図2参照)が形成され、さらにこれを覆うように配向膜(図示せず)が形成されている。なお、図3において、CF(R)は赤色のカラーフィルタ層を示し、CF(G)は緑色のカラーフィルタ層を示している。
カラーフィルタ基板20には、さらに、スペーサ22が形成されている。スペーサ22は、透過率の低下などによる表示品位の低下を防ぐため、ブラックマトリクスBMの形成領域内に設けられている。また、スペーサ22は、画素ごとに1つ設けられていてもよいし、3つの画素(例えばRGB画素)に1つの割合で設けられていてもよいし、それよりも少ない割合(複数画素に1つの割合)で設けられていてもよい。例えば、全てのR画素にスペーサ22が1つずつ設けられている構成や、行列方向に配されたR画素に着目して、1つ置きあるいは2つ以上置きにスペーサ22が設けられている構成(つまり、スペーサ22が設けられているR画素と、スペーサ22が設けられていないR画素とが交互に配されている構成)や、R画素、G画素およびB画素に交互にスペーサ22が1つずつ設けられている構成とすることができる。以下では、便宜上、各R画素に1つずつスペーサ22が設けられている構成について説明する。なお、画素の種類は、R(赤)色、G(緑)色およびB(青)色に対応する、R画素、G画素およびB画素に限定されず、Y(黄)色およびW(白)色に対応する、Y画素およびW画素を含んでいてもよい。
また、スペーサ22は、アクティブマトリクス基板10とカラーフィルタ基板20とが貼り合わされたときに、走査信号線GLの切り欠き部24に受容される位置に形成されている。すなわち、スペーサ22は、液晶パネル2を平面的に見て、ブラックマトリクスBMが形成されている領域において、走査信号線GL(第1信号線)の切り欠き部24に受容されるように設けられている。なお、走査信号線GLの切り欠き部24は、スペーサ22を受容できる形状に形成されており、スペーサ22の形状に応じて決定することができる。スペーサ22の形状は、円形に限定されるものではなく、楕円形、矩形としてもよい。
(製造方法)
次に、液晶パネル2の製造方法の一例について説明する。液晶パネル2の製造方法には、アクティブマトリクス基板製造工程と、カラーフィルタ基板製造工程と、両基板を貼り合わせて液晶を充填する組み立て工程とが含まれる。まず、アクティブマトリクス基板10の製造工程について説明する。
初めに、ガラス、プラスチック等の透明絶縁性基板(図3ではガラス基板11)上に、例えばチタン、クロム、アルミニウム、モリブデン、タンタル、タングステン、銅等の金属膜あるいはそれらの合金膜またはそれらの積層膜を1000Å〜3000Åの膜厚でスパッタリング法等の方法にて成膜し、これをフォトエッチング法にて必要な形状にパターニングすることによって、(各トランジスタのゲート電極として機能する)走査信号線、保持容量配線等を形成する。なお、このとき、走査信号線GLに、スペーサ22を受容できるように切り欠き部24を形成する。
次に、ゲート絶縁膜となる窒化シリコン膜(SiNx)、アモルファスシリコンやポリシリコン等からなる高抵抗半導体層、およびn+アモルファスシリコン等の低抵抗半導体層を、プラズマCVD(化学的気相成長)法等により連続して成膜し、フォトエッチング法により低抵抗半導体層、高抵抗半導体層、およびゲート絶縁膜をパターニングする。このとき、コンタクトホールにおけるゲート絶縁膜の刳り抜きも形成される。なお、ゲート絶縁膜としての窒化シリコン膜は、例えば3000Å〜5000Å程度の膜厚とし、高抵抗半導体層としてのアモルファスシリコン膜は、例えば1000Å〜3000Å程度の膜厚とし、低抵抗半導体層としてのn+アモルファスシリコン膜は、例えば400Å〜700Å程度の膜厚とする。
次に、チタン、クロム、アルミニウム、モリブデン、タンタル、タングステン、銅等の金属膜あるいはそれらの合金膜、またはそれらの積層膜を1000Å〜3000Åの膜厚でスパッタリング法等の方法にて形成し、フォトエッチング法等にて必要な形状にパターニングすることによって、データ信号線、ソース電極、およびドレイン電極等を形成する。
次に、アモルファスシリコン膜等の高抵抗半導体層(i層)、n+アモルファスシリコン膜等の低抵抗半導体層(n+層)に対して、データ信号線、ソース電極、およびドレイン電極等のパターンをマスクにし、ドライエッチングにてチャネルエッチングを行う。このプロセスにてi層の膜厚が最適化され、各トランジスタ(チャネル領域)が形成される。ここでは、マスクで覆われていない半導体層がエッチング除去され、各トランジスタの能力に必要なi層膜厚が残される。
次に、層間絶縁膜として、窒化シリコンや酸化シリコン等の無機絶縁膜(パッシベーション膜)を、データ信号線、ソース電極、およびドレイン電極等を覆うように形成する。ここでは、プラズマCVD法等によって2000Å〜5000Å程度の膜厚の窒化シリコン膜(パッシベーション膜)を形成している。なお、本液晶表示装置1では、層間絶縁膜は、膜厚が10000Å以下になるように形成されている。
次に、コンタクトホールの位置に基づいて、層間絶縁膜をエッチングしてホールを形成する。ここでは、例えば、感光性レジストをフォトリソグラフィー法(露光および現像)によりパターニングし、エッチングを行う。
次に、層間絶縁膜上に、例えば、ITO(インジウム錫酸化物)、IZO、酸化亜鉛、酸化スズ等の透明性を有する導電膜を、スパッタリング法等により1000Å〜2000Å程度の膜厚で成膜し、これをフォトエッチング法等にて必要な形状にパターニングすることによって各画素領域に画素電極を形成する。
最後に、画素電極上の基板全体に、ポリイミド樹脂を厚さ500Å〜1000Åで印刷し、その後、焼成して、回転布にて一方向にラビング処理を行って、配向膜を形成する。以上のようにして、アクティブマトリクス基板10が製造される。
次に、カラーフィルタ基板20の製造工程について説明する。
まず、ガラス、プラスチック等の透明絶縁性基板(図3ではガラス基板21)上に、クロム薄膜、または黒色顔料を含有する樹脂を成膜した後にフォトリソグラフィー法によってパターニングを行い、ブラックマトリクスを形成する。
次に、ブラックマトリクスの間隙および上面に、顔料分散法などを用いて、赤、緑および青のカラーフィルタ層(厚さ2μm程度)をパターン形成する。
次に、カラーフィルタ層上の基板全体に、ITO、IZO、酸化亜鉛、酸化スズなどからなる透明導電膜(厚さ1000Å程度)を成膜し、共通電極(com)を形成する。
次に、共通電極上の基板全体に、ポリイミド樹脂を厚さ500Å〜1000Åで印刷し、その後、焼成して、回転布にて一方向にラビング処理を行って、配向膜を形成する。
最後に、配向膜上に樹脂を成膜した後にフォトリソグラフィー法によってパターニングを行い、ブラックマトリクスの形成領域内にスペーサ22を形成する。上記のようにして、カラーフィルタ基板20を製造することができる。
次に、組み立て工程について、説明する。
まず、アクティブマトリクス基板10およびカラーフィルタ基板20の一方に、スクリーン印刷により、熱硬化性エポキシ樹脂などからなるシール材料を液晶注入口の部分を欠いた枠状パターンに塗布する。
次に、アクティブマトリクス基板10とカラーフィルタ基板20とを貼り合わせ、シール材料を硬化させる。このとき、アクティブマトリクス基板10とカラーフィルタ基板20とは、液晶パネル2を平面的に見て、カラーフィルタ基板20のスペーサ22が走査信号線GLの切り欠き部24に受容されるように、貼り合わされる。
最後に、アクティブマトリクス基板10およびカラーフィルタ基板20並びにシール材料で囲まれる空間に、減圧法により液晶材料を注入した後、液晶注入口にUV硬化樹脂を塗布し、UV照射によって液晶材料を封止することで液晶層30を形成する。以上のようにして、液晶パネル2が製造される。
上記の構成によれば、走査信号線GLの切り欠き部24が設けられているため、走査信号線GLと保持容量配線CSLとの間の距離およびブラックマトリクスBMの幅を、従来の図22の構成から図4の(a)の構成のように広げることなく、スペーサ22を配置する領域を広げることができる。
すなわち、上記の構成によれば、図22に示す従来の構成と比較して、走査信号線GLと保持容量配線CSLとの間の距離およびブラックマトリクスBMの幅を広げる必要がないため、図22に示す従来の構成における透過率と同等の透過率を得ることができる。そのため、表示品位が低下することはない。なお、走査信号線GLと保持容量配線CSLとの間の距離およびブラックマトリクスBMの幅を、図22に示す従来の構成よりも小さくすることもできるため、この場合は、従来よりも透過率を高めることができ、表示品位を向上させることができる。また、上記の構成によれば、スペーサ22を配置する領域を、図4の(a)に示す従来の構成におけるスペーサの配置領域(走査信号線GLと保持容量配線CSLとの間の距離)と同等以上の領域とすることができるため、セルギャップの変動を確実に抑えることができる。
以上のように、本液晶表示装置1によれば、透過率を低下させることなく、一対の基板間のセルギャップの変動を抑えることができる。
また、本実施の形態では、切り欠き部24は、3つの画素(RGB)のうちの1つの画素(図2および図3ではR画素)に相当する部分のみに形成されているため、歩留まりおよび配線不可への影響を1/3程度に抑えることができる。
また、本液晶表示装置1では、スペーサ22を全ての切り欠き部24に設ける構成(図2参照)に限定されず、全ての切り欠き部24において交互にスペーサ22を設けてもよい。例えば、図5に示すように、切り欠き部24がR画素のみに設けられ、スペーサ22が、行列方向に配されたR画素に着目して、1つ置きに設けられている構成としてもよい。
図5の構成では、R画素のうちのスペーサ22が設けられているR画素における走査信号線GLと保持容量配線CSLとの間の距離が、G画素およびB画素における走査信号線GLと保持容量配線CSLとの間の距離よりも大きくなっている。また、R画素のうちのスペーサ22が設けられているR画素における走査信号線GLと保持容量配線CSLとの間の距離が、R画素のうちのスペーサ22が設けられていないR画素における走査信号線GLと保持容量配線CSLとの間の距離と等しくなっている。図5の構成は、以下の各変形例にも適用することができる。
このように、本液晶表示装置1では、スペーサ22が1つの種類の画素(例えばR画素)全てに設けられている必要はない。すなわち、図5を例に挙げると、スペーサ22は、液晶パネル2を平面的に見て、ブラックマトリクスBMが形成されている領域において、走査信号線GLと保持容量配線CSLとの間に部分的に設けられており、スペーサ22が設けられている部分(一部のR画素)の走査信号線GLと保持容量配線CSLとの間の距離が、スペーサ22が設けられていない部分(他のR画素、G画素、B画素)のうちの少なくとも一部の走査信号線GLと保持容量配線CSLとの間の距離よりも大きい構成であってもよい。
なお、切り欠き部24は、保持容量配線CSLに形成されていてもよいし、走査信号線GLおよび保持容量配線CSLの両方に形成されていてもよい。
以下では、本発明に係る液晶表示装置1の変形例について説明する。
(変形例1)
図6は、液晶パネル2の変形例1を示す平面図であり、図7は、ブラックマトリクスBMの幅を模式的に示す平面図である。図2の液晶パネル2と比較すると、走査信号線GL1には切り欠き部24が設けられておらず、保持容量配線CSL2の一部に折り曲げ部25が形成されている。スペーサ22は、この折り曲げ部25に対応しており、折り曲げ部25と走査信号線GL1との間の領域に設けられている。また、本変形例1では、スペーサ22は、RGBの3画素のうちR画素のみに設けられている。そのため、保持容量配線CSLの折り曲げ部25もR画素に対応する部分のみに形成されている。さらに、ブラックマトリクスBMは、各画素で共通の位置に形成されている。
上記の構成によれば、図2の構成と同様、図22に示す従来の構成における透過率と同等の透過率を得ることができるため、表示品位が低下することはない。また、スペーサ22を配置する領域を、図4の(a)に示す従来の構成におけるスペーサの配置領域(走査信号線GLと保持容量配線CSLとの間の距離)と同等以上の領域とすることができるため、セルギャップの変動を確実に抑えることができる。
以上のように、本液晶表示装置1によれば、透過率を低下させることなく、一対の基板間のセルギャップの変動を抑えることができる。
ここで、本変形例1では、スペーサ22は、R画素において、保持容量配線CSL2の折り曲げ部25に対応して設けられており、G画素およびB画素には設けられていない。そして、ブラックマトリクスBMは、スペーサ22が設けられていない画素と同じように形成されている。すなわち、図7に示すように、スペーサ22が設けられているR画素では、ブラックマトリクスBMの開口部に保持容量配線CSLの折り曲げ部25が重なることになる。しかし、ブラックマトリクスBMの開口部に重なる保持容量配線CSLは3画素(RGB)のうちの1画素(R)に相当する部分のみであるため、透過率、歩留まり、および配線不可への影響を1/3程度に抑えることができる。よって、従来と比較して、実質的に透過率が低下することもない。
(変形例2)
図8は、液晶パネル2の変形例2を示す平面図である。図2の液晶パネル2と比較すると、図2の液晶パネル2において、さらに、保持容量配線CSL2の一部に折り曲げ部25が形成されている。
折り曲げ部25は、走査信号線GL1の切り欠き部24に対応しており、スペーサ22は、走査信号線GL1の切り欠き部24と保持容量配線CSL2の折り曲げ部25との間の領域に設けられている。また、本変形例2では、スペーサ22は、RGBの3画素のうちR画素のみに設けられている。そのため、走査信号線GL1の切り欠き部24および保持容量配線CSLの折り曲げ部25もR画素に対応する部分のみに形成されている。さらに、ブラックマトリクスBMは、スペーサ22が設けられていないG画素およびB画素に設けられる保持容量配線CSLに対応して形成されている。
上記の構成によれば、スペーサ22を配置する領域を図2の構成と同等にしつつ、走査信号線GLと保持容量配線CSLとの間の距離を、図2の構成よりも小さくすることができるため、透過率を高めることができる。
なお、本変形例2においても、図9に示すように、変形例1と同様、スペーサ22は、R画素において、保持容量配線CSL2の折り曲げ部25に対応して設けられており、G画素およびB画素には設けられていないため、R画素では、ブラックマトリクスBMの開口部に保持容量配線CSLの折り曲げ部25が重なることになる。しかし、ブラックマトリクスBMの開口部に重なる保持容量配線CSLは3つの画素(RGB)のうちの1つの画素(R)に相当する部分のみであるため、透過率、歩留まり、および配線不可への影響を1/3程度に抑えることができる。よって、従来と比較して、実質的に透過率が低下することはない。
(変形例3)
図10は、液晶パネル2の変形例3を示す平面図であり、図11は、図10のA−B断面図である。図2の液晶パネル2と比較すると、図2の液晶パネル2において、さらに、高さ調整部23が形成されている。高さ調整部23は、走査信号線GL1の切り欠き部24および切り欠き部24に対向する保持容量配線CSL2の一部の上層部に形成されている。
これにより、液晶パネル2に外力が加わっても、スペーサ22が、走査信号線GL1あるいは保持容量配線CSL2の上端部に乗り上げることがないため、セルギャップの変動を確実に抑えることができる。なお、高さ調整部23は、走査信号線GL1あるいは保持容量配線CSL2の上層部の層間絶縁膜15上に形成される。
本変形例3の高さ調整部23は、変形例1,2の液晶パネル2に適用することもできる。
(変形例4)
図12は、液晶パネル2の変形例4を示す平面図である。図12の液晶パネル2では、走査信号線GL1に切り欠き部24が設けられておらず、また、保持容量配線CSL2に折り曲げ部25が設けられていない。そして、走査信号線GL1および保持容量配線CSL2の上層部の一部に高さ調整部23が形成されている。スペーサ22は、走査信号線GL1の高さ調整部23と、保持容量配線CSL2の高さ調整部23との間の領域に設けられる。
これにより、液晶パネル2に外力が加わっても、スペーサ22が、走査信号線GL1あるいは保持容量配線CSL2の上層部に乗り上げることがないため、セルギャップの変動を確実に抑えることができる。また、走査信号線GL1と保持容量配線CSL2との間の距離を、図22に示す従来の構成と同様とすることができるため、透過率が低下することもない。なお、高さ調整部23は、走査信号線GL1あるいは保持容量配線CSL2の上層部の層間絶縁膜15上に形成される。
(変形例5)
次に、スペーサ22の変形例について説明する。スペーサ22は、図13に示すように、ブラックマトリクスBM上に形成されていてもよい。また、スペーサ22は、図14および図15に示すように、カラーフィルタ層CFにより形成されていてもよい。さらに、スペーサ22は、カラーフィルタ層CFに限定されず、液晶配向制御層など、カラーフィルタ基板20上に形成される既存の層により形成されていてもよいし、これら既存の層を複数使って重ね合わせることにより形成されていてもよい。例えば、図14および図15に示すように、スペーサ22は、ブラックマトリクスBM上に形成された赤色カラーフィルタ層CF(R)の上に、フォトリソグラフィー法により、緑色カラーフィルタ層CF(G)および青色カラーフィルタ層CF(B)を順にパターニングすることにより形成することができる。なお、各カラーフィルタ層CFの膜厚を適宜設定することにより、スペーサ22として機能させることができる。
(変形例6)
本発明の実施の形態に係る液晶表示装置1を構成する液晶パネル2は、図1の構成に限定されるものではなく、周知の構成を適用することができる。液晶パネル2の他の形態について一例を挙げると、図16に示すとおりである。
図16に示す液晶パネル2を備える液晶表示装置1は、1つの画素列に2本のデータ信号線(左側データ信号線及び右側データ信号線)を設け、同一画素列に含まれる奇数番目の画素の画素電極を左側データ信号線に接続する一方、偶数番目の画素の画素電極を右側データ信号線に接続し、連続する2本の走査信号線(奇数番目の画素に接続する走査信号線及び偶数番目の画素に接続する走査信号線)を同時選択する構成である。この構成によれば、列方向に隣り合う2つの画素に同時にデータ信号電位を書き込むことができるため、画面の書き換え速度を高めることができ、各画素の充電時間を増加させることができるという効果を奏する。
ここで、図16の液晶表示装置1では、図17および図18に示すように、隣り合う2本のデータ信号線DL1b、DL2a(第1信号線、第2信号線)に折り曲げ部25を設け、折り曲げ部25の間の領域にスペーサ22を配置する構成とすることができる。また、2本のデータ信号線DL1b、DL2aの少なくとも一方に切り欠き部を設け、切り欠き部にスペーサ22が受容されるように構成することもできる。
また、本実施の形態においてスペーサ22を介して隣り合う2本の信号線の組み合わせとしては、(i)走査信号線および保持容量配線、(ii)隣り合う2本の走査信号線、(iii)隣り合う2本の保持容量配線、(iv)隣り合う2本のデータ信号線、の組み合わせとすることができる。
本発明の実施の形態に係る液晶表示装置では、
上記液晶パネルには、少なくとも、R色、G色およびB色に対応する、R画素、G画素およびB画素の種類の画素が含まれており、
上記保持部材は、上記R画素、上記G画素および上記B画素のうちの1つの種類の画素のうち、少なくとも1つの画素に設けられており、
上記1つの種類の画素のうちの上記保持部材が設けられている画素における上記第1信号線と上記第2信号線との間の距離は、上記1つの種類の画素とは異なる種類の画素における上記第1信号線と上記第2信号線との間の距離よりも大きい構成とすることもできる。
本発明の実施の形態に係る液晶表示装置では、上記1つの種類の画素のうちの上記保持部材が設けられている画素における上記第1信号線と上記第2信号線との間の距離は、上記1つの種類の画素のうちの上記保持部材が設けられていない画素における上記第1信号線と上記第2信号線との間の距離と等しい構成とすることもできる。
本発明の実施の形態に係る液晶表示装置では、上記第1基板を構成する層間絶縁膜は、無機層間絶縁膜であってもよい。
これにより、第1基板が凹凸状に構成(積層)されている液晶表示装置において、一対の基板間のセルギャップの変動を抑えることができる。
本発明の実施の形態に係る液晶表示装置では、上記保持部材は、上記第2基板において、カラーフィルタ層上あるいは上記遮光層上に形成されている構成とすることもできる。
本発明の実施の形態に係る液晶表示装置では、上記保持部材は、カラーフィルタ層あるいは液晶配向制御層により形成されている構成とすることもできる。
これにより、既存の製造工程を利用することができるため、製造工程が複雑化することもない。なお、保持部材は、カラーフィルタ層あるいは液晶配向制御層に限定されず、第2基板(カラーフィルタ基板)上に形成される他の既存の層により形成されていてもよいし、カラーフィルタ層あるいは液晶配向制御層を含む多層構造に形成されていてもよい。
本発明の実施の形態に係る液晶表示装置では、上記第1信号線は走査信号線であり、上記第2信号線は保持容量配線であってもよい。
これにより、遮光層の幅を大きくする必要がないため、透過率の低下を防ぐことができ、表示品位の低下を防ぐことができる。
本発明の実施の形態に係る液晶表示装置では、上記第1信号線および上記第2信号線の少なくとも何れか一方には、上記保持部材を受容するための切り欠き部あるいは折り曲げ部が形成されていてもよい。
上記の構成によれば、保持部材は切り欠き部あるいは折り曲げ部に受容されるため、第1信号線および第2信号線の間の距離を小さくすることができる。これにより、遮光層の幅を小さくすることができるため、透過率を高めることができる。
本発明の実施の形態に係る液晶表示装置では、
上記保持部材が設けられている部分における上記第1信号線および上記第2信号線のそれぞれの上層部には、高さ調整部が設けられている構成とすることもできる。
上記の構成によれば、液晶パネルに外力が加わっても、保持部材が、第1信号線あるいは第2信号線の上層部に乗り上げることがないため、セルギャップの変動を確実に抑えることができる。
本発明は上述した各実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能であり、異なる実施形態にそれぞれ開示された技術的手段を適宜組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
本発明の液晶表示装置は、液晶テレビ等の各種用途に好適に用いることができる。
1 液晶表示装置
2 液晶パネル
10 アクティブマトリクス基板(第1基板)
11 ガラス基板
12 容量電極
13 ゲート絶縁膜
14 半導体層
15 層間絶縁膜
16 画素電極
20 カラーフィルタ基板(第2基板)
21 ガラス基板
22 スペーサ(保持部材)
23 高さ調整部
24 切り欠き部
25 折り曲げ部
30 液晶層
GL 走査信号線(第1信号線)
DL データ信号線(第1信号線、第2信号線)
CSL 保持容量配線(第2信号線)
CF カラーフィルタ層
BM ブラックマトリクス(遮光層)
com 共通電極

Claims (10)

  1. 互いに隣り合って並行するように配される第1信号線および第2信号線を含む第1基板と、該第1基板に対向配置され、遮光層が設けられた第2基板と、該第1基板および該第2基板の間に配された液晶層とを含む液晶パネルを備え、
    上記第1基板および上記第2基板の間には、両基板の間隙を保持する保持部材が設けられており、
    上記保持部材は、上記液晶パネルを平面的に見て、上記遮光層が形成されている領域において、上記第1信号線と上記第2信号線との間に部分的に設けられており、
    上記保持部材が設けられている部分における上記第1信号線と上記第2信号線との間の距離が、上記保持部材が設けられていない部分のうちの少なくとも一部における上記第1信号線と上記第2信号線との間の距離よりも大きいことを特徴とする液晶表示装置。
  2. 互いに隣り合って並行するように配される第1信号線および第2信号線を含む第1基板と、該第1基板に対向配置され、遮光層が設けられた第2基板と、該第1基板および該第2基板の間に配された液晶層とを含む液晶パネルを備え、
    上記第1基板および上記第2基板の間には、両基板の間隙を保持する保持部材が設けられており、
    上記保持部材は、上記液晶パネルを平面的に見て、上記遮光層が形成されている領域において、上記第1信号線と上記第2信号線との間に部分的に設けられており、
    上記保持部材が設けられている部分における上記第1信号線および上記第2信号線のそれぞれの上層部には、高さ調整部が設けられていることを特徴とする液晶表示装置。
  3. 上記液晶パネルには、少なくとも、R色、G色およびB色に対応する、R画素、G画素およびB画素の種類の画素が含まれており、
    上記保持部材は、上記R画素、上記G画素および上記B画素のうちの1つの種類の画素のうち、少なくとも1つの画素に設けられており、
    上記1つの種類の画素のうちの上記保持部材が設けられている画素における上記第1信号線と上記第2信号線との間の距離は、上記1つの種類の画素とは異なる種類の画素における上記第1信号線と上記第2信号線との間の距離よりも大きいことを特徴とする請求項1に記載の液晶表示装置。
  4. 上記1つの種類の画素のうちの上記保持部材が設けられている画素における上記第1信号線と上記第2信号線との間の距離は、上記1つの種類の画素のうちの上記保持部材が設けられていない画素における上記第1信号線と上記第2信号線との間の距離と等しいことを特徴とする請求項3に記載の液晶表示装置。
  5. 上記第1基板を構成する層間絶縁膜は、無機層間絶縁膜であることを特徴とする請求項1または2に記載の液晶表示装置。
  6. 上記保持部材は、上記第2基板において、カラーフィルタ層上あるいは上記遮光層上に形成されていることを特徴とする請求項1または2に記載の液晶表示装置。
  7. 上記保持部材は、カラーフィルタ層あるいは液晶配向制御層により形成されていることを特徴とする請求項1または2に記載の液晶表示装置。
  8. 上記第1信号線は走査信号線であり、上記第2信号線は保持容量配線であることを特徴とする請求項1に記載の液晶表示装置。
  9. 上記第1信号線および上記第2信号線の少なくとも何れか一方には、上記保持部材を受容するための切り欠き部あるいは折り曲げ部が形成されていることを特徴とする請求項1に記載の液晶表示装置。
  10. 上記保持部材が設けられている部分における上記第1信号線および上記第2信号線のそれぞれの上層部には、高さ調整部が設けられていることを特徴とする請求項1に記載の液晶表示装置。
JP2013504743A 2011-03-17 2012-03-13 液晶表示装置 Pending JPWO2012124699A1 (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2011059676 2011-03-17
JP2011059676 2011-03-17
PCT/JP2012/056445 WO2012124699A1 (ja) 2011-03-17 2012-03-13 液晶表示装置

Publications (1)

Publication Number Publication Date
JPWO2012124699A1 true JPWO2012124699A1 (ja) 2014-07-24

Family

ID=46830766

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013504743A Pending JPWO2012124699A1 (ja) 2011-03-17 2012-03-13 液晶表示装置

Country Status (2)

Country Link
JP (1) JPWO2012124699A1 (ja)
WO (1) WO2012124699A1 (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI599828B (zh) * 2012-12-26 2017-09-21 鴻海精密工業股份有限公司 液晶顯示面板
CN111338144B (zh) * 2020-04-14 2023-08-18 京东方科技集团股份有限公司 显示面板及显示装置
CN211928360U (zh) * 2020-05-29 2020-11-13 北京京东方显示技术有限公司 显示装置
CN114488625A (zh) * 2022-02-28 2022-05-13 合肥京东方显示技术有限公司 显示面板和显示装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10197877A (ja) * 1996-12-28 1998-07-31 Casio Comput Co Ltd 液晶表示装置
JPH10253967A (ja) * 1997-03-07 1998-09-25 Toshiba Electron Eng Corp 液晶表示装置
JP2003302640A (ja) * 2002-04-09 2003-10-24 Rohm Co Ltd 液晶パネル
JP2009080200A (ja) * 2007-09-25 2009-04-16 Sharp Corp 表示パネル及びそれを備えた表示装置

Also Published As

Publication number Publication date
WO2012124699A1 (ja) 2012-09-20

Similar Documents

Publication Publication Date Title
JP6893542B2 (ja) 液晶表示パネル
JP4828557B2 (ja) 液晶表示装置
KR102334808B1 (ko) 표시 패널
US10001676B2 (en) Display device
JP6649788B2 (ja) 液晶表示装置
US20170285386A1 (en) Display device
JP2014032346A (ja) 液晶表示パネル
JP2007052264A (ja) 液晶表示パネル
KR20160003357A (ko) 액정 표시 장치 및 이의 제조 방법
WO2010131552A1 (ja) 液晶表示装置
JP5164672B2 (ja) 液晶表示装置、電子機器
WO2012124662A1 (ja) 液晶表示装置
WO2012124699A1 (ja) 液晶表示装置
WO2020036020A1 (ja) 表示装置
JP2017187530A (ja) 液晶表示装置
JP2010014985A (ja) 液晶表示装置
JP6960002B2 (ja) 液晶表示装置
JP2013072932A (ja) 電気光学装置及び電子機器
JP2007017756A (ja) 液晶表示装置
US9030635B2 (en) Liquid crystal display device comprising a stage having an electrode formation surface
WO2015141739A1 (ja) 液晶表示装置
JP2018205601A (ja) 液晶表示パネル
JP4610347B2 (ja) 液晶表示装置
JP2008170462A (ja) 液晶表示装置
WO2011142070A1 (ja) 液晶表示装置