CN105895581B - Tft基板的制作方法 - Google Patents

Tft基板的制作方法 Download PDF

Info

Publication number
CN105895581B
CN105895581B CN201610462774.5A CN201610462774A CN105895581B CN 105895581 B CN105895581 B CN 105895581B CN 201610462774 A CN201610462774 A CN 201610462774A CN 105895581 B CN105895581 B CN 105895581B
Authority
CN
China
Prior art keywords
layer
via hole
insulating film
interlayer insulating
tft substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610462774.5A
Other languages
English (en)
Other versions
CN105895581A (zh
Inventor
卢改平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changsha HKC Optoelectronics Co Ltd
Original Assignee
Wuhan China Star Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Wuhan China Star Optoelectronics Technology Co Ltd filed Critical Wuhan China Star Optoelectronics Technology Co Ltd
Priority to CN201610462774.5A priority Critical patent/CN105895581B/zh
Publication of CN105895581A publication Critical patent/CN105895581A/zh
Application granted granted Critical
Publication of CN105895581B publication Critical patent/CN105895581B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1288—Multistep manufacturing methods employing particular masking sequences or specially adapted masks, e.g. half-tone mask

Abstract

本发明提供一种TFT基板的制作方法，在平坦层上沉积第二绝缘层后，利用半色调掩膜板制作该第二绝缘层上不同设计的两过孔，所述半色调掩膜板包括全透光区域、及半透光区域，通过所述半色调掩膜板的全透光区域在该第二绝缘层上形成位于平坦层的过孔内的过孔，通过所述半色调掩膜板的半透光区域在该第二绝缘层上形成位于平坦层上方的过孔，从而在形成该两过孔过程中保证其各自对应的光阻材料均被曝光开的同时，使得第二绝缘层上位于平坦层上方的过孔CD Loss较小，减少覆盖该过孔的金属面积，进而提高面板的开口率及设计的空间性。

Description

TFT基板的制作方法
技术领域
本发明涉及触控显示技术领域，尤其涉及一种用于内嵌式触控显示面板中的TFT基板的制作方法。
背景技术
随着显示技术的发展，液晶显示器(Liquid Crystal Display，LCD)等平面显示装置因具有高画质、省电、机身薄及应用范围广等优点，而被广泛的应用于手机、电视、个人数字助理、数字相机、笔记本电脑、台式计算机等各种消费性电子产品，成为显示装置中的主流。
现有市场上的液晶显示装置大部分为背光型液晶显示器，其包括液晶显示面板及背光模组(backlight module)。液晶显示面板的工作原理是在两片平行的玻璃基板当中放置液晶分子，两片玻璃基板中间有许多垂直和水平的细小电线，通过通电与否来控制液晶分子改变方向，将背光模组的光线折射出来产生画面。
通常液晶显示面板由彩膜(CF，Color Filter)基板、薄膜晶体管(TFT，Thin FilmTransistor)基板、夹于彩膜基板与薄膜晶体管基板之间的液晶(LC，Liquid Crystal)及密封胶框(Sealant)组成，其成型工艺一般包括：前段阵列(Array)制程(薄膜、黄光、刻蚀及剥膜)、中段成盒(Cell)制程(TFT基板与CF基板贴合)及后段模组组装制程(驱动IC与印刷电路板压合)。其中，前段Array制程主要是形成TFT基板，以便于控制液晶分子的运动；中段Cell制程主要是在TFT基板与CF基板之间添加液晶；后段模组组装制程主要是驱动IC压合与印刷电路板的整合，进而驱动液晶分子转动，显示图像。
触控液晶显示面板依感应技术不同可分为电阻式、电容式、光学式、音波式四种，目前主流的触控技术为电容式，其中电容式又分为自电容式和互电容式，目前市场上的电容式触控显示面板为主要为互电容式，互电容的优点在于可实现多点触控。触控显示面板根据结构不同可划分为：触控电路覆盖于液晶盒上式(On Cell)，触控电路内嵌在液晶盒内式(In Cell)、以及外挂式。其中，外挂式触控显示面板是将触控面板与液晶显示面板分开生产，然后贴合到一起成为具有触控功能的显示面板，外挂式触控显示面板存在制作成本较高、光透过率较低、模组较厚等缺点。内嵌式触控显示面板具有成本较低、厚度较薄等优点，受到各大面板厂家青睐，已演化为未来触控技术的主要发展方向。
如图1所示，为一种现有的用于内嵌式触控显示面板中的TFT基板，其包括：基板100、缓冲层200、有源层300、栅极绝缘层400、栅极500、第一层间绝缘层600、源/漏极610、扇出线620、平坦层700、公共电极810与触控扫描线(Tx)820、第二层间绝缘层850、触控感应线(Rx)870、扇出转接线880、钝化层900、及像素电极950。其中，第二层间绝缘层850上有两种不同的开孔设计，其上设有第一过孔851、及第二过孔852，所述第一过孔851位于平坦层700之上，触控感应线870与平坦层700上的公共电极810通过该第一过孔851进行连接，而所述第二过孔852还需穿过平坦层700而位于平坦层700上的第三过孔710内，所述扇出转接线880与平坦层700下的扇出线620通过该第二过孔852进行连接。
其中，如图2所示，在所述第二层间绝缘层850上形成第一、第二过孔851、852的具体过程为：首先在第二层间绝缘层850层上涂布光阻材料890，然后使用具有透光的第一过孔图形861、及第二过孔图形862的掩膜板860对光阻材料890进行曝光，光线穿过第一、第二过孔图形861、862照射在光阻材料890上对其进行曝光；由于平坦层700的膜厚较厚，约为2.5μm，且其上的第三过孔710的坡度(taper)较陡，约为55°，光阻材料890在平坦层700的第三过孔710处厚度偏厚，采用低能量的光照进行曝光，光阻材料890上对应第二过孔图形862的部分则会曝不开，因此需要采用较大能量的光照进行曝光才能将其曝光开，而此时，对于光阻材料890上对应第一过孔图形861的部分，曝光所采用的光照能量则是过量的，因此，该处会被过分曝光，那么后续通过刻蚀形成第一过孔851时，关键尺寸损失(CriticalDimension Loss，CD Loss)较大，相较于第三过孔710内形成的第二过孔852CD会比较大，通常情况下，第一过孔851比第二过孔852的CD大约大1.6μm。而后续所形成的触控感应线870必须完全覆盖第一过孔851，第一过孔851的CD变大就会造成触控感应线870的面积同步增大，由于触控感应线870采用不透光的金属材料，其面积增大则会影响产品设计的开口率。
发明内容
本发明的目的在于提供一种TFT基板的制作方法，能够降低过孔的CDLoss，从而减少覆盖过孔的金属面积，进而提高面板的开口率及设计的空间性。
为实现上述目的，本发明提供一种TFT基板的制作方法，包括如下步骤：
步骤1、提供一基板，在所述基板上依次形成缓冲层、有源层、栅极绝缘层、及栅极；
步骤2、在所述栅极、及栅极绝缘层上沉积第一层间绝缘层，在所述第一层间绝缘层上形成间隔设置的源极、漏极、及扇出线；
步骤3、在所述源极、漏极、扇出线、及第一层间绝缘层上沉积平坦层并进行图案化处理，得到分别对应于所述漏极、及扇出线上方的第三过孔、及第四过孔；在所述平坦层上沉积第一透明导电层并进行图案化处理，同时得到公共电极、与第一触控线；
步骤4、提供一半色调掩膜板，所述半色调掩膜板包括全透光区域、及半透光区域；在所述平坦层、第一触控线、及公共电极上沉积第二层间绝缘层，在所述第二层间绝缘层上涂布一层光阻材料，在同一曝光光照强度下使用所述半色调掩膜板对该层光阻材料进行曝光，然后进行显影，得到光阻层；以光阻层为遮蔽层，对所述第二层间绝缘层进行刻蚀，对应于所述半色调掩膜板的全透光区域在所述第二层间绝缘层上形成第五过孔，对应于所述半色调掩膜板的半透光区域在所述第二层间绝缘层上形成第六过孔，所述第五过孔位于所述第四过孔中，且所述第五过孔的孔壁属于第二层间绝缘层，所述第六过孔对应位于所述公共电极的上方；
步骤5、在所述第二层间绝缘层上形成第二触控线、及扇出转接线；所述扇出转接线通过第五过孔与扇出线相接触，所述第二触控线通过第六过孔与公共电极相接触；
步骤6、在所述第二触控线、及扇出转接线、及第二层间绝缘层上形成钝化层，在所述钝化层沉积第二透明导电层并进行图案化处理，形成像素电极。
所述平坦层的厚度为2.2-3.4μm。
所述步骤4中，曝光所采用的光照强度为30-40mJ/cm2。
所述半色调掩膜板上半透光区域与全透光区域的透光率比值为1/3-2/3。
所述第一、第二透明导电层的材料为透明金属氧化物。
所述步骤1中在所述缓冲层上形成有源层的具体过程为：在所述缓冲层上沉积非晶硅层，对所述非晶硅层进行激光处理使其结晶为多晶硅层，采用光刻制程对所述多晶硅层进行图案化，得到一多晶硅段；对该多晶硅段进行N型掺杂，形成位于两端的N型重掺杂区、位于中间的第一沟道区、及位于N型重掺杂区与第一沟道区之间的N型轻掺杂区，得到有源层。
所述N型掺杂中掺入的离子为磷离子或砷离子。
所述源极、漏极、栅极与有源层构成NMOS晶体管。
所述步骤6还包括，在形成像素电极之前，对钝化层、及第二层间绝缘层进行图案化处理，得到位于第三过孔中的第七过孔；所述像素电极通过第七过孔与所述漏极相接触。
所述缓冲层、栅极绝缘层、第一层间绝缘层、及第二层间绝缘层为氧化硅层、氮化硅层、或者由氧化硅层与氮化硅层叠加构成的复合层。
本发明的有益效果：本发明提供一种TFT基板的制作方法，在平坦层上沉积第二绝缘层后，利用半色调掩膜板制作该第二绝缘层上不同设计的两过孔，所述半色调掩膜板包括全透光区域、及半透光区域，通过所述半色调掩膜板的全透光区域在该第二绝缘层上对应形成位于平坦层的过孔内的过孔，通过所述半色调掩膜板的半透光区域在该第二绝缘层上对应形成位于平坦层上方的过孔，从而在形成该两过孔过程中保证其各自对应的光阻材料均被曝光开的同时，使得第二绝缘层上位于平坦层上方的过孔CD Loss较小，减少覆盖该过孔的金属面积，进而提高面板的开口率及设计的空间性。
为了能更进一步了解本发明的特征以及技术内容，请参阅以下有关本发明的详细说明与附图，然而附图仅提供参考与说明用，并非用来对本发明加以限制。
附图说明
下面结合附图，通过对本发明的具体实施方式详细描述，将使本发明的技术方案及其它有益效果显而易见。
附图中，
图1为现有的用于内嵌式触控显示面板中的TFT基板的剖视示意图；
图2为图1的TFT基板中在第二层间绝缘层上形成两过孔的示意图；
图3为本发明的TFT基板的制作方法的流程示意图；
图4为本发明的TFT基板的制作方法步骤1的示意图；
图5为本发明的TFT基板的制作方法步骤2的示意图；
图6为本发明的TFT基板的制作方法步骤3的示意图；
图7-8为本发明的TFT基板的制作方法步骤4的示意图；
图9为本发明的TFT基板的制作方法步骤5的示意图；
图10为本发明的TFT基板的制作方法步骤6的示意图。
具体实施方式
为更进一步阐述本发明所采取的技术手段及其效果，以下结合本发明的优选实施例及其附图进行详细描述。
请参阅图3，本发明提供一种TFT基板的制作方法，该方法制作的TFT基板应用于内嵌式触控显示面板中，包括如下步骤：
步骤1、如图4所示，提供一基板10，在所述基板10上形成缓冲层15，在所述缓冲层15上沉积非晶硅层，对所述非晶硅层进行激光处理使其结晶为多晶硅层，采用光刻制程对所述多晶硅层进行图案化，得到一多晶硅段；对该多晶硅段进行N型掺杂，形成位于两端的N型重掺杂区21、位于中间的第一沟道区22、及位于N型重掺杂区21与第一沟道区22之间的N型轻掺杂区23，得到有源层20；在所述有源层20、及缓冲层15上沉积栅极绝缘层30，在所述栅极绝缘层30上沉积第一金属层，对所述第一金属层进行图案化处理，得到栅极35。
具体地，所述N型掺杂中掺入的离子可以为磷(P)离子或砷(As)离子。
具体地，所述基板10为透明基板，优选为玻璃基板。
具体地，所述第一金属层的材料可以是钼(Mo)、钛(Ti)、铝(Al)、及铜(Cu)中的一种或多种的堆栈组合。
具体地，所述缓冲层15、及栅极绝缘层30为氧化硅(SiOx)层、氮化硅(SiNx)层、或者由氧化硅层与氮化硅层叠加构成的复合层。
步骤2、如图5所示，在所述栅极35、及栅极绝缘层30上沉积第一层间绝缘层40，对所述第一层间绝缘层40与栅极绝缘层30进行图案化处理，在所述第一层间绝缘层40与栅极绝缘层30上形成分别对应于所述有源层20两端上方的第一过孔47、及第二过孔48；在所述第一层间绝缘层40上沉积第二金属层，对所述第二金属层进行图案化处理，得到间隔设置的源极41、漏极42、及扇出线43；所述源极41、及漏极42分别通过第一、及第二过孔47、48与有源层20两端相接触。
具体地，所述第二金属层的材料可以是钼、钛、铝、及铜中的一种或多种的堆栈组合。
具体地，所述源极41、漏极42、栅极35与有源层20构成NMOS(Negative channel-Metal-Oxide-Semiconductor，N型金属氧化物半导体)晶体管。
具体地，所述第一层间绝缘层40为氧化硅层、氮化硅层、或者由氧化硅层与氮化硅层叠加构成的复合层。
步骤3、如图6所示，在所述源极41、漏极42、扇出线43、及第一层间绝缘层40上形成平坦层50，对所述平坦层50进行图案化处理，在所述平坦层50上形成分别对应于所述漏极42、及扇出线43上方的第三过孔51、及第四过孔52；在所述平坦层50上沉积第一透明导电层，对所述第一透明导电层进行图案化处理，同时得到公共(COM)电极55、及数条第一触控线(未图示)。
具体地，所述平坦层50的厚度为2.2-3.4μm。
具体地，所述第一透明导电层的材料为透明金属氧化物，所述透明金属氧化物可以为铟锡氧化物、铟锌氧化物、铝锡氧化物、铝锌氧化物、及铟锗锌氧化物中的一种或多种；优选为氧化铟锡(ITO)。
步骤4、如图7-8所示，在所述平坦层50、第一触控线、及公共电极55上沉积第二层间绝缘层60，在所述第二层间绝缘层60上涂布一层光阻材料，使用一半色调掩膜板90对该层光阻材料进行曝光、及显影，得到光阻层95；所述半色调掩膜板90包括全透光区域91、及半透光区域92；以光阻层95为遮蔽层，对所述第二层间绝缘层60进行刻蚀，对应于所述半色调掩膜板90的全透光区域91在所述第二层间绝缘层60上形成第五过孔61，对应于所述半色调掩膜板90的半透光区域92在所述第二层间绝缘层60上形成第六过孔62，所述第五过孔61位于所述第四过孔52中，且所述第五过孔61的孔壁属于第二层间绝缘层60，所述第六过孔62对应位于所述公共电极55的上方。
具体地，所述步骤4中，曝光所采用的光照强度根据第五过孔61、及第六过孔62的设计尺寸、及第二层间绝缘层60上涂布的光阻材料的厚度所决定，其光照强度范围大约为30-40mJ/cm2。在第二层间绝缘层60上涂布的光阻材料的厚度为1.5μm时，曝光所采用的光照强度为33mJ/cm2左右。
具体地，所述半色调掩膜板90上半透光区域92的透光率根据第六过孔62的设计尺寸所决定，其与全透光区域91的透光率比值范围为1/3-2/3。
具体地，所述第二层间绝缘层60为氧化硅层、氮化硅层、或者由氧化硅层与氮化硅层叠加构成的复合层。
需要说明的是，本发明利用半色调掩膜板90制作该第二绝缘层60上不同设计的两过孔，通过所述半色调掩膜板90的全透光区域91在该第二绝缘层60上对应形成位于平坦层50的第四过孔52内的第五过孔61，通过所述半色调掩膜板90的半透光区域92在该第二绝缘层60上对应形成位于平坦层50上方的第六过孔62，从而在形成该第五、第六过孔61、62过程中，保证其各自对应的光阻材料均被曝光开的同时，使得第六过孔62的过孔CD Loss较小，减少后续形成的覆盖该第六过孔62的第二触控线71的面积，进而提高面板的开口率及设计的空间性。
步骤5、如图9所示，在所述第二层间绝缘层60上沉积第三金属层，对所述第三金属层进行图案化处理，得到第二触控线71、及扇出转接线72；所述扇出转接线72通过第五过孔61与扇出线43相接触，所述第二触控线71通过第六过孔62与公共电极55相接触。
具体地，所述第三金属层的材料为钼、钛、铝、及铜中的一种或多种的堆栈组合。
具体地，所述第一触控线与第二触控线71分别为触控扫描线(Tx)与触控感应线(Rx)，两者之间形成互电容，从而构成互电容式触控感应器，实现内嵌式触控(In CellTouch)功能。
步骤6、如图10所示，在所述第二触控线71、扇出转接线72、及第二层间绝缘层60上形成钝化层80，之后对钝化层80、及第二层间绝缘层60进行图案化处理，得到位于第三过孔51中的第七过孔81；在所述钝化层80上沉积第二透明导电层，对所述第二透明导电层进行图案化处理，得到像素电极85，所述像素电极85通过第七过孔81与所述漏极42相接触。
具体地，所述钝化层80的材料为氮化硅或氧化硅。
具体地，所述第二透明导电层的材料为透明金属氧化物，所述透明金属氧化物可以为铟锡氧化物、铟锌氧化物、铝锡氧化物、铝锌氧化物、及铟锗锌氧化物中的一种或多种；优选为氧化铟锡。
综上所述，本发明提供的一种TFT基板的制作方法，在平坦层上沉积第二绝缘层后，利用半色调掩膜板制作该第二绝缘层上不同设计的两过孔，所述半色调掩膜板包括全透光区域、及半透光区域，通过所述半色调掩膜板的全透光区域在该第二绝缘层上对应形成位于平坦层的过孔内的过孔，通过所述半色调掩膜板的半透光区域在该第二绝缘层上对应形成位于平坦层上方的过孔，从而在形成该两过孔过程中保证其各自对应的光阻材料均被曝光开的同时，使得第二绝缘层上位于平坦层上方的过孔CD Loss较小，减少覆盖该过孔的金属面积，进而提高面板的开口率及设计的空间性。
以上所述，对于本领域的普通技术人员来说，可以根据本发明的技术方案和技术构思作出其他各种相应的改变和变形，而所有这些改变和变形都应属于本发明权利要求的保护范围。

Claims (10)

1.一种TFT基板的制作方法，其特征在于，包括如下步骤：
步骤1、提供一基板(10)，在所述基板(10)上依次形成缓冲层(15)、有源层(20)、栅极绝缘层(30)、及栅极(35)；
步骤2、在所述栅极(35)、及栅极绝缘层(30)上沉积第一层间绝缘层(40)，在所述第一层间绝缘层(40)上形成间隔设置的源极(41)、漏极(42)、及扇出线(43)；
步骤3、在所述源极(41)、漏极(42)、扇出线(43)、及第一层间绝缘层(40)上沉积平坦层(50)并进行图案化处理，得到分别对应于所述漏极(42)、及扇出线(43)上方的第三过孔(51)、及第四过孔(52)；在所述平坦层(50)上沉积第一透明导电层并进行图案化处理，同时得到公共电极(55)、与第一触控线；
步骤4、提供一半色调掩膜板(90)，所述半色调掩膜板(90)包括全透光区域(91)、及半透光区域(92)；在所述平坦层(50)、第一触控线、及公共电极(55)上沉积第二层间绝缘层(60)，在所述第二层间绝缘层(60)上涂布一层光阻材料，在同一曝光光照强度下使用所述半色调掩膜板(90)对该层光阻材料进行曝光，然后进行显影，得到光阻层(95)；以光阻层(95)为遮蔽层，对所述第二层间绝缘层(60)进行刻蚀，对应于所述半色调掩膜板(90)的全透光区域(91)在所述第二层间绝缘层(60)上形成第五过孔(61)，对应于所述半色调掩膜板(90)的半透光区域(92)在所述第二层间绝缘层(60)上形成第六过孔(62)，所述第五过孔(61)位于所述第四过孔(52)中，且所述第五过孔(61)的孔壁属于第二层间绝缘层(60)，所述第六过孔(62)对应位于所述公共电极(55)的上方；
步骤5、在所述第二层间绝缘层(60)上形成第二触控线(71)、及扇出转接线(72)；所述扇出转接线(72)通过第五过孔(61)与扇出线(43)相接触，所述第二触控线(71)通过第六过孔(62)与公共电极(55)相接触；
步骤6、在所述第二触控线(71)、及扇出转接线(72)、及第二层间绝缘层(60)上形成钝化层(80)，在所述钝化层(80)沉积第二透明导电层并进行图案化处理，形成像素电极(85)。
2.如权利要求1所述的TFT基板的制作方法，其特征在于，所述平坦层(50)的厚度为2.2-3.4μm。
3.如权利要求1所述的TFT基板的制作方法，其特征在于，所述步骤4中，曝光所采用的光照强度为30-40mJ/cm2。
4.如权利要求1所述的TFT基板的制作方法，其特征在于，所述半色调掩膜板(90)上半透光区域(92)与全透光区域(91)的透光率比值为1/3-2/3。
5.如权利要求1所述的TFT基板的制作方法，其特征在于，所述第一、第二透明导电层的材料为透明金属氧化物。
6.如权利要求1所述的TFT基板的制作方法，其特征在于，所述步骤1中在所述缓冲层(15)上形成有源层(20)的具体过程为：在所述缓冲层(15)上沉积非晶硅层，对所述非晶硅层进行激光处理使其结晶为多晶硅层，采用光刻制程对所述多晶硅层进行图案化，得到一多晶硅段；对该多晶硅段进行N型掺杂，形成位于两端的N型重掺杂区(21)、位于中间的第一沟道区(22)、及位于N型重掺杂区(21)与第一沟道区(22)之间的N型轻掺杂区(23)，得到有源层(20)。
7.如权利要求6所述的TFT基板的制作方法，其特征在于，所述N型掺杂中掺入的离子为磷离子或砷离子。
8.如权利要求6所述的TFT基板的制作方法，其特征在于，所述源极(41)、漏极(42)、栅极(35)与有源层(20)构成NMOS晶体管。
9.如权利要求1所述的TFT基板的制作方法，其特征在于，所述步骤6还包括，在形成像素电极(85)之前，对钝化层(80)、及第二层间绝缘层(60)进行图案化处理，得到位于第三过孔(51)中的第七过孔(81)；所述像素电极(85)通过第七过孔(81)与所述漏极(42)相接触。
10.如权利要求1所述的TFT基板的制作方法，其特征在于，所述缓冲层(15)、栅极绝缘层(30)、第一层间绝缘层(40)、及第二层间绝缘层(60)为氧化硅层、氮化硅层、或者由氧化硅层与氮化硅层叠加构成的复合层。
CN201610462774.5A 2016-06-22 2016-06-22 Tft基板的制作方法 Active CN105895581B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610462774.5A CN105895581B (zh) 2016-06-22 2016-06-22 Tft基板的制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610462774.5A CN105895581B (zh) 2016-06-22 2016-06-22 Tft基板的制作方法

Publications (2)

Publication Number Publication Date
CN105895581A CN105895581A (zh) 2016-08-24
CN105895581B true CN105895581B (zh) 2019-01-01

Family

ID=56718703

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610462774.5A Active CN105895581B (zh) 2016-06-22 2016-06-22 Tft基板的制作方法

Country Status (1)

Country Link
CN (1) CN105895581B (zh)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106405911A (zh) * 2016-11-18 2017-02-15 武汉华星光电技术有限公司 一种触摸阵列基板
CN107039351B (zh) * 2017-04-05 2019-10-11 武汉华星光电技术有限公司 Tft基板的制作方法及tft基板
US10181484B2 (en) 2017-04-05 2019-01-15 Wuhan China Star Optoelectronics Technology Co., Ltd. TFT substrate manufacturing method and TFT substrate
CN107037651A (zh) * 2017-04-26 2017-08-11 武汉华星光电技术有限公司 一种阵列基板及光罩、显示装置
CN107275341B (zh) * 2017-06-09 2019-05-17 南京中电熊猫平板显示科技有限公司 一种阵列基板及其制造方法
CN109390217B (zh) * 2017-08-09 2020-09-25 华邦电子股份有限公司 光掩膜及半导体装置的形成方法
CN108598089B (zh) * 2018-04-27 2020-09-29 武汉华星光电技术有限公司 Tft基板的制作方法及tft基板
CN109696759A (zh) * 2018-12-29 2019-04-30 武汉华星光电技术有限公司 高穿透性液晶显示面板制造方法及其显示面板
CN110828476B (zh) * 2019-10-16 2022-04-05 武汉华星光电技术有限公司 阵列基板及其制备方法、显示装置
CN110853509B (zh) * 2019-10-16 2021-04-27 Tcl华星光电技术有限公司 显示面板及其制备方法
US11164894B2 (en) 2019-10-16 2021-11-02 Tcl China Star Optoelectronics Technology Co., Ltd. Display panel and manufacturing method thereof
CN110931426B (zh) * 2019-11-27 2022-03-08 深圳市华星光电半导体显示技术有限公司 一种显示面板的制作方法
CN111223818B (zh) * 2020-01-17 2022-07-12 深圳市华星光电半导体显示技术有限公司 像素驱动电路及其制作方法
CN111146215B (zh) * 2020-02-21 2022-12-09 京东方科技集团股份有限公司 一种阵列基板、其制作方法及显示装置
CN111613578B (zh) * 2020-06-08 2022-07-12 武汉华星光电技术有限公司 低温多晶硅阵列基板的制备方法、阵列基板、显示面板
CN112711157B (zh) * 2021-01-05 2023-11-28 武汉华星光电技术有限公司 一种阵列基板、阵列基板制程方法及显示面板
CN113113355A (zh) * 2021-03-19 2021-07-13 武汉华星光电半导体显示技术有限公司 显示面板的制备方法及显示面板
CN114460772A (zh) * 2022-01-26 2022-05-10 武汉华星光电技术有限公司 阵列基板和显示面板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101718929A (zh) * 2009-10-23 2010-06-02 深超光电（深圳）有限公司 一种阵列基板的扇出线路
US20130077034A1 (en) * 2011-09-27 2013-03-28 Lg Display Co., Ltd. Liquid Crystal Display Device and Method for Manufacturing the Same
CN105467644A (zh) * 2015-12-07 2016-04-06 武汉华星光电技术有限公司 In Cell触控显示面板
CN105552027A (zh) * 2016-02-14 2016-05-04 武汉华星光电技术有限公司 阵列基板的制作方法及阵列基板

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101718929A (zh) * 2009-10-23 2010-06-02 深超光电（深圳）有限公司 一种阵列基板的扇出线路
US20130077034A1 (en) * 2011-09-27 2013-03-28 Lg Display Co., Ltd. Liquid Crystal Display Device and Method for Manufacturing the Same
CN105467644A (zh) * 2015-12-07 2016-04-06 武汉华星光电技术有限公司 In Cell触控显示面板
CN105552027A (zh) * 2016-02-14 2016-05-04 武汉华星光电技术有限公司 阵列基板的制作方法及阵列基板

Also Published As

Publication number Publication date
CN105895581A (zh) 2016-08-24

Similar Documents

Publication Publication Date Title
CN105895581B (zh) Tft基板的制作方法
CN105633016B (zh) Tft基板的制作方法及制得的tft基板
CN105552027B (zh) 阵列基板的制作方法及阵列基板
CN105742292B (zh) 阵列基板的制作方法及制得的阵列基板
CN105652541B (zh) 阵列基板的制作方法及液晶显示面板
CN107039352B (zh) Tft基板的制作方法及tft基板
CN104950541B (zh) Boa型液晶显示面板及其制作方法
CN105514119A (zh) Tft基板的制作方法及tft基板
CN101325181B (zh) 薄膜晶体管阵列基板及其制作方法
CN106024706B (zh) 阵列基板及其制作方法
CN105679714B (zh) 阵列基板及其制作方法
CN105590896A (zh) 阵列基板的制作方法及制得的阵列基板
CN105514033B (zh) 阵列基板的制作方法
CN106094366B (zh) Ips型阵列基板的制作方法及ips型阵列基板
CN105655359A (zh) Tft基板的制作方法
US10797087B2 (en) Array substrate manufacturing method thereof and display device
CN106298646B (zh) Tft基板的制作方法
WO2014166181A1 (zh) 薄膜晶体管及其制造方法、阵列基板及其制造方法、显示装置
US20140175448A1 (en) Array substrate, manufacturing method thereof and display device
CN106024705B (zh) Tft基板的制作方法
CN109031833A (zh) 用于ads显示模式的阵列基板及其制作方法和应用
CN105629598B (zh) Ffs模式的阵列基板及制作方法
CN107978608B (zh) Ips型薄膜晶体管阵列基板及其制作方法
CN108337905A (zh) 一种阵列基板及其制备方法、液晶显示面板
CN105870132A (zh) Tft阵列基板及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20201207

Address after: 518132 No. 9-2 Ming Avenue, Guangming New District, Guangdong, Shenzhen

Patentee after: TCL Huaxing Photoelectric Technology Co.,Ltd.

Address before: 430070 C5, biological city, 666 hi tech Avenue, East Lake Development Zone, Hubei, Wuhan

Patentee before: Wuhan China Star Optoelectronics Technology Co.,Ltd.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20210310

Address after: No.109, Kangping Road, Liuyang economic and Technological Development Zone, Changsha, Hunan 410300

Patentee after: Changsha Huike optoelectronics Co., Ltd

Address before: 9-2 Tangming Avenue, Guangming New District, Shenzhen City, Guangdong Province

Patentee before: TCL Huaxing Photoelectric Technology Co.,Ltd.

TR01 Transfer of patent right