CN101718929A

CN101718929A - 一种阵列基板的扇出线路

Info

Publication number: CN101718929A
Application number: CN200910208750A
Authority: CN
Inventors: 党娟宁; 李蒙; 钟明达
Original assignee: Century Technology Shenzhen Corp Ltd
Current assignee: Century Technology Shenzhen Corp Ltd
Priority date: 2009-10-23
Filing date: 2009-10-23
Publication date: 2010-06-02
Anticipated expiration: 2029-10-23
Also published as: CN101718929B

Abstract

本发明提供一种阵列基板的扇出线路。阵列基板包括基板以及依序叠置于基板上的第一金属层、第一绝缘层、半导体层、第二金属层以及第二绝缘层。扇出线路包括至少一扇出导线以及至少一垫高层。扇出导线由第一金属层以及第二金属层的至少其中一者所构成。垫高层堆叠于扇出导线上。垫高层与扇出导线之间配置有第一绝缘层。垫高层之上配置有第二绝缘层。

Description

一种阵列基板的扇出线路

【技术领域】

本发明涉及一种扇出线路，且特别涉及一种液晶显示面板的扇出线路。

【背景技术】

在现有的面板布局(layout)设计中，无论显示面板或是触控面板的阵列基板在端子侧的扇出(fan-out)区域大都使用单层(single layer)的线路结构。因此，在制造过程中线路结构容易有表层刮伤的问题。以显示面板的阵列基板而言，在线路结构轻微刮伤时，虽然初期点亮画面不易发现异常，但是在RA验证时则会加速其失效。另外，在线路结构严重刮伤时，则会导致断线，从而使面板的显示效果下降。

鉴于上述现象的发生，则设计者在设计时可相应的采取一些防刮措施，来避免因断线而造成的显示异常现象。图1A为一已知扇出线路的示意图。请参照图1A，目前现有的一种防刮设计为采用双导线方式，即每一个信号都会通过一条导线110及一条拟导线120来传送。由此，当导线110及拟导线120其中之一被刮伤而断线时，信号仍可通过其中另一条来传送，以此降低导线110刮伤的影响。

但是，由于导线110及拟导线120处同一层，所以在制造过程中有可能同时被刮伤。在导线110及拟导线120同时被刮伤时，仍会出现断线的现象，因而导致制造的良率与面板的显示效果下降。

图1B为另一现有的扇出线路剖面图。请参照图1B，在美国专利第7,315,342号中，在周边线路的导线130上覆盖一绝缘层140以利用绝缘层140保护导线130，其中绝缘层140可以为黑矩阵(Blak Matrix，BM)或彩色滤光层(Color Filter layer，CF layer)，并且导线130包括金属线132及透明导电层134。由于在导线130上覆盖绝缘层140可以阻止导线130暴露在外，进而防止导线130被刮伤，以提高产品的良率。不过，上述绝缘层140虽可防止导线130被刮伤，但由于绝缘层140的厚度有限，因此仅可预防轻度的刮伤。在刮伤程度较重的情况下，导线130仍有可能被刮伤而断线。

【发明内容】

本发明提供一种扇出线路，可以防止扇出导线被刮伤，进而避免断线的情况发生，以提高工艺能力与面板的显示效果。

本发明提出一种阵列基板的扇出线路，其中阵列基板包括一基板以及依序叠于基板上的一第一金属层、一第一绝缘层、一半导体层、一第二金属层以及一第二绝缘层。扇出线路包括至少一扇出导线及至少一垫高层。扇出导线由第一金属层以及第二金属层至少其中一者所构成。垫高层堆叠于扇出导线上，并在垫高层与扇出导线之间配置有第一绝缘层，且垫高层之上配置有第二绝缘层。

在本发明一实施例中，上述扇出导线包括一主扇出导线和一拟扇出导线，且拟扇出导线位于主扇出导线旁。

在本发明一实施例中，上述主扇出导线由第一金属层所组成，且垫高层位于主扇出导线之上。

在本发明一实施例中，上述垫高层由半导体层和第二金属层所构成。

在本发明一实施例中，上述主扇出导线与拟扇出导线均由第一金属层所构成，且垫高层堆叠于拟扇出导线之上。

在本发明一实施例中，上述主扇出导线由第二金属层所组成，拟扇出导线由第一金属层所构成，且垫高层堆叠于拟扇出导线之上。

在本发明一实施例中，上述垫高层为由半导体层所构成。

在本发明一实施例中，上述拟扇出导线电性连接主扇出导线。

基于上述，本发明的阵列基板的扇出线路，会保留阵列基板的半导体层及至少一金属层作为垫高层，并堆叠于扇出导线上，以使垫高层的表层高于扇出导线。据此，可避免扇出导线在制造过程中被刮伤，以防止扇出导线发生断线的情况，并且以此改善面板工艺的良率及显示效果。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图示作详细说明如下。

【附图说明】

图1A为一现有的扇出线路的示意图。

图1B为另一现有的扇出线路剖面图。

图2A为一阵列基板的线路示意图。

图2B为图2A中膜层示意图。

图3A为本发明第一实施例的扇出线路示意图。

图3B为图3A中沿B-B’线的剖面图。

图4A为本发明第二实施例的扇出线路示意图。

图4B为图4A中沿C-C’线的剖面图。

图5A为本发明第三实施例的扇出线路示意图。

图5B为图5A中沿D-D’线的剖面图。

图6A为本发明第四实施例的扇出线路示意图。

图6B为图6A中沿E-E’线的剖面图。

【具体实施方式】

图2A为一阵列基板的线路示意图。图2B为阵列基板的膜层堆叠示意图。请先参照图2A，阵列基板200包括一基板20、多条扫描线210、多条数据线220、扫描线扇出线路240、数据线扇出线路250以及薄膜晶体管TFT。多条扫描线210及多条数据线220设置于基板20上的一可视区230中，并且分别通过扫描线扇出线路240及数据线扇出线路250收拢至一特定区域，以便于耦接至驱动电路或芯片。此外，每一个薄膜晶体管TFT会连接至一条扫描线210以及一条数据线220。

请同时参照图2A与图2B，若阵列基板200以显示面板的基板为例。具体来说，阵列基板200中的扫描线210、数据线220以及薄膜晶体管TFT例如是由依序堆叠并且图案化的一第一金属层M1、一第一绝缘层I1、一半导体层AS、一第二金属层M2以及一第二绝缘层I2而构成。

由于扫描线扇出线路240与数据线在扇出线路250中的导线常常会发生刮伤的问题，而造成阵列基板200良率不佳。本发明遂在此提出利用阵列基板200中既有的这些膜层来达成防刮的结构设计，并以下列实施例进行说明。

第一实施例

图3A为本发明第一实施例的扇出线路示意图。请参照图3A，在本实施例中，扇出线路300可以是设置在前述的阵列基板200上的一种线路布局实施方式。扇出线路300由设置在基板30上的主扇出导线320、拟扇出导线图案340所构成。且主扇出导线320与拟扇出导线图案340是交错排列的，其中，拟扇出导线图案340包括拟扇出导线330和垫高层310(参照图3B)。另外，依据电路布局的需求或是阻抗匹配的需要，拟扇出导线330可以电性连接主扇出导线320，或者为浮置线(Floating Line)。

图3B为图3A中沿B-B’线的剖面图。请参照图3B，由剖面图来看，在拟扇出导线330上堆叠有垫高层310，其中垫高层310包括导体图案303及半导体图案302。拟扇出导线330包括导体图案301。主扇出导线320包括导体图案304。搭配图2B所示的膜层来看，导体图案304与导体图案301由第一金属层M1所构成，半导体图案302由半导体层AS所构成，而导体图案303由第二金属层M2所构成，其中半导体图案302的材质可以为非晶硅(A-Si)。此外，半导体图案302及导体图案303会叠置于导体图案301的上方。并且，拟扇出导线330会位于主扇出导线320旁，并且拟扇出导线330的数量与主扇出导线320的数量相等。

依照图3B所示，由于垫高层310堆叠于拟扇出导线330之上，垫高层310上的第二绝缘层I2会突出于其他部分的第二绝缘层I2。也就是说，第二绝缘层I2在垫高层310所在位置的部分与基板30之间的距离大于其他部分与基板30之间的距离。因此，若有外物接近扇出线路300，则垫高层310上的第二绝缘层I2会先被刮伤而损坏，接着是垫高层310的导体图案303及半导体图案302。主扇出导线320及拟扇出导线330仅分别由一个膜层组成(即导体图案304及301)。因此，主扇出导线320及拟扇出导线330的表层远低于垫高层310上的第二绝缘层I2、导体图案303与半导体图案302的表层，并且在拟扇出导线330上叠置有第一绝缘层I1，以及在主扇出导线320上叠置有第一绝缘层I1及第二绝缘层I2。因此主扇出导线320及拟扇出导线330可避免被刮伤而有助于提高工艺能力与面板的显示效果。也就是说，本实施例是采用不同的膜层堆叠出凹凸起伏的表面，以保护位于凹陷处或是较接近基板30的元件，例如由导体图案304所构成的主扇出导线320及由导体图案301所构成的拟扇出导线330。

此外，在本实施例中，垫高层310所堆叠的拟扇出导线330与主扇出导线320以相邻配置为例。在其他的实施例中，为了提高扇出线路的布线密度，在扇出线路300中第一金属层所构成的导体线路图案都可以作为传递信号用的导线。也就是说，主扇出导线320及拟扇出导线330也可分别作为传递信号用的导线。值得一提的是，在本实施例中，以将垫高层310堆叠于拟扇出导线330上为例，当然，垫高层310也可堆叠于主扇出导线320上，并且达成的效果与本实施例相同；即同样可保护主扇出导线320与拟扇出导线330，从而避免因刮伤而产生的断线。

第二实施例

图4A为本发明第二实施例的扇出线路示意图。请参照图4A，在本实施例中，扇出线路400可以是设置在前述的阵列基板200上的一种线路布局实施方式。扇出线路400由设置在基板40上的主扇出导线420、拟扇出导线图案440所构成。且主扇出导线420与拟扇出导线图案440是交错排列的，其中，拟扇出导线图案440包括拟扇出导线430和垫高层410(参照图4B)。另外，依据电路布局的需求或是阻抗匹配的需要，拟扇出导线430可以电性连接主扇出导线420，或者为浮置线(Floating Line)。

图4B为图4A中沿C-C’线的剖面图。请参照图4B，由剖面图来看，垫高层410是堆叠于拟扇出导线430上；其中垫高层410包括导体图案403及半导体图案402。拟扇出导线430包括导体图案401。主扇出导线420则包括导体图案404。搭配图2B所示的膜层来看导体图案401由第一金属层M1所构成，半导体图案402由半导体层AS所构成，导体图案403与导体图案404则由第二金属层M2所构成。此外，半导体图案402及导体图案403会叠置于导体图案401的上方。并且，拟扇出导线430会位于主扇出导线420旁，并且拟扇出导线430的数量与主扇出导线420的数量相等。

依照图4B所示，由于垫高层410堆叠于拟扇出导线430上，由此垫高层410上的第二绝缘层I2会突出于其他部分的第二绝缘层I2。因此，在外物接近扇出线路400时，垫高层410上的第二绝缘层I2会先遭受刮伤而损坏，接着是垫高层410的导体图案403及半导体图案402。而仅由一膜层(即导体图案404)所组成的主扇出导线420及仅由另一膜层(即导体图案401)所组成的拟扇出导线420的表层位置低于垫高层410上的第二绝缘层I2、半导体图案402与导体图案403的表层，并在拟扇出导线430上叠置第一绝缘层I1，以及将主扇出导线420叠置于第一绝缘层I1上，且再将第二绝缘层I2叠置于主扇出导线420上。因此，可避免主扇出导线420及拟扇出导线430被刮伤。也就是说，本实施例是采用不同的膜层堆叠出凹凸起伏的表面，以保护位于凹陷处以及较接近基板40的元件，例如由导体图案404所构成的主扇出导线420及由导体图案401所构成的拟扇出导线420。

第三实施例

图5A为本发明第三实施例的扇出线路示意图。请参照图5A，在本实施例中，扇出线路500可以是设置于前述的阵列基板200上的一种线路布局实施方式。扇出线路500由设置于基板50上主扇出导线520、拟扇出导线图案540所构成。且主扇出导线520与拟扇出导线图案540是交错排列的，其中，拟扇出导线图案540包括拟扇出导线530和垫高层510(参照图5B)。另外，依据电路布局的需求或是阻抗匹配的需要，拟扇出导线530可以电性连接扇出导线520，或者为浮置线(Floating Line)。

图5B为图5A中沿D-D’线的剖面图。请参照图5B，由剖面图来看，垫高层510是堆叠于拟扇出导线530上的；其中垫高层510包括半导体图案502。拟扇出导线530包括导体图案501。主扇出导线520则包括导体图案503。搭配图2B所示的膜层来看，导体图案501由第一金属层M1所构成，半导体图案502由半导体层AS所构成，而导体图案503由第二金属层M2所构成。另外，拟扇出导线530会位于主扇出导线520旁，并且拟扇出导线530的数量与主扇出导线520的数量相等。

依照图5B所示，由于垫高层510堆叠于拟扇出导线530上，所以垫高层510上的第二绝缘层I2会突出于其他部分的第二绝缘层I2。因此，在外物靠近扇出线路500时，垫高层510上的绝缘层I2会先遭受刮伤而损坏，接着是垫高层510的半导体图案502。而仅由一膜层(即导线图案503)所组成的主扇出导线520及仅由另一膜层(即导体图案501)所组成的拟扇出导线520的表层低于垫高层510上的绝缘层I2与半导体图案502的表层，并在拟扇出导线530上叠置第一绝缘层I1，以及将主扇出导线520叠置于第一绝缘层I1上，且再将第二绝缘层I2叠置于主扇出导线520上。因此，可避免主扇出导线520及拟扇出导线530被刮伤。

第四实施例

图6A为本发明第四实施例的扇出线路示意图。图6B为图6A中沿E-E’线的剖面图。请同时参照图6A与图6B，在本实施例中，扇出线路600可以是设置于前述的阵列基板200上的一种线路布局实施方式。扇出线路600由设置于阵列基板60上的主扇出导线图案640所构成，其中，主扇出导线图案640由主扇出导线620以及垫高层610所构成。请参照图6B，由剖面图来看，主扇出导线620包括导体图案601。垫高层610则包括半导体图案602及导体图案603。在本实施例中，并没有画出拟扇出导线，即拟扇出导线的数量为零；简单的说，拟扇出导线的数量小于主扇出导线的数量。

实际上，搭配图2B所示的膜层来看，导体图案601由第一金属层M1所构成，半导体图案602由半导体层AS所构成，以及导体图案603由第二金属层M2所构成。并且，在本实施例中，依据电路布局的需求或是阻抗匹配的需要，半导体图案602及导体图案603可以电性连接导体图案601，或者为浮置线(Floating Line)。

依照图6B所示，半导体图案602及导体图案603叠置于导体图案601之上。因此，在外物接近扇出线路600时，垫高层610上的绝缘层I2会先遭受刮伤而损坏，接着是垫高层620的导体图案603及半导体图案602。主扇出导线620的导体图案601因受到其上的绝缘层I1、半导体图案602、导体图案603及绝缘层I2的保护，因此可避免被刮伤。

此外，由以上实施例可知，扇出线路300及扇出线路600为图2A所示的扫描线扇出线路240，而扇出线路400及扇出线路500则为图2A所示的数据线扇出线路250。

值得一提的是，本发明利用半导体层以及至少一金属层作为一垫高层并叠置于扇出导线(主扇出导线或拟扇出导线)上，以使垫高层的所在位置较为突出来实践防刮的结构设计。此外，在上述的扇出线路中，拟扇出导线与主扇出导线的数量限定为相等或是不相等。在上述实施例情况下，虽然定义拟扇出导线的数量与主扇出导线的数量相等，但是随着实际的需求，也可将拟扇出导线的数量与主扇出导线的数量定义为不相等，例如扇出线路的设计可以使每m条主扇出导线中配置n条拟扇出导线，其中m与n为正整数，则m与n可以相同或是不同。此外，在第四实施例中拟扇出导线并没有画出，即拟扇出导线的数量为零，则拟扇出导线的数量也是小于主扇出导线的数量，简单的说，拟扇出导线的数量与主扇出导线的数量也是不相同的。

综上所述，本发明实施例的扇出线路，会在扇出线路中保留部分半导体层以及至少一层金属层，以形成垫高层。由于垫高层叠置于扇出导线(主扇出导线或拟扇出导线)上，致使垫高层表层的高度较扇出导线(包含主扇出导线及拟扇出导线)高，而覆盖于垫高层上的部分第二绝缘层突出于其他部分的第二绝缘层。据此，在扇出线路遭受刮伤时，突出的垫高层会是先受损的元件。因此，本发明可避免扇出线路中用以传送信号的扇出导线(主扇出导线或拟扇出导线)在制造过程中被刮伤，以防止断线的情况，并且以此改善面板的工艺的良率及显示效果。

虽然本发明已以实施例揭露如上，但其并非用以限定本发明，任何所属技术领域的技术人员，在不脱离本发明的精神和范围内，当可作一些的更动与润饰，故本发明的保护范围当视后附的权利要求所界定者为准。

Claims

1.一种阵列基板的扇出线路，该阵列基板包括一基板以及依序叠于该基板上的一第一金属层、一第一绝缘层、一半导体层、一第二金属层以及一第二绝缘层，其特征在于，该扇出线路包括：

至少一扇出导线，由该第一金属层以及该第二金属层的至少其中之一者所构成；以及

至少一垫高层，其堆叠于该扇出导线上，并在该垫高层与该扇出导线之间配置有该第一绝缘层，且该垫高层之上配置有该第二绝缘层。

2.如权利要求1所述的阵列基板的扇出线路，其特征在于：该扇出导线包括一主扇出导线和一拟扇出导线，且该拟扇出导线位于该主扇出导线旁。

3.如权利要求2所述的阵列基板的扇出线路，其特征在于：该拟扇出导线电性连接该主扇出导线。

4.如权利要求3所述的阵列基板的扇出线路，其特征在于：该主扇出导线由该第一金属层所构成，且该垫高层位于主扇出导线之上。

5.如权利要求4所述的阵列基板的扇出线路，其特征在于：该垫高层由该半导体层和该第二金属层所组成。

6.如权利要求3所述的阵列基板的扇出线路，其特征在于：该主扇出导线与该拟扇出导线均由该第一金属层所构成，且该垫高层堆叠于该拟扇出导线之上。

7.如权利要求3所述的阵列基板的扇出线路，其特征在于：该主扇出导线由该第二金属层所构成，该拟扇出导线由该第一金属层所构成，且该垫高层堆叠于该拟扇出导线之上。

8.如权利要求6或7所述的阵列基板的扇出线路，其特征在于：该垫高层由该半导体层和该第二金属层所组成。

9.如权利要求6或7所述的阵列基板的扇出线路，其特征在于：该垫高层为由该半导体层所构成。