CN102929053A - 一种阵列基板及其制作方法、显示装置 - Google Patents
一种阵列基板及其制作方法、显示装置 Download PDFInfo
- Publication number
- CN102929053A CN102929053A CN2012104363166A CN201210436316A CN102929053A CN 102929053 A CN102929053 A CN 102929053A CN 2012104363166 A CN2012104363166 A CN 2012104363166A CN 201210436316 A CN201210436316 A CN 201210436316A CN 102929053 A CN102929053 A CN 102929053A
- Authority
- CN
- China
- Prior art keywords
- layer
- support structure
- data cable
- lead wire
- cable lead
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Liquid Crystal (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
本发明提供一种阵列基板及其制作方法、显示装置,其中,阵列基板包括:外围电路,所述外围电路中具有多个间隔排列的数据线引线;所述间隔排列的数据线引线之间设有承托结构,所述承托结构的顶面高于所述数据线引线所在层。本发明的方案不会损伤数据线引线。
Description
技术领域
本发明涉及显示技术领域,特别是指一种阵列基板及其制作方法、显示装置。
背景技术
近年来随着光电技术与半导体制造技术的成熟,带动了平板显示装置的蓬勃发展,其中,液晶显示装置基于其低电压操作、无辐射线散射、重量轻以及体积小等优点,更逐渐取代传统的阴极射线管显示器,而成为近年来显示器产品的主流。
如图1所示,为液晶显示装置的外观示意图,液晶显示装置包括对盒的阵列基板11以及对置基板12(例如彩膜基板)。
如图2所示,对盒工艺中,切割掉部分对置基板的示意图,在对盒后,还需要对对置基板12上的相对于阵列基板11的外围电路的部分基板121切割去除。
如图3和图4所示,图3为现有的阵列基板11的俯视图,图4为图3中A1-A1方向的剖视图;如图4所示,阵列基板11包括:衬底基板4,所述衬底基板4之上的栅绝缘层6,所述栅绝缘层6之上的源漏电极层7,以及钝化层8;其中,源漏电极层7中的源电极与数据线连接,数据线延伸至像素区域1边缘至外围电路中的部分是数据线引线;如图3所示,位于像素区域1显示区域的边缘的外围电路中,间隔排列的数据线引线2之间是空白区域,对盒工艺切割后,整个面板移动过程中,由于数据线引线对应的对置基板上切下部分基板的震动,与数据线产生碰撞122,非常容易对数据线引线造成损伤,而形成断线。
发明内容
本发明要解决的技术问题是提供一种阵列基板及其制作方法、显示装置,通过在外围电路的数据线引线之间的空白处,增加比数据线引线所在层更高的承托结构,切下的部分基板由于本承托结构的支撑作用,在整个面板移动的过程中,不会损伤数据线引线。
为解决上述技术问题,本发明的实施例提供一种一种阵列基板,包括:外围电路,所述外围电路中具有多个间隔排列的数据线引线;
所述间隔排列的数据线引线之间设有承托结构,所述承托结构的顶面高于所述数据线引线所在层。
其中,所述承托结构为分层结构。
其中,所述承托结构包括:
位于所述数据线引线之间的空隙对应位置处的衬底基板;
位于所述衬底基板上的栅线层;
位于所述栅线层上的栅绝缘层;
位于所述栅绝缘层上的半导体层;
位于所述半导体层上的源漏电极层;
位于所述源漏电极层上的钝化层。
其中,所述承托结构包括:
位于所述数据线引线之间的空隙对应位置处的衬底基板;
位于所述衬底基板上的第一辅助层;
位于所述第一辅助层上的栅线层;
位于所述栅线层上的栅绝缘层;
位于所述栅绝缘层上的半导体层;
位于所述半导体层上的源漏电极层;
位于所述源漏电极层上的钝化层。
其中,所述承托结构包括:
位于所述数据线引线之间的空隙对应位置处的衬底基板;
位于所述衬底基板上的栅绝缘层;
位于所述栅绝缘层的钝化层。
本发明的实施例还提供一种显示装置,包括如上所述的阵列基板。
本发明的实施例还提供一种阵列基板的制作方法,包括:
形成外围电路,所述外围电路中具有多个间隔排列的数据线引线;
在所述间隔排列的数据线引线之间形成承托结构,所述承托结构的顶面高于所述数据线引线所在层。
其中,在所述间隔排列的数据线引线之间形成承托结构的步骤包括:
在所述间隔排列的数据线引线之间形成层状的承托结构。
其中,在所述间隔排列的数据线引线之间形成层状的承托结构的步骤包括:
提供一衬底基板;
在所述衬底基板的对应于所述数据线引线之间的空隙位置处形成栅线层;
在所述栅线层上形成栅绝缘层;
在所述栅绝缘层上形成半导体层;
在所述半导体层上形成源漏电极层;
在所述源漏电极层上形成钝化层,得到所述数据线引线之间的空隙位置处的所述层状的承托结构。
其中,在所述间隔排列的数据线引线之间形成层状的承托结构的步骤包括:
提供一衬底基板;
在所述衬底基板的对应于所述数据线引线之间的空隙位置处形成第一辅助层;
在所述第一辅助层上形成栅线层;
在所述栅线层上形成栅绝缘层;
在所述栅绝缘层上形成半导体层;
在所述半导体层上形成源漏电极层;
在所述源漏电极层上形成钝化层,得到所述数据线引线之间的空隙位置处的所述层状的承托结构。
其中,在所述间隔排列的数据线引线之间形成层状的承托结构的步骤包括:
提供一衬底基板;
在所述衬底基板的对应于所述数据线引线之间的空隙位置处形成栅绝缘层;
在所述栅绝缘层上形成钝化层,得到所述数据线引线之间的空隙位置处的所述层状的承托结构。
本发明的上述技术方案的有益效果如下:
上述方案中,通过在外围电路的数据线引线之间的空白处,增加比数据线引线所在层更高的承托结构,切下的对置基板的部分基板由于本承托结构的支撑作用,在整个面板移动的过程中,不会损伤数据线引线。
附图说明
图1为显示装置成盒后的外观示意图;
图2为显示装置将对置基板上部分基板切割后的外观示意图;
图3为现有技术中显示装置的阵列基板的俯视图;
图4为现有技术中在对置基板切割过程中,碰撞数据线引线的示意图;
图5为本发明的阵列基板的俯视图;
图6为图5中沿A1-A1方向的实施例一的纵向剖视图;
图7为图5中沿A1-A1方向的实施例二的纵向剖视图;
图8为图5中沿A1-A1方向的实施例三的纵向剖视图。
[主要元件符号说明]
1:像素区域
2:数据线引线
3:承托结构
4:衬底基板
5:栅线层
6:栅绝缘层
7:源漏电极层
8:钝化层
9:半导体层
10:第一辅助层
11:阵列基板
12:对置基板
121:对置基板的部分基板
具体实施方式
为使本发明要解决的技术问题、技术方案和优点更加清楚,下面将结合附图及具体实施例进行详细描述。
如图5所示,为本发明的实施例的阵列基板的俯视图,该阵列基板包括:外围电路,所述外围电路中具有多个间隔排列的数据线引线2;所述间隔排列的数据线引线2之间设有承托结构3,其中,所述承托结构3的顶面高于所述数据线引线2所在层。
其中,外围电路位于阵列基板的像素区域1显示区域的边缘。本实施例通过在外围电路的数据线引线2之间的空白处,增加比数据线引线2所在层更高的承托结构3,切下的对置基板(例如彩膜基板)的部分基板121(如图4所示)由于本承托结构3的支撑作用,在整个面板移动的过程中,不会损伤数据线引线(即SD引线)。
其中,本发明的上述阵列基板的承托结构具体可以是层状结构,也可以是一整块的结构;其中,当承托结构是层状结构时,可以在阵列基板的制作过程中同时形成,从而不增加新的工艺步骤。
具体的,如图6所示,为本发明的阵列基板的层状承托结构的第一实施例示意图;
其中,所述承托结构3包括:位于所述数据线引线2之间的空隙对应位置处的衬底基板4;位于所述衬底基板4上的栅线层5;位于所述栅线层5上的栅绝缘层6;位于所述栅绝缘层6上的半导体层9,进一步的,在半导体层9处于同一层还可以具有掺杂半导体层;位于所述半导体层9上的源漏电极层7;位于所述源漏电极层7上的钝化层8。
具体制作时,在衬底基板4上正常进行栅线层5的构图,并在需要支撑的区域,即承托结构3所在的区域,保留部分栅线层金属;
正常进行栅绝缘层6、半导体层9、掺杂半导体层和源漏电极层7的成膜,除承托结构3处外,按照正常工艺进行,在承托结构3处保留所有薄膜。
正常工艺即在制作阵列基板的非外围电路区域时的构图工艺,例如通过构图工艺制作阵列基板的薄膜晶体管的栅极绝缘层。
所述构图工艺包括制作图形的掩膜、曝光、显影、光刻,刻蚀等过程。
举例来说,采用构图工艺在基板上形成栅电极,具体为:首先在基板上沉积栅电极层,然后涂布光刻胶,利用掩膜板对光刻胶进行曝光和显影处理来形成光刻胶图案,接着利用该光刻胶图案作为蚀刻掩模,通过刻蚀等工艺去除相应的电极层,并且去除剩余的光刻胶,最终在基板上形成栅电极图形。
正常进行钝化层过孔工艺和透明导电层(例如ITO)工艺,从而使数据线引线2之间的空隙对应位置处,即承托结构所在处,保留了各层金属或者绝缘层,最后形成如图6所示的承托结构3,且该承托结构3高于数据线引线2所在层(即源漏电极所在层,其中,数据线与源电极连接,数据线引线2是数据线延伸至外围电路中的部分);切下的对置基板的部分基板121(如图4所示)由于本承托结构3的支撑作用,在整个面板移动的过程中,与数据线引线2还具有一定的空隙或者距离,因此,不会损伤数据线引线(即SD引线)。
如图7所示,为本发明的阵列基板的层状承托结构的第二实施例示意图;
其中,所述承托结构3包括:位于所述数据线引线2之间的空隙对应位置处的衬底基板4;位于所述衬底基板4上的第一辅助层10(例如透明电极);位于所述第一辅助层上的栅线层5;位于所述栅线层5上的栅绝缘层6;位于所述栅绝缘层6上的半导体层9,进一步的,在半导体层9处于同一层还可以具有掺杂半导体层;位于所述半导体层9上的源漏电极层7;位于所述源漏电极层7上的钝化层8。
其中,第一辅助层10可以是辅助电极层,在形成栅线层5时,先形成辅助电极层,即采用透明导电层10,可以是ITO、铟锌氧化物、IZO或者为其他透明金属氧化物制作;为了节省工艺,可以在制作阵列基板的薄膜晶体管的栅电极时,同层制作该承托结构的栅线层;进一步的,为了节省工艺,可以在制作阵列基板的公共电极或像素电极时,在位于所述数据线引线2之间的空隙对应位置处的衬底基板上,保留该透明导电层(例如ITO),作为该承托结构的第一辅助层;或者
当栅极层为金属电极时,例如采用Cu制作时,为了增加Cu和玻璃的附着力,首先在衬底基板4上采用溅射或热蒸发的方法,形成一层覆盖整个基板的缓冲层,该缓冲层可以是由钼Mo、钛Ti、Mo合金、Ti合金、Cu合金等金属形成,其厚度约为50~该缓冲层可以替代该透明导电层,作为该承托结构的第一辅助层10。
该实施例与上述图6所示的实施例的区别是:在承托结构3的下方保留透明导电层(例如ITO)辅助层,在第一次透明导电层(例如ITO)曝光进行时,在承托结构3所在区域保留光刻胶,最终保留下透明导电层(例如ITO)膜层,后续工艺流程与上述图6中所示方案一致;
该实施例中,同样由于该承托结构3的顶面高于数据线引线2所在层(即源漏电极所在层,切下的对置基板的部分基板121(如图4所示)由于本承托结构3的支撑作用,在整个面板移动的过程中,与数据线引线2还具有一定的空隙或者距离,因此,不会损伤数据线引线(即SD引线)。
如图8所示,为本发明的阵列基板的承托结构的第三实施例示意图;
其中,所述承托结构3包括:位于所述数据线引线2之间的空隙对应位置处的衬底基板4;位于所述衬底基板4上的栅绝缘层6;位于所述栅绝缘层6的钝化层8。
制作时,在衬底基板4上正常进行栅线层5、栅绝缘层6、半导体层9、掺杂半导体层和源漏电极层7的制作,但刻蚀掉栅线层5、半导体层9、掺杂半导体层和源漏电极层7等,承托结构3处外保留钝化层8,且钝化层8比设计厚度多沉积一定的厚度。除了过孔和承托结构3处外的区域采用普通掩膜板(例如半色调或灰色调掩模板)进行曝光,通过刻蚀过程形成过孔同时把除了承托结构3外的区域减薄至设计厚度,通过这种方法形成台阶(如图8所示的承托结构高于数据线引线所在层的部分形成的台阶)从而使切下的对置基板的部分基板121由于本承托结构3的支撑作用,在整个面板移动的过程中,与数据线引线2还具有一定的空隙或者距离,因此,不会损伤数据线引线(即SD引线)。
本发明的上述实施例中,说明了各种制作工艺形成的承托结构,需要说明的是,本发明的上述实施例中的承托结构形状并无特殊要求,但承托结构的面积越大,对于保护SD引线的作用越有利。如该承托结构还可以是将数据线引线之间的空白处单独制作的一块凸起结构,凸起结构用于支撑的表面为非金属材料制作;各种可以起到支撑切割掉的部分基板121(如图4所示)的支撑结构均在本发明的保护范围之内。
本发明的上述实施例通过在数据线引线之间的空白区域,增加比引线所在层更高的承托结构,切割下来的部分基板利用承托结构的支撑左右,保证与引线有一定的间隙,减少移动时因震动而造成的SD引线损伤。
另外,由于承托结构处于外围电路区域,并且与有效电路部分并无连接,因此对TFT-LCD的显示效果与开口率等并无影响。
另外,本发明的实施例还提供一种阵列基板的制作方法,在制作时,同时形成如上述实施例中所述的承托结构。
本发明的实施例阵列基板的制作方法,包括:
形成外围电路,所述外围电路中具有多个间隔排列的数据线引线;
在所述间隔排列的数据线引线之间形成承托结构,所述承托结构的顶面高于所述数据线引线所在层。
其中,在所述间隔排列的数据线引线之间形成承托结构的步骤包括:
在所述间隔排列的数据线引线之间形成层状的承托结构。
其中,如图6所示,在所述间隔排列的数据线引线之间形成层状的承托结构的步骤包括:
提供一衬底基板;
在所述衬底基板的对应于所述数据线引线之间的空隙位置处形成栅线层;
在所述栅线层上形成栅绝缘层;
在所述栅绝缘层上形成半导体层;
在所述半导体层上形成源漏电极层;
在所述源漏电极层上形成钝化层,得到所述数据线引线之间的空隙位置处的所述层状的承托结构。
该实施例中,承托结构3所在的区域,保留部分栅线层金属、栅绝缘层、半导体层、源漏电极层以及钝化层,从而使得承托结构的顶面高于数据线引线所在层,从而可以支撑切割下来的部分对置基板,保证与引线有一定的间隙,减少移动时因震动而造成的SD引线损伤。
如图7所示,在所述间隔排列的数据线引线之间形成层状的承托结构的步骤包括:
提供一衬底基板;
在所述衬底基板的对应于所述数据线引线之间的空隙位置处形成第一氧化铟锡辅助层;
在所述第一氧化铟锡辅助层上形成栅线层;
在所述栅线层上形成栅绝缘层;
在所述栅绝缘层上形成半导体层;
在所述半导体层上形成源漏电极层;
在所述源漏电极层上形成钝化层,得到所述数据线引线之间的空隙位置处的所述层状的承托结构。
该实施例中,承托结构3所在的区域,保留部分第一氧化铟锡ITO、栅线层金属、栅绝缘层、半导体层、源漏电极层以及钝化层,从而使得承托结构的顶面高于数据线引线所在层,从而可以支撑切割下来的部分对置基板,保证与引线有一定的间隙,减少移动时因震动而造成的SD引线损伤。
如图8所示,在所述间隔排列的数据线引线之间形成层状的承托结构的步骤包括:
提供一衬底基板;
在所述衬底基板的对应于所述数据线引线之间的空隙位置处
形成栅绝缘层;
在所述栅绝缘层上形成钝化层,得到所述数据线引线之间的空隙位置处的所述层状的承托结构。
该实施例中,承托结构3所在的区域,保留栅绝缘层以及钝化层,从而使得承托结构的顶面高于数据线引线所在层,从而可以支撑切割下来的部分对置基板,保证与引线有一定的间隙,减少移动时因震动而造成的SD引线损伤。
本发明的上述阵列基板的制作方法,同样可以形成比数据线引线所在层更高的承托结构,切割下来的部分对置基板利用承托结构的支撑左右,保证与引线有一定的间隙,减少移动时因震动而造成的SD引线损伤。
本发明的实施例还提供一种包括上述任一阵列基板的实施例的显示装置。且也具有减少SD引线损伤的有益效果。
所述显示装置可以为:液晶面板、电子纸、OLED面板、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。
显示装置的一个示例为液晶显示装置,其中,阵列基板与对置基板彼此对置以形成液晶盒,在液晶盒中填充有液晶材料。该对置基板例如为彩膜基板。阵列基板的每个像素单元的像素电极用于施加电场对液晶材料的旋转的程度进行控制从而进行显示操作。在一些示例中,该液晶显示器还包括为阵列基板提供背光的背光源。
以上所述是本发明的优选实施方式,应当指出,对于本技术领域的普通技术人员来说,在不脱离本发明所述原理的前提下,还可以作出若干改进和润饰,这些改进和润饰也应视为本发明的保护范围。
Claims (11)
1.一种阵列基板,包括:外围电路,所述外围电路中具有多个间隔排列的数据线引线;其特征在于,
所述间隔排列的数据线引线之间设有承托结构,所述承托结构的顶面高于所述数据线引线所在层。
2.根据权利要求1所述的阵列基板,其特征在于,所述承托结构为分层结构。
3.根据权利要求2所述的阵列基板,其特征在于,所述承托结构包括:
位于所述数据线引线之间的空隙对应位置处的衬底基板;
位于所述衬底基板上的栅线层;
位于所述栅线层上的栅绝缘层;
位于所述栅绝缘层上的半导体层;
位于所述半导体层上的源漏电极层;
位于所述源漏电极层上的钝化层。
4.根据权利要求2所述的阵列基板,其特征在于,所述承托结构包括:
位于所述数据线引线之间的空隙对应位置处的衬底基板;
位于所述衬底基板上的第一辅助层;
位于所述第一辅助层上的栅线层;
位于所述栅线层上的栅绝缘层;
位于所述栅绝缘层上的半导体层;
位于所述半导体层上的源漏电极层;
位于所述源漏电极层上的钝化层。
5.根据权利要求2所述的阵列基板,其特征在于,所述承托结构包括:
位于所述数据线引线之间的空隙对应位置处的衬底基板;
位于所述衬底基板上的栅绝缘层;
位于所述栅绝缘层的钝化层。
6.一种显示装置,其特征在于,包括如权利要求1-5任一项所述的阵列基板。
7.一种阵列基板的制作方法,其特征在于,包括:
形成外围电路,所述外围电路中具有多个间隔排列的数据线引线;
在所述间隔排列的数据线引线之间形成承托结构,所述承托结构的顶面高于所述数据线引线所在层。
8.根据权利要求7所述的阵列基板的制作方法,其特征在于,在所述间隔排列的数据线引线之间形成承托结构的步骤包括:
在所述间隔排列的数据线引线之间形成层状的承托结构。
9.根据权利要求8所述的阵列基板的制作方法,其特征在于,在所述间隔排列的数据线引线之间形成层状的承托结构的步骤包括:
提供一衬底基板;
在所述衬底基板的对应于所述数据线引线之间的空隙位置处形成栅线层;
在所述栅线层上形成栅绝缘层;
在所述栅绝缘层上形成半导体层;
在所述半导体层上形成源漏电极层;
在所述源漏电极层上形成钝化层,得到所述数据线引线之间的空隙位置处的所述层状的承托结构。
10.根据权利要求8所述的阵列基板的制作方法,其特征在于,在所述间隔排列的数据线引线之间形成层状的承托结构的步骤包括:
提供一衬底基板;
在所述衬底基板的对应于所述数据线引线之间的空隙位置处形成第一辅助层;
在所述第一辅助层上形成栅线层;
在所述栅线层上形成栅绝缘层;
在所述栅绝缘层上形成半导体层;
在所述半导体层上形成源漏电极层;
在所述源漏电极层上形成钝化层,得到所述数据线引线之间的空隙位置处的所述层状的承托结构。
11.根据权利要求8所述的阵列基板的制作方法,其特征在于,在所述间隔排列的数据线引线之间形成层状的承托结构的步骤包括:
提供一衬底基板;
在所述衬底基板的对应于所述数据线引线之间的空隙位置处形成栅绝缘层;
在所述栅绝缘层上形成钝化层,得到所述数据线引线之间的空隙位置处的所述层状的承托结构。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210436316.6A CN102929053B (zh) | 2012-11-05 | 2012-11-05 | 一种阵列基板及其制作方法、显示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201210436316.6A CN102929053B (zh) | 2012-11-05 | 2012-11-05 | 一种阵列基板及其制作方法、显示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN102929053A true CN102929053A (zh) | 2013-02-13 |
CN102929053B CN102929053B (zh) | 2016-03-16 |
Family
ID=47643887
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201210436316.6A Expired - Fee Related CN102929053B (zh) | 2012-11-05 | 2012-11-05 | 一种阵列基板及其制作方法、显示装置 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN102929053B (zh) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104701326A (zh) * | 2015-03-19 | 2015-06-10 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法和显示装置 |
CN107238962A (zh) * | 2017-07-27 | 2017-10-10 | 京东方科技集团股份有限公司 | 一种显示基板的制作方法、显示基板及显示装置 |
CN109634000A (zh) * | 2019-02-02 | 2019-04-16 | 合肥京东方显示技术有限公司 | 阵列基板及其制备方法、显示面板和显示装置 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05129567A (ja) * | 1991-11-07 | 1993-05-25 | Seiko Epson Corp | アクテイブマトリクス基板及びアクテイブマトリクス基板の製造方法 |
CN1469161A (zh) * | 2002-05-31 | 2004-01-21 | 索尼公司 | 显示装置及其制造方法 |
CN1609685A (zh) * | 2003-10-17 | 2005-04-27 | Nec液晶技术株式会社 | 具有连接到单个共用线路的多个引线的显示设备 |
CN101101419A (zh) * | 2002-07-17 | 2008-01-09 | 株式会社日立显示器 | 液晶显示装置 |
CN101718929A (zh) * | 2009-10-23 | 2010-06-02 | 深超光电(深圳)有限公司 | 一种阵列基板的扇出线路 |
CN102231028A (zh) * | 2011-04-13 | 2011-11-02 | 友达光电股份有限公司 | 引线结构以及具有此引线结构的显示面板 |
-
2012
- 2012-11-05 CN CN201210436316.6A patent/CN102929053B/zh not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH05129567A (ja) * | 1991-11-07 | 1993-05-25 | Seiko Epson Corp | アクテイブマトリクス基板及びアクテイブマトリクス基板の製造方法 |
CN1469161A (zh) * | 2002-05-31 | 2004-01-21 | 索尼公司 | 显示装置及其制造方法 |
CN101101419A (zh) * | 2002-07-17 | 2008-01-09 | 株式会社日立显示器 | 液晶显示装置 |
CN1609685A (zh) * | 2003-10-17 | 2005-04-27 | Nec液晶技术株式会社 | 具有连接到单个共用线路的多个引线的显示设备 |
CN101718929A (zh) * | 2009-10-23 | 2010-06-02 | 深超光电(深圳)有限公司 | 一种阵列基板的扇出线路 |
CN102231028A (zh) * | 2011-04-13 | 2011-11-02 | 友达光电股份有限公司 | 引线结构以及具有此引线结构的显示面板 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104701326A (zh) * | 2015-03-19 | 2015-06-10 | 京东方科技集团股份有限公司 | 阵列基板及其制造方法和显示装置 |
CN107238962A (zh) * | 2017-07-27 | 2017-10-10 | 京东方科技集团股份有限公司 | 一种显示基板的制作方法、显示基板及显示装置 |
CN109634000A (zh) * | 2019-02-02 | 2019-04-16 | 合肥京东方显示技术有限公司 | 阵列基板及其制备方法、显示面板和显示装置 |
CN109634000B (zh) * | 2019-02-02 | 2021-12-31 | 合肥京东方显示技术有限公司 | 阵列基板及其制备方法、显示面板和显示装置 |
Also Published As
Publication number | Publication date |
---|---|
CN102929053B (zh) | 2016-03-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10192904B2 (en) | Array substrate and manufacturing method thereof, display device | |
EP2711769B1 (en) | Array substrate, display panel and method of manufacturing the array substrate | |
US9543324B2 (en) | Array substrate, display device and manufacturing method of the array substrate | |
US9530807B2 (en) | Thin film transistor array substrate, manufacturing method thereof, and display device | |
WO2015100898A1 (zh) | 薄膜晶体管、tft阵列基板及其制造方法和显示装置 | |
US8962404B2 (en) | Method for manufacturing fan-out lines on array substrate | |
US10204936B2 (en) | Array substrate and method for manufacturing the same, display device | |
CN103309105B (zh) | 阵列基板及其制备方法、显示装置 | |
WO2017012306A1 (zh) | 阵列基板的制备方法、阵列基板及显示装置 | |
CN103048840B (zh) | 阵列基板及其制作方法、液晶显示面板和显示装置 | |
CN102929060B (zh) | 阵列基板及其制作方法、显示装置 | |
CN104952932A (zh) | 薄膜晶体管、阵列基板及其制作方法、显示装置 | |
US9219088B2 (en) | Array substrate, manufacturing method thereof, and display device | |
US9281325B2 (en) | Array substrate, manufacturing method thereof and display device | |
CN103928400A (zh) | 阵列基板及其制作方法、显示装置 | |
CN104133313A (zh) | 阵列基板及其制备方法、液晶显示装置 | |
EP2819155B1 (en) | Thin film transistor array substrate and producing method thereof | |
CN103474439A (zh) | 一种显示装置、阵列基板及其制作方法 | |
CN102929053B (zh) | 一种阵列基板及其制作方法、显示装置 | |
EP3355346B1 (en) | Manufacturing method of array substrate, array substrate, and display device | |
CN103117284A (zh) | 一种阵列基板及其制作方法、显示装置 | |
EP3343623A1 (en) | Array substrate, manufacturing method thereof and display panel | |
CN102799038B (zh) | 一种阵列基板、显示装置及阵列基板的制造方法 | |
KR102037514B1 (ko) | 평판 표시장치용 박막 트랜지스터 기판 및 그 제조 방법 | |
CN103941448A (zh) | 一种薄膜晶体管阵列基板及其制备方法、液晶显示器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CF01 | Termination of patent right due to non-payment of annual fee | ||
CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20160316 Termination date: 20211105 |