CN104952932A - 薄膜晶体管、阵列基板及其制作方法、显示装置 - Google Patents

薄膜晶体管、阵列基板及其制作方法、显示装置 Download PDF

Info

Publication number
CN104952932A
CN104952932A CN201510289827.3A CN201510289827A CN104952932A CN 104952932 A CN104952932 A CN 104952932A CN 201510289827 A CN201510289827 A CN 201510289827A CN 104952932 A CN104952932 A CN 104952932A
Authority
CN
China
Prior art keywords
layer
thin
film transistor
amorphous silicon
source electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510289827.3A
Other languages
English (en)
Inventor
王玉亮
崔大永
刘增利
李道杰
艾飞
周俊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Hefei Xinsheng Optoelectronics Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd, Hefei Xinsheng Optoelectronics Technology Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201510289827.3A priority Critical patent/CN104952932A/zh
Publication of CN104952932A publication Critical patent/CN104952932A/zh
Priority to US15/146,643 priority patent/US9893206B2/en
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78651—Silicon transistors
    • H01L29/7866—Non-monocrystalline silicon transistors
    • H01L29/78663—Amorphous silicon transistors
    • H01L29/78669—Amorphous silicon transistors with inverted-type structure, e.g. with bottom gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32133—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only
    • H01L21/32134—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer by chemical means only by liquid etching only
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/3213—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer
    • H01L21/32139—Physical or chemical etching of the layers, e.g. to produce a patterned layer from a pre-deposited extensive layer using masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66765—Lateral single gate single channel transistors with inverted structure, i.e. the channel layer is formed after the gate

Abstract

本发明提供了一种薄膜晶体管、阵列基板及其制作方法、显示装置，属于显示技术领域。其中，所述薄膜晶体管的源电极和漏电极为包括金属层和金属阻挡层的多层结构，所述薄膜晶体管的非晶硅有源层上覆盖有刻蚀阻挡层，所述刻蚀阻挡层对应所述源电极和漏电极的位置设置有贯穿所述刻蚀阻挡层的过孔，所述源电极和漏电极分别通过所述过孔与所述非晶硅有源层连接。本发明的技术方案能够在对半导体层上的金属阻挡层进行刻蚀时，防止刻蚀液对半导体层的性能产生影响。

Description

薄膜晶体管、阵列基板及其制作方法、显示装置
技术领域
本发明涉及显示技术领域，特别涉及一种阵列基板及其制作方法、显示装置。
背景技术
随着TFT-LCD(Thin Film Transistor Liquid Crystal Display，薄膜场效应晶体管液晶显示器)尺寸的不断扩大，如果显示器的信号传输线以及电极的电阻较大，就会因为电阻压降而导致显示的不均匀，因此需要采用电阻率较低的材料来制作信号传输线以及电极。Cu的电阻率较低，因此Cu成为显示领域普遍采用的导线材质。
但是在采用Cu制备信号传输线以及电极之后，信号传输线以及电极中的Cu原子容易发生扩散，Cu原子会进入到绝缘层中，进而影响绝缘层的绝缘特性，因此，需要设置金属阻挡层来防止Cu的扩散。现有技术一般采用MoNb来制作金属阻挡层，在制作阵列基板的过程中，刻蚀Cu的刻蚀液是H2O2，为了能够对MoNb进行刻蚀，需要在H2O2刻蚀液中添加HF，但HF对组成半导体层的非晶硅有刻蚀作用。这样在对半导体层上的金属阻挡层进行刻蚀时，含有HF的H2O2刻蚀液将会破坏非晶硅的半导体特性，导致显示器点亮时出现显示不良。
发明内容
本发明要解决的技术问题是提供一种阵列基板及其制作方法、显示装置，能够在对半导体层上的金属阻挡层进行刻蚀时，防止刻蚀液对半导体层的性能产生影响。
为解决上述技术问题，本发明的实施例提供技术方案如下：
一方面，提供一种薄膜晶体管，所述薄膜晶体管的源电极和漏电极为包括金属层和金属阻挡层的多层结构，所述薄膜晶体管的非晶硅有源层上覆盖有刻蚀阻挡层，所述刻蚀阻挡层对应所述源电极和漏电极的位置设置有贯穿所述刻蚀阻挡层的过孔，所述源电极和漏电极分别通过所述过孔与所述非晶硅有源层连接。
进一步地，所述薄膜晶体管的栅电极为包括所述金属层和所述金属阻挡层的多层结构。
进一步地，所述多层结构为由所述金属层和所述金属阻挡层组成的双层结构，其中，第一层为所述金属阻挡层，第二层为所述金属层。
进一步地，所述多层结构为依次叠加的三层结构，其中，第一层为所述金属阻挡层，第二层为所述金属层，第三层为由Mo、Ti或Ta组成。
进一步地，所述金属层为采用Cu。
进一步地，所述金属阻挡层为采用Ti、Mo或MoNb合金。
进一步地，所述非晶硅有源层包括a-Si层和位于所述a-Si层上的n+a-Si层。
本发明实施例还提供了一种阵列基板，包括衬底基板和形成在衬底基板上的如上所述的薄膜晶体管。
进一步地，所述阵列基板的数据线和/或栅线为包括所述金属层和所述金属阻挡层的多层结构。
本发明实施例还提供了一种显示装置，包括如上所述的阵列基板。
本发明实施例还提供了一种薄膜晶体管的制作方法，包括：
在所述薄膜晶体管的非晶硅有源层上形成刻蚀阻挡层的图形，所述刻蚀阻挡层对应所述薄膜晶体管的源电极和漏电极的位置设置有贯穿所述刻蚀阻挡层的过孔；
利用包括金属层和金属阻挡层的多层结构形成所述薄膜晶体管的源电极和漏电极，所述源电极和漏电极分别通过所述过孔与所述非晶硅有源层连接。
进一步地，所述制作方法还包括：
利用包括所述金属层和所述金属阻挡层的多层结构形成所述薄膜晶体管的栅电极。
进一步地，形成所述非晶硅有源层、源电极和漏电极具体包括：
形成由a-Si层和n+a-Si层组成的双层结构，对所述双层结构进行构图形成所述非晶硅有源层的图形；
在所述非晶硅有源层上形成刻蚀阻挡层，并对所述刻蚀阻挡层进行构图在对应所述源电极和漏电极的位置形成贯穿所述刻蚀阻挡层的过孔；
在所述刻蚀阻挡层上沉积包括金属层和金属阻挡层的多层结构，在所述多层结构上涂覆光刻胶，曝光显影后形成光刻胶保留区域和光刻胶去除区域，利用含HF的H2O2刻蚀液对光刻胶去除区域的多层结构进行刻蚀，形成所述源电极和漏电极，所述源电极和漏电极分别通过所述过孔与所述非晶硅有源层连接。
进一步地，形成所述源电极和漏电极之后还包括：
通过干刻工艺去除所述源电极和漏电极之间间隙与所述非晶硅有源层对应区域的刻蚀阻挡层，暴露出所述区域的非晶硅有源层；
刻蚀掉所述区域的n+a-Si层和部分a-Si层，形成所述薄膜晶体管的沟道。
本发明实施例还提供了一种阵列基板的制作方法，采用如上所述的方法在衬底基板上形成薄膜晶体管。
进一步地，所述方法还包括：
利用包括所述金属层和所述金属阻挡层的多层结构形成所述阵列基板的数据线和/或栅线。
本发明的实施例具有以下有益效果：
上述方案中，在非晶硅有源层上形成有刻蚀阻挡层，这样在对非晶硅有源层上的金属阻挡层进行刻蚀时，刻蚀阻挡层能够对非晶硅有源层进行保护，防止含有HF的H2O2刻蚀液破坏非晶硅的半导体特性，避免刻蚀液对非晶硅有源层的性能产生影响，保证薄膜晶体管的性能。
附图说明
图1为本发明实施例形成刻蚀阻挡层后的示意图；
图2为本发明实施例形成贯穿刻蚀阻挡层的过孔后的示意图；
图3为本发明实施例形成源漏金属层后的示意图；
图4为本发明实施例形成源电极和漏电极后的示意图；
图5为本发明实施例去除源电极和漏电极之间间隙对应的刻蚀阻挡层后的示意图；
图6为本发明实施例去除源电极和漏电极之间间隙对应的n+a-Si层和部分a-Si层后的示意图；
图7为本发明实施例形成钝化层和像素电极后的示意图。
附图标记
1 衬底基板    2 MoNb层     3 Cu层
4 栅绝缘层    5 a-Si层     6 n+a-Si层
7 刻蚀阻挡层  8 钝化层     9 像素电极
具体实施方式
为使本发明的实施例要解决的技术问题、技术方案和优点更加清楚，下面将结合附图及具体实施例进行详细描述。
本发明的实施例针对现有技术中设置金属阻挡层来防止Cu的扩散，为了能够对金属阻挡层进行刻蚀，需要在H2O2刻蚀液中添加HF，但在对半导体层上的金属阻挡层进行刻蚀时，含有HF的H2O2刻蚀液将会破坏非晶硅的半导体特性的问题，提供一种阵列基板及其制作方法、显示装置，能够在对半导体层上的金属阻挡层进行刻蚀时，防止刻蚀液对半导体层的性能产生影响。
实施例一
本实施例提供一种薄膜晶体管，薄膜晶体管的源电极和漏电极为包括金属层和金属阻挡层的多层结构，薄膜晶体管的非晶硅有源层上覆盖有刻蚀阻挡层，刻蚀阻挡层对应源电极和漏电极的位置设置有贯穿刻蚀阻挡层的过孔，源电极和漏电极分别通过过孔与非晶硅有源层连接。
本实施例在非晶硅有源层上形成有刻蚀阻挡层，这样在对非晶硅有源层上的金属阻挡层进行刻蚀时，刻蚀阻挡层能够对非晶硅有源层进行保护，防止含有HF的H2O2刻蚀液破坏非晶硅的半导体特性，避免刻蚀液对非晶硅有源层的性能产生影响，保证薄膜晶体管的性能。
其中，贯穿刻蚀阻挡层的过孔可以为方孔、圆孔或其他形状的孔，只要能够实现源电极、漏电极与非晶硅有源层的连接即可。
进一步地，薄膜晶体管的栅电极也采用包括金属层和金属阻挡层的多层结构，因为如果采用金属Cu制作薄膜晶体管的栅电极，为了防止栅电极中的Cu原子扩散到衬底基板中，也需要在金属Cu下设置金属阻挡层。
一具体实施例中，多层结构可以为由金属层和金属阻挡层组成的双层结构，其中，第一层为金属阻挡层，第二层为金属层。
另一具体实施例中，多层结构为依次叠加的三层结构，其中，第一层为金属阻挡层，第二层为金属层，第三层为由Mo、Ti或Ta组成。
具体实施例中，金属层为采用导电性能良好的Cu，金属阻挡层为采用Ti、Mo或MoNb等性质稳定的金属或合金。
进一步地，非晶硅有源层包括a-Si层和位于a-Si层上的n+a-Si层，由于非晶硅有源层采用n+a-Si，使用磷离子掺杂而成，磷离子比较活泼，容易与Cu发生反应、互相置换，因此，为了避免影响有源层的性能，需要在Cu和非晶硅有源层之间增加金属阻挡层。
实施例二
本实施例提供了一种阵列基板，包括衬底基板和形成在衬底基板上的如实施例一所述的薄膜晶体管。
进一步地，阵列基板的数据线和/或栅线为包括金属层和金属阻挡层的多层结构，因为如果采用金属Cu制作阵列基板的数据线和/或栅线，为了防止阵列基板的数据线和/或栅线中的Cu原子扩散到衬底基板中，也需要在金属Cu下设置金属阻挡层。
实施例三
本实施例提供了一种显示装置，包括如实施例二所述的阵列基板。显示装置可以为：液晶面板、液晶电视、液晶显示器、数码相框、手机、平板电脑等任何具有显示功能的产品或部件。
实施例四
本实施例提供了一种薄膜晶体管的制作方法，包括：
在薄膜晶体管的非晶硅有源层上形成刻蚀阻挡层的图形，刻蚀阻挡层对应薄膜晶体管的源电极和漏电极的位置设置有贯穿刻蚀阻挡层的过孔；
利用包括金属层和金属阻挡层的多层结构形成薄膜晶体管的源电极和漏电极，源电极和漏电极分别通过过孔与非晶硅有源层连接。
本实施例在非晶硅有源层上形成有刻蚀阻挡层，这样在对非晶硅有源层上的金属阻挡层进行刻蚀时，刻蚀阻挡层能够对非晶硅有源层进行保护，防止含有HF的H2O2刻蚀液破坏非晶硅的半导体特性，避免刻蚀液对非晶硅有源层的性能产生影响，保证薄膜晶体管的性能。
其中，贯穿刻蚀阻挡层的过孔可以为方孔、圆孔或其他形状的孔，只要能够实现源电极、漏电极与非晶硅有源层的连接即可。
进一步地，所述制作方法还包括：
利用包括金属层和金属阻挡层的多层结构形成薄膜晶体管的栅电极，因为如果采用金属Cu制作薄膜晶体管的栅电极，为了防止栅电极中的Cu原子扩散到衬底基板中，也需要在金属Cu下设置金属阻挡层。
进一步地，形成非晶硅有源层、源电极和漏电极具体包括：
形成由a-Si层和n+a-Si层组成的双层结构，对双层结构进行构图形成非晶硅有源层的图形；
在非晶硅有源层上形成刻蚀阻挡层，并对刻蚀阻挡层进行构图在对应源电极和漏电极的位置形成贯穿刻蚀阻挡层的过孔；
在刻蚀阻挡层上沉积包括金属层和金属阻挡层的多层结构，在多层结构上涂覆光刻胶，曝光显影后形成光刻胶保留区域和光刻胶去除区域，利用含HF的H2O2刻蚀液对光刻胶去除区域的多层结构进行刻蚀，形成源电极和漏电极，源电极和漏电极分别通过过孔与非晶硅有源层连接。
由于非晶硅有源层采用n+a-Si，使用磷离子掺杂而成，磷离子比较活泼，容易与Cu发生反应、互相置换，因此，为了避免影响有源层的性能，需要在Cu和非晶硅有源层之间增加金属阻挡层，而对金属阻挡层进行刻蚀时，需要采用含HF的H2O2刻蚀液，为了避免含有HF的H2O2刻蚀液破坏非晶硅有源层的半导体特性，在非晶硅有源层上形成有刻蚀阻挡层，这样在对非晶硅有源层上的金属阻挡层进行刻蚀时，刻蚀阻挡层能够对非晶硅有源层进行保护，防止含有HF的H2O2刻蚀液破坏非晶硅的半导体特性。
进一步地，为了消除刻蚀阻挡层对薄膜晶体管性能的影响，形成源电极和漏电极之后还包括：
通过干刻工艺去除源电极和漏电极之间间隙与非晶硅有源层对应区域的刻蚀阻挡层，暴露出区域的非晶硅有源层；
刻蚀掉区域的n+a-Si层和部分a-Si层，形成薄膜晶体管的沟道。
实施例五
本实施例提供了一种阵列基板的制作方法，采用如实施例四的方法在衬底基板上形成薄膜晶体管。
进一步地，所述方法还包括：
利用包括金属层和金属阻挡层的多层结构形成阵列基板的数据线和/或栅线，因为如果采用金属Cu制作阵列基板的数据线和/或栅线，为了防止阵列基板的数据线和/或栅线中的Cu原子扩散到衬底基板中，也需要在金属Cu下设置金属阻挡层。
实施例六
下面结合附图对本发明的阵列基板的制作方法进行进一步介绍，本实施例的阵列基板的制作方法具体包括以下步骤：
步骤a：提供一衬底基板1，在衬底基板1上形成栅线、薄膜晶体管的栅电极；
其中，衬底基板1可为玻璃基板或石英基板。具体地，如图1所示，可以采用溅射或热蒸发的方法在衬底基板1上沉积一层厚度为的栅金属层，栅金属层可以为双层结构或者多层结构，本实施例中，栅金属层包括MoNb层2和Cu层3，MoNb层2可以防止Cu层3中的原子扩散到衬底基板中。在栅金属层上涂覆一层光刻胶，采用掩膜板对光刻胶进行曝光，使光刻胶形成光刻胶未保留区域和光刻胶保留区域，其中，光刻胶保留区域对应于栅金属层的图形所在区域，光刻胶未保留区域对应于上述图形以外的区域；进行显影处理，光刻胶未保留区域的光刻胶被完全去除，光刻胶保留区域的光刻胶厚度保持不变；通过刻蚀工艺完全刻蚀掉光刻胶未保留区域的栅金属薄膜，剥离剩余的光刻胶，形成栅金属层的图形，栅金属层的图形包括栅线、薄膜晶体管的栅电极。
步骤b：在经过步骤a的衬底基板1上形成栅绝缘层4和非晶硅有源层的图形；
具体地，如图1所示，可以采用等离子体增强化学气相沉积(PECVD)方法，在经过步骤a的衬底基板1上沉积厚度约为的栅绝缘层4，由于本实施例采用Cu制作栅线和栅电极，而氧化硅容易与Cu反应互相置换，生成氧化铜，所以本实施例的栅绝缘层4采用氮化硅。
在栅绝缘层4上沉积一层厚度约为的非晶硅有源层，非晶硅有源层包括a-Si层5和位于a-Si层5上的n+a-Si层6，在非晶硅有源层上涂覆光刻胶，进行曝光、显影，刻蚀非晶硅有源层，并剥离光刻胶，形成非晶硅有源层的图形。
步骤c：在经过步骤b的衬底基板1上形成刻蚀阻挡层7的图形；
具体地，如图1所示，在经过步骤b的衬底基板1采用磁控溅射、热蒸发、PECVD或其它成膜方法沉积厚度为的刻蚀阻挡层7，其中，刻蚀阻挡层材料可以选用氧化物、氮化物或氮氧化物，具体地，可以采用SiNx，SiOx或Si(ON)x。刻蚀阻挡层7可以是单层结构，也可以是采用氮化硅和氧化硅构成的两层结构，具体地，刻蚀阻挡层7可以为厚度为的SiNx。
如图2所示，在刻蚀阻挡层7上涂敷一层光刻胶；采用掩膜板对光刻胶进行曝光，使光刻胶形成光刻胶未保留区域和光刻胶保留区域，其中，光刻胶保留区域对应于刻蚀阻挡层7的图形所在区域，光刻胶未保留区域对应于上述图形以外的区域；进行显影处理，光刻胶未保留区域的光刻胶被完全去除，光刻胶保留区域的光刻胶厚度保持不变；通过刻蚀工艺完全刻蚀掉光刻胶未保留区域的刻蚀阻挡层7，剥离剩余的光刻胶，形成包括有过孔的刻蚀阻挡层7的图形。
步骤d：在经过步骤c的衬底基板1上形成数据线、薄膜晶体管的源电极和漏电极；
具体地，如图3所示，可以采用溅射或热蒸发的方法在经过步骤c的衬底基板1上沉积一层厚度为的源漏金属层，源漏金属层可以为双层结构或者多层结构，本实施例中，源漏金属层包括MoNb层2和Cu层3，MoNb层2可以防止Cu层3中的原子扩散到非晶硅有源层中。
如图4所示，在源漏金属层上涂覆一层光刻胶，采用掩膜板对光刻胶进行曝光，使光刻胶形成光刻胶未保留区域和光刻胶保留区域，其中，光刻胶保留区域对应于源漏金属层的图形所在区域，光刻胶未保留区域对应于上述图形以外的区域；进行显影处理，光刻胶未保留区域的光刻胶被完全去除，光刻胶保留区域的光刻胶厚度保持不变；通过刻蚀工艺完全刻蚀掉光刻胶未保留区域的栅金属薄膜，剥离剩余的光刻胶，形成源漏金属层的图形，源漏金属层的图形包括数据线、薄膜晶体管的源电极、漏电极，其中源电极、漏电极分别通过刻蚀阻挡层7的过孔与非晶硅有源层连接。
本实施例采用含有HF的H2O2刻蚀液对源漏金属层进行刻蚀，由于刻蚀阻挡层7位于源漏金属层和非晶硅有源层之间，因此，在对源漏金属层进行刻蚀时，刻蚀阻挡层能够对非晶硅有源层进行保护，防止含有HF的H2O2刻蚀液破坏非晶硅的半导体特性，避免刻蚀液对非晶硅有源层的性能产生影响，保证薄膜晶体管的性能。
步骤e：在经过步骤d的衬底基板1上形成薄膜晶体管的源电极和漏电极之间间隙与非晶硅有源层对应的区域；
如图5所示，通过干刻工艺去除源电极和漏电极之间间隙与非晶硅有源层对应区域的刻蚀阻挡层，暴露出所述区域的非晶硅有源层，之后如图6所示，刻蚀掉所述区域的n+a-Si层和部分a-Si层，形成薄膜晶体管的沟道，在薄膜晶体管的栅电极选通时，薄膜晶体管的沟道能够导通薄膜晶体管的源电极和漏电极。
步骤f：在经过步骤e的衬底基板1上形成钝化层8和像素电极9。
如图7所示，可以在经过步骤e的衬底基板1上采用磁控溅射、热蒸发、PECVD或其它成膜方法沉积厚度为的钝化层8，由于本实施例采用Cu制作数据线、源电极和漏电极，而氧化硅容易与Cu反应互相置换，生成氧化铜，所以本实施例的钝化层8采用氮化硅。
在钝化层8上涂敷一层光刻胶；采用掩膜板对光刻胶进行曝光，使光刻胶形成光刻胶未保留区域和光刻胶保留区域，其中，光刻胶保留区域对应于钝化层8的图形所在区域，光刻胶未保留区域对应于上述图形以外的区域；进行显影处理，光刻胶未保留区域的光刻胶被完全去除，光刻胶保留区域的光刻胶厚度保持不变；通过刻蚀工艺完全刻蚀掉光刻胶未保留区域的钝化层8，剥离剩余的光刻胶，形成包括钝化层过孔的钝化层8的图形。
在钝化层8上采用磁控溅射、热蒸发或其它成膜方法沉积一层厚度约为的透明导电层，透明导电层可以选用ITO。在透明导电层上涂覆光刻胶，进行曝光、显影，刻蚀透明导电层，并剥离光刻胶，形成由透明导电层组成的像素电极9的图形，像素电极9通过钝化层过孔与薄膜晶体管的漏电极连接。
经过上述步骤即可制作得到如图7所示的阵列基板，本实施例以垂直电场型的阵列基板为例说明本发明的技术方案，但本领域技术人员应当得知，本实施例的技术方案并不仅适用于垂直电场型的阵列基板，同样适用于水平电场型的阵列基板以及其他类型的阵列基板。
以上所述是本发明的优选实施方式，应当指出，对于本技术领域的普通技术人员来说，在不脱离本发明所述原理的前提下，还可以作出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (16)

1.一种薄膜晶体管，所述薄膜晶体管的源电极和漏电极为包括金属层和金属阻挡层的多层结构，其特征在于，所述薄膜晶体管的非晶硅有源层上覆盖有刻蚀阻挡层，所述刻蚀阻挡层对应所述源电极和漏电极的位置设置有贯穿所述刻蚀阻挡层的过孔，所述源电极和漏电极分别通过所述过孔与所述非晶硅有源层连接。
2.根据权利要求1所述的薄膜晶体管，其特征在于，所述薄膜晶体管的栅电极为包括所述金属层和所述金属阻挡层的多层结构。
3.根据权利要求1或2所述的薄膜晶体管，其特征在于，所述多层结构为由所述金属层和所述金属阻挡层组成的双层结构，其中，第一层为所述金属阻挡层，第二层为所述金属层。
4.根据权利要求1或2所述的薄膜晶体管，其特征在于，所述多层结构为依次叠加的三层结构，其中，第一层为所述金属阻挡层，第二层为所述金属层，第三层为由Mo、Ti或Ta组成。
5.根据权利要求1所述的薄膜晶体管，其特征在于，所述金属层为采用Cu。
6.根据权利要求1所述的薄膜晶体管，其特征在于，所述金属阻挡层为采用Ti、Mo或MoNb合金。
7.根据权利要求1所述的薄膜晶体管，其特征在于，所述非晶硅有源层包括a-Si层和位于所述a-Si层上的n+a-Si层。
8.一种阵列基板，其特征在于，包括衬底基板和形成在衬底基板上的如权利要求1-7中任一项所述的薄膜晶体管。
9.根据权利要求8所述的阵列基板，其特征在于，所述阵列基板的数据线和/或栅线为包括所述金属层和所述金属阻挡层的多层结构。
10.一种显示装置，其特征在于，包括如权利要求8或9所述的阵列基板。
11.一种薄膜晶体管的制作方法，其特征在于，包括：
在所述薄膜晶体管的非晶硅有源层上形成刻蚀阻挡层的图形，所述刻蚀阻挡层对应所述薄膜晶体管的源电极和漏电极的位置设置有贯穿所述刻蚀阻挡层的过孔；
利用包括金属层和金属阻挡层的多层结构形成所述薄膜晶体管的源电极和漏电极，所述源电极和漏电极分别通过所述过孔与所述非晶硅有源层连接。
12.根据权利要求11所述的薄膜晶体管的制作方法，其特征在于，所述制作方法还包括：
利用包括所述金属层和所述金属阻挡层的多层结构形成所述薄膜晶体管的栅电极。
13.根据权利要求11所述的薄膜晶体管的制作方法，其特征在于，形成所述非晶硅有源层、源电极和漏电极具体包括：
形成由a-Si层和n+a-Si层组成的双层结构，对所述双层结构进行构图形成所述非晶硅有源层的图形；
在所述非晶硅有源层上形成刻蚀阻挡层，并对所述刻蚀阻挡层进行构图在对应所述源电极和漏电极的位置形成贯穿所述刻蚀阻挡层的过孔；
在所述刻蚀阻挡层上沉积包括金属层和金属阻挡层的多层结构，在所述多层结构上涂覆光刻胶，曝光显影后形成光刻胶保留区域和光刻胶去除区域，利用含HF的H2O2刻蚀液对光刻胶去除区域的多层结构进行刻蚀，形成所述源电极和漏电极，所述源电极和漏电极分别通过所述过孔与所述非晶硅有源层连接。
14.根据权利要求13所述的薄膜晶体管的制作方法，其特征在于，形成所述源电极和漏电极之后还包括：
通过干刻工艺去除所述源电极和漏电极之间间隙与所述非晶硅有源层对应区域的刻蚀阻挡层，暴露出所述区域的非晶硅有源层；
刻蚀掉所述区域的n+a-Si层和部分a-Si层，形成所述薄膜晶体管的沟道。
15.一种阵列基板的制作方法，其特征在于，采用如权利要求11-14中任一项所述的方法在衬底基板上形成薄膜晶体管。
16.根据权利要求15所述的阵列基板的制作方法，其特征在于，还包括：
利用包括所述金属层和所述金属阻挡层的多层结构形成所述阵列基板的数据线和/或栅线。
CN201510289827.3A 2015-05-29 2015-05-29 薄膜晶体管、阵列基板及其制作方法、显示装置 Pending CN104952932A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN201510289827.3A CN104952932A (zh) 2015-05-29 2015-05-29 薄膜晶体管、阵列基板及其制作方法、显示装置
US15/146,643 US9893206B2 (en) 2015-05-29 2016-05-04 Thin film transistor, array substrate, their manufacturing methods, and display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510289827.3A CN104952932A (zh) 2015-05-29 2015-05-29 薄膜晶体管、阵列基板及其制作方法、显示装置

Publications (1)

Publication Number Publication Date
CN104952932A true CN104952932A (zh) 2015-09-30

Family

ID=54167466

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510289827.3A Pending CN104952932A (zh) 2015-05-29 2015-05-29 薄膜晶体管、阵列基板及其制作方法、显示装置

Country Status (2)

Country Link
US (1) US9893206B2 (zh)
CN (1) CN104952932A (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107026120A (zh) * 2017-03-30 2017-08-08 深圳市华星光电技术有限公司 一种阵列基板的制作方法
CN107204287A (zh) * 2017-05-25 2017-09-26 京东方科技集团股份有限公司 一种刻蚀方法以及阵列基板制作方法
CN109390414A (zh) * 2018-11-14 2019-02-26 成都中电熊猫显示科技有限公司 一种薄膜晶体管、阵列基板以及显示面板
CN110783266A (zh) * 2019-11-14 2020-02-11 Tcl华星光电技术有限公司 一种改善金属走线底切现象的制备方法
CN112366178A (zh) * 2020-11-09 2021-02-12 Tcl华星光电技术有限公司 阵列基板的制备方法及阵列基板
CN113658869A (zh) * 2021-08-16 2021-11-16 成都京东方光电科技有限公司 薄膜晶体管及其制作方法、显示器件

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107438903B (zh) * 2016-08-29 2020-07-28 深圳市柔宇科技有限公司 薄膜晶体管制造方法
CN107093583A (zh) * 2017-05-03 2017-08-25 京东方科技集团股份有限公司 一种阵列基板及其制备方法、显示装置
KR102492733B1 (ko) 2017-09-29 2023-01-27 삼성디스플레이 주식회사 구리 플라즈마 식각 방법 및 디스플레이 패널 제조 방법

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101179029A (zh) * 2006-11-09 2008-05-14 中华映管股份有限公司 薄膜晶体管及其制造方法
US20120206685A1 (en) * 2009-08-26 2012-08-16 Ulvac, Inc., Semiconductor device, liquid crystal display device having semiconductor device, and method for producing semiconductor device
US20120261755A1 (en) * 2007-12-17 2012-10-18 Au Optronics Corporation Pixel structure, display panel, electro-optical apparatus, and method thereof
CN103187451A (zh) * 2012-01-03 2013-07-03 鸿富锦精密工业（深圳）有限公司 薄膜晶体管
CN104600123A (zh) * 2015-01-05 2015-05-06 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板及显示装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3415602B2 (ja) * 2000-06-26 2003-06-09 鹿児島日本電気株式会社 パターン形成方法
KR100963027B1 (ko) * 2008-06-30 2010-06-10 삼성모바일디스플레이주식회사 박막 트랜지스터, 그의 제조 방법 및 박막 트랜지스터를구비하는 평판 표시 장치
WO2011021425A1 (ja) * 2009-08-20 2011-02-24 シャープ株式会社 アレイ基板、その製造方法及び表示装置
DE102009038589B4 (de) * 2009-08-26 2014-11-20 Heraeus Materials Technology Gmbh & Co. Kg TFT-Struktur mit Cu-Elektroden
TWI497689B (zh) * 2011-12-02 2015-08-21 Ind Tech Res Inst 半導體元件及其製造方法
JP2015038925A (ja) * 2013-08-19 2015-02-26 株式会社東芝 半導体装置
CN103531639B (zh) * 2013-10-22 2016-09-07 合肥京东方光电科技有限公司 薄膜晶体管及其制备方法、阵列基板、显示装置
KR102169684B1 (ko) * 2014-01-10 2020-10-26 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101179029A (zh) * 2006-11-09 2008-05-14 中华映管股份有限公司 薄膜晶体管及其制造方法
US20120261755A1 (en) * 2007-12-17 2012-10-18 Au Optronics Corporation Pixel structure, display panel, electro-optical apparatus, and method thereof
US20120206685A1 (en) * 2009-08-26 2012-08-16 Ulvac, Inc., Semiconductor device, liquid crystal display device having semiconductor device, and method for producing semiconductor device
CN103187451A (zh) * 2012-01-03 2013-07-03 鸿富锦精密工业（深圳）有限公司 薄膜晶体管
CN104600123A (zh) * 2015-01-05 2015-05-06 京东方科技集团股份有限公司 一种薄膜晶体管及其制作方法、阵列基板及显示装置

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107026120A (zh) * 2017-03-30 2017-08-08 深圳市华星光电技术有限公司 一种阵列基板的制作方法
WO2018176880A1 (zh) * 2017-03-30 2018-10-04 深圳市华星光电半导体显示技术有限公司 一种阵列基板的制作方法
US10453874B2 (en) 2017-03-30 2019-10-22 Shenzhen China Star Optoelectronics Semiconductor Display Technology Co., Ltd. Manufacturing method for array substrate
CN107204287A (zh) * 2017-05-25 2017-09-26 京东方科技集团股份有限公司 一种刻蚀方法以及阵列基板制作方法
CN107204287B (zh) * 2017-05-25 2019-06-07 京东方科技集团股份有限公司 一种刻蚀方法以及阵列基板制作方法
CN109390414A (zh) * 2018-11-14 2019-02-26 成都中电熊猫显示科技有限公司 一种薄膜晶体管、阵列基板以及显示面板
CN109390414B (zh) * 2018-11-14 2022-04-15 成都中电熊猫显示科技有限公司 一种薄膜晶体管、阵列基板以及显示面板
CN110783266A (zh) * 2019-11-14 2020-02-11 Tcl华星光电技术有限公司 一种改善金属走线底切现象的制备方法
CN112366178A (zh) * 2020-11-09 2021-02-12 Tcl华星光电技术有限公司 阵列基板的制备方法及阵列基板
CN113658869A (zh) * 2021-08-16 2021-11-16 成都京东方光电科技有限公司 薄膜晶体管及其制作方法、显示器件

Also Published As

Publication number Publication date
US9893206B2 (en) 2018-02-13
US20160351726A1 (en) 2016-12-01

Similar Documents

Publication Publication Date Title
CN104952932A (zh) 薄膜晶体管、阵列基板及其制作方法、显示装置
US9716110B2 (en) Array substrate, method for manufacturing the same, and display device
KR20140024267A (ko) 박막 트랜지스터, 어레이 기판 및 이들을 제조하는 방법, 표시 장치
CN103412450A (zh) 阵列基板及其制作方法和显示装置
US20190051679A1 (en) Array Substrate and Display Device
WO2014206035A1 (zh) 阵列基板及其制作方法、显示面板和显示装置
JP2015521383A (ja) 薄膜トランジスタアレイ基板及びその製造方法、表示パネル、表示装置
CN103545319A (zh) 低温多晶硅薄膜晶体管阵列基板及其制作方法、显示装置
CN104779302A (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置
US9281325B2 (en) Array substrate, manufacturing method thereof and display device
WO2015192595A1 (zh) 阵列基板及其制备方法、显示装置
CN102654698A (zh) 液晶显示器阵列基板及其制造方法、液晶显示器
CN104932161A (zh) 阵列基板及其制作方法、修复方法、显示装置
CN105070684A (zh) 阵列基板的制备方法、阵列基板及显示装置
KR20100005457A (ko) 박막 트랜지스터 표시판 및 이의 제조 방법
CN102629592A (zh) 阵列基板及其制作方法、显示装置
US10879278B2 (en) Display substrate, manufacturing method therefor, and display device
CN104133313A (zh) 阵列基板及其制备方法、液晶显示装置
EP2863435A1 (en) Array substrate, manufacturing method of same, and display device
CN101436601A (zh) 薄膜晶体管阵列基板
CN103489874A (zh) 阵列基板及其制备方法、显示装置
CN108305879A (zh) 薄膜晶体管阵列基板及制作方法和显示装置
CN102610564B (zh) Tft阵列基板的制作方法
CN103400802B (zh) 阵列基板及其制作方法和显示装置
CN103456747A (zh) 阵列基板及其制作方法、显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20150930

RJ01 Rejection of invention patent application after publication