CN109390414A - 一种薄膜晶体管、阵列基板以及显示面板 - Google Patents

一种薄膜晶体管、阵列基板以及显示面板 Download PDF

Info

Publication number
CN109390414A
CN109390414A CN201811353989.9A CN201811353989A CN109390414A CN 109390414 A CN109390414 A CN 109390414A CN 201811353989 A CN201811353989 A CN 201811353989A CN 109390414 A CN109390414 A CN 109390414A
Authority
CN
China
Prior art keywords
layer
metal
tft
thin film
film transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201811353989.9A
Other languages
English (en)
Other versions
CN109390414B (zh
Inventor
鈴木巌
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Chengdu BOE Display Technology Co Ltd
Original Assignee
Chengdu CEC Panda Display Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Chengdu CEC Panda Display Technology Co Ltd filed Critical Chengdu CEC Panda Display Technology Co Ltd
Priority to CN201811353989.9A priority Critical patent/CN109390414B/zh
Publication of CN109390414A publication Critical patent/CN109390414A/zh
Application granted granted Critical
Publication of CN109390414B publication Critical patent/CN109390414B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/786Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/495Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo
    • H01L29/4958Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET the conductor material next to the insulator being a simple metal, e.g. W, Mo with a multiple layer structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Thin Film Transistor (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Liquid Crystal (AREA)

Abstract

本发明提供一种薄膜晶体管、阵列基板以及显示面板,薄膜晶体管包括依次层叠设在衬底上的栅极层、栅极绝缘层、有源层和源/漏极层,所述栅极层包括层叠设置在所述衬底上的金属缓冲层和栅极主体层,且所述金属缓冲层被设置成在高温下可防止所述金属缓冲层中的金属扩散到所述栅极主体层中。通过将金属缓冲层设置成在高温下可防止金属缓冲层中的金属扩散到栅极主体层中,在制作金属氧化物阵列基板的高温处理工艺中,可防止金属向栅极主体层中的扩散,使金属缓冲层中的金属无法扩散到栅极主体层中,从而抑制了栅极配线电阻的上升,使得到的栅极的配线电阻降低,提升了薄膜晶体管的稳定性。

Description

一种薄膜晶体管、阵列基板以及显示面板
技术领域
本发明涉及液晶显示技术领域,尤其涉及一种薄膜晶体管、阵列基板以及显示面板。
背景技术
TFT(Thin Film Transistor)即薄膜场效应晶体管,TFT-LCD(Thin FilmTransistor-Liquid Crystal Display),即薄膜场效应晶体管液晶显示器,此类显示器上的每一液晶象素点都是由集成在其后的薄膜晶体管来驱动,因而具有高反应速度、高亮度、高对比度、体积小、功耗低、无辐射等特点,在当前的显示器市场中占据主导地位。TFT-LCD的主要结构包括TFT阵列基板、彩膜基板以及充满在这两个基板之间的液晶层。
目前,TFT液晶显示器技术中,一般采用底栅结构的阵列基板,如IGZO金属氧化物阵列基板具体包括:基板和薄膜晶体管,该薄膜晶体管包括:形成在基板上的栅电极,覆盖在栅电极上并延伸至基板上的栅电极绝缘层,位于栅电极绝缘层上的IGZO有源层,以及位于IGZO有缘层上的源电极和漏电极,其中,传统的栅电极的配线材料多采用Al、W等金属,随着显示装置的大型化和高清化,现有液晶显示技术中也陆续开始采用Cu作为配线材料,而且为了保证和下层的连接性和粘附性,一般都会采用其他的金属作为缓冲层,如现有的栅极多采用Cu/Ti的积层结构。
然而,在现有的阵列基板的形成过程中,需采用300℃以上的高温处理,在这些热处理的过程中,会使Cu/Ti积层结构积累一定的热量,易使Ti层和Cu层间形成Cu-Ti合金,从而会导致配线电阻上升。
发明内容
本发明提供了一种薄膜晶体管、阵列基板以及显示面板,以解决现有的TFT液晶显示技术中,薄膜晶体管的栅电极多采用Cu/Ti积层结构,在高温工艺中,易使Ti层和Cu层间形成Cu-Ti合金,从而导致配线电阻上升的问题。
本发明提供一种薄膜晶体管,包括依次层叠设在衬底上的栅极层、栅极绝缘层、有源层和源/漏极层;
所述栅极层包括层叠设置在所述衬底上的金属缓冲层和栅极主体层,且所述金属缓冲层被设置成在高温下可防止所述金属缓冲层中的金属扩散到所述栅极主体层中。
本发明的具体实施方式中,所述金属缓冲层为单层结构,且所述单层结构为Mo层或Mo合金层。
本发明的具体实施方式中,所述Mo合金层为MoNb合金层。
本发明的具体实施方式中,所述金属缓冲层为双层结构,且所述双层结构包括金属层和阻挡层,其中,所述金属层设在所述衬底上,所述阻挡层位于所述金属层和所述栅极主体层之间。
本发明的具体实施方式中,所述阻挡层为Cu合金层。
本发明的具体实施方式中,所述阻挡层为氧化层。
本发明的具体实施方式中,所述金属层为Ti层。
本发明的具体实施方式中,所述栅极主体层为Cu层。
本发明的另一方面提供一种阵列基板,包括上述任一所述的薄膜晶体管。
本发明的又一方面还提供一种显示面板,包括上述所述的阵列基板。
本发明提供一种薄膜晶体管,包括依次层叠设在衬底上的栅极层、栅极绝缘层、有源层和源/漏极层,通过将该栅极层设置为包括金属缓冲层和栅极主体层的结构,其中,金属缓冲层设置于衬底上,栅极主体层位于该金属缓冲层上,并且该金属缓冲层被设置成在高温下可防止金属缓冲层中的金属扩散到栅极主体层中,即该金属缓冲层可以防止在高温下金属缓冲层中的金属向栅极主体层中的扩散,这样,在制作金属氧化物阵列基板的高温处理工艺中,可防止金属扩散的金属缓冲层的设置就能够防止金属向栅极主体层中的扩散,使金属缓冲层中的金属无法扩散到栅极主体层中,从而抑制了栅极配线电阻的上升,使制作得到的栅极的配线电阻降低,提升了薄膜晶体管的稳定性。解决了现有的TFT液晶显示技术中,薄膜晶体管的栅电极多采用Cu/Ti积层结构,在高温工艺中,易使Ti层和Cu层间形成Cu-Ti合金,从而导致配线电阻上升的问题。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案,下面将对实施例或现有技术描述中所需要使用的附图作一简单地介绍,显而易见地,下面描述中的附图是本发明的一些实施例,对于本领域普通技术人员来讲,在不付出创造性劳动性的前提下,还可以根据这些附图获得其他的附图。
图1是本发明实施例一提供的一种薄膜晶体管的结构示意图;
图2是本发明实施例一提供的一种薄膜晶体管中栅极层的结构示意图;
图3本发明实施例一提供的Cu/Ti积层结构的栅极层与Cu/MoNb积层结构的栅极层的面抵抗数据图;
图4是本发明实施例二提供的一种薄膜晶体管中栅极层的结构示意图;
图5是本发明实施例二提供的又一种薄膜晶体管中栅极层的结构示意图。
附图标记说明:
衬底-10;
栅极层-20;
金属缓冲层-21;
金属层-211;
栅极主体层-22;
阻挡层-212;
栅极绝缘层-30
有源层-40;
源极层-50;
漏极层-60。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚,下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本发明保护的范围。
本发明的一方面提供一种薄膜晶体管,可以用于TFT显示装置,适用于以Cu/金属的积层结构作为栅极层的配线材料,并使用高温处理工艺制备的IGZO金属氧化物阵列基板中,可防止在高温处理过程中金属(如Ti)向Cu层的扩散,抑制配线电阻的上升。
实施例一
图1是本发明实施例一提供的一种薄膜晶体管的结构示意图,图2是本发明实施例一提供的一种薄膜晶体管中栅极层的结构示意图,图3本发明实施例一提供的Cu/Ti积层结构的栅极层与Cu/MoNb积层结构的栅极层的面抵抗数据图。
本发明提供一种薄膜晶体管,包括依次层叠设在衬底10上的栅极层20、栅极绝缘层30、有源层40和源/漏极层。具体的,如图1所示,该薄膜晶体管包括栅极层20、栅极绝缘层30、有源层40、源极层50和漏极层60,其中,该栅极层20设置于衬底10上,栅极绝缘层30覆盖在栅极层20上,且两端延伸到衬底10上,有源层40位于栅极绝缘层30上,源极层50和漏极层60分别位于有源层40上,该有源层40可以为IGZO金属氧化物层,该源极层50和漏极层60之间设置有沟道。
其中,在本实施例中,该栅极层20包括层叠设置在衬底10上的金属缓冲层21和栅极主体层22,且该金属缓冲层21被设置成在高温下可防止金属缓冲层21中的金属扩散到栅极主体层22中。其中,本实施例中,该高温是指300℃以上的温度,栅极层20为金属缓冲层21和栅极主体层22组成的积层结构,该栅极主体层22为该栅极层20的配线膜层,金属缓冲层21设置于衬底10上,栅极主体层位于该金属缓冲层21上,金属缓冲层21可保证配线与下层衬底10的连接性能以及与下层衬底10膜层的粘附性,以使配线层可紧密的与衬底10连接,并且将金属缓冲层21设置成在高温下可以防止金属缓冲层21中的金属扩散到栅极主体层22中,也就是说该金属缓冲层21可以防止在高温下金属缓冲层21中的金属向栅极主体层22中扩散,这样,在制作金属氧化物阵列基板的高温处理工艺中,该可防止金属扩散的金属缓冲层21的设置就能够防止金属向栅极主体层22的扩散,使金属缓冲层21中的金属无法扩散到栅极主体中,抑制了配线电阻的上升,使制作得到的栅极层20的配线电阻降低,有助于提升薄膜晶体管的稳定性。
具体的,如图2所示,栅极层20包括金属缓冲层21和栅极主体层22,其中金属缓冲层21设置于衬底10上,栅极主体层22设置于金属缓冲层21上,且该金属缓冲层21设置为在高温下可以防止金属缓冲层21中的金属扩散到栅极主体层22中,这样,在制作该薄膜晶体管时,经过高温处理工艺的栅极层20中,由于可以防止金属扩散的金属缓冲层21的设置,可以阻止金属向栅极主体层22中进行扩散,从而抑制了栅极主体配线电阻的上升,使制作得到的栅极的配线电阻降低,提升了薄膜晶体管的稳定性。
需要说明的是,在本实施例中,该金属缓冲层21设置成可以防止金属向栅极主体层22中扩散的结构,该金属缓冲层21可以为不会产生金属扩散或有抑制金属扩散物结合的单层结构,也可以是具有可以抑制金属层中金属扩散的其它物质层的双层或多层结构,对其的层数设置以及组成材料也无其它要求,该金属缓冲层21可以防止其中的金属向栅极主体层22扩散即可。
需要说明的是,在本实施例中,该金属缓冲层21在刻蚀制作时,最好使用与栅极主体层22的刻蚀剂相同的刻蚀剂,这样可以与栅极主体层22进行同步刻蚀。另外,对栅极层20中栅极主体层22的配线材料也无其它要求,可实现其功能即可,该栅极主体层22的配线材料可以包括Cu、Mo、Al、W、Ta等金属,但并不限于上述的几种金属材料。
其中,在本实施例中,该衬底10可以是常规的玻璃基板,在实际使用中可以根据实际显示器生产的需要进行选用,如当生产柔性显示器件时选用柔性衬底。该栅极绝缘层30的材料可以包括且不限于如下几种材料中的一种或几种组合:SiO2、SiNx、TiO2、A12O3、Ta2O5和ZrO2。源极层50可以包括Cr、W、Cu、Ti、Ta、Mo等金属或合金,或者也可以是由多层金属组成的栅金属层,与之相应的,该漏极层60也可以包括上述金属或合金,或者是由多层金属组成的栅金属层,其中,栅极层20、栅极绝缘层30、有源层40、源极层50和漏极层60的厚度可以根据实际生产的需要进行调节。
本发明提供一种薄膜晶体管,包括依次层叠设在衬底10上的栅极层20、栅极绝缘层30、有源层40、源极层50和漏极层60,通过将该栅极层20设置为包括金属缓冲层21和栅极主体层22的结构,其中,金属缓冲层21设置于衬底10上,栅极主体层22位于该金属缓冲层21上,并且该金属缓冲层21被设置成在高温下可防止金属缓冲层21中的金属扩散到栅极主体层22中,即该金属缓冲层21可以防止在高温下金属缓冲层21中的金属向栅极主体层22中的扩散,这样,在制作金属氧化物阵列基板的高温处理工艺中,可防止金属扩散的金属缓冲层21的设置就能够防止金属向栅极主体层22中的扩散,使金属缓冲层21中的金属无法扩散到栅极主体层22中,从而抑制了栅极配线电阻的上升,使制作得到的栅极的配线电阻降低,提升了薄膜晶体管的稳定性。解决了现有的TFT液晶显示技术中,薄膜晶体管的栅电极多采用Cu/Ti积层结构,在高温工艺中,易使Ti层和Cu层间形成合金Cu-Ti,从而导致配线电阻上升的问题。
进一步的,在上述实施例的基础上,在本实施例中,金属缓冲层21为单层结构,且该单层结构为Mo层或Mo合金层。其中,金属缓冲层21为单层的Mo层,Mo是元素周期表第五周期VIB族元素中的一种过渡金属,为体心立方晶体结构,钼金属的熔点2617℃,沸点4612℃,密度10.22g/cm3,钼具有高温强度好、硬度高、密度大、抗腐蚀能力强、热膨胀系数小、良好的导电和导热等特性,将该金属缓冲层21设置为单层的Mo层,由于Mo所具有的物理特性,在高温下,Mo层中的金属Mo较难发生向栅极主体层22中的扩散,这样使用Mo层作为金属缓冲层21就可以实现金属缓冲层21中的金属不会向栅极主体层22中扩散,抑制了栅极配线电阻的上升。
其中,在本实施例中,该金属缓冲层21为单层的Mo合金层,Mo合金是以Mo为基体加入其他金属元素而构成的合金,这些金属元素与Mo构成Mo合金,不仅对钼合金起到固溶强化作用,保持合金的低温塑性,而且还能提高合金的强度和再结晶温度,钼合金有良好的导热、导电性和低的膨胀系数,在高温下(1100~1650℃)有高的强度,将该金属缓冲层21设置为单层的Mo合金层,由于Mo合金的物理特性,在高温下,Mo合金层中的金属不易产生向栅极主体层22扩散的现象,可阻止金属缓冲层21中金属向栅极主体层22的扩散。
具体的,如图2所示,衬底10上设有Mo层或Mo合金层,在该Mo层或Mo合金层上设有栅极主体层Cu层,在阵列基板的高温处理工艺中,Mo层和Mo合金层中的金属Mo或合金金属在高温作用下不易发生扩散,这样就可以防止金属缓冲层21中的金属向栅极主体层22中的扩散,因此就不会导致栅极的配线电阻的上升,降低了所得栅极的配线电阻,使薄膜晶体管更加的稳定。
在本实施例中,与Mo构成Mo合金的合金元素为现有的可与Mo构成合金的金属,具体的可以包括:钛、锆、铪、钨及稀土等金属元素,但不限于上述金属,具体的,与Mo构成合金的合金金属元素可以根据显示设备实际生产的需求进行选择。
进一步的,在上述实施例的基础上,在本实施例中,该Mo合金层为MoNb合金层,Mo合金层为由Mo和Nb金属构成的MoNb合金层,Nb为周期系VB族的一种元素,Nb金属的熔点2468℃,沸点4742℃,密度8.57g/cm3,具有顺磁性和较高的延展性,其对热中子的捕获截面很低,Mo和Nb的合金化可以使钼合金具有较好的导热、导电性能和较低的膨胀系数,将MoNb合金层作为金属缓冲层21,在高温处理工艺中,MoNb合金中的金属Mo和金属Nb在高温作用下,不易产生金属的扩散,这样就可以防止金属缓冲层21中金属向栅极主体层22中的扩散,从而抑制了栅极层20的配线电阻的上升,降低了栅极的配线电阻。
具体的,如图2所示,栅极主体层22为Cu层,金属缓冲层21为MoNb合金层,Cu层设置于MoNb层上,在阵列基板的高温处理过程中,由于MoNb合金的特性,使该MoNb合金层中的金属Mo和Nb均不易发生扩散,这样就防止了金属缓冲层21中的金属扩散到栅极主体层22中,从而抑制了栅极配线电阻的上升。
在本实施例中,为验证使用Mo合金层作为缓冲层对栅极配线电阻的抑制,对两种栅极层的面抵抗(即单位面积的电阻值)进行检测,具体检测了使用栅极主体层22为Cu层,金属缓冲层21为MoNb合金层的栅极层20和使用栅极主体层22为Cu层,金属缓冲层21为Ti层的栅极层20的面抵抗,具体的,Cu/Ti层和Cu/MoNb层中Cu层厚度为600nm左右,Ti层和MoNb合金层的厚度均为35nm,在经过450℃以上的高温退火工艺处理0.5h以上,如图3所示,以MoNb合金层为金属缓冲层21构成的Cu/MoNb栅极其面抵抗明显小于以Ti层为金属缓冲层21的Cu/Ti栅极的面抵抗,表明了以MoNb合金层为缓冲层可有效的降低栅极的配线电阻,也就说明当缓冲层为Mo合金层时,Mo合金层中的金属不易向栅极主体层22中移动而使栅极配线电阻上升,可以有效的防止金属缓冲层21中的金属移动到栅极主体层22中,降低栅极的配线电阻。
进一步的,在上述实施例的基础上,在本实施例中,栅极主体层22为Cu层。Cu是最古老的金属元素之一,其较易获得且制造成本低,其热导率高,化学稳定性强,抗张强度大,其易熔接,还具有抗蚀性、可塑性、延展性等特点,使用Cu层作为栅极主体层22,可降低配线电阻,适用于大型化、高清化的显示设备中。
本发明的另一方面提供一种阵列基板,包括上述实施例一中的任一薄膜晶体管,该阵列基板包括衬板和上述实施例一中的薄膜晶体管,该阵列基板的制作方法可以包括:首先在基板上沉积栅极层20,随后再其上连续形成包括栅极绝缘层30、金属氧化物有源层40的薄膜,通过构图工艺形成金属氧化物有源层40的图案,随后在基板上形成源/漏金属膜,通过一次构图工艺形成包括源电极、漏电极图案,其中,该阵列基板的制作方法为现有技术方法,其具体的制作过程工艺可以参考现有技术,在本实施例中不再赘述。
本发明的又一方面还提供一种显示面板,包括上述实施例中的阵列基板,该显示面板可以为电子纸、平板电脑、液晶显示器、液晶电视、数码相框、手机等任何具有显示功能的部件。
实施例2
图4是本发明实施例二提供的一种薄膜晶体管中栅极层的结构示意图,图5是本发明实施例二提供的又一种薄膜晶体管中栅极层的结构示意图。
进一步的,在上述实施例的基础上,在本实施例中,金属缓冲层21为双层结构,且该双层结构包括金属层211和阻挡层212,其中,金属层211设在衬底10上,阻挡层212位于金属层211和栅极主体层22之间。金属缓冲层21为双层结构时,该双层结构包括金属层211和阻挡层212,其中金属层211可以为较易发生扩散的金属,阻挡层212用于在高温工艺环境下,当金属层211中的金属发生扩散时,防止该金属扩散到栅极主体层22中,金属层211设置在衬底10上,该阻挡层212位于金属层211和栅极主体层22之间,这样,在阵列基板制作的高温处理工艺中,金属层211中的金属在高温环境中易发生扩散,其扩散时向位于金属层211上的阻挡层212中扩散,这样阻挡层212就能够阻止了金属层211中的金属向栅极主体中的扩散,从而抑制了栅极主体的配线电阻的上升,使制得的栅极配线电阻降低。
具体的,如图4所示,金属缓冲层21包括金属层211和阻挡层212,其中,金属层211位于衬底10上,阻挡层212设置在金属层211和栅极主体层22之间,在高温处理工艺中,金属层211中的金属发生扩散时,该金属层211中的金属会向其上设置的阻挡层212中扩散,而不会扩散到栅极主体层22中,这样,阻挡层212的设置就可以有效的防止金属缓冲层21中的金属扩散到栅极主体层22中,从而抑制栅极配线电阻的上升,降低栅极的配线电阻。
在本实施例中,对金属层211的金属材料无其它要求,可实现保证配线层与下层衬底10的连接性能以及与下层衬底10膜层的粘附性,以使配线可紧密的与衬底10连接即可,具体的,该金属层211可以包括且不限于Ti、Al、Au等金属。该阻挡层212的厚度以及阻挡层212的形成材料无其他要求,能实现其功能即可,具体的,该阻挡层212的厚度可根据显示设备实际生产需求进行设定,该阻挡层212可以是由金属构成的金属单层,或者是金属的合金层,也可以是一些氧化层。
进一步的,在上述实施例的基础上,在本实施例中,该阻挡层212为Cu合金层。Cu合金是以纯铜为基体加入一种或几种其他元素所构成的合金,其具有优良的导电性、导热性、延展性和耐蚀性,且成本较低,较易获得,具体的,如图4所示,该金属缓冲层21包括阻挡层212和金属层211,该阻挡层212为Cu合金层,金属层211位于衬底10上,Cu合金层设置于金属层211和栅极主体层22之间,在高温处理工艺中,该金属层211的金属会在高温的作用下发生扩散,并扩散到位于金属层211上的Cu合金层中,而不会扩散到栅极主体层22中,从而防止了金属扩散到栅极主体层22中,抑制了栅极配线电阻的上升。
在本实施例中,Cu合金可以为现有技术中的Cu合金,合金金属可以包括但不限于下述金属:铝、镍、锰、锡、硅、铅。
进一步的,在上述实施例的基础上,在本实施例中,该阻挡层212为氧化层。氧化层即为氧化物层,该氧化物层设置于金属层211和栅极主体层22之间,在高温的作用下,金属层211中的金属发生扩散时,金属会向金属层211上的氧化物层中扩散,具体的,如图5所示,金属缓冲层21包括金属层211和氧化层,其中,金属层211设置在衬底10上,氧化层设置在金属层211和栅极主体层22之间,在制作过程中,金属层211中的金属在高温作用下发生扩散,会扩散到金属层211上的氧化层中,而不会扩散到栅极主体层22中,这样就通过设置的氧化层防止了金属向栅极主体层22中的扩散,抑制了栅极配线电阻的上升。
在本实施例中,对该氧化层的氧化物构成无其它要求,能实现其功能即可,可以根据显示设备的实际需求进行选择,该氧化物可以包括但不限于如下几种:氧化硅、氧化铜、氧化锌等。
进一步的,在上述实施例的基础上,在本实施例中,该金属层211可以为Ti层。使用Ti层作为金属层211,由于Ti的物理特性,能够有效的保证Ti层上的阻挡层212和栅极主体层22与下层衬底10之间的粘附连接性能,保证栅极与衬底10间的连接性能,另外,相对使用Mo或Mo合金作为金属缓冲层21以保证栅极主体层22与下层衬底10之间的连接性能相比,Ti具有较低的成本以及较好的连接性能,具体的,如图4-图5所示,金属缓冲层21包括金属层211和阻挡层212,该金属层211为Ti层,Ti层设置在衬底10上,阻挡层212和栅极主体层22依次设置在Ti层上,这样通过Ti层将阻挡层212和栅极主体层22与衬底10紧密的粘附连接在一起,提高了栅极的稳定性,在制作中高温工艺的处理下,Ti层中的金属Ti会在高温的影响下发生扩散,但Ti金属向Ti层上阻挡层212中扩散,而不会向栅极主体层22中扩散。
进一步的,在上述实施例的基础上,在本实施例中,栅极主体层22为Cu层。Cu是金属元素之一,其较易获得且制造成本低,其热导率高,化学稳定性强,抗张强度大,其易熔接,还具有抗蚀性、可塑性、延展性等特点,使用Cu层作为栅极主体层22,可降低配线电阻,适用于大型化、高清化的显示设备中。
本发明的另一方面提供一种阵列基板,包括上述实施例一中的任一薄膜晶体管,该阵列基板包括衬板和上述实施例一中的薄膜晶体管,该阵列基板的制作方法可以包括:首先在基板上沉积栅极层20,随后再其上连续形成包括栅极绝缘层30、金属氧化物有源层40的薄膜,通过构图工艺形成金属氧化物有源层40的图案,随后在基板上形成源/漏金属膜,通过一次构图工艺形成包括源电极、漏电极图案,其中,该阵列基板的制作方法为现有技术方法,其具体的制作过程工艺可以参考现有技术,在本实施例中不再赘述。
本发明的又一方面还提供一种显示面板,包括上述实施例中的阵列基板,其中,显示面板可以为OLED显示面板,也可以为液晶显示面板,其中,当显示面板为OLED显示面板时,阵列基板上还设置有机发光单元,当显示面板为液晶显示面板时,显示面板还包括彩膜基板,且阵列基板和彩膜基板之间设置液晶。
本发明的又一方面还提供一种显示装置,包括上述显示面板,显示装置可以为柔性显示装置,其中,本实施例中,显示装置可以为电子纸、平板电脑、液晶显示器、液晶电视、数码相框、手机等任何具有显示功能的部件。
在本发明的描述中,需要理解的是,术语“中心”、“纵向”、“横向”、“长度”、“宽度”、“厚度”、“上”、“下”、“前”、“后”、“左”、“右”、“竖直”、“水平”、“顶”、“底”“内”、“外”等指示的方位或位置关系为基于附图所示的方位或位置关系,仅是为了便于描述本发明和简化描述,而不是指示或暗示所指的装置或元件必须具有特定的方位、以特定的方位构造和操作,因此不能理解为对本发明的限制。
在本发明的描述中,需要理解的是,本文中使用的术语“包括”和“具有”以及他们的任何变形,意图在于覆盖不排他的包含,例如,包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元,而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。
最后应说明的是:以上各实施例仅用以说明本发明的技术方案,而非对其限制;尽管参照前述各实施例对本发明进行了详细的说明,本领域的普通技术人员应当理解:其依然可以对前述各实施例所记载的技术方案进行修改,或者对其中部分或者全部技术特征进行等同替换;而这些修改或者替换,并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (10)

1.一种薄膜晶体管,包括依次层叠设在衬底上的栅极层、栅极绝缘层、有源层和源/漏极层,其特征在于:
所述栅极层包括层叠设置在所述衬底上的金属缓冲层和栅极主体层,且所述金属缓冲层被设置成在高温下可防止所述金属缓冲层中的金属扩散到所述栅极主体层中。
2.根据权利要求1所述的薄膜晶体管,其特征在于,所述金属缓冲层为单层结构,且所述单层结构为Mo层或Mo合金层。
3.根据权利要求2所述的薄膜晶体管,其特征在于,所述Mo合金层为MoNb合金层。
4.根据权利要求1所述的薄膜晶体管,其特征在于,所述金属缓冲层为双层结构,且所述双层结构包括金属层和阻挡层,其中,所述金属层设在所述衬底上,所述阻挡层位于所述金属层和所述栅极主体层之间。
5.根据权利要求4所述的薄膜晶体管,其特征在于,所述阻挡层为Cu合金层。
6.根据权利要求4所述的薄膜晶体管,其特征在于,所述阻挡层为氧化层。
7.根据权利要求4-6任一所述的薄膜晶体管,其特征在于,所述金属层为Ti层。
8.根据权利要求1-6任一所述的薄膜晶体管,其特征在于,所述栅极主体层为Cu层。
9.一种阵列基板,其特征在于,包括上述权利要求1-8任一所述的薄膜晶体管。
10.一种显示面板,其特征在于,包括上述权利要求书9所述的阵列基板。
CN201811353989.9A 2018-11-14 2018-11-14 一种薄膜晶体管、阵列基板以及显示面板 Active CN109390414B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201811353989.9A CN109390414B (zh) 2018-11-14 2018-11-14 一种薄膜晶体管、阵列基板以及显示面板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811353989.9A CN109390414B (zh) 2018-11-14 2018-11-14 一种薄膜晶体管、阵列基板以及显示面板

Publications (2)

Publication Number Publication Date
CN109390414A true CN109390414A (zh) 2019-02-26
CN109390414B CN109390414B (zh) 2022-04-15

Family

ID=65428657

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811353989.9A Active CN109390414B (zh) 2018-11-14 2018-11-14 一种薄膜晶体管、阵列基板以及显示面板

Country Status (1)

Country Link
CN (1) CN109390414B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110265406A (zh) * 2019-06-06 2019-09-20 深圳市华星光电技术有限公司 阵列基板及制作方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1834740A (zh) * 2005-03-15 2006-09-20 Nec液晶技术株式会社 液晶显示设备及其制造方法
CN102664193A (zh) * 2012-04-01 2012-09-12 京东方科技集团股份有限公司 导电结构及制造方法、薄膜晶体管、阵列基板和显示装置
CN103227208A (zh) * 2013-04-10 2013-07-31 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、阵列基板和显示装置
CN104952932A (zh) * 2015-05-29 2015-09-30 合肥鑫晟光电科技有限公司 薄膜晶体管、阵列基板及其制作方法、显示装置
US20160163744A1 (en) * 2012-10-17 2016-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN106887458A (zh) * 2009-05-29 2017-06-23 株式会社半导体能源研究所 半导体装置及其制造方法

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1834740A (zh) * 2005-03-15 2006-09-20 Nec液晶技术株式会社 液晶显示设备及其制造方法
CN106887458A (zh) * 2009-05-29 2017-06-23 株式会社半导体能源研究所 半导体装置及其制造方法
CN102664193A (zh) * 2012-04-01 2012-09-12 京东方科技集团股份有限公司 导电结构及制造方法、薄膜晶体管、阵列基板和显示装置
US20160163744A1 (en) * 2012-10-17 2016-06-09 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
CN103227208A (zh) * 2013-04-10 2013-07-31 京东方科技集团股份有限公司 薄膜晶体管及其制造方法、阵列基板和显示装置
CN104952932A (zh) * 2015-05-29 2015-09-30 合肥鑫晟光电科技有限公司 薄膜晶体管、阵列基板及其制作方法、显示装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110265406A (zh) * 2019-06-06 2019-09-20 深圳市华星光电技术有限公司 阵列基板及制作方法

Also Published As

Publication number Publication date
CN109390414B (zh) 2022-04-15

Similar Documents

Publication Publication Date Title
CN102473732B (zh) 布线结构以及具备布线结构的显示装置
TWI285784B (en) Method for manufacturing thin film transistor allay
CN103227208B (zh) 薄膜晶体管及其制造方法、阵列基板和显示装置
US8847228B2 (en) Thin film transistor array panel
TW201123460A (en) Thin film transistor, method of manufacturing the same, and organic electroluminescent device including thin film transistor
JP2009010052A (ja) 表示装置の製造方法
JP2016531321A (ja) アレイ基板及びその製造方法並びに表示装置
KR20140055919A (ko) 어레이 기판, 그 제조방법 및 디스플레이 장치
US20120301732A1 (en) Al alloy film for use in display device
JP2006119564A5 (zh)
US10446445B2 (en) OLED display panel with a plurality of pixel groups arranged in a matrix with each pixel group having two sub-pixels and manufacturing method for same
CN105137632B (zh) 显示面板及显示装置
KR101884824B1 (ko) 박막 트랜지스터 및 그 제조 방법
JP2006210477A (ja) 薄膜トランジスタ及びその製造方法並びに薄膜トランジスタ基板及びその製造方法並びに該薄膜トランジスタを用いた液晶表示装置及び有機el表示装置並びに透明導電積層基板
JP2013084907A (ja) 表示装置用配線構造
CN109390414A (zh) 一种薄膜晶体管、阵列基板以及显示面板
CN101807572A (zh) 刻蚀液、主动组件阵列基板及其制作方法
CN107293563B (zh) Oled显示面板及其制作方法、柔性显示装置
US10790309B2 (en) Conductive pattern structure, manufacturing method thereof, array substrate and display device
US10811510B2 (en) Thin film transistor, manufacturing method thereof, array substrate, display panel, and display device
TW201115744A (en) Thin film transistor, method of manufacturing the thin film transistor and organic light emitting display device having the thin film transistor
TWI290008B (en) Active driven organic electroluminescent device
CN105529336B (zh) 薄膜晶体管阵列基板及其制造方法和液晶面板
CN101359136A (zh) 一种tft lcd阵列基板结构及其制造方法
CN107146855A (zh) Oled基板及其制备方法、显示装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant
CP03 Change of name, title or address

Address after: No. 1778, Qinglan Road, Huangjia Street, Shuangliu District, Chengdu, Sichuan 610200

Patentee after: Chengdu BOE Display Technology Co.,Ltd.

Country or region after: China

Address before: No. 1778, Qinglan Road, Gongxing street, Shuangliu District, Chengdu, Sichuan 610200

Patentee before: CHENGDU ZHONGDIAN PANDA DISPLAY TECHNOLOGY Co.,Ltd.

Country or region before: China

CP03 Change of name, title or address