JP2006210477A - 薄膜トランジスタ及びその製造方法並びに薄膜トランジスタ基板及びその製造方法並びに該薄膜トランジスタを用いた液晶表示装置及び有機ｅｌ表示装置並びに透明導電積層基板 - Google Patents

薄膜トランジスタ及びその製造方法並びに薄膜トランジスタ基板及びその製造方法並びに該薄膜トランジスタを用いた液晶表示装置及び有機ｅｌ表示装置並びに透明導電積層基板 Download PDF

Info

Publication number
JP2006210477A
JP2006210477A JP2005017941A JP2005017941A JP2006210477A JP 2006210477 A JP2006210477 A JP 2006210477A JP 2005017941 A JP2005017941 A JP 2005017941A JP 2005017941 A JP2005017941 A JP 2005017941A JP 2006210477 A JP2006210477 A JP 2006210477A
Authority
JP
Japan
Prior art keywords
electrode
thin film
substrate
film transistor
transparent
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2005017941A
Other languages
English (en)
Inventor
Kazuyoshi Inoue
一吉 井上
Masahito Matsubara
雅人 松原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Idemitsu Kosan Co Ltd
Original Assignee
Idemitsu Kosan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Idemitsu Kosan Co Ltd filed Critical Idemitsu Kosan Co Ltd
Priority to JP2005017941A priority Critical patent/JP2006210477A/ja
Priority to KR1020077017135A priority patent/KR20070103394A/ko
Priority to CN 200580044212 priority patent/CN101088166A/zh
Priority to PCT/JP2005/019417 priority patent/WO2006080116A1/ja
Priority to TW094139150A priority patent/TW200627649A/zh
Publication of JP2006210477A publication Critical patent/JP2006210477A/ja
Withdrawn legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136227—Through-hole connection of the pixel electrode to the active element through an insulation layer
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2201/00—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00
    • G02F2201/12—Constructional arrangements not provided for in groups G02F1/00 - G02F7/00 electrode

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Optics & Photonics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Chemical & Material Sciences (AREA)
  • Mathematical Physics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】 透明電極である第２電極と、第１電極（ゲート、ソース、ドレイン）とのコンタクト部のコンタクト抵抗を低減し、電池反応を抑制する。
【解決手段】 透明絶縁性基板上に、Ａｌ合金を用いて、第１電極である薄膜トランジスタの第１電極（ソースなど）を形成する工程と、第１電極及び基板を覆って絶縁膜を成膜する工程と、絶縁膜にコンタクトホールを形成する工程と、絶縁膜上に第２電極（透明電極）を形成し、第２電極と第１電極とを前記コンタクトホールを介して電気的に直接接続する工程と、を含み、Ａｌ合金は、Ｎｉと、｛Ｍｏ、Ｎｂ、Ｗ、Ｚｒ｝から選択された一種以上の金属と、を含むＡｌ合金であることを特徴とする。
【選択図】 図３

Description

本発明は、薄膜トランジスタ（以下、ＴＦＴと称する場合もある）とその製造方法、薄膜トランジスタ基板とその製造方法、さらにＴＦＴを用いた液晶表示装置や有機ＥＬ表示装置に関する。
マトリックス型液晶表示装置は、ＴＦＴアレイ基板と対向基板との間に液晶などの表示材料を充填し、この表示材料に対して画素ごとに選択的に電圧を印加するように構成されている。ここで、ＴＦＴアレイ基板とは、通常は、半導体薄膜（以下、半導体膜と称す）などからなるＴＦＴ等が配置されている基板を言う。また、対向基板上には、対向電極、カラーフィルタ及びブラックマトリックスなどが設けられている。このようなＴＦＴアレイ基板を用いた液晶表示装置（Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ Ｄｉｓｐｌａｙ、以下ＬＣＤと略記する）を以下、ＴＦＴ−ＬＣＤと称する場合がある。
ＴＦＴアレイ基板について
なお、ＴＦＴ（薄膜トランジスタ）が形成されている基板を薄膜トランジスタ基板、又はＴＦＴ基板と称する。一般に、表示装置に用いられる場合は、複数の薄膜トランジスタがアレイ状に形成される場合が多いので、ＴＦＴアレイ基板と呼ばれる場合も多い。
ＴＦＴアレイ基板は、ガラスなどからなる絶縁性基板（典型的にはガラス基板）上に各画素を構成するＴＦＴ並びに画素電極が設けられている。各画素中のＴＦＴは、ゲート電極、ソース電極、ドレイン電極及び半導体膜からなるものである。そして、これらのＴＦＴや画素電極がアレイ状に配置されている。このＴＦＴアレイ基板は、基板上に、ＴＦＴや画素電極の他に配向膜や必要に応じて蓄積容量などが設けられている。さらに、各画素の間の境界領域には、ゲート配線やソース配線などの信号線が配置されている。これらの信号線は、一般に、複数本ずつまとめられ、互いに並行に張り巡らされている。
このように、ＴＦＴアレイ基板の表示領域は、画像の各画素を表す領域と、画素間の境界領域と、からなるものである。この表示領域の外側（外周）には、上記各信号線に対応してそれぞれ入力端子や、各ＴＦＴを駆動する駆動回路などが設けられている。本説明では、この表示領域の外側の領域を、便宜上、インターフェース領域と呼ぶことにする。
このようなＴＦＴアレイ基板を用いた液晶表示装置を作製するには、まず、ガラス基板上に、ＴＦＴ、ゲート、ソース／ドレイン、及びその他の共通配線、をアレイ状に作製して表示領域を構成する。さらに、表示領域の周辺に、入力端子、予備配線及び駆動回路などを配置してインターフェース領域を構成する。このようにしてＴＦＴアレイ基板を作製している。
なお、本説明では、ゲート電極とゲート配線とをあわせて単にゲートと言う。また、ソース電極とソース配線とをあわせて単にソースと言う。また、ドレイン電極とドレイン配線とをあわせて単にドレインと言う。さらに、ソース及びドレインをソース／ドレインと表している。
このとき、表示領域、インターフェース領域、の各領域の機能を発揮可能な状態に置くために（稼働状態にするために）は、導電性薄膜（以下、導電膜と称す）や絶縁性薄膜（以下、絶縁膜と称す）を配設する必要がある。また、対向基板上には対向電極を設けるとともにカラーフィルタ、ブラックマトリックスを設ける。
このようにして、ＴＦＴアレイ基板と対向基板とをそれぞれ作製した後、２枚の基板の間に液晶材料が注入するために必要な隙間を開けた状態で、２枚の基板をその周辺の縁を貼り合わせて固定する。周囲の縁部を貼り合わせた後、２枚の基板の間に存在する隙間に液晶材料を注入してＬＣＤを作製する。
ＬＣＤに用いられるＴＦＴアレイ基板や対向基板には、薄膜技術を利用して種々の半導体装置、その他の素子などが設けられている。これらの半導体装置には、半導体膜や絶縁膜、導電膜が形成されており、各膜の間の絶縁又は電気的接続をとるために層間絶縁膜や半導体膜を貫通するコンタクトホール等がさらに形成されている。
ＴＦＴ−ＬＣＤにおいては、近年、大型化あるいは高精細化が進められている。これに伴い、ＴＦＴ−ＬＣＤのゲート配線やソース／ドレイン配線には信号の遅延を防止するために、純ＡｌあるいはＡｌを主成分とする電気的に低抵抗な合金材料を用いることが特性上及びプロセス上からは望ましい。
しかし、透明性の画素電極となるＩＴＯやＩＺＯなどからなる第２電極と、これら純ＡｌあるいはＡｌ合金からなる第１電極とを直接コンタクトさせると、そのコンタクト抵抗（接触抵抗）は１Ｅ１０〜１Ｅ１２Ωと非常に高くなってしまい、良好なコンタクト特性を得ることは困難であった。
したがって、絶縁膜に開口したコンタクトホールを介して純Ａｌ又はＡｌ合金からなる第１電極と、画素電極となるＩＴＯやＩＺＯなどの透明性導電膜からなる第２電極とを直接コンタクト（接続）する構成を採用したＴＦＴアレイ基板を実現することは困難であった。
第１電極と第２電極
なお、本説明では、画素電極を構成する透明材料からなる電極を第２電極と呼び、それ以外の信号配線を構成する導電材料（多くの場合、Ａｌ（又はＡｌ合金）からなる）からなる電極を第１電極と呼ぶ。そして、第２電極を構成する材料を第２電極材料、第１電極を構成する材料を第１電極材料と呼ぶ。
改良された従来の技術
上述した問題を解決する方法として、従来から種々の手法が提案されている。
たとえば、良好なコンタクトを得るために、純Ａｌ又はＡｌ合金上にＣｒ、Ｔｉ、Ｍｏ、Ｃｕ、Ｎｉ、等を成膜する２層構造の第１電極が提案されている。このような技術は、下記特許文献１、特許文献２、特許文献３において見られる。
また、第１の電極と第２の電極が直接コンタクト（接続）する箇所の、第１電極部分に、局所的に、Ｎ、Ｏ、Ｓｉ及びＣからなる群から選択される少なくとも一種の不純物を添加する手法が知られている。このような不純物を、前記第１電極の上層（すなわち、接続する箇所）に添加して、前記不純物を添加した第２層を形成し、局所的な２層構造をなすものである。このような技術は、下記特許文献４において見られる。
また、Ａｌに、合金成分としてＡｕ、Ａｇ、Ｚｎ、Ｃｕ、Ｎｉ、Ｓｒ、Ｓｍ、Ｇｅ、Ｂｉよりなる群から選択される少なくとも一種の物質を０．１〜６原子％含有させた合金を用いて第１電極を構成し、この第１電極を透明電極（第２電極）と直接接合する構成が提案されている。このような技術は、下記特許文献５において見られる。
特開平４−２５３３４２号公報 特開平４−３０５６２７号公報 特開平８−１８０５８号公報 特開平１１−２８４１９５号公報 特開２００４−２１４６０６号公報
以上述べたように、従来の改良されていない製造方法においては、ＩＴＯやＩＺＯ（登録商標）などからなる第２電極と純Ａｌ又はＡｌ合金からなる第１電極とのコンタクト抵抗が１×１０Ｅ１０〜１×１０Ｅ１２Ωと非常に高く、良好なコンタクト抵抗が得られなかった。
一方、良好なコンタクトを得るため（接触抵抗を低減するため）に、第１電極を材料の異なる２層構造とする従来の改良された技術を採用する場合は、２種の材料を同一の薬液（エッチング液）を用いて、且つ、同時にエッチングをすることは極めて困難であるので、２種類の薬液による２度のエッチング工程を必要とする。したがって、製造工程の複雑化を招いていた。
また、Ａｌに合金成分としてＡｕ、Ａｇ、Ｚｎ、Ｃｕ、Ｎｉ、Ｓｒ、Ｓｍ、Ｇｅ、Ｂｉよりなる群から選択される少なくとも一種を０．１〜６原子％含有させた合金を第１電極として用いることが改良された従来の技術として知られている。この改良された従来の技術を採用する場合は、透明電極（第２電極）と第１電極のコンタクト抵抗は、１０Ｅ２Ω程度と小さなコンタクト抵抗を実現できるが、エッチング工程で使用する薬液（エッチング液）にて電池反応が生じ、電極の溶解が起きてしまう。その結果、配線の断線が生じること、が知られている。
本発明は、係る課題に鑑みなされたものであり、第２電極と第１電極とのコンタクト部において発生するコンタクト抵抗（接触抵抗）の値を低減し、且つ、電池反応を抑制することが可能なＴＦＴ及びその製造方法並びに該ＴＦＴを用いたＴＦＴ基板及び液晶表示装置を実現することを目的とする。この目的を達成するために、本発明は、第１電極を、Ｎｉと、及び、｛Ｍｏ、Ｎｂ、Ｗ、Ｚｒ｝とから選ばれた一種以上の金属を含有するＡｌ配線材料を用いることをその特徴の一つとする。
さらに、本発明は、このようなＡｌ配線材料を用いて生産コストの低下及び生産性の向上を図ることができるＴＦＴとその製造方法及び液晶表示装置を提供することを目的とする。
（１）本発明は、上記課題を解決するために、透明絶縁性基板上で薄膜トランジスタを製造する方法において、前記透明絶縁性基板上に、Ａｌ合金を用いて、第１電極である前記薄膜トランジスタのゲート、ソース及びドレインのうちの少なくとも一つを形成する工程、を含み、前記Ａｌ合金は、Ｎｉと、｛Ｍｏ、Ｎｂ、Ｗ、Ｚｒ｝から選択された一種以上の金属と、を含むＡｌ合金であることを特徴とする薄膜トランジスタの製法である。
このような製法（製造方法）によって作成される薄膜トランジスタは、そのドレインやソースなどを透明電極と直接接触させても高い接触抵抗を示すことがない。
（２）また、本発明の請求項２に係る薄膜トランジスタ基板の製造方法は、透明絶縁性基板上に薄膜トランジスタを形成し、薄膜トランジスタ基板を製造する方法において、前記透明絶縁性基板上に、Ａｌ合金を用いて、第１電極である前記薄膜トランジスタのゲート、ソース及びドレインのうちの少なくとも一つを形成する工程と、前記第１電極及び前記基板を覆って絶縁膜を成膜する工程と、該絶縁膜にパターニングを施しコンタクトホールを形成する工程と、前記絶縁膜上に透明電極からなる第２電極を形成して該第２電極と第１電極とを前記コンタクトホールを介して電気的に直接接続する工程と、を少なくとも含み、前記Ａｌ合金は、Ｎｉと、｛Ｍｏ、Ｎｂ、Ｗ、Ｚｒ｝から選択された一種以上の金属と、を含むＡｌ合金であることを特徴とする薄膜トランジスタ基板の製法である。
このような製法（製造方法）によって作成される薄膜トランジスタ基板は、その中の薄膜トランジスタのドレインやソースなどを透明電極と直接接触しているが、そこに高い接触抵抗は表れず、表示装置等に十分に使用可能である。
（３）また、本発明は、透明絶縁性基板上に設けられた薄膜トランジスタにおいて、前記透明絶縁性基板上に形成された第１電極である前記薄膜トランジスタのゲート、ソース及びドレインの少なくとも一つと、を備え、前記第１電極は、Ｎｉと、｛Ｍｏ、Ｎｂ、Ｗ、Ｚｒ｝から選択された一種以上の金属と、を含むＡｌ合金からなることを特徴とする薄膜トランジスタである。
このような構成の薄膜トランジスタは、そのドレインやソースなどを透明電極と直接接触させても高い接触抵抗を示すことがない。
（４）また、本発明は、透明絶縁性基板と、前記透明絶縁性基板上に形成された第１電極であるゲート、ソース及びドレインの少なくとも一つと、該第１電極及び前記透明絶縁性基板を覆うように形成された絶縁膜であって、所定のコンタクトホールが設けられている絶縁膜と、該絶縁膜上に形成された透明電極である第２電極と、を少なくとも含み、前記第１電極は、Ｎｉと、｛Ｍｏ、Ｎｂ、Ｗ、Ｚｒ｝から選択された一種以上の金属と、を含むＡｌ合金からなり、前記第２電極と前記第１電極とが前記コンタクトホールを介して電気的に直接接続されてなる薄膜トランジスタ基板である。
このような構成によって、薄膜トランジスタのドレインやソースなどを透明電極と直接接触させつつ、低い接触抵抗が実現されており、表示装置等に十分に使用可能な薄膜トランジスタ基板が得られる。
（５）また、本発明は、前記透明電極が酸化インジウム、酸化すず、酸化インジウムすず及び酸化亜鉛のいずれかからなる上記（４）記載の薄膜トランジスタ基板である。
（６）また、本発明は、前記第１電極を構成するＡｌ合金中の、Ｎｉ及び、｛Ｍｏ、Ｎｂ、Ｗ、Ｚｒ｝から選ばれた一種以上の金属の含有比率が、０．１〜５ｗｔ％であることを特徴とする上記（３）記載の薄膜トランジスタである。
（７）また、本発明は、前記第１電極を構成するＡｌ合金中の、Ｎｉ及び、｛Ｍｏ、Ｎｂ、Ｗ、Ｚｒ｝から選ばれた一種以上の金属の含有比率が、０．１〜５ｗｔ％であることを特徴とする上記（４）記載の薄膜トランジスタ基板である。
このような（６）（７）の構成に示した含有比率が好ましい範囲である。この含有比率はもちろん、「Ｎｉ」の含有比率と、｛Ｍｏ、Ｎｂ、Ｗ、Ｚｒ｝のいずれか一種以上の金属の含有比率と、の合計の含有比率である。
（８）また、本発明は、透明絶縁性基板と、前記透明絶縁性基板上に形成された第１電極であるゲート、ソース及びドレインと、該第１電極及び前記透明絶縁性基板を覆って形成された絶縁膜であって、所定のコンタクトホールが設けられた絶縁膜と、該絶縁膜上に形成された透明電極からなる第２電極と、を少なくとも含み、前記第１電極がＮｉと、｛Ｍｏ、Ｎｂ、Ｗ、Ｚｒ｝から選ばれた一種以上の金属と、を含むＡｌ合金からなり、前記第２電極と前記第１電極とが前記コンタクトホールを介して電気的に直接接続されてなるＴＦＴアレイ基板を少なくとも有する液晶表示装置である。
このような構成によれば、薄膜トランジスタと透明電極とを直接接触させつつ、接触抵抗を低く抑えることができるので、良好な表示を行うことができる。
前記第１電極は、Ｎｉと、｛Ｍｏ、Ｎｂ、Ｗ、Ｚｒ｝から選ばれた一種以上の金属と、を少なくとも含むＡｌ合金かなる。そして、このような第１電極は、Ｎｉと、｛Ｍｏ、Ｎｂ、Ｗ、Ｚｒ｝から選ばれた一種以上の金属と、を含むＡｌ合金ターゲットを用いて、スパッタリングにより形成されるものである。
前記Ｎｉと、｛Ｍｏ、Ｎｂ、Ｗ、Ｚｒ｝から選ばれた一種以上の金属と、を含むＡｌ合金ターゲットは、従来から知られている種々の手法で作成することができる。たとえば、真空溶解方法、スプレイフォーミング法、等により製造されるものである。
前記第１電極は、Ｎｉと、｛Ｍｏ、Ｎｂ、Ｗ、Ｚｒ｝から選ばれた一種以上の金属と、を少なくとも含むＡｌ合金である。この第１電極は、ドレインやソース、ゲートであるが、実際にドレイン等として使用するには、所望の形状にパターニングする必要がある。このパターニングは、上記組成のＡｌ合金の薄膜を、燐酸−酢酸−硝酸の混合酸によりエッチングすることによって実行される。もちろん、このＡｌ合金の薄膜自体は、上述したように、Ｎｉと、｛Ｍｏ、Ｎｂ、Ｗ、Ｚｒ｝から選ばれた一種以上の金属と、含むＡｌ合金ターゲットを用いて、スパッタリングにより形成される。
（９）また、本発明は、透明絶縁性基板と、前記透明絶縁性基板上に形成された第１電極であるゲート、ソース及びドレインと、該第１電極及び前記透明絶縁性基板を覆って形成された絶縁膜であって、所定のコンタクトホールが設けられた絶縁膜と、該絶縁膜上に形成された透明電極からなる第２電極と、を少なくとも含み、前記第１電極が、Ｎｉと、｛Ｍｏ、Ｎｂ、Ｗ、Ｚｒ｝から選ばれた一種以上の金属と、を含むＡｌ合金からなり、前記第２電極と前記第１電極とが前記コンタクトホールを介して電気的に直接接続されてなるＴＦＴアレイ基板を少なくとも有する有機ＥＬ表示装置である。
このような構成によれば、薄膜トランジスタと透明電極とを直接接触させつつ、接触抵抗を低く抑えることができるので、良好な表示を行うことができる有機ＥＬ装置が得られる。
（１０）また、本発明は、透明絶縁性基板と、前記透明絶縁性基板上に形成された第１電極と、前記透明絶縁性基板上に形成された透明電極からなる第２電極と、を具備し、前記第１電極が、Ｎｉと、｛Ｍｏ、Ｎｂ、Ｗ、Ｚｒ｝から選ばれた一種以上の金属と、を含むＡｌ合金からなり、前記第１電極が、前記透明電極からなる第２電極と電気的に直接接続されてなる透明導電積層基板である。
このような構成によれば、第１電極と、透明電極である第２電極と、を直接接触させてもその間の接触抵抗の値を小さくすることができる透明導電積層基板が得られる。
このように、薄膜トランジスタを設けていない基板も本発明に含まれる。
以上述べたように、本発明によれば、ゲート、ドレイン、ソースなどの電極を、Ｎｉ及び、｛Ｍｏ、Ｎｂ、Ｗ、Ｚｒ｝から選ばれた一種以上の金属を含むＡｌ合金で構成したので、透明電極と直接接触させても低い接触抵抗を実現できる薄膜トランジスタを提供することができる。
また、特に本発明の薄膜トランジスタ基板の製法は、
（１）透明絶縁性基板上に、Ｎｉ及び、｛Ｍｏ、Ｎｂ、Ｗ、Ｚｒ｝から選ばれた一種以上の金属を含むＡｌ合金を用いて、第１電極であるゲート、ソース及びドレインのうちの少なくとも一つを形成する工程と、
（２）前記第１電極及び前記基板を覆って絶縁膜を成膜する工程と、
（３）該絶縁膜にパターニングを施しコンタクトホールを形成する工程と、
（４）前記絶縁膜上に透明膜電極からなる第２電極を形成して該第２電極と第１電極とを前記コンタクトホールを介して電気的に直接接続する工程と、
を少なくとも含むものであるので、第１電極をＩＺＯなどと直接的に低コンタクト抵抗が実現できる薄膜トランジスタ基板を容易にうるという効果を奏する。
また、Ａｌ合金のみを用い、他の金属層との２層構造等を取っていないので、パターニング時のエッチングが１回で済む。そのために、成膜（配線材料種類の低減）並びにエッチング工程の簡略化、ひいては生産性向上並びにコスト低減という効果を奏する。
また、特に本発明に係る薄膜トランジスタ基板は、透明絶縁性基板と、前記透明絶縁性基板上に形成された第１電極であるゲート、ソース及びドレインの少なくとも一つと、該第１電極及び前記透明絶縁性基板を覆うように形成された絶縁膜であって、所定のコンタクトホールが設けられている絶縁膜と、該絶縁膜上に形成された透明電極である第２電極と、を少なくとも含み、前記第１電極はＮｉと、｛Ｍｏ、Ｎｂ、Ｗ、Ｚｒ｝から選ばれた一種以上の金属と、を含むＡｌ合金からなり、前記第２電極と前記第１電極とが前記コンタクトホールを介して電気的に直接接続されてなるものであるので、ＩＺＯなどと直接的に低コンタクト抵抗が実現できる薄膜トランジスタをうるという効果を奏する。
また、Ａｌのみを用いて、他の金属層との２層構造等を採用する必要がないので、パターニング時のエッチングが１回で済むために、成膜（配線材料種類の低減）並びにエッチング工程の簡略化、ひいては生産性向上並びにコスト低減という効果を奏する。
また、本発明に係る薄膜トランジスタ基板は、前記透明電極が酸化インジウム、酸化すず、酸化インジウムすず及び酸化亜鉛のいずれかからなるものである。したがって、薄膜トランジスタの第１電極（ソースやドレイン、ゲート）を、ＩＴＯやＩＺＯなどと直接接続させても、低いコンタクト抵抗を実現できる薄膜トランジスタ基板が得られる。
また、本発明に係る液晶表示装置は、透明絶縁性基板と、前記透明絶縁性基板上に形成された第１電極であるゲート、ソース及びドレインと、該第１電極及び前記透明絶縁性基板を覆って形成された絶縁膜であって、所定のコンタクトホールが設けられている絶縁膜と、該絶縁膜上に形成された透明電極からなる第２電極と、を少なくとも含み、前記第１電極が、Ｎｉと、｛Ｍｏ、Ｎｂ、Ｗ、Ｚｒ｝から選ばれた一種以上の金属と、を含むＡｌ合金からなり、前記第２電極と前記第１電極とが前記コンタクトホールを介して電気的に直接接続されてなるＴＦＴアレイ基板を少なくとも有する液晶表示装置である。したがって、薄膜トランジスタの第１電極（ソースやドレイン、ゲート）を、ＩＺＯやＩＴＯなどと直接接続させても、低いコンタクト抵抗が実現できる薄膜トランジスタを用いた液晶表示装置である。この薄膜トランジスタはこのような構成を採用しているので、高開口率を実現しやすく、高性能な表示特性を有する。その結果、従来装置よりも生産性が向上し、低い製造コストを実現することができる優れた液晶表示装置をうるという効果を奏する。
以下、添付図面を参照しつつ、本発明の実施の形態について詳細に説明する。
実施の形態１
図１〜図３は本発明に係わるＴＦＴアレイ基板１００のＴＦＴ部及び端子部を製造工程順に示す工程断面説明図であり、図１（ａ）、図１（ｂ）、図２（ａ）、図２（ｂ）、図３の順に製造工程が進んでいく様子が示されている。
これらの図において、２１はＴＦＴ部であり、２２は端子部であり、１は透明性絶縁基板であり、２は第１電極（ＴＦＴ部の第１電極はゲート電極）の第１層である。また、４はゲート絶縁膜であり、５は半導体層ａ−Ｓｉ膜であり、６は半導体層ｎ＋ａ−Ｓｉ膜である（図１参照）。
次に、７は第１電極（ＴＦＴ部の第１電極はソース／ドレイン電極）の第１層であり、９は層間絶縁膜であり、１０はコンタクトホールである（図２参照）。
そして、１１は第２電極（画素電極）である（図３参照）。
ＴＦＴ部２１は、ＴＦＴアレイ基板１００上の互いに直交するゲート配線とソース配線（共に図示せず）の交差部近傍に設けられ、液晶を駆動するスイッチング素子を構成する部分であり、端子部２２はゲート配線を延在して表示パネルの外側に配置され、ゲート電極に外部から信号を入力するための部分である。
以下、本実施の形態のＴＦＴアレイ基板１００の製造工程を図面に基づき説明する。
まず、透明性絶縁基板１上にスパッタリング法などを用いて、Ｎｉ、及び、｛Ｍｏ、Ｎｂ、Ｗ、Ｚｒ｝から選ばれた一種以上の金属を含むＡｌ合金（第１電極材料）を成膜する。
次に、フォトリソグラフィ法にてレジストパターニングを行った後、燐酸、硝酸及び酢酸系のエッチング液を用いてエッチングし、ゲート配線（図示せず）及びゲート電極２（第１電極）並びに端子部２２の端子を形成する（図１（ａ）参照）。
次に、化学的気相成長法（以下、単にＣＶＤと呼ぶ）等を用いて窒化シリコン（ＳｉＮｘ）又は酸化シリコン（ＳｉＯ２）からなるゲート絶縁膜４を厚さ約４０００Å成膜する。
次に、半導体層を成膜する。この半導体層をパターニングすることによって、半導体層ａ−Ｓｉ膜５（厚さ１５００Å）低抵抗の半導体層ｎ＋ａ−Ｓｉ膜６（厚さ約３００Å）を順次形成する。（図１（ｂ）参照）。
さらに、スパッタリング法を用いてふたたび第１電極材料である、Ｎｉ及び、｛Ｍｏ、Ｎｂ、Ｗ、Ｚｒ｝から選ばれた一種以上の金属を含むＡｌ合金を約３０００Å成膜し、パターニングを行ってトランジスタのチャネル部並びにソース／ドレイン電極部（すなわち第一電極）を形成する（図２（ａ）参照）。
次に、層間絶縁膜９を形成したのち、パターニングを行いコンタクトホール１０を形成する（図２（ｂ）参照）。コンタクトホール１０はゲート端子部及びＴＦＴのドレイン電極７ａに接続するように形成される。ここで、層間絶縁膜９は、たとえばＣＶＤ法による窒化シリコン膜、又はアクリル系の透明性樹脂などのいずれか一方、あるいは両方の組み合わせで形成することができる（図２の（ｂ）参照）。
最後に透明導電膜としてスパッタリング法を用いＩＺＯ膜（酸化インジウム亜鉛）を厚さ約１０００Å成膜する（ＩＺＯは登録商標）。そして、この透明導電膜をパターニングして画素電極（第２電極）１１を形成することによってＴＦＴアレイ基板が基本的な構成が完成する。
ここで、画素電極１１は層間絶縁膜９に設けられたコンタクトホール１０を介して第１電極材料からなるゲート電極、ソース／ドレイン電極（すなわち、第１電極）と電気的に直接接続されている。
本実施の形態において特徴的なことは、第１電極材料であるＡｌ合金が
・Ｎｉと、
・｛Ｍｏ、Ｎｂ、Ｗ、Ｚｒ｝から選ばれた一種以上の金属と、
を含むＡｌ合金であることである。さらに、本実施の形態で特徴的なことは、この第１電極材料を用いてスパッタリングによってゲート電極及び端子部を形成する際に、純Ａｒガスの雰囲気中でスパッタリングを行い、第１電極を約２０００Åの厚さで成膜することである。
なお、このＡｌ膜は、Ｎｉ、及び、｛Ｍｏ、Ｎｂ、Ｗ、Ｚｒ｝から選ばれた一種以上の金属を含むＡｌ合金ターゲットを用いてスパッタリングを行うことによって形成される。また、その後の熱処理により抵抗値を低減することができる。
本実施の形態のＡｌ膜の種々の例についての物理計測結果が表１に示されている。表１には、実施例１、実施例２、実施例３、実施例４と、比較のための比較例１、比較例２、比較例３が示されている。
Figure 2006210477
実施例１
実施例１においては、第１電極を構成するＡｌ合金は、Ｎｉを１．５ｗｔ％、Ｗを０．２ｗｔ％含有するＡｌ合金である。このＡｌ合金の比抵抗は５．２μΩｃｍである。このＡｌ合金の薄膜を、室温のＴＭＡＨ（２．３８ｗｔ％）水溶液に５分間浸漬しても変化は見られなかった。
また、このＡｌ合金薄膜上にＩＴＯを積層した後、室温のＴＭＡＨ（２．３８ｗｔ％）水溶液に５分間浸漬しても変化は見られなかった。ＩＴＯの代わりにＩＺＯを積層して同様に室温のＴＭＡＨ（２．３８ｗｔ％）水溶液に５分間浸漬したが、同様に変化は見られなかった。
実施例２
実施例２においては、第１電極を構成するＡｌ合金は、Ｎｉを１．５ｗｔ％、Ｍｏを０．５ｗｔ％含有するＡｌ合金である。このＡｌ合金の比抵抗は４．８μΩｃｍである。このＡｌ合金の薄膜を、室温のＴＭＡＨ（２．３８ｗｔ％）水溶液に５分間浸漬しても変化は見られなかった。
また、このＡｌ合金薄膜上にＩＴＯを積層した後、室温のＴＭＡＨ（２．３８ｗｔ％）水溶液に５分間浸漬しても変化は見られなかった。ＩＴＯの代わりにＩＺＯを積層して同様に室温のＴＭＡＨ（２．３８ｗｔ％）水溶液に５分間浸漬したが、同様に変化は見られなかった。
実施例３
実施例３においては、第１電極を構成するＡｌ合金は、Ｎｉを１．５ｗｔ％、Ｎｂを０．８ｗｔ％含有するＡｌ合金である。このＡｌ合金の比抵抗は５．８μΩｃｍである。このＡｌ合金の薄膜を、室温のＴＭＡＨ（２．３８ｗｔ％）水溶液に５分間浸漬しても変化は見られなかった。
また、このＡｌ合金薄膜上にＩＴＯを積層した後、室温のＴＭＡＨ（２．３８ｗｔ％）水溶液に５分間浸漬しても変化は見られなかった。ＩＴＯの代わりにＩＺＯを積層して同様に室温のＴＭＡＨ（２．３８ｗｔ％）水溶液に５分間浸漬したが、同様に変化は見られなかった。
実施例４
実施例４においては、第１電極を構成するＡｌ合金は、Ｎｉを１．５ｗｔ％、Ｚｒを０．５ｗｔ％含有するＡｌ合金である。このＡｌ合金の比抵抗は５．６μΩｃｍである。このＡｌ合金の薄膜を、室温のＴＭＡＨ（２．３８ｗｔ％）水溶液に５分間浸漬した場合、一部に溶解が見られた。
また、このＡｌ合金薄膜上にＩＴＯを積層した後、室温のＴＭＡＨ（２．３８ｗｔ％）水溶液に５分間浸漬しても変化は見られなかった。ＩＴＯの代わりにＩＺＯを積層して同様に室温のＴＭＡＨ（２．３８ｗｔ％）水溶液に５分間浸漬したが、同様に変化は見られなかった。
比較例１
比較例１においては、第１電極を構成するＡｌは、純Ａｌである。このＡｌの比抵抗は２．１μΩｃｍである。このＡｌ薄膜を、室温のＴＭＡＨ（２．３８ｗｔ％）水溶液に５分間浸漬しても変化は見られなかった。
また、このＡｌ薄膜上にＩＴＯを積層した後、室温のＴＭＡＨ（２．３８ｗｔ％）水溶液に５分間浸漬した場合、水溶液に溶解した。また、ＩＴＯの代わりにＩＺＯを積層して同様に室温のＴＭＡＨ（２．３８ｗｔ％）水溶液に５分間浸漬しても、同様に溶解が見られた。
比較例２
比較例２においては、第１電極を構成するＡｌ合金は、Ｎｉを１．５ｗｔ％含有するＡｌ合金である。このＡｌ合金の比抵抗は３．６μΩｃｍである。このＡｌ合金の薄膜を、室温のＴＭＡＨ（２．３８ｗｔ％）水溶液に５分間浸漬した場合、溶解が見られた。
また、このＡｌ合金薄膜上にＩＴＯを積層した後、室温のＴＭＡＨ（２．３８ｗｔ％）水溶液に５分間浸漬した場合も、水溶液に溶解した。また、ＩＴＯの代わりにＩＺＯを積層して同様に室温のＴＭＡＨ（２．３８ｗｔ％）水溶液に５分間浸漬しても、同様に溶解が見られた。
比較例３
比較例３においては、第１電極を構成するＡｌ合金は、Ｎｄを０．８ｗｔ％含有するＡｌ合金である。このＡｌ合金の比抵抗は４．２μΩｃｍである。このＡｌ合金薄膜を、室温のＴＭＡＨ（２．３８ｗｔ％）水溶液に５分間浸漬した場合、溶解が見られた。
また、このＡｌ合金薄膜上にＩＴＯを積層した後、室温のＴＭＡＨ（２．３８ｗｔ％）水溶液に５分間浸漬した場合も、水溶液に溶解した。また、ＩＴＯの代わりにＩＺＯを積層して同様に室温のＴＭＡＨ（２．３８ｗｔ％）水溶液に５分間浸漬しても、同様に溶解が見られた。
以上述べたように、本実施例で示した例によれば、ＴＭＡＨ水溶液に浸漬しても全てが溶解してしまうことはない。薄膜トランジスタの製造を安定的に実行することができると考えられる。一部溶解した実施例４においても透明電極を積層した場合は、変化がなく、円滑に製造を行うことができると考えられる。
本実施の形態に適用した、第１電極と、透明導電膜である第２電極とのコンタクト表面部の電気抵抗値（コンタクト抵抗値）は、十分に小さな値となる。たとえば、第１電極としてＭｏを利用したＡｌ合金を利用した場合は、コンタクト抵抗値のも最小値は約５０μm□で約３８０Ωと低く良好な値を示した。ケルビンパターンによるＩＺＯなどの透明導電膜からなる第２電極とのコンタクト表面部の電気抵抗値（コンタクト抵抗値）の結果が表２に示されている。
Figure 2006210477
なお、本特許における第１電極とは、Ｎｉ、及び、｛Ｍｏ、Ｎｂ、Ｗ、Ｚｒ｝から選ばれた一種以上の金属を含むＡｌ合金からなることを特徴とする。また、透明導電膜からなる第２電極は、具体的には、ＩＺＯなどから構成される。
さて、表２には、実施例５、実施例６、実施例７、実施例８と、比較のための比較例１、比較例２、比較例３（表１と同じ）が示されている。
実施例５
実施例５においては、第１電極を構成するＡｌ合金は、Ｎｉを１．５ｗｔ％、Ｗを０．５ｗｔ％含有するＡｌ合金である。このＡｌ合金の比抵抗は８．２μΩｃｍである。このＡｌ合金薄膜と、ＩＺＯからなる透明導電膜を基板上に十字形に交差するように設け、ケルビンパターンによる接触抵抗の計測を行った。このケルビンパターンの様子が図４に示されている。
ＩＺＯの金属酸化物の比抵抗は、３８０μΩｃｍであった。そして図４におけるケルビンパターンによる接触抵抗（コンタクト抵抗値）の計測値は、２３０Ωであり、十分に低い値となった。
実施例６
実施例６においては、第１電極を構成するＡｌ合金は、Ｎｉを１．５ｗｔ％、Ｍｏを０．８ｗｔ％含有するＡｌ合金である。このＡｌ合金の比抵抗は９．８μΩｃｍである。このＡｌ合金薄膜と、ＩＺＯからなる透明導電膜を基板上に十字形に交差するように設け、ケルビンパターンによる接触抵抗の計測を行った（図４参照）。
ＩＺＯの金属酸化物の比抵抗は、３８０μΩｃｍであった。そして図４におけるケルビンパターンによる接触抵抗（コンタクト抵抗値）の計測値は、３４０Ωであり、十分に低い値となった。
実施例７
実施例７においては、第１電極を構成するＡｌ合金は、Ｎｉを１．５ｗｔ％、Ｎｂを０．８ｗｔ％含有するＡｌ合金である。このＡｌ合金の比抵抗は５．８μΩｃｍである。このＡｌ合金薄膜と、ＩＺＯからなる透明導電膜を基板上に十字形に交差するように設け、ケルビンパターンによる接触抵抗の計測を行った（図４参照）。
ＩＺＯの金属酸化物の比抵抗は、３８０μΩｃｍであった。そして図４におけるケルビンパターンによる接触抵抗（コンタクト抵抗値）の計測値は、２８０Ωであり、十分に低い値となった。
実施例８
実施例８においては、第１電極を構成するＡｌ合金は、Ｎｉを１．５ｗｔ％、Ｚｒを０．５ｗｔ％含有するＡｌ合金である。このＡｌ合金の比抵抗は５．６μΩｃｍである。このＡｌ合金薄膜と、ＩＴＯからなる透明導電膜を基板上に十字形に交差するように設け、ケルビンパターンによる接触抵抗の計測を行った（図４参照）。
ＩＴＯの金属酸化物の比抵抗は、２２０μΩｃｍであった。そして図４におけるケルビンパターンによる接触抵抗（コンタクト抵抗値）の計測値は、３２０Ωであり、十分に低い値となった。
比較例１
比較例１においては、表１と同様に、第１電極を構成するのは純Ａｌである。このＡｌの比抵抗は２．１μΩｃｍである。このＡｌ薄膜と、ＩＴＯからなる透明導電膜を基板上に十字形に交差するように設け、ケルビンパターンによる接触抵抗の計測を行った（図４参照）。
ＩＴＯの金属酸化物の比抵抗は、２２０μΩｃｍであった。そして図４におけるケルビンパターンによる接触抵抗（コンタクト抵抗値）の計測値は、１ＭΩ以上であり、表示装置に用いるには高い値である。
比較例２
比較例２においては、第１電極を構成するＡｌ合金は、Ｎｉを１．５ｗｔ％含有するＡｌ合金である。このＡｌ合金の比抵抗は３．６μΩｃｍである。このＡｌ合金薄膜と、ＩＴＯからなる透明導電膜を基板上に十字形に交差するように設け、ケルビンパターンによる接触抵抗の計測を行った（図４参照）。
ＩＴＯの金属酸化物の比抵抗は、２２０μΩｃｍであった。そして図４におけるケルビンパターンによる接触抵抗（コンタクト抵抗値）の計測値は、１ＭΩ以上であり、表示装置に用いるには高い値である。
比較例３
比較例３においては、第１電極を構成するＡｌ合金は、Ｎｄを０．８ｗｔ％含有するＡｌ合金である。このＡｌ合金の比抵抗は２．４μΩｃｍである。このＡｌ合金薄膜と、ＩＴＯからなる透明導電膜を基板上に十字形に交差するように設け、ケルビンパターンによる接触抵抗の計測を行った（図４参照）。
ＩＴＯの金属酸化物の比抵抗は、２２０μΩｃｍであった。そして図４におけるケルビンパターンによる接触抵抗（コンタクト抵抗値）の計測値は、１ＭΩ以上であり、表示装置に用いるには高い値である。
以上述べたように、本実施例で示した例によれば、透明導電膜（第２電極）との間に生じる接触抵抗（コンタクト抵抗）の値を小さな値にすることができる。
また本実施の形態で上述した製造方法で製造したＴＦＴアレイ基板に対して、２３０℃×３０分の熱処理を行った後の同コンタクト抵抗値は約６５０Ω、さらに３００℃×６０分の熱処理を行った後も同コンタクト抵抗値は約９００Ωと、従来技術の場合の値である１Ｅ８〜１Ｅ１２Ωに比べると極めて低く、優れた耐熱性を有していた。
なお、表１における成膜条件のパラメータ値は、装置によってそれぞ固有に最適化されるものであって、この値に限定されるものではない。また、表１や２における組成は、例示であり、この組成に限定されるものではない。
また。良好なコンタクト抵抗をうるためには、第１電極のＮｉ、及び、｛Ｍｏ、Ｎｂ、Ｗ、Ｚｒ｝から選ばれた一種以上の金属の含有量は、それぞれ０．０５〜５ｗｔ％にすることが好ましい。
これは、以下の事項を考慮した結果である。
・まず、含有量が０．０５ｗｔ％未満では、ＩＺＯとＡｌ界面のコンタクト抵抗を抑制するのが難しく、さらに、電池反応抑制効果が小さくなるためである。
・次に、含有量が５ｗｔ％超では、電極全体の抵抗値が高くなり、Ａｌを用いることによる配線の低抵抗化のメリットを享受できないためである。
なお、含有量は、０．１〜２ｗｔ％とすることがより一層好ましい。
以上述べたように、Ｎｉ単独を含有するＡｌ合金を用いて第１電極を製造した場合、ＴＭＡＨ（テトラメチルアンモニウムハイドロオキサイド）水溶液中で電池反応を起きし、Ａｌ配線の金属自身が溶解し、断線する場合がある。これに対して、Ｎｉ、及び、｛Ｍｏ、Ｎｂ、Ｗ、Ｚｒ｝から選ばれた一種以上の金属を含むＡｌ合金を用いることにより電池反応を抑えることができる。
なお、本実施の形態では、スパッタリング法を用いて第１電極材料のＮｉ及び、｛Ｍｏ、Ｎｂ、Ｗ、Ｚｒ｝から選ばれた一種以上の金属を含むＡｌ合金を用いてゲート電極２及び端子部２２並びにソース／ドレイン電極７を形成する際に、まずＡｒガス雰囲気中でスパッタリングをして成膜してもよい。
また、第１電極の材料の母体となるＡｌとしては、Ｎｉ及び、｛Ｍｏ、Ｎｂ、Ｗ、Ｚｒ｝から選ばれた一種以上の金属を含むＡｌ合金を用いているが、当該Ａｌ合金に、さらに第三元素を添加することも好ましい。
添加する第三元素は、ヒロック抑制や耐食性の向上といった点からＣｕやＳｉ、あるいは希土類元素が望ましい。その添加量は、Ａｌの電気的低抵抗というメリットを活かすために、第１電極の比抵抗が１０μΩ・ｃｍを超えない程度の添加量に抑えるのが好ましい。なお、第三元素の「三」とは、Ｎｉを第一、｛Ｍｏ、Ｎｂ、Ｗ、Ｚｒ｝から選ばれた一種以上の金属を第二、とみなし、それらに続く第三番目という意味である。ようするにその他の元素という意味である。
ただし、本実施の形態のように、Ｎｉ及び、｛Ｍｏ、Ｎｂ、Ｗ、Ｚｒ｝から選ばれた一種以上の金属を用いた場合には、純Ａｌと比較して、ヒロックの発生防止効果、さらに耐食性も向上する効果を有する。
このため、特に耐ヒロック性に優れる第三元素を添加しなくても極めて信頼性の高いＴＦＴアレイを実現できる可能性が高いことも本実施の形態の大きな特長である。
なお、以上述べたきた実施の形態１では、第１電極材料としてＮｉ及び、｛Ｍｏ、Ｎｂ、Ｗ、Ｚｒ｝から選ばれた一種の金属を含むＡｌ合金、そして第２電極材料としてＩＺＯを用いた場合について説明してきたが、本発明に係る効果はこれらの電極材料に限られない。
たとえば、第２の電極材料としてＩｎ２Ｏ３、ＳｎＯ２、ＺｎＯ２などの材料中、いずれかの材料をベースとした他の種類の透明性酸化導電膜を用いた場合でも同様の効果を奏する。
なお、上記説明では、基板上にＴＦＴを設け、そのＴＦＴのソース・ドレイン等として第１電極を利用した。しかし、上記組成の第１電極はＴＦＴの端子として利用する以外の用途に用いてもかまわない。他の電子部品の端子や配線として利用しても、上で説明した作用・効果を奏することは言うまでもない。そのため、本件の発明としては、ＴＦＴを設けずに、第１電極と、第２電極（透明電極）とが設けられた透明導電積層基板であれば、本発明に含まれる。
実施の形態２（液晶表示装置等）
上述した実施の形態１で説明したいずれかの実施例を採用して形成したＴＦＴアレイ基板を用い、これと対向電極やカラーフィルタなど有する対向基板を貼り合わせ、さらに液晶材料を注入挾持してＴＦＴアクティブマトリックス型の液晶表示装置（ＴＦＴ−ＬＣＤ装置）を製造する（実施の形態２）。
すなわち本実施の形態２においては、ＴＦＴアレイ基板の配線や電極に低抵抗配線であるＮｉ及び、｛Ｍｏ、Ｎｂ、Ｗ、Ｚｒ｝から選ばれた一種以上の金属を含むＡｌ合金が用いられており、またＡｌ以外を主成分とする別の金属層を設けることなくＩＺＯ透明膜からなる画素電極が上記Ａｌ合金と直接コンタクトした構造を有している。したがって、高開口率で高性能な液晶表示装置を得ることができる。
特に、従来装置に比べて、別の金属層を設ける必要がないので、本実施の形態２の液晶表示装置はその生産性が大きく向上している。さらに、別の金属層を設けるという製造工程が不要となるので、本実施の形態２の液晶表示装置は従来技術に比べて低コストで実施（製造）することができるという優れた特質を有する。
なお、本実施の形態２では液晶材料を用いて液晶表示装置を構成する例を示したが、有機ＥＬ材料を用いて有機ＥＬ表示装置を構成することも好ましい。
本実施例によるＴＦＴアレイ基板（薄膜トランジスタ基板）の製造工程を示す断面説明図である。 本実施例によるＴＦＴアレイ基板（薄膜トランジスタ基板）の製造工程を示す別の断面説明図である。 本実施例によるＴＦＴアレイ基板（薄膜トランジスタ基板）の製造工程を示すさらに別の断面説明図である。 本実施例におけるケルビンパターンの配線の外観及び測定の様子を示す配線概念図である。
符号の説明
１ 透明絶縁性基板
２ ゲート電極
ゲート絶縁膜
５ 半導体層ａ−Ｓｉ膜
６ 半導体層ｎ＋ａ−Ｓｉ膜
７ａ ドレイン電極
７ｂ ソース電極
９ 層間絶縁膜
１０ コンタクトホール
１１ 画素電極
２１ ＴＦＴ部
２２ 端子部
１００ ＴＦＴアレイ基板

Claims (10)

  1. 透明絶縁性基板上で薄膜トランジスタを製造する方法において、
    前記透明絶縁性基板上に、Ａｌ合金を用いて、第１電極である前記薄膜トランジスタのゲート、ソース及びドレインのうちの少なくとも一つを形成する工程、
    を含み、
    前記Ａｌ合金は、
    Ｎｉと、
    ｛Ｍｏ、Ｎｂ、Ｗ、Ｚｒ｝から選択された一種以上の金属と、
    を含むＡｌ合金であることを特徴とする薄膜トランジスタの製法。
  2. 透明絶縁性基板上に薄膜トランジスタを形成し、薄膜トランジスタ基板を製造する方法において、
    前記透明絶縁性基板上に、Ａｌ合金を用いて、第１電極である前記薄膜トランジスタのゲート、ソース及びドレインのうちの少なくとも一つを形成する工程と、
    前記第１電極及び前記基板を覆って絶縁膜を成膜する工程と、
    該絶縁膜にパターニングを施しコンタクトホールを形成する工程と、
    前記絶縁膜上に透明電極からなる第２電極を形成して該第２電極と第１電極とを前記コンタクトホールを介して電気的に直接接続する工程と、
    を少なくとも含み、
    前記Ａｌ合金は、
    Ｎｉと、
    ｛Ｍｏ、Ｎｂ、Ｗ、Ｚｒ｝から選択された一種以上の金属と、
    を含むＡｌ合金であることを特徴とする薄膜トランジスタ基板の製法。
  3. 透明絶縁性基板上に設けられた薄膜トランジスタにおいて、
    前記透明絶縁性基板上に形成された第１電極である前記薄膜トランジスタのゲート、ソース及びドレインの少なくとも一つと、
    を備え、前記第１電極は、
    Ｎｉと、
    ｛Ｍｏ、Ｎｂ、Ｗ、Ｚｒ｝から選択された一種以上の金属と、
    を含むＡｌ合金からなることを特徴とする薄膜トランジスタ。
  4. 透明絶縁性基板と、
    前記透明絶縁性基板上に形成された第１電極であるゲート、ソース及びドレインの少なくとも一つと、
    該第１電極及び前記透明絶縁性基板を覆うように形成された絶縁膜であって、所定のコンタクトホールが設けられている絶縁膜と、
    該絶縁膜上に形成された透明電極である第２電極と、
    を少なくとも含み、
    前記第１電極は、
    Ｎｉと、
    ｛Ｍｏ、Ｎｂ、Ｗ、Ｚｒ｝から選択された一種以上の金属と、
    を含むＡｌ合金からなり、
    前記第２電極と前記第１電極とが前記コンタクトホールを介して電気的に直接接続されてなる薄膜トランジスタ基板。
  5. 前記透明電極が酸化インジウム、酸化すず、酸化インジウムすず及び酸化亜鉛のいずれかからなる請求項４記載の薄膜トランジスタ基板。
  6. 前記第１電極を構成するＡｌ合金中の、Ｎｉ及び、｛Ｍｏ、Ｎｂ、Ｗ、Ｚｒ｝から選ばれた一種以上の金属の含有比率が、０．１〜５ｗｔ％であることを特徴とする請求項３記載の薄膜トランジスタ。
  7. 前記第１電極を構成するＡｌ合金中の、Ｎｉ及び、｛Ｍｏ、Ｎｂ、Ｗ、Ｚｒ｝から選ばれた一種以上の金属の含有比率が、０．１〜５ｗｔ％であることを特徴とする請求項４記載の薄膜トランジスタ基板。
  8. 透明絶縁性基板と、
    前記透明絶縁性基板上に形成された第１電極であるゲート、ソース及びドレインと、
    該第１電極及び前記透明絶縁性基板を覆って形成された絶縁膜であって、所定のコンタクトホールが設けられた絶縁膜と、
    該絶縁膜上に形成された透明電極からなる第２電極と、
    を少なくとも含み、
    前記第１電極が
    Ｎｉと、
    ｛Ｍｏ、Ｎｂ、Ｗ、Ｚｒ｝から選ばれた一種以上の金属と、
    を含むＡｌ合金からなり、
    前記第２電極と前記第１電極とが前記コンタクトホールを介して電気的に直接接続されてなるＴＦＴアレイ基板を少なくとも有する液晶表示装置。
  9. 透明絶縁性基板と、
    前記透明絶縁性基板上に形成された第１電極であるゲート、ソース及びドレインと、
    該第１電極及び前記透明絶縁性基板を覆って形成された絶縁膜であって、所定のコンタクトホールが設けられた絶縁膜と、
    該絶縁膜上に形成された透明電極からなる第２電極と、
    を少なくとも含み、
    前記第１電極が
    Ｎｉと、
    ｛Ｍｏ、Ｎｂ、Ｗ、Ｚｒ｝から選ばれた一種以上の金属と、
    を含むＡｌ合金からなり、
    前記第２電極と前記第１電極とが前記コンタクトホールを介して電気的に直接接続されてなるＴＦＴアレイ基板を少なくとも有する有機ＥＬ表示装置。
  10. 透明絶縁性基板と、
    前記透明絶縁性基板上に形成された第１電極と、
    前記透明絶縁性基板上に形成された透明電極からなる第２電極と、
    を具備し、
    前記第１電極が、
    Ｎｉと、
    ｛Ｍｏ、Ｎｂ、Ｗ、Ｚｒ｝から選ばれた一種以上の金属と、
    を含むＡｌ合金からなり、
    前記第１電極が、前記透明電極からなる第２電極と電気的に直接接続されてなる透明導電積層基板。
JP2005017941A 2005-01-26 2005-01-26 薄膜トランジスタ及びその製造方法並びに薄膜トランジスタ基板及びその製造方法並びに該薄膜トランジスタを用いた液晶表示装置及び有機ｅｌ表示装置並びに透明導電積層基板 Withdrawn JP2006210477A (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2005017941A JP2006210477A (ja) 2005-01-26 2005-01-26 薄膜トランジスタ及びその製造方法並びに薄膜トランジスタ基板及びその製造方法並びに該薄膜トランジスタを用いた液晶表示装置及び有機ｅｌ表示装置並びに透明導電積層基板
KR1020077017135A KR20070103394A (ko) 2005-01-26 2005-10-21 박막 트랜지스터 및 그의 제조 방법 및 박막 트랜지스터기판 및 그의 제조 방법 및 상기 박막 트랜지스터를 이용한액정 표시 장치 및 유기 ｅｌ 표시 장치 및 투명 도전적층 기판
CN 200580044212 CN101088166A (zh) 2005-01-26 2005-10-21 薄膜晶体管及其制造方法、薄膜晶体管基板及其制造方法、使用该薄膜晶体管的液晶显示装置、有机el显示装置及透明导电叠层基板
PCT/JP2005/019417 WO2006080116A1 (ja) 2005-01-26 2005-10-21 薄膜トランジスタ及びその製造方法並びに薄膜トランジスタ基板及びその製造方法並びに該薄膜トランジスタを用いた液晶表示装置及び有機ｅｌ表示装置並びに透明導電積層基板
TW094139150A TW200627649A (en) 2005-01-26 2005-11-08 Thin film transistor and its production method and substrate with thin film transistor and its production method, and liquid crystal display apparatus and organic EL display

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005017941A JP2006210477A (ja) 2005-01-26 2005-01-26 薄膜トランジスタ及びその製造方法並びに薄膜トランジスタ基板及びその製造方法並びに該薄膜トランジスタを用いた液晶表示装置及び有機ｅｌ表示装置並びに透明導電積層基板

Publications (1)

Publication Number Publication Date
JP2006210477A true JP2006210477A (ja) 2006-08-10

Family

ID=36740150

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005017941A Withdrawn JP2006210477A (ja) 2005-01-26 2005-01-26 薄膜トランジスタ及びその製造方法並びに薄膜トランジスタ基板及びその製造方法並びに該薄膜トランジスタを用いた液晶表示装置及び有機ｅｌ表示装置並びに透明導電積層基板

Country Status (5)

Country Link
JP (1) JP2006210477A (ja)
KR (1) KR20070103394A (ja)
CN (1) CN101088166A (ja)
TW (1) TW200627649A (ja)
WO (1) WO2006080116A1 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009128424A1 (ja) * 2008-04-16 2009-10-22 住友金属鉱山株式会社 薄膜トランジスタ型基板、薄膜トランジスタ型液晶表示装置および薄膜トランジスタ型基板の製造方法
US7719010B2 (en) 2006-11-24 2010-05-18 Samsung Electronics Co., Ltd. Thin film transistor, thin film transistor substrate including the same and method of manufacturing the same
WO2012104902A1 (ja) * 2011-01-31 2012-08-09 国立大学法人東北大学 半導体装置及びその製造方法
KR20160064235A (ko) 2011-09-28 2016-06-07 가부시키가이샤 고베 세이코쇼 표시 장치용 배선 구조

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013161997A1 (ja) * 2012-04-26 2013-10-31 国立大学法人大阪大学 透明導電基板の製造方法、透明導電基板及び静電容量式タッチパネル
US8736056B2 (en) * 2012-07-31 2014-05-27 Taiwan Semiconductor Manufacturing Company, Ltd. Device for reducing contact resistance of a metal
CN105304653B (zh) * 2015-11-27 2018-07-03 深圳市华星光电技术有限公司 像素结构、阵列基板、液晶显示面板及像素结构制造方法
CN112230067B (zh) * 2020-10-21 2022-08-16 普迪飞半导体技术(上海)有限公司 电阻测试结构及方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0790629A (ja) * 1993-07-20 1995-04-04 Kobe Steel Ltd 耐食性Ａｌ基合金用エッチング剤および該エッチング剤を用いた薄膜状電極または薄膜状配線の形成法
JP3106786B2 (ja) * 1993-08-26 2000-11-06 松下電器産業株式会社 半導体装置およびその製造方法
JPH11194366A (ja) * 1998-01-07 1999-07-21 Seiko Epson Corp アクティブマトリックス基板およびその製造方法、液晶装置および電子機器
JP2000294556A (ja) * 1999-04-05 2000-10-20 Hitachi Metals Ltd ドライエッチング性に優れたＡｌ合金配線膜およびＡｌ合金配線膜形成用ターゲット

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7719010B2 (en) 2006-11-24 2010-05-18 Samsung Electronics Co., Ltd. Thin film transistor, thin film transistor substrate including the same and method of manufacturing the same
WO2009128424A1 (ja) * 2008-04-16 2009-10-22 住友金属鉱山株式会社 薄膜トランジスタ型基板、薄膜トランジスタ型液晶表示装置および薄膜トランジスタ型基板の製造方法
JP5348132B2 (ja) * 2008-04-16 2013-11-20 住友金属鉱山株式会社 薄膜トランジスタ型基板、薄膜トランジスタ型液晶表示装置および薄膜トランジスタ型基板の製造方法
WO2012104902A1 (ja) * 2011-01-31 2012-08-09 国立大学法人東北大学 半導体装置及びその製造方法
JPWO2012104902A1 (ja) * 2011-01-31 2014-07-03 国立大学法人東北大学 半導体装置及びその製造方法
US8941091B2 (en) 2011-01-31 2015-01-27 National University Corporation Tohoku University Gate electrode comprising aluminum and zirconium
KR20160064235A (ko) 2011-09-28 2016-06-07 가부시키가이샤 고베 세이코쇼 표시 장치용 배선 구조

Also Published As

Publication number Publication date
WO2006080116A1 (ja) 2006-08-03
TW200627649A (en) 2006-08-01
CN101088166A (zh) 2007-12-12
KR20070103394A (ko) 2007-10-23

Similar Documents

Publication Publication Date Title
JP5133469B2 (ja) 薄膜トランジスタ基板及びそれを備えた液晶表示装置並びに薄膜トランジスタ基板の製造方法
KR101447342B1 (ko) 어레이 기판 및 그 제조 방법, 액정 패널, 디스플레이
JP5315468B2 (ja) アクティブマトリクス基板の製造方法、表示パネル、及び表示装置
US7816693B2 (en) Thin film transistor in which an interlayer insulating film comprises two distinct layers of insulating material
JP5214858B2 (ja) Ｔｆｔアレイ基板及びその製造方法
JP5559210B2 (ja) 回路基板の製造方法
JP6124668B2 (ja) 薄膜トランジスタ基板およびその製造方法
WO2010150446A1 (ja) 薄膜トランジスタおよびその製造方法、アクティブマトリクス基板、表示パネル、ならびに表示装置
JP2006210477A (ja) 薄膜トランジスタ及びその製造方法並びに薄膜トランジスタ基板及びその製造方法並びに該薄膜トランジスタを用いた液晶表示装置及び有機ｅｌ表示装置並びに透明導電積層基板
US20090250244A1 (en) Transparent conductive film, display device, and manufacturing method thereof
JP6103854B2 (ja) 薄膜トランジスタ基板
JP6501514B2 (ja) 薄膜トランジスタ基板およびその製造方法
JP2007114360A (ja) 薄膜トランジスタを備えた液晶表示装置及びその製造方法
TWI479574B (zh) Ｔｆｔ陣列基板及其製造方法
JP2007317934A (ja) 半導体デバイスおよびアクティブマトリクス型表示装置
CN203503657U (zh) 阵列基板以及显示装置
KR101308437B1 (ko) 액정표시장치의 제조방법
JP2007139867A (ja) アクティブマトリックス基板
JP2005317579A (ja) 薄膜トランジスタ及び薄膜トランジスタ基板及び薄膜トランジスタ基板の製造方法及び薄膜トランジスタ基板を用いた液晶表示装置
JP4472745B2 (ja) 薄膜トランジスタが含まれるｔｆｔアレイ基板を有する液晶表示装置およびその製法
KR100832512B1 (ko) 표시장치 및 그 제조 방법
JP4885914B2 (ja) 表示装置
KR20050096306A (ko) 액정 표시 장치용 어레이 기판 및 그 제조 방법
KR20060011587A (ko) 액정 표시 장치 및 그 제조 방법
JP2009175770A (ja) 電気光学装置及び電気光学装置製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070711

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090305

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20090305