KR101447342B1 - 어레이 기판 및 그 제조 방법, 액정 패널, 디스플레이 - Google Patents

어레이 기판 및 그 제조 방법, 액정 패널, 디스플레이 Download PDF

Info

Publication number
KR101447342B1
KR101447342B1 KR1020127028554A KR20127028554A KR101447342B1 KR 101447342 B1 KR101447342 B1 KR 101447342B1 KR 1020127028554 A KR1020127028554 A KR 1020127028554A KR 20127028554 A KR20127028554 A KR 20127028554A KR 101447342 B1 KR101447342 B1 KR 101447342B1
Authority
KR
South Korea
Prior art keywords
layer
metal layer
isolation buffer
source
buffer layer
Prior art date
Application number
KR1020127028554A
Other languages
English (en)
Other versions
KR20130033368A (ko
Inventor
웨이 구오
이우봉
Original Assignee
보에 테크놀로지 그룹 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 보에 테크놀로지 그룹 컴퍼니 리미티드 filed Critical 보에 테크놀로지 그룹 컴퍼니 리미티드
Publication of KR20130033368A publication Critical patent/KR20130033368A/ko
Application granted granted Critical
Publication of KR101447342B1 publication Critical patent/KR101447342B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/0004—Devices characterised by their operation
    • H01L33/0041—Devices characterised by their operation characterised by field-effect operation

Abstract

본 발명은 어레이 기판 및 그 제조 방법과, 디스플레이를 제공한다.
본 발명은 기판과, 이 기판에 형성되어 있는 게이트 금속층과 활성층과 소스·드레인 금속층을 구비하고, 상기 게이트 금속층의 적어도 일측에 격리 버퍼층이 형성되고, 및／또는, 상기 소스·드레인 금속층의 적어도 일측에 격리 버퍼층이 형성되고, 상기 격리 버퍼층은 산화몰리브덴에 의해 제조되는 어레이 기판을 제공한다.

Description

어레이 기판 및 그 제조 방법, 액정 패널, 디스플레이{ARRAY SUBSTRATE AND MANUFACTURING METHOD THEREOF, LIQUID CRYSTAL PANEL, AND DISPLAY}
본 발명은 어레이 기판 및 그 제조 방법, 액정 패널, 디스플레이에 관한 것이다.
종래, 통상적으로 알려져 있는 디스플레이로는, 액정 디스플레이, 전자 페이퍼, OLED(Organic Light-Emitting Diode, 유기 발광 다이오드) 디스플레이 등이 있다.
액정 디스플레이를 예로 하는 경우, 액정 디스플레이에서, 화소 스위칭 소자로서의 TFT(Thin Film Transistor, 박막 트랜지스터) 구조에서의 게이트 전극과 소스·드레인 전극은, 어레이 기판 상의 금속 전극으로서, 낮은 저항, 기판 및 다른 층(예를 들어, a-Si(아몰퍼스 실리콘), 도프 아몰퍼스 실리콘층)과의 좋은 점착성, a-Si층에서 이온 확산이 발생하지 않고, 화소 전극과의 접촉 저항이 낮으며, 에칭하기 쉽고, CVD(Chemical Vapor Deposition, 화학 기상 증착법)에 의해 막을 형성하는 과정에서 힐록(hillock)이 발생하지 않으며, 산화되기 어려운 등의 양호한 특성이 요구된다.
TFT- LCD(액정 디스플레이)의 산업화의 초기에서, 금속 전극 배선에 사용되는 주된 재료로서, 예를 들어, 크롬(Cr), 몰리브덴(Mo), 탄탈(Ta) 등의 융점이 높은 금속이 있다.
액정 패널의 크기의 증가에 따라서, 금속 전극의 저항을 저감시키는 것이 요구되고 있다. 이 때문에, 금속 알루미늄(Al)이 널리 사용되고 있지만, 제조 공정 중에서 힐록 현상이 발생하기 쉬운 동시에, Al 이온이 a-Si층으로 확산되기 쉬우므로, 순수 알루미늄 대신에, 예를 들어 Al-Nd(알루미늄 네오디뮴 합금), Al-Ce(알루미늄 세륨 합금), Al-Nd-Mo(알루미늄 네오디뮴 몰리브덴 합금) 등의 알루미늄 합금을 사용하고 있다.
액정 패널의 크기가 더 커지는 것과, 고속의 구동과 높은 해상도(4K*2K)가 요구되는 것에 수반하여, 저항률이 더 낮은 금속 구리 Cu가, TFT 구조에서의 금속 전극으로서 사용되기 시작하였다.
이상과 같은 액정 디스플레이의 TFT 구조를 실현하는 과정에서, 발명자는 종래의 기술에 적어도 이하와 같은 문제가 존재하는 것을 발견하였다. 우선, Cu와 기판 사이의 점착성이 낮으므로, 박리되기 쉽다. 그리고, Cu가 a-Si, 혹은 N+a-Si 박막층에 접할 때에, Cu 이온은 실리콘(Si)계의 박막으로 확산되기 쉬우므로, TFT 구조의 이온 성능에 영향을 미친다.
본 발명은 TFT 구조에서의 금속 전극층의 금속 이온이, 활성층에 사용되는, 예를 들어 실리콘계 박막층으로 확산되는 것을 유효하게 방지하여, 금속 전극층과 기판 사이의 점착성을 높일 수 있는 어레이 기판 및 그 제조 방법, 액정 패널, 디스플레이를 제공한다.
본 발명의 일 형태는, 기판과, 상기 기판에 형성되어 있는 게이트 금속층과, 활성층과, 소스·드레인 금속층을 구비하는 어레이 기판으로서, 상기 게이트 금속층의 두께 방향에서의 적어도 일측에 격리 버퍼층이 형성되고, 및／또는, 상기 소스·드레인 금속층의 두께 방향에서의 적어도 일측에 격리 버퍼층이 형성되고, 상기 격리 버퍼층은 산화몰리브덴에 의해 형성되는 어레이 기판을 제공한다.
본 발명의 다른 형태는, 베이스 기판 상에서의 게이트 금속층과, 활성층과, 소스·드레인 금속층을 구비하는 상기 어레이 기판을 제조하는 방법으로서,
게이트 금속층에서의 적어도 일측에, 해당 게이트 금속층과 마찬가지인 패턴을 갖는 격리 버퍼층을 형성하고, 및／또는,
소스·드레인 금속층에서의 적어도 일측에, 상기 소스·드레인 금속층과 마찬가지인 패턴을 갖는 격리 버퍼층을 형성하고,
상기 격리 버퍼층은 산화몰리브덴 재료에 의해 형성되는 어레이 기판의 제조 방법을 제공한다.
본 발명의 또 다른 형태는, 대향하여 설치된 컬러 필터 기판과 어레이 기판 및 컬러 필터와 어레이 기판 사이에 개재되어 있는 액정층을 구비한 액정 패널로서, 어레이 기판으로서, 상기 형태의 어레이 기판을 채용하는 액정 패널을 제공한다.
본 발명의 또 다른 형태는, 상기 형태의 어레이 기판을 채용한 디스플레이를 제공한다.
본 발명의 실시예에 제공되는 어레이 기판 및 그 제조 방법, 액정 패널, 디스플레이는, 격리 버퍼층을 형성하는 재료로서 산화몰리브덴을 이용하여 격리 버퍼층을 실현하는 새로운 방법을 제출하고, 또한 산화몰리브덴을 포함하는 격리 버퍼층은, TFT 구조에서의 금속 전극층의 금속 이온이, 활성층에 사용되는, 예를 들어 실리콘계 박막층으로 확산되는 것을 유효하게 방지할 수 있을 뿐만 아니라, 금속 전극층과 기판 사이의 점착력을 증가시킬 수도 있다.
이하, 본 발명의 실시예를 더 상세하게 설명하기 위한 도면을 간단하게 설명한다. 또한, 이들 도면은 본 발명의 실시예의 일부이며, 본 발명에 대하여 한정하는 것은 아니다.
도 1은 본 발명의 실시예 1에 따른 어레이 기판의 구조의 설명도.
도 2a는 도 1에 도시하는 어레이 기판의 제조 공정에 대한 설명도.
도 2b는 도 1에 도시하는 어레이 기판의 제조 공정에 대한 설명도.
도 2c는 도 1에 도시하는 어레이 기판의 제조 공정에 대한 설명도.
도 2d는 도 1에 도시하는 어레이 기판의 제조 공정에 대한 설명도.
도 3은 본 발명의 실시예 2에 따른 어레이 기판의 구조의 설명도.
도 4는 본 발명의 실시예 3에 따른 어레이 기판의 구조의 설명도.
도 5는 본 발명의 실시예 4에 따른 어레이 기판의 구조의 설명도.
도 6은 본 발명의 실시예 5에 따른 어레이 기판의 구조의 설명도.
도 7은 본 발명의 실시예 6에 따른 어레이 기판의 구조의 설명도.
도 8은 본 발명의 실시예 7에 따른 어레이 기판의 구조의 설명도.
도 9는 본 발명의 실시예 8에 따른 어레이 기판의 구조의 설명도.
종래, 어레이 기판의 제조 공정에서, 금속 Cu를 도선으로서 이용하는 경우, 이하와 같은 문제를 들 수 있다. 첫번째는, Cu의 표면이 소수성을 가지므로, 포토레지스트(Photoresist)의 잔류가 발생하기 쉽다. 두번째는, Cu가 포토레지스트 스트리퍼(Photoresist Stripper)에 의해 부식되기 쉽다. 세번째는, Cu와 기판, 혹은 절연 박막층과의 점착성이 매우 낮으므로, 박리되기 쉽다. 네번째는, Cu는 산화되기 쉽고, 표면에 형성된 산화물에 의해 저항이 증가한다. 다섯번째는, 기판, 혹은 a-Si 박막에 접촉할 때에, Cu 이온이 Si계 박막으로 확산되기 쉽고, CVD 공정에 의해 SiNx 절연 박막을 증착할 때에 규화물을 형성한다. 여섯번째는, 과산화수소계의 주산화제를 이용하면, 분해 반응을 제어하기 어려워지지만, 옥실렌계의 주산화제를 이용하면, 에칭 속도가 매우 늦다. 일곱번째는, Cu와 첨가 금속, 혹은 버퍼 금속과의 사이에, 에칭제와 에칭율이 상이하므로, 에칭 공정을 제어하기 어렵다.
이상의 문제에 대응하여, 본 발명의 실시예는, 새로운, 금속(예를 들어 Cu) 전극의 격리 버퍼층의 실현 방법을 제공한다.
이 실시예는, 기판과, 상기 기판에 형성되는 게이트 금속층과 활성층과 소스·드레인 금속층을 구비하는 어레이 기판으로서, 상기 게이트 금속층의 (두께 방향에서의) 적어도 일측에 격리 버퍼층이 형성되고, 및／또는, 상기 소스·드레인 금속층의 (두께 방향에서의) 적어도 일측에 격리 버퍼층이 형성되고, 상기 격리 버퍼층은 MoOx(산화몰리브덴)에 의해 제조되는 어레이 기판을 제공한다. MoOx는, 예를 들어, 3산화몰리브덴(MoO3)이어도 되고, 2산화몰리브덴(MoO2)이어도 좋고, 또는 양쪽의 혼합물이어도 좋다.
상기 어레이 기판에 있어서, 상기 활성층은, 반도체층과 오믹층을 구비해도 되고, 반도체층만을 구비해도 되고, 그 구체적인 실현 방법은, 어레이 기판의 구조에 결합하여 정할 수 있다.
상기 어레이 기판에 보텀 게이트형의 TFT 구조를 채용하는 경우, 상기 게이트 금속층의 적어도 일측에는, 게이트 금속층의 기판에 인접하고 있는 측, 및／또는, 게이트 금속층의 게이트 절연층에 인접하고 있는 측이 포함될 수 있고, 상기 소스·드레인 금속층의 적어도 일측에는, 소스·드레인 금속층의 활성층에 인접하고 있는 측, 및／또는, 소스·드레인 금속층의 패시베이션층에 인접하고 있는 측이 포함될 수 있다.
상기 어레이 기판에 톱 게이트형의 TFT 구조를 채용하는 경우, 상기 게이트 금속층의 적어도 일측에는, 게이트 금속층의 패시베이션층에 인접하고 있는 측, 및／또는, 게이트 금속층의 게이트 절연층에 인접하고 있는 측이 포함될 수 있고, 상기 소스·드레인 금속층의 적어도 일측에는, 소스·드레인 금속층의 활성층에 인접하고 있는 측, 및／또는, 소스·드레인 금속층의 게이트 절연층에 인접하고 있는 측이 포함될 수 있다.
MoOx 재료의 결정격자의 구조에 있어서, 산소 원자를 Mo 원자의 결정립계에 충전하여, MoOx 재료의 결정격자의 구조가, 원래의 Mo 금속의 결정격자에 비하여 보다 치밀하게 되어, 기판과의 점착력을 높일 수 있는 동시에, 게이트 금속층, 소스·드레인 금속층의 금속 이온이, 활성층에 사용되는, 예를 들어 실리콘계 박막층으로 확산되는 것을 방지할 수 있다.
또한, 본 발명의 다른 실시예는,
게이트 금속층의 적어도 일측에, 상기 게이트 금속층과 마찬가지인 패턴을 갖는 격리 버퍼층을 형성하는 단계 A, 및／또는,
소스·드레인 금속층의 적어도 일측에, 상기 소스·드레인 금속층과 마찬가지인 패턴을 갖는 격리 버퍼층을 형성하는 단계 B를 구비하고,
상기 격리 버퍼층은 MoOx 재료에 의해 제조되는, 전술한 어레이 기판의 제조 방법을 제공한다.
전술한 기술안에 있어서, 산화몰리브덴을 격리 버퍼층의 제조 재료로서 이용하여, 새로운 격리 버퍼층 실현 방법을 제공한다. 또한, 산화몰리브덴을 포함하는 격리 버퍼층은, TFT 구조에서의 금속 전극층의 금속 이온이, 활성층에 사용되는, 예를 들어 실리콘계 박막층으로 확산되는 것을 유효하게 방지할 뿐만 아니라, 금속 전극층과 그에 인접하고 있는 층 사이의 점착력을 높일 수도 있다.
이하, 도면을 참조하면서, 본 발명의 실시예에 따른 기술안에 대해서, 명료하면서 완전한 설명을 한다. 설명되는 실시예는, 본 발명의 실시예의 일부일 뿐이며, 실시예의 전부가 아니다. 당업자가, 본 발명의 실시예에 기초하여, 창조적인 노동을 하지 않고 획득한 모든 실시예는 본 발명의 보호 범위에 속한다.
이하의 실시예에 있어서, 보텀 게이트형 및 톱 게이트형의 구조를 예로 들어, 본 발명의 실시예에 따른 어레이 기판의 구조의 실현 방법을 설명하고, TFT 구조에서의 활성층은, 예로서, 종래의 반도체층과 오믹 접촉층의 조합을 들 수 있다. 배선의 저항을 저감하기 위하여, 본 발명의 실시예에서의 TFT 구조에서의 게이트 금속층과 소스·드레인 금속층은, 금속인 Cu, Al, 혹은 AlNd 합금에 의해 제조되어도 좋지만, 이들의 재료에 한정되지 않는다.
[실시예 1]
도 1에 도시하는 바와 같이, 본 발명의 실시예는, 베이스 기판(1)과, 이 베이스 기판(1)에 형성되어 있는 게이트 금속층(2)과 게이트 절연층(3)과 반도체층(4)과 오믹 접촉층(5)과 소스·드레인 금속층(6)과 패시베이션층(7)과 화소 전극(8)을 구비하는 어레이 기판을 제공한다. 게이트 금속층(2)과 베이스 기판(1) 사이에 제1 격리 버퍼층(21)이 형성되고, 오믹 접촉층(5)과 소스·드레인 금속층(6) 사이에 제2 격리 버퍼층(61)이 형성되어 있다.
베이스 기판(1)은 유리 기판, 혹은 석영 기판일 수 있지만, 이들에 한정되지 않는다.
게이트 금속층(2)과 소스·드레인 금속층(6)으로서, 본 실시예에서는 금속 Cu를 예로 들고 있지만, 다른 적절한 금속이나 합금 재료를 채용해도 좋다.
게이트 절연층(3)으로서는, SixNy(질화규소), 혹은, SixOy(산화규소) 등의 실리콘계 재료를 채용할 수 있지만, 이들에 한정되지 않는다.
반도체층(4)과 오믹 접촉층(5)을 조합하여 활성층이 형성된다. 반도체층(4)은 a-Si(아몰퍼스 실리콘) 재료에 의해 제조될 수 있으며, 오믹 접촉층(5)은, N+a-Si(도프 아몰퍼스 실리콘) 재료에 의해 제조될 수 있다.
패시베이션층(7)으로서는, SixNy, 또는 SixOy 등의 실리콘계 재료, 혹은, 유기 수지 재료를 채용할 수 있다.
화소 전극(8)으로서는, ITO(산화인듐주석), 혹은 IZO(산화인듐아연) 등의 투명 도전 재료를 채용할 수 있다.
상기 제1 격리 버퍼층(21)과 상기 제2 격리 버퍼층(61) 중 적어도 한쪽이, MoOx에 의해 제조될 수 있다.
또한, 본 실시예에는, 도 1에 도시하는 어레이 기판(100)의 제조 방법도 제공한다.
도 2a 내지 도 2d에 도시하는 바와 같이, 상기 어레이 기판(100)의 제조 방법에는 이하와 같은 단계가 구비된다.
S11: 베이스 기판(1)에, MoOx 박막과 Cu 금속 박막을 순차적으로 증착하고, 패터닝 공정에 의해 제1 격리 버퍼층(21)과 게이트 금속층(2)의 패턴을 형성한다(도 2a 참조).
제1 격리 버퍼층(21)의 패턴과, 게이트 금속층(2)의 패턴은, 어레이 기판의 TFT 구조 중에서, 상하 방향에서 대응하고, 패턴이 일치하고 있는 것을 유지한다.
예를 들어, 베이스 기판(1)에 MoOx 박막을 증착하는 방법으로서, 이하와 같은 실현 방법 중 하나를 채용할 수 있다.
방법 A: 스퍼터링 공정에 의해, 혼합된 Ar(아르곤)과 O2를 이용하여, 금속 Mo 타깃재에 대하여 스퍼터링를 행하고, 단일층의 MoOx 박막을 형성하도록 한다.
방법 B: 스퍼터링 공정에 의해, 우선, 순수 Ar를 이용하여 Mo 타깃재에 대하여 스퍼터링를 행하고, 그 후에, 혼합된 Ar(아르곤)과 O2를 이용하여, 금속 Mo 타깃재에 대하여 두번째의 스퍼터링를 행하여, Mo 금속층과 MoOx 박막을 동시에 포함하는 2층 구조를 실현하도록 하고, 이에 의해, 저항을 저감함과 함께, 격리 버퍼층의 점착성을 높이는 것을 실현한다.
방법 C: 스퍼터링 공정에 의해, 기판(1)에 금속 Mo 박막을 형성하고 나서, 퍼니스(Furnace), 베이크 오븐(bake oven), RTP(Rapid Thermal Processing, 급속 가열 처리), RTA(Rapid Thermal Annealing, 고속 열 어닐링), CVD 또는 PVD(Physical Vapor Deposition, 물리 증착법) 등의 설비로, 산소 리치의 분위기에서 열처리를 행함으로써, MoOx막을 형성한다.
방법 D: 스퍼터링 공정에 의해, 베이스 기판(1)에 금속 Mo 박막을 형성하고, 플라즈마(Plasma) 설비 내에서, 산소(O2은 N2O)의 분위기에서 플라즈마 처리를 행하여, MoOx막을 형성한다.
전술한 방법 A 및 방법 B의 실현 공정에서, Ar와 O2의 혼합 기체 중, O2가 차지하는 비율(체적 비율)은, 50％ 이하인 것이 바람직하다.
상기 방법 C 및 방법 D의 실현 공정에서, 열처리를 행할 때, 혹은 플라즈마 처리를 행할 때에, 공정의 온도를 200℃ 내지 700℃로 제어할 수 있다.
S12: 게이트 금속층(2)이 형성되어 있는 베이스 기판(1)에, 게이트 절연층 재료, 반도체층 재료 및 오믹 접촉층 재료를 증착하고, 패터닝 공정에 의해, 게이트 절연층(3), 반도체층(4) 및 오믹 접촉층(5)의 패턴을 형성한다(도 2b 참조).
S13: 오믹 접촉층(5)이 형성되어 있는 베이스 기판(1)에 MoOx 박막과 Cu 금속 박막을 증착하고, 패터닝 공정에 의해, 제2 격리 버퍼층(61)과 소스·드레인 금속층(6)의 패턴을 형성한다(도 2c 참조).
제2 격리 버퍼층(61)의 패턴과, 소스·드레인 금속층(6)의 패턴은, 어레이 기판의 TFT 구조에서, 상하 방향에서 대응하고, 패턴이 일치하고 있는 것을 유지한다.
이 단계에서, MoOx 박막층을 형성하는 방법과, 단계 S11에 기재된 실현 방법은 마찬가지이므로, 여기에서는 설명을 생략한다.
S14: 소스·드레인 금속층(6)이 형성되어 있는 베이스 기판(1)에, 패시베이션층 재료를 증착하고, 패터닝 공정에 의해, 패시베이션층(7)의 패턴을 형성한다(도 2d 참조).
패시베이션층(7)으로서, SixNy, 및／또는 SixOy를 채용하는 경우, 막층이 너무 두껍게 증착되어서 막층의 치밀성에 문제가 발생하고, 또한 막층이 탈락하는 것을 회피할 수 있도록, 패시베이션층(7)의 두께를 1000Å 내지 6000Å로 한다. 패시베이션층(7)으로서, 유기 수지를 채용하는 경우, 여기에서, 비교적 큰 패시베이션층(7)을 채용함으로써, 화소 전극과 신호 전극 사이의 결합 용량을 저감시킬 수 있으므로, 패시베이션층(7)의 두께를 10000Å 내지 40000Å로 하고, 이에 의해, 화소 전극의 누설 전류 및 신호 전극에 대한 크로스 토크를 감소시킬 수 있다.
S15: 패시베이션층(7)이 형성되어 있는 베이스 기판(1)에, 화소 전극 재료를 증착하고, 패터닝 공정에 의해, 화소 전극(8)의 패턴을 형성한다(도 1 참조).
본 실시예 및 다음의 실시예에서 설명되는 패터닝 공정에는, 포토레지스트 도포, 프리 베이킹, 마스크에 대한 노광·현상, 에칭 및 박리 등의 공정이 포함된다.
상기 어레이 기판(100)을 제조하는 공정의 프로세스는, 5회 마스크 공정을 예로 들어, 본 발명이 제공한 기술안에 대하여 설명한 것으로, 본 발명이 제공한 기술안은 4회 마스크 공정에서도 적용할 수 있고, 이 경우, 하프 노광 공정에 의해, 전술한 단계 S12 및 S13을 동일한 1회의 마스크 노광 공정에서 완성하면 좋다. 여기에서, 구체적인 공정에 관한 설명은 생략한다.
본 발명의 실시예에 제공된 어레이 기판 및 그 제조 방법은, MoOx를 격리 버퍼층을 제조하는 재료로서 이용하여, 격리 버퍼층을 실현하는 새로운 방법을 제공한다. 또한, 산화몰리브덴을 포함하는 격리 버퍼층은, TFT 구조에 있어서, 금속 전극층의 금속 이온이, 활성층에 사용되는, 예를 들어 실리콘계 박막층으로 확산되는 것을 유효하게 방지할 수 있을 뿐만 아니라, 금속 전극층과 베이스 기판 사이의 점착력도 높일 수 있다.
[실시예 2]
본 실시예는, 실시예 1에 의해 제공된 어레이 기판(100)에 대하여 더 개진하여, 다른 어레이 기판(200)의 구조를 제공한다.
도 3에 도시하는 바와 같이, 본 실시예는, 베이스 기판(1)과, 이 베이스 기판(1)에 형성되어 있는 게이트 금속층(2)과 게이트 절연층(3)과 반도체층(4)과 오믹 접촉층(5)과 소스·드레인 금속층(6)과 패시베이션층(7)과 화소 전극(8)을 구비하는 다른 어레이 기판(200)을 제공한다. 게이트 금속층(2)과 베이스 기판(1) 사이에, 제1 격리 버퍼층(21)이 형성되고, 오믹 접촉층(5)과 소스·드레인 금속층(6) 사이에, 제2 격리 버퍼층(61)이 형성되어 있다.
상기 금속층(2)과 게이트 절연층(3) 사이에는, 제3 격리 버퍼층(22)이 더 형성되어 있다.
본 실시예에서, 상기 금속층(2)과 소스·드레인 금속층(6)에는 금속 Cu를 채용하고 있지만, 다른 금속을 채용하여도 좋다.
상기 제1 격리 버퍼층(21), 및／또는, 상기 제2 격리 버퍼층(61)은 MoOx에 의해 제조될 수 있다. 상기 제3 격리 버퍼층(22)은 금속 Mo 혹은 MoOx에 의해 제조될 수 있다.
본 실시예에서, 도 3에 도시하는 바와 같은 어레이 기판(200)의 제조 방법도 제공한다. 상기 방법의 구체적인 실현은, 도 1에 도시하는 바와 같은 어레이 기판(100)의 제조 공정과 유사하지만, 단계 S11에서, 베이스 기판(1)에 MoOx 박막과 Cu 금속 박막 및 금속 Mo 혹은 MoOx 박막을 순차적으로 증착하고, 패터닝 공정에 의해 제1 격리 버퍼층(21), 게이트 금속층(2) 및 제3 격리 버퍼층(22)의 패턴을 형성하는 것에 차이점이 있다.
제1 격리 버퍼층(21), 게이트 금속층(2) 및 제3 격리 버퍼층(22)의 패턴은, 어레이 기판 TFT 구조에서, 상하 방향에서 대응하고, 패턴이 일치하고 있는 것을 유지하고 있다.
본 실시예에 제공되는 어레이 기판 및 그 제조 방법은, 실시예 1에 더하여, 게이트 금속층과 게이트 절연층 사이에 한 층의 격리 버퍼층을 더 형성함으로써, 게이트 금속층과 게이트 절연층 사이의 점착력을 더 높여, 게이트 금속층과 게이트 절연층의 박리를 방지하면서, 게이트 금속층에서의 Cu 이온이 게이트 절연층으로 확산되는 것을 방지한다.
[실시예 3]
본 실시예는, 실시예 1에 의해 제공되는 어레이 기판(100)에 대하여 더 개진하여, 또 다른 어레이 기판(300)의 구조를 제공한다.
도 4에 도시하는 바와 같이, 본 실시예는, 베이스 기판(1)과, 이 베이스 기판(1)에 형성되어 있는 게이트 금속층(2)과 게이트 절연층(3)과 반도체층(4)과 오믹 접촉층(5)과 소스·드레인 금속층(6)과 패시베이션층(7)과 화소 전극(8)을 구비하는 또 다른 어레이 기판(300)을 제공한다. 게이트 금속층(2)과 베이스 기판(1) 사이에, 제1 격리 버퍼층(21)이 형성되고, 오믹 접촉층(5)과 소스·드레인 금속층(6) 사이에, 제2 격리 버퍼층(61)이 형성되고, 소스·드레인 금속층(6)과 패시베이션층(7) 사이에는 제4 격리 버퍼층(62)이 형성되어 있다.
본 실시예에서, 상기 게이트 금속층(2)과 소스·드레인 금속층(6)에는 금속 Cu를 채용하고 있지만, 이에 한정되지 않는다.
상기 제1 격리 버퍼층(21), 및／또는, 상기 제2 격리 버퍼층(61)은, MoOx에 의해 제조될 수 있고, 상기 제4 격리 버퍼층(62)은, 금속 Mo 혹은 MoOx에 의해 제조될 수 있다.
본 실시예에서, 도 4에 도시하는 바와 같은 어레이 기판(300)의 제조 방법도 제공한다. 상기 방법에서의 구체적인 실현은, 도 1에 도시하는 바와 같은 어레이 기판(100)의 제조 공정에 유사하지만, 단계 S13에서, 오믹 접촉층(5)이 형성되어 있는 기판에, MoOx 박막과 Cu 금속 박막 및 금속 Mo 혹은 MoOx 박막을 순차적으로 증착하고, 패터닝 공정에 의해, 제2 격리 버퍼층(61), 소스·드레인 금속층(6) 및 제4 격리 버퍼층(62)의 패턴을 형성하는 것에 차이점이 있다.
제2 격리 버퍼층(61), 소스·드레인 금속층(6) 및 제4 격리 버퍼층(62)의 패턴은, 어레이 기판 TFT 구조에서, 상하 방향에서 대응하고, 패턴이 일치하고 있는 것을 유지하고 있다.
본 실시예에 제공되는 어레이 기판 및 그 제조 방법은, 실시예 1에 더하여, 소스·드레인 금속층과 패시베이션층 사이에 한 층의 격리 버퍼층을 더 형성함으로써, 소스·드레인 금속층과 패시베이션층 사이의 점착력을 높이어, 소스·드레인 금속층과 패시베이션층의 이탈을 방지함과 함께, 소스·드레인 금속층에서의 Cu와 화소 전극 사이의 접촉 저항을 유효하게 개선하여, Cu 금속이 산화되는 것을 방지한다.
[실시예 4]
본 실시예에서, 상기 실시예 2에 따른 기술안과, 실시예 3에 따른 기술안을 결합하여, 새로운 어레이 기판을 제공한다.
도 5에 도시하는 바와 같이, 본 실시예는, 베이스 기판(1)과, 이 베이스 기판(1)에 형성되어 있는 게이트 금속층(2)과 게이트 절연층(3)과 반도체층(4)과 오믹 접촉층(5)과 소스·드레인 금속층(6)과 패시베이션층(7)과 화소 전극(8)을 구비하는 또 다른 어레이 기판(400)을 제공한다. 게이트 금속층(2)과 베이스 기판(1) 사이에, 제1 격리 버퍼층(21)이 형성되고, 오믹 접촉층(5)과 소스·드레인 금속층(6) 사이에, 제2 격리 버퍼층(61)이 형성되어 있다. 또한, 상기 게이트 금속층(2)과 게이트 절연층(3) 사이에 제3 격리 버퍼층(22)이 형성되고, 소스·드레인 금속층(6)과 패시베이션층(7) 사이에 제4 격리 버퍼층(62)이 형성되어 있다.
본 실시예에서, 상기 게이트 금속층(2)과 소스·드레인 금속층(6)에는 금속 Cu를 채용하고 있지만, 이에 한정되지 않는다.
상기 제1 격리 버퍼층(21), 및／또는, 상기 제2 격리 버퍼층(61)은, MoOx에 의해 제조될 수 있으며, 상기 제3 격리 버퍼층(22), 및／또는, 상기 제4 격리 버퍼층(62)은 금속 Mo 혹은 MoOx에 의해 제조될 수 있다.
도 5에 도시되는 어레이 기판(400)의 제조 방법은, 실시예 2와 실시예 3에 제공된 어레이 기판(200,300)의 제조 방법을 결합함으로써 얻어지므로, 여기에서는 설명을 생략한다.
본 실시예에 따른 어레이 기판 및 그 제조 방법은, 실시예 1에 더하여, 게이트 금속층과 게이트 절연층 사이에 한 층의 제3 격리 버퍼층을 더 형성하고, 소스·드레인 금속층과 패시베이션층 사이에 제4 격리 버퍼층을 형성함으로써, TFT 구조에서의 각 층의 사이의 점착력을 보다 향상시켜, 각 층의 사이에 이탈 현상이 발생하는 것을 방지함과 함께, 게이트 금속층에서의 Cu 이온이, 인접하는 층의 구조로 확산하는 것을 유효하게 방지하고, 소스·드레인 금속층에서의 Cu와 화소 전극 사이의 접촉 저항을 개선하여, Cu 금속이 산화되는 것을 방지할 수 있다.
실시예 1 내지 실시예 4에서는, 모두 보텀 게이트형의 TFT 구조를 예로 들어, 본 발명이 새롭게 제공한 어레이 기판 구조를 설명하였다. 그러나, 본 발명에 제공된 기술안은, 보텀 게이트형의 TFT 구조의 어레이 기판에 적용하는 것에 한정되지 않고, 톱 게이트형, 혹은 더블 게이트형 등의 TFT 구조의 어레이 기판에도 적용한다.
이하, 본 발명에 제공되는 격리 버퍼층을 이용하여 실현하는 톱 게이트형의 TFT 구조에 대하여 간단하게 설명한다.
[실시예 5]
도 6에 도시하는 바와 같이, 톱 게이트형의 TFT 어레이 기판(500)의 구조에 있어서, 베이스 기판(1)에, 활성층(9)과, 소스·드레인 금속층(6)과, 게이트 절연층(3)과, 게이트 금속층(2)과, 패시베이션층(7)과, 화소 전극(8)을 순차적으로 형성한다. 활성층(9)은 반도체층만을 포함하는 단일층의 구조이어도 좋고, 반도체층과 오믹 접촉층을 포함하는 2층의 구조이어도 좋다. 도 6에 도시되는 TFT 어레이 기판(500)의 구조에 있어서, 활성층(9)의 구체적인 실현 방법에 대하여 구별하여 도시하지 않았지만, 일 층의 구조에 한정되지 않는다.
상기 톱 게이트형의 TFT 어레이 기판(500)의 구조에 있어서, 게이트 금속층(2)과 게이트 절연층(3) 사이에 제1 격리 버퍼층(21)이 형성되고, 활성층(9)과 소스·드레인 금속층(6) 사이에 제2 격리 버퍼층(61)이 형성되어 있다. 또한, 상기 제1 격리 버퍼층(21), 및／또는 제2 격리 버퍼층(61)은, MoOx에 의해 제조될 수 있다.
또한, 도 6에 도시되는 어레이 기판(500)을 제조하는 공정에는, 베이스 기판(1)에, 활성층(9)과, 소스·드레인 금속층(6)과, 게이트 절연층(3) 및 게이트 금속층(2), 패시베이션층(7) 및 화소 전극(8)을 순차적으로 형성하는 단계가 포함된다.
소스·드레인 금속층(6)을 제조하는 동시에, 제2 격리 버퍼층(61)을 제조한다. 구체적으로는, 활성층(9)이 형성되어 있는 기판에 산화몰리브덴 박막과 소스·드레인 금속층을 형성하고, 패터닝 공정에 의해, 동일한 패턴을 갖는 제2 격리 버퍼층(61)과 소스·드레인 금속층(6)의 패턴을 형성한다.
게이트 금속층(2)을 제조하는 동시에, 제1 격리 버퍼층(21)을 제조한다. 구체적으로는, 게이트 절연층(3)이 형성되어 있는 기판에 산화몰리브덴 박막과 게이트 금속 박막을 순차적으로 증착하고, 패터닝 공정에 의해, 동일한 패턴을 갖는 제1 격리 버퍼층(21)과 게이트 금속층(2)의 패턴을 형성한다.
상기 어레이 기판(500)을 제조하는 공정에서, MoOx 박막을 증착 형성하는 공정은 실시예 1과 유사하므로, 여기에서는 설명을 생략한다.
본 발명의 실시예에 따른 어레이 기판 및 그 제조 방법은, MoOx를 격리 버퍼층을 제조하는 재료로서 이용하여, 격리 버퍼층을 실현하는 새로운 방법을 제공한다. 또한, 산화몰리브덴을 포함하는 격리 버퍼층은, TFT 구조에서의 금속 전극층의 금속 이온이, 활성층에 사용되는, 예를 들어 실리콘계 박막층으로 확산되는 것을 유효하게 방지할 수 있을 뿐만 아니라, 금속 전극층과, 그에 인접하는 층과의 사이의 점착력을 증가시켜, 금속 전극층에 이탈 현상이 발생하는 것을 방지할 수도 있다.
[실시예 6]
본 실시예는, 실시예 5에 제공되는 어레이 기판(500)에 대하여 더 개진하여, 다른 톱 게이트형의 TFT 어레이 기판의 구조를 제공한다.
도 7에 도시하는 바와 같이, 본 실시예에 따른 어레이 기판(600)은, 실시예 5에 제공된 어레이 기판(500)의 구조를 구비하는 이외에, 게이트 금속층(2)과 패시베이션층(7) 사이에, 제3 격리 버퍼층(22)이 더 형성되고, 이 제3 격리 버퍼층(22)은, 금속 Mo 혹은 MoOx에 의해 제조될 수 있다.
또한, 도 7에 도시되는 어레이 기판(600)을 제조하는 공정에서, 제1 격리 버퍼층(21)과 제3 격리 버퍼층(22)은 모두 게이트 금속층(2)과 함께 동일한 1회의 마스크(mask) 공정에 의해 제조될 수 있고, 구체적으로는, 게이트 절연층(3)이 형성되어 있는 기판에, 산화몰리브덴 박막과, 게이트 금속 박막과, 금속 몰리브덴 혹은 산화몰리브덴 박막을 순차적으로 증착하여, 패터닝 공정에 의해, 제1 격리 버퍼층(21)과, 상기 게이트 금속층(2)과, 제3 격리 버퍼층(22)의 패턴을 형성한다.
본 발명의 실시예에 제공되는 어레이 기판 및 그 제조 방법은, MoOx를 격리 버퍼층을 제조하는 재료로서 이용하여, 격리 버퍼층을 실현하는 새로운 방법을 제공한다. 또한, 산화몰리브덴을 포함하는 격리 버퍼층은, TFT 구조에서의 금속 전극층의 금속 이온이, 활성층에 사용되는, 예를 들어 실리콘계 박막층으로 확산되는 것을 유효하게 방지할 수 있을 뿐만 아니라, 금속 전극층과, 그에 인접하는 층 사이의 점착력을 증가시켜, 금속 전극층에 이탈 현상이 발생하는 것을 방지할 수도 있다.
[실시예 7]
본 실시예는, 실시예 5에 제공되는 어레이 기판(500)에 대하여 더 개진하여, 또 다른 톱 게이트형의 TFT 어레이 기판의 구조를 제공한다.
구체적으로는, 도 8에 도시하는 바와 같이, 본 실시예에 따른 어레이 기판(700)은, 실시예 5에 제공되는 어레이 기판(500)의 구조를 구비하는 이외에, 게이트 절연층(3)과 소스·드레인 금속층(6) 사이에, 제4 격리 버퍼층(62)이 형성되고, 이 제4 격리 버퍼층(62)은 금속 몰리브덴 혹은 산화몰리브덴에 의해 제조될 수 있다.
또한, 도 8에 도시되는 어레이 기판(700)을 제조하는 공정에 있어서, 제2 격리 버퍼층(61)과 제4 격리 버퍼층(62)은, 모두 소스·드레인 금속층(6)과 함께 동일한 1회의 마스크 공정에 의해 제조될 수 있고, 구체적으로는, 활성층(9)이 형성되어 있는 베이스 기판(1)에, 산화몰리브덴 박막과, 소스·드레인 금속 박막과, 금속 몰리브덴 혹은 산화몰리브덴 박막을 형성하고, 패터닝 공정에 의해, 마찬가지인 패턴을 갖는 제2 격리 버퍼층(61), 상기 소스·드레인 금속층(6) 및 제4 격리 버퍼층(62)의 패턴을 형성한다.
본 실시예에 제공되는 어레이 기판 및 그 제조 방법은, 소스·드레인 금속층과 게이트 절연층 사이의 점착력을 높이어, 소스·드레인 금속층과 게이트 절연층의 이탈을 방지함과 함께, 소스·드레인 금속층에서의 Cu와 화소 전극 사이의 접촉 저항을 유효하게 개선하여, Cu 금속이 산화되는 것을 방지할 수 있다.
[실시예 8]
본 실시예는, 전술한 실시예 6에 따른 기술안과, 실시예 7에 따른 기술안을 결합하여, 새로운 어레이 기판 구조를 제공한다.
도 9에 도시하는 바와 같이, 본 실시예에 제공되는 어레이 기판(800)은, 실시예 5에 제공된 어레이 기판(500)의 구조를 구비하는 이외에, 게이트 금속층(2)과 패시베이션층(7) 사이에, 제3 격리 버퍼층(22)이 형성되고, 게이트 절연층(3)과, 소스·드레인 금속층(6) 사이에, 제4 격리 버퍼층(62)이 형성되고, 상기 제3 격리 버퍼층(22)과 제4 격리 버퍼층(62)은, 금속 몰리브덴 혹은 산화몰리브덴에 의해 제조될 수 있다.
도 9에 도시하는 어레이 기판(800)을 제조하는 방법은, 실시예 6과 실시예 7에 제공되는 어레이 기판(600,700)의 제조 방법을 결합할 수 있으므로, 여기에서는 설명을 생략한다.
본 실시예에 제공되는 어레이 기판 및 그 제조 방법은, TFT 구조에서의 각 층의 사이의 점착력을 보다 향상시킬 수 있어, 각 층의 사이에 이탈 현상이 발생하는 것을 방지함과 함께, 게이트 금속층에서의 Cu 이온이 인접하는 층의 구조로 확산되는 것을 유효하게 방지하고, 또한 소스·드레인 금속층에서의 Cu와 화소 전극 사이의 접촉 저항을 유효하게 개선하여, Cu 금속이 산화되는 것을 방지할 수 있다.
본 발명은 대향하여 설치된 컬러 필터 기판과 어레이 기판 및 컬러 필터와 어레이 기판 사이에 개재되어 있는 액정층을 구비한 액정 패널로서, 상기 어레이 기판은, 전술한 실시예에 제공되는 어레이 기판을 채용할 수 있는 액정 패널도 제공한다.
본 발명의 실시예는 전술한 실시예에 제공되는 어레이 기판을 채용하는 디스플레이도 제공한다.
전술한 디스플레이는, 액정 디스플레이에 한정되지 않고, OLED 디스플레이나 전자 북 등의 디스플레이이어도 좋다.
본 발명의 실시예에 따른 액정 패널과 디스플레이는, 전술한 실시예에서의 어레이 기판을 채용했으므로, 전술한 실시예에 설명된 기술 효과와 마찬가지의 효과를 발휘할 수 있다.
본 발명의 실시예에 제공되는 기술안은 TFT 어레이 기판을 채용한 다종의 디스플레이에 적용될 뿐만 아니라, X선 측정 장치에도 적용된다.
이상은 본 발명의 구체적인 실시예일 뿐이고, 본 발명의 보호 범위를 한정하는 것은 아니며, 당업자는 본 발명에 개시된 기술 범위 내에서, 용이하게 변화하거나 변경할 수 있는 것들은, 모두 본 발명의 보호 범위에 속한다. 이 때문에, 본 발명의 보호 범위는, 청구항의 보호 범위를 기준으로 하고 있다.
1 기판
2 게이트 금속층
21 제1 격리 버퍼층
22 제3 격리 버퍼층
3 게이트 절연층
4 반도체층
5 오믹 접촉층
6 소스·드레인 금속층
61 제2 격리 버퍼층
62 제4 격리 버퍼층
7 패시베이션층
8 화소 전극
9 활성층

Claims (17)

  1. 베이스 기판과, 상기 베이스 기판에 형성되는 게이트 금속층과, 활성층과, 소스·드레인 금속층을 구비하는 어레이 기판에 있어서,
    상기 게이트 금속층의 두께 방향에서의 적어도 일측에 격리 버퍼층이 형성되고, 및／또는 상기 소스·드레인 금속층의 두께 방향에서의 적어도 일측에 격리 버퍼층이 형성되고,
    상기 어레이 기판은 보텀 게이트형의 구조를 채용하고, 상기 게이트 금속층과 상기 활성층 사이에 게이트 절연층이 더 형성되며,
    상기 게이트 금속층의 적어도 일측에 형성되는 격리 버퍼층에는, 상기 게이트 금속층과 상기 베이스 기판 사이에 형성되는 제1 격리 버퍼층, 혹은 상기 게이트 금속층과 상기 베이스 기판 사이에 형성되는 제1 격리 버퍼층 및 상기 게이트 금속층과 상기 게이트 절연층 사이에 형성되는 제3 격리 버퍼층이 포함되고,
    상기 제1 격리 버퍼층은 산화몰리브덴에 의해 제조되고, 상기 제3 격리 버퍼층은 금속 몰리브덴 또는 산화몰리브덴에 의해 제조되는 것을 특징으로 하는 어레이 기판.
  2. 베이스 기판과, 상기 베이스 기판에 형성되는 게이트 금속층과, 활성층과, 소스·드레인 금속층을 구비하는 어레이 기판에 있어서,
    상기 게이트 금속층의 두께 방향에서의 적어도 일측에 격리 버퍼층이 형성되고, 및／또는 상기 소스·드레인 금속층의 두께 방향에서의 적어도 일측에 격리 버퍼층이 형성되고,
    상기 어레이 기판은 톱 게이트형의 구조를 채용하고, 상기 게이트 금속층과 상기 활성층 사이에 형성되는 게이트 절연층과, 상기 게이트 금속층 상에 형성되는 패시베이션층을 더 구비하고,
    상기 게이트 금속층의 적어도 일측에 형성되는 격리 버퍼층에는, 상기 게이트 금속층과 상기 게이트 절연층 사이에 형성되는 제1 격리 버퍼층, 혹은 상기 게이트 금속층과 상기 게이트 절연층 사이에 형성되는 제1 격리 버퍼층 및 상기 게이트 금속층과 상기 패시베이션층 사이에 형성되는 제3 격리 버퍼층이 포함되고,
    상기 제1 격리 버퍼층은 산화몰리브덴에 의해 제조되고, 상기 제3 격리 버퍼층은 금속 몰리브덴 또는 산화몰리브덴에 의해 제조되는 것을 특징으로 하는 어레이 기판.
  3. 베이스 기판과, 상기 베이스 기판에 형성되는 게이트 금속층과, 활성층과, 소스·드레인 금속층을 구비하는 어레이 기판에 있어서,
    상기 게이트 금속층의 두께 방향에서의 적어도 일측에 격리 버퍼층이 형성되고, 및／또는 상기 소스·드레인 금속층의 두께 방향에서의 적어도 일측에 격리 버퍼층이 형성되고,
    상기 어레이 기판은 보텀 게이트형의 구조를 채용하고, 상기 소스·드레인 금속층 상에 패시베이션층이 형성되고,
    상기 소스·드레인 금속층의 적어도 일측에 형성되는 격리 버퍼층에는, 상기 활성층과 상기 소스·드레인 금속층 사이에 형성되고 산화몰리브덴에 의해 제조되는 제2 격리 버퍼층, 혹은 상기 활성층과 상기 소스·드레인 금속층 사이에 형성되고 산화몰리브덴에 의해 제조되는 제2 격리 버퍼층 및 상기 패시베이션층과 상기 소스·드레인 금속층 사이에 형성되는 제4 격리 버퍼층이 포함되고,
    상기 제4 격리 버퍼층은 금속 몰리브덴 또는 산화몰리브덴에 의해 제조되는 것을 특징으로 하는 어레이 기판.
  4. 제1항에 있어서,
    상기 어레이 기판은 소스·드레인 금속층 상에 패시베이션층이 형성되고,
    상기 소스·드레인 금속층의 적어도 일측에 형성되는 격리 버퍼층에는, 상기 활성층과 상기 소스·드레인 금속층 사이에 형성되고 산화몰리브덴에 의해 제조되는 제2 격리 버퍼층, 혹은 상기 활성층과 상기 소스·드레인 금속층 사이에 형성되고 산화몰리브덴에 의해 제조되는 제2 격리 버퍼층 및 상기 패시베이션층과 상기 소스·드레인 금속층 사이에 형성되는 제4 격리 버퍼층이 포함되고,
    상기 제4 격리 버퍼층은 금속 몰리브덴 또는 산화몰리브덴에 의해 제조되는 것을 특징으로 하는 어레이 기판.
  5. 베이스 기판과, 상기 베이스 기판에 형성되는 게이트 금속층과, 활성층과, 소스·드레인 금속층을 구비하는 어레이 기판에 있어서,
    상기 게이트 금속층의 두께 방향에서의 적어도 일측에 격리 버퍼층이 형성되고, 및／또는 상기 소스·드레인 금속층의 두께 방향에서의 적어도 일측에 격리 버퍼층이 형성되고,
    상기 어레이 기판은 톱 게이트형의 구조를 채용하고, 상기 게이트 금속층과 상기 소스·드레인 금속층 사이에 게이트 절연층이 형성되고,
    상기 소스·드레인 금속층의 적어도 일측에 형성되는 격리 버퍼층에는, 상기 활성층과 상기 소스·드레인 금속층 사이에 형성되고 산화몰리브덴에 의해 제조되는 제2 격리 버퍼층, 혹은 상기 활성층과 상기 소스·드레인 금속층 사이에 형성되고 산화몰리브덴에 의해 제조되는 제2 격리 버퍼층 및 상기 게이트 절연층과 상기 소스·드레인 금속층 사이에 형성되는 제4 격리 버퍼층이 포함되고,
    상기 제4 격리 버퍼층은 금속 몰리브덴 또는 산화몰리브덴에 의해 제조되는 것을 특징으로 하는 어레이 기판.
  6. 제2항에 있어서,
    상기 어레이 기판은 상기 게이트 금속층과 상기 소스·드레인 금속층 사이에 게이트 절연층이 형성되고,
    상기 소스·드레인 금속층의 적어도 일측에 형성되는 격리 버퍼층에는, 상기 활성층과 상기 소스·드레인 금속층 사이에 형성되고 산화몰리브덴에 의해 제조되는 제2 격리 버퍼층, 혹은 상기 활성층과 상기 소스·드레인 금속층 사이에 형성되고 산화몰리브덴에 의해 제조되는 제2 격리 버퍼층 및 상기 게이트 절연층과 상기 소스·드레인 금속층 사이에 형성되는 제4 격리 버퍼층이 포함되고,
    상기 제4 격리 버퍼층은 금속 몰리브덴 또는 산화몰리브덴에 의해 제조되는 것을 특징으로 하는 어레이 기판.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서,
    상기 게이트 금속층과 소스·드레인 금속층 중 적어도 한쪽이 금속 Cu 혹은 Cu 합금에 의해 형성되는 것을 특징으로 하는 어레이 기판.
  8. 베이스 기판에 게이트 금속층과, 활성층과, 소스·드레인 금속층을 형성하는 제1항 내지 제6항 중 어느 한 항에 기재된 어레이 기판의 제조 방법에 있어서,
    상기 게이트 금속층의 적어도 일측에, 상기 게이트 금속층과 마찬가지의 패턴을 갖는 격리 버퍼층을 형성하는 단계, 및／또는 상기 소스·드레인 금속층의 적어도 일측에, 상기 소스·드레인 금속층과 마찬가지의 패턴을 갖는 격리 버퍼층을 형성하는 단계를 포함하고,
    상기 격리 버퍼층은 산화몰리브덴에 의해 제조되는 어레이 기판의 제조 방법.
  9. 베이스 기판에 게이트 금속층과, 활성층과, 소스·드레인 금속층을 형성하는 제1항, 제3항 및 제4항 중 어느 한 항에 기재된 어레이 기판의 제조 방법에 있어서,
    게이트 금속층의 적어도 일측에, 상기 게이트 금속층과 마찬가지의 패턴을 갖는 격리 버퍼층을 형성하는 단계, 및／또는 소스·드레인 금속층의 적어도 일측에, 상기 소스·드레인 금속층과 마찬가지의 패턴을 갖는 격리 버퍼층을 형성하는 단계를 포함하고,
    상기 어레이 기판은 보텀 게이트형의 구조를 채용하고,
    상기 게이트 금속층의 적어도 일측에, 상기 게이트 금속층과 마찬가지인 패턴을 갖는 격리 버퍼층을 형성하는 단계는, 상기 베이스 기판에 산화몰리브덴 박막과 게이트 금속 박막을 순차적으로 증착하고, 패터닝 공정에 의해 제1 격리 버퍼층과 상기 게이트 금속층의 패턴을 형성하는 것을 특징으로 하는 어레이 기판의 제조 방법.
  10. 베이스 기판에 게이트 금속층과, 활성층과, 소스·드레인 금속층을 형성하는 제1항, 제3항 및 제4항 중 어느 한 항에 기재된 어레이 기판의 제조 방법에 있어서,
    게이트 금속층의 적어도 일측에, 상기 게이트 금속층과 마찬가지의 패턴을 갖는 격리 버퍼층을 형성하는 단계, 및／또는 소스·드레인 금속층의 적어도 일측에, 상기 소스·드레인 금속층과 마찬가지의 패턴을 갖는 격리 버퍼층을 형성하는 단계를 포함하고,
    상기 어레이 기판은 보텀 게이트형의 구조를 채용하고,
    상기 게이트 금속층의 적어도 일측에, 상기 게이트 금속층과 마찬가지의 패턴을 갖는 격리 버퍼층을 형성하는 단계는, 상기 베이스 기판에 산화몰리브덴 박막, 게이트 금속 박막 및 금속 몰리브덴 박막 또는 산화몰리브덴 박막을 순차적으로 증착하고, 패터닝 공정에 의해 제1 격리 버퍼층, 상기 게이트 금속층 및 제3 격리 버퍼층의 패턴을 형성하는 것을 특징으로 하는 어레이 기판의 제조 방법.
  11. 베이스 기판에 게이트 금속층과, 활성층과, 소스·드레인 금속층을 형성하는 제2항, 제5항 및 제6항 중 어느 한 항에 기재된 어레이 기판의 제조 방법에 있어서,
    게이트 금속층의 적어도 일측에, 상기 게이트 금속층과 마찬가지의 패턴을 갖는 격리 버퍼층을 형성하는 단계, 및／또는 소스·드레인 금속층의 적어도 일측에, 상기 소스·드레인 금속층과 마찬가지의 패턴을 갖는 격리 버퍼층을 형성하는 단계를 포함하고,
    상기 어레이 기판은 톱 게이트형의 구조를 채용하고,
    상기 게이트 금속층의 적어도 일측에, 상기 게이트 금속층과 마찬가지의 패턴을 갖는 격리 버퍼층을 형성하는 단계는, 게이트 절연층이 형성되어 있는 상기 베이스 기판에 산화몰리브덴 박막과 게이트 금속 박막을 순차적으로 증착하고, 패터닝 공정에 의해 제1 격리 버퍼층과 상기 게이트 금속층의 패턴을 형성하는 것을 특징으로 하는 어레이 기판의 제조 방법.
  12. 베이스 기판에 게이트 금속층과, 활성층과, 소스·드레인 금속층을 형성하는 제2항, 제5항 및 제6항 중 어느 한 항에 기재된 어레이 기판의 제조 방법에 있어서,
    게이트 금속층의 적어도 일측에, 상기 게이트 금속층과 마찬가지의 패턴을 갖는 격리 버퍼층을 형성하는 단계, 및／또는 소스·드레인 금속층의 적어도 일측에, 상기 소스·드레인 금속층과 마찬가지의 패턴을 갖는 격리 버퍼층을 형성하는 단계를 포함하고,
    상기 어레이 기판은 톱 게이트형의 구조를 채용하고,
    상기 게이트 금속층의 적어도 일측에, 상기 게이트 금속층과 마찬가지의 패턴을 갖는 격리 버퍼층을 형성하는 단계는, 게이트 절연층이 형성되어 있는 상기 베이스 기판에 산화몰리브덴 박막, 게이트 금속 박막, 및 금속 몰리브덴 박막 또는 산화몰리브덴 박막을 순차적으로 증착하고, 패터닝 공정에 의해 제1 격리 버퍼층, 상기 게이트 금속층 및 제3 격리 버퍼층의 패턴을 형성하는 것을 특징으로 하는 어레이 기판의 제조 방법.
  13. 제8항에 있어서,
    상기 소스·드레인 금속층의 적어도 일측에, 상기 소스·드레인 금속층과 마찬가지의 패턴을 갖는 격리 버퍼층을 형성하는 단계는, 상기 활성층이 형성되어 있는 상기 베이스 기판에 산화몰리브덴 박막과 소스·드레인 금속 박막을 형성하고, 패터닝 공정에 의해, 제2 격리 버퍼층과 상기 소스·드레인 금속층의 패턴을 형성하는 것을 특징으로 하는 어레이 기판의 제조 방법.
  14. 제8항에 있어서,
    상기 소스·드레인 금속층의 적어도 일측에, 상기 소스·드레인 금속층과 마찬가지의 패턴을 갖는 격리 버퍼층을 형성하는 단계는, 상기 활성층이 형성되어 있는 상기 베이스 기판에 산화몰리브덴 박막, 소스·드레인 금속 박막, 및 금속 몰리브덴 박막 또는 산화몰리브덴 박막을 형성하고, 패터닝 공정에 의해 제2 격리 버퍼층, 상기 소스·드레인 금속층의 패턴 및 제4 격리 버퍼층의 패턴을 형성하는 것을 특징으로 하는 어레이 기판의 제조 방법.
  15. 제8항에 있어서,
    a: 스퍼터링 공정에 의해, 혼합된 Ar(아르곤)과 O2를 이용하여, 금속 Mo 타깃재에 대하여 스퍼터링를 행하여, 단일층의 MoOx 박막을 형성하도록 하는 단계와,
    b: 스퍼터링 공정에 의해, 우선, 순수 Ar를 이용하여 몰리브덴 타깃재에 대하여 스퍼터링를 행하고, 그 후에, 혼합된 Ar와 O2를 이용하여, 금속 Mo 타깃재에 대하여 두번째의 스퍼터링를 행하여, Mo 금속층과 MoOx 박막을 동시에 포함하는 2층 구조를 실현하도록 하는 단계와,
    c: 스퍼터링 공정에 의해, 베이스 기판에 금속 Mo 박막을 형성하고 나서, 산소 리치의 분위기에서 열처리를 행함으로써, MoOx막을 형성하는 단계와,
    d: 스퍼터링 공정에 의해, 베이스 기판에 금속 Mo 박막을 형성하고 나서, 산소 리치의 분위기에서 플라즈마 처리를 행함으로써, MoOx막을 형성하는 단계 중의 어느 하나의 단계로, 상기 산화몰리브덴 박막을 형성하는 것을 특징으로 하는 어레이 기판의 제조 방법.
  16. 대향하여 설치되어 있는 컬러 필터와 어레이 기판 및 상기 컬러 필터와 어레이 기판 사이에 개재되어 있는 액정층을 구비하는 액정 패널에 있어서,
    상기 어레이 기판으로서, 상기 제1항 내지 제6항 중 어느 한 항에 기재된 어레이 기판을 채용하는 것을 특징으로 하는, 액정 패널.
  17. 디스플레이에 제16항에 기재된 액정 패널을 채용한 것을 특징으로 하는 디스플레이.
KR1020127028554A 2011-07-22 2012-07-20 어레이 기판 및 그 제조 방법, 액정 패널, 디스플레이 KR101447342B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
CN2011102075032A CN102629609A (zh) 2011-07-22 2011-07-22 阵列基板及其制作方法、液晶面板、显示装置
CN201110207503.2 2011-07-22
PCT/CN2012/078966 WO2013013599A1 (zh) 2011-07-22 2012-07-20 阵列基板及其制作方法、液晶面板、显示装置

Publications (2)

Publication Number Publication Date
KR20130033368A KR20130033368A (ko) 2013-04-03
KR101447342B1 true KR101447342B1 (ko) 2014-10-06

Family

ID=46587832

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020127028554A KR101447342B1 (ko) 2011-07-22 2012-07-20 어레이 기판 및 그 제조 방법, 액정 패널, 디스플레이

Country Status (6)

Country Link
US (1) US8928828B2 (ko)
EP (1) EP2736074A4 (ko)
JP (1) JP2014527288A (ko)
KR (1) KR101447342B1 (ko)
CN (1) CN102629609A (ko)
WO (1) WO2013013599A1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10847076B2 (en) 2018-04-26 2020-11-24 Samsung Display Co., Ltd. Wiring substrate, display device including the wiring substrate, and method of fabricating the wiring substrate

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103018990B (zh) * 2012-12-14 2015-12-02 京东方科技集团股份有限公司 一种阵列基板和其制备方法、及液晶显示装置
CN103489900B (zh) * 2013-09-04 2016-05-04 京东方科技集团股份有限公司 一种阻挡层及其制备方法、薄膜晶体管、阵列基板
CN103531594B (zh) * 2013-10-30 2016-08-24 京东方科技集团股份有限公司 一种阵列基板和显示器件
US9887291B2 (en) * 2014-03-19 2018-02-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device including the semiconductor device, display module including the display device, and electronic device including the semiconductor device, the display device, or the display module
CN103943638A (zh) * 2014-04-15 2014-07-23 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN103943639B (zh) * 2014-04-15 2016-08-17 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN104076983B (zh) * 2014-06-25 2019-01-08 深圳市正星光电技术有限公司 一种触摸屏的保护玻璃、触摸屏、显示器及方法
CN104332474B (zh) * 2014-09-02 2017-10-31 重庆京东方光电科技有限公司 一种阵列基板及其制作方法和显示装置
CN104393005B (zh) * 2014-11-24 2017-06-30 京东方科技集团股份有限公司 显示基板及其制作方法、显示装置
CN104465670B (zh) * 2014-12-12 2018-01-23 京东方科技集团股份有限公司 一种阵列基板及其制作方法、显示装置
CN104714336B (zh) * 2015-03-30 2017-08-25 深圳市华星光电技术有限公司 显示面板及显示装置
CN104867985A (zh) * 2015-05-18 2015-08-26 京东方科技集团股份有限公司 一种薄膜晶体管、其制备方法、阵列基板及显示装置
KR102395900B1 (ko) 2015-06-26 2022-05-09 삼성디스플레이 주식회사 표시 장치 및 표시 장치의 제조 방법
CN105140232A (zh) * 2015-07-24 2015-12-09 深圳市华星光电技术有限公司 一种阵列基板的制作方法
KR102436641B1 (ko) * 2015-10-23 2022-08-26 삼성디스플레이 주식회사 표시 장치 및 그 제조방법
KR102477984B1 (ko) * 2015-12-11 2022-12-15 삼성디스플레이 주식회사 액정 표시 장치 및 그 제조 방법
JP2017143108A (ja) * 2016-02-08 2017-08-17 株式会社ジャパンディスプレイ 薄膜トランジスタ及び薄膜トランジスタの製造方法
CN106023825B (zh) * 2016-06-22 2021-02-19 联想(北京)有限公司 一种显示屏幕、显示屏幕的制作方法及电子设备
CN106990592A (zh) 2017-03-14 2017-07-28 惠科股份有限公司 一种显示面板及其制造方法
CN107195641B (zh) * 2017-06-30 2020-05-05 上海天马有机发光显示技术有限公司 一种阵列基板及其制备方法、显示面板
CN107579165B (zh) * 2017-08-30 2024-04-05 京东方科技集团股份有限公司 一种封装基板及其制作方法、显示面板及显示装置
CN107946322A (zh) * 2017-12-15 2018-04-20 京东方科技集团股份有限公司 阵列基板及其制造方法、显示装置
CN108172611A (zh) * 2017-12-28 2018-06-15 深圳市华星光电技术有限公司 薄膜晶体管及其制作方法、阵列基板、金属膜的制作方法
CN109285872A (zh) * 2018-10-18 2019-01-29 武汉华星光电半导体显示技术有限公司 有机自发光二极管显示面板及其制作方法
CN109979946B (zh) * 2019-03-15 2021-06-11 惠科股份有限公司 一种阵列基板及其制造方法和显示面板
CN110690170A (zh) * 2019-10-23 2020-01-14 成都中电熊猫显示科技有限公司 阵列基板的制作方法、阵列基板及显示面板
CN111244114B (zh) * 2020-02-10 2023-10-17 Tcl华星光电技术有限公司 显示面板
CN112466931A (zh) 2020-11-27 2021-03-09 Tcl华星光电技术有限公司 电极结构及其制备方法、薄膜晶体管
CN113345837A (zh) * 2021-05-26 2021-09-03 深圳市华星光电半导体显示技术有限公司 一种显示面板的制作方法及显示面板

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005093813A1 (en) * 2004-03-25 2005-10-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film transistor

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1009007B (zh) 1989-02-15 1990-08-01 航空航天工业部第621研究所 熔铸有色金属及合金用的防护涂料
JP3091026B2 (ja) * 1992-09-11 2000-09-25 三菱電機株式会社 集積回路の配線
US6949417B1 (en) * 1997-03-05 2005-09-27 Lg. Philips Lcd Co., Ltd. Liquid crystal display and method of manufacturing the same
WO2000036641A1 (en) * 1998-12-14 2000-06-22 Frontec Incorporated Wiring, thin-film transistor substrate with the wiring, method of manufacture thereof, and liquid crystal display device
TWI255957B (en) * 1999-03-26 2006-06-01 Hitachi Ltd Liquid crystal display device and method of manufacturing the same
US7521366B2 (en) * 2001-12-12 2009-04-21 Lg Display Co., Ltd. Manufacturing method of electro line for liquid crystal display device
US7612850B2 (en) * 2004-03-05 2009-11-03 Kazuyoshi Inoue Semi-transmissive/semi-reflective electrode substrate, method for manufacturing same, and liquid crystal display using such semi-transmissive/semi-reflective electrode substrate
JP4713192B2 (ja) * 2004-03-25 2011-06-29 株式会社半導体エネルギー研究所 薄膜トランジスタの作製方法
US7372070B2 (en) * 2004-05-12 2008-05-13 Matsushita Electric Industrial Co., Ltd. Organic field effect transistor and method of manufacturing the same
US7554260B2 (en) * 2004-07-09 2009-06-30 Semiconductor Energy Laboratory Co., Ltd. Display device provided with a conductive film connection between a wiring component and a metal electrode film
US8040469B2 (en) * 2004-09-10 2011-10-18 Semiconductor Energy Laboratory Co., Ltd. Display device, method for manufacturing the same and apparatus for manufacturing the same
EP1810334B1 (en) * 2004-11-11 2011-12-28 Semiconductor Energy Laboratory Co., Ltd. Method for Manufacturing a Semiconductor Device
CN1909248A (zh) 2005-08-02 2007-02-07 中华映管股份有限公司 薄膜晶体管及其制造方法
US7968382B2 (en) * 2007-02-02 2011-06-28 Semiconductor Energy Laboratory Co., Ltd. Method of manufacturing semiconductor device
TWI369556B (en) * 2007-03-27 2012-08-01 Sony Corp Electro-optic device
CN100470757C (zh) * 2007-06-15 2009-03-18 友达光电股份有限公司 导线结构、像素结构、显示面板、光电装置及其形成方法
KR101338115B1 (ko) * 2008-04-28 2013-12-06 엘지디스플레이 주식회사 저저항 배선구조 및 이를 이용한 액정표시장치의 제조방법
TWI770659B (zh) * 2008-07-31 2022-07-11 日商半導體能源研究所股份有限公司 半導體裝置及半導體裝置的製造方法
EP2256814B1 (en) * 2009-05-29 2019-01-16 Semiconductor Energy Laboratory Co, Ltd. Oxide semiconductor device and method for manufacturing the same

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2005093813A1 (en) * 2004-03-25 2005-10-06 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing thin film transistor

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10847076B2 (en) 2018-04-26 2020-11-24 Samsung Display Co., Ltd. Wiring substrate, display device including the wiring substrate, and method of fabricating the wiring substrate

Also Published As

Publication number Publication date
CN102629609A (zh) 2012-08-08
WO2013013599A1 (zh) 2013-01-31
US8928828B2 (en) 2015-01-06
EP2736074A4 (en) 2015-02-18
JP2014527288A (ja) 2014-10-09
US20130107155A1 (en) 2013-05-02
KR20130033368A (ko) 2013-04-03
EP2736074A1 (en) 2014-05-28

Similar Documents

Publication Publication Date Title
KR101447342B1 (ko) 어레이 기판 및 그 제조 방법, 액정 패널, 디스플레이
JP5000290B2 (ja) Ｔｆｔ基板及びｔｆｔ基板の製造方法
KR101814315B1 (ko) 박막 트랜지스터 및 그 제조 방법, 어레이 기판, 및 디스플레이 디바이스
JP4970622B2 (ja) 半導体装置、半導体装置を有する液晶表示装置、半導体装置の製造方法
US9947796B2 (en) Oxide thin film transistor and manufacturing method thereof, array substrate and display device
KR20130111874A (ko) 박막 트랜지스터, 이를 포함하는 박막 트랜지스터 표시판 및 표시 장치, 그리고 박막 트랜지스터의 제조 방법
JP2007212699A (ja) 反射型ｔｆｔ基板及び反射型ｔｆｔ基板の製造方法
WO2007088722A1 (ja) Ｔｆｔ基板及び反射型ｔｆｔ基板並びにそれらの製造方法
CN104508808A (zh) 半导体装置及其制造方法
CN107968097B (zh) 一种显示设备、显示基板及其制作方法
US20160343739A1 (en) Thin film transistor, method of manufacturing thin film transistor, array substrate and display device
CN103956386A (zh) 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置
US20150311345A1 (en) Thin film transistor and method of fabricating the same, display substrate and display device
US20160300955A1 (en) Thin film transistor and method of manufacturing the same, display substrate, and display apparatus
CN104766803A (zh) Tft的制作方法及tft、阵列基板、显示装置
CN103531640A (zh) 薄膜晶体管、阵列基板及其制造方法和显示装置
US11664460B2 (en) Thin-film transistor and method for preparing the same, display substrate and display device
JP2006210477A (ja) 薄膜トランジスタ及びその製造方法並びに薄膜トランジスタ基板及びその製造方法並びに該薄膜トランジスタを用いた液晶表示装置及び有機ｅｌ表示装置並びに透明導電積層基板
US20150221677A1 (en) Active matrix substrate, display device, and production method therefor
CN107275343B (zh) 底栅型tft基板的制作方法
CN104409516A (zh) 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置
US9685463B2 (en) Array substrate, its manufacturing method, display panel and display device
KR102145978B1 (ko) 어레이기판 및 이의 제조방법
KR20110044633A (ko) 단일 구리 타겟을 이용한 박막트랜지스터 제조 방법 및 그 방법에 의한 박막 트랜지스터
KR20110118384A (ko) 표시 기판 및 그 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170830

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180920

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190919

Year of fee payment: 6