CN103489900B - 一种阻挡层及其制备方法、薄膜晶体管、阵列基板 - Google Patents

一种阻挡层及其制备方法、薄膜晶体管、阵列基板 Download PDF

Info

Publication number
CN103489900B
CN103489900B CN201310397184.5A CN201310397184A CN103489900B CN 103489900 B CN103489900 B CN 103489900B CN 201310397184 A CN201310397184 A CN 201310397184A CN 103489900 B CN103489900 B CN 103489900B
Authority
CN
China
Prior art keywords
conductive film
layer
crystal boundary
substance
barrier layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201310397184.5A
Other languages
English (en)
Other versions
CN103489900A (zh
Inventor
刘翔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
BOE Technology Group Co Ltd
Original Assignee
BOE Technology Group Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by BOE Technology Group Co Ltd filed Critical BOE Technology Group Co Ltd
Priority to CN201310397184.5A priority Critical patent/CN103489900B/zh
Priority to PCT/CN2013/088568 priority patent/WO2015032135A1/zh
Priority to US14/362,423 priority patent/US20160020103A1/en
Publication of CN103489900A publication Critical patent/CN103489900A/zh
Application granted granted Critical
Publication of CN103489900B publication Critical patent/CN103489900B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/435—Resistive materials for field effect devices, e.g. resistive gate for MOSFET or MESFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78609—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device for preventing leakage current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

本发明提供了一种阻挡层及其制备方法、薄膜晶体管、阵列基板，涉及显示技术领域，当所述阻挡层用于薄膜晶体管时，能够阻挡Cu原子向其他层的扩散，从而减小了对薄膜晶体管性能的损害。所述一种阻挡层包括至少两层导电薄膜；其中，任一层所述导电薄膜中的晶界与相接触的另一层所述导电薄膜中的晶界相互错位排列。

Description

一种阻挡层及其制备方法、薄膜晶体管、阵列基板
技术领域
本发明涉及显示技术领域，尤其涉及一种阻挡层及其制备方法、薄膜晶体管、阵列基板。
背景技术
近年来，大尺寸、高分辨率的液晶电视逐渐成为了薄膜晶体管液晶显示器(ThinFilmTransistorLiquidCrystalDisplay，TFT-LCD)发展的一个主流趋势，这就需要采用更高频率的驱动电路以提高显示质量，使得TFT-LCD中图像信号的延迟现象变得更为严重。TFT-LCD信号的延迟主要由T=RC来决定的，其中，T为信号传输速率，R为信号电阻，C为相关电容。
目前，一般采用化学性质相对稳定、电阻率相对较高的钽（Ta）、铬（Cr）、钼（Mo）等金属或其合金作为金属电极的材料。随着TFT-LCD尺寸的提高，栅极扫描线长度也随着增大，信号延迟时间也随之增大，信号延迟增加到一定的程度，一些像素得不到充分的充电，造成亮度不均匀，使TFT-LCD的对比度下降，严重地影响了图像的显示质量。
为此，目前以低电阻的金属铜（Cu）作为薄膜晶体管的源漏电极可以解决这一问题。然而，由于Cu原子在高温或外加电场的作用下，极易向半导体有源层、栅绝缘层和钝化层中扩散，使器件的性能退化甚至失效，因此，一般在沉积Cu金属薄膜之前需先沉积一层阻挡层（BufferLayer）。
对于阻挡层应具有较好的热稳定性、导电性等特性。因此，阻挡层材料一般选择高熔点、导电性良好的金属单质或它们的合金，如钼（Mo）、钛（Ti）、Mo-Ti合金、Ti的合金等。
从结构上讲，最佳的阻挡层应是单晶材料，然而由于单晶材料生长困难，成本较高，难以用于大规模生产使用。金属或金属的合金通常形成的薄膜为多晶薄膜，薄膜中存在一定数量的晶界缺陷，往往成为Cu原子扩散的通道，即使是微量的Cu原子也会对薄膜晶体管的器件性能造成影响。
下面以金属单质Mo作为阻挡层为例进行说明，如图1所示，在阻挡层40中，晶粒纵向生长形成晶界70，在金属Cu的源漏金属层50和半导体有源层30之间形成了扩散通道，当Cu原子60受到加热或外加电场的作用时，部分Cu原子60便能够穿过晶界，扩散到半导体层有源层30中，影响了薄膜晶体管的性能。
发明内容
本发明的实施例提供一种阻挡层及其制备方法、薄膜晶体管、阵列基板，可以阻挡Cu原子的扩散。
为达到上述目的，本发明的实施例采用如下技术方案：
一方面，本发明实施例提供了一种阻挡层，该阻挡层包括至少两层导电薄膜；其中，任一层所述导电薄膜中的晶界与相接触的另一层所述导电薄膜中的晶界相互错位排列。
优选的，所述至少两层导电薄膜至少包括第一层导电薄膜和第二层导电薄膜；所述第一层导电薄膜和所述第二层导电薄膜均包括高热稳定性且低电阻率的金属单质。
进一步优选的，所述至少两层导电薄膜至少包括第一层导电薄膜和第二层导电薄膜；所述第一层导电薄膜包括高热稳定性且低电阻率的金属单质；
所述第二层导电薄膜包括由所述高热稳定性且低电阻率的金属单质构成的化合物或合金；其中，所述化合物包括由所述高热稳定性且低电阻率的金属单质构成的氧化物、或氮化物、或氮氧化合物。
可选的，所述高热稳定性且低电阻率的金属单质包括钼、或钛、或钨、或钽、或锆、或钴、或铪。
优选的，所述任一层导电薄膜的厚度均为
另一方面，本发明实施例还提供了一种阻挡层，该阻挡层包括至少一个阻挡单元，任一个阻挡单元均包括一层上导电薄膜和一层下导电薄膜；其中所述上导电薄膜包括无晶界导电薄膜。
可选的，所述下导电薄膜包括高热稳定性且低电阻率的金属单质、或由所述高热稳定性且低电阻率的金属单质构成的合金。
进一步可选的，所述高热稳定性且低电阻率的金属单质包括钼、或钛、或钨、或钽、或锆、或钴、或铪。
优选的，所述任一个阻挡单元的厚度为
再一方面，本发明实施例还提供了一种阻挡层，该阻挡层包括一层具有晶界的第三导电薄膜，在所述第三导电薄膜的晶界处还包括晶界阻挡物，用于填补所述第三导电薄膜的晶界。
可选的，所述第三导电薄膜包括高热稳定性且低电阻率的金属单质、或由所述高热稳定性且低电阻率的金属单质构成的合金；
所述晶界阻挡物包括由所述高热稳定性且低电阻率的金属单质构成的氧化物、或氮化物、或氮氧化合物。
进一步可选的，所述高热稳定性且低电阻率的金属单质包括钼、或钛、或钨、或钽、或锆、或钴、或铪。
优选的，所述第三导电薄膜的厚度为
又一方面，本发明实施例还提供了一种薄膜晶体管，包括栅电极、栅绝缘层、半导体有源层、源漏金属层，还包括上述的任一种阻挡层。
再一方面，本发明实施例还提供了一种阵列基板，包括基板、以及设置在基板上的上述的薄膜晶体管。
另一方面，本发明实施例提供了一种阻挡层的制备方法，该方法包括：在衬底基板上形成至少两层导电薄膜；其中，任一层所述导电薄膜中的晶界与相接触的另一层所述导电薄膜中的晶界相互错位排列。
可选的，在所述衬底基板上至少形成均包括高热稳定性且低电阻率的金属单质的第一层导电薄膜和第二层导电薄膜。
可选的，在所述衬底基板上至少形成包括高热稳定性且低电阻率的金属单质的第一层导电薄膜、以及包括由所述高热稳定性且低电阻率的金属单质构成的化合物或合金的第二层导电薄膜。
进一步优选的，所述高热稳定性且低电阻率的金属单质包括钼、或钛、或钨、或钽、或锆、或钴、或铪。
优选的，所述任一层导电薄膜的厚度均为
又一方面，本发明实施例提供了一种阻挡层的制备方法，该方法包括：在衬底基板上形成至少一个阻挡单元，任一个阻挡单元均包括一层上导电薄膜和一层下导电薄膜；其中，所述上导电薄膜包括无晶界导电薄膜。
可选的，在衬底基板上形成一层下导电薄膜，所述下导电薄膜包括高热稳定性且低电阻率的金属单质、或由所述高热稳定性且低电阻率的金属单质构成的合金；
在所述下导电薄膜的相对所述衬底基板的表面通入氧气、或氮气、或氧气和氮气的混合气体，形成一层上导电薄膜，所述上导电薄膜为无晶界导电薄膜。
进一步优选的，所述高热稳定性且低电阻率的金属单质包括钼、或钛、或钨、或钽、或锆、或钴、或铪。
优选的，所述任一个阻挡单元的厚度为
再一方面，本发明实施例提供了一种阻挡层的制备方法，该方法包括：在衬底基板上形成一层具有晶界的第三导电薄膜，并形成位于所述第三导电薄膜的晶界处的晶界阻挡物，所述晶界阻挡物用于填补所述第三导电薄膜的晶界。
可选的，在衬底基板上形成一层具有晶界的第三导电薄膜，所述第三导电薄膜包括高热稳定性且低电阻率的金属单质、或由所述高热稳定性且低电阻率的金属单质构成的合金；
在所述第三导电薄膜的相对所述衬底基板的表面通入氧气、或氮气、或氧气和氮气的混合气体，形成位于所述第三导电薄膜的晶界处的晶界阻挡物，所述晶界阻挡物用于填补所述第三导电薄膜的晶界；其中，所述晶界阻挡物包括由所述高热稳定性且低电阻率的金属单质构成的氧化物、或氮化物、或氮氧化合物。
进一步优选的，所述高热稳定性且低电阻率的金属单质包括钼、或钛、或钨、或钽、或锆、或钴、或铪。
优选的，所述第三导电薄膜的厚度为
本发明实施例提供了一种阻挡层及其制备方法、薄膜晶体管、阵列基板，当上述阻挡层用于由Cu制作的金属电极的薄膜晶体管时，能够阻挡Cu原子向其他层的扩散，从而减小了对薄膜晶体管性能的损害。
附图说明
为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1为现有技术提供的一种阻挡层的结构示意图；
图2为本发明实施例提供的一种阻挡层的结构示意图一；
图3为本发明实施例提供的一种阻挡层的结构示意图二；
图4为本发明实施例提供的一种阻挡层的结构示意图三；
图5为本发明实施例提供的一种薄膜晶体管的结构示意图；
图6为本发明实施例提供的一种阵列基板的结构示意图一；
图7为本发明实施例提供的一种阵列基板的结构示意图二。
附图说明：
10-栅电极；20-栅绝缘层；30-半导体有源层；40-阻挡层；401-第一层导电薄膜；402-第二层导电薄膜；403-阻挡单元；4031-上导电薄膜；4032-下导电薄膜；404-第三导电薄膜；50-源漏金属层；501-源电极；502-漏电极；60-Cu原子；70-晶界；80-晶界填充物；90-像素电极；100-钝化层；110-公共电极。
具体实施方式
下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
本发明实施例提供了一种阻挡层40，如图2所示，包括至少两层导电薄膜；其中，任一层所述导电薄膜中的晶界70与相接触的另一层所述导电薄膜中的晶界70相互错位排列。
需要说明的是，第一，由于目前在显示器领域中，使用Cu作为金属电极是为了解决信号延迟的问题，因此，当本发明实施例提供的所述阻挡层应用于包括薄膜晶体管的显示器时，需仍能解决信号延迟的问题，因此，所述阻挡层需选用低电阻率的材料。此外，由于使用Cu来制备金属电极，其加工流程温度较高可以达到200～450℃，因此，阻挡层材料还必须具有良好的热稳定性。
第二，在本发明实施例中不对所述阻挡层40具体包括的导电薄膜的层数进行限定，根据实际情况进行设定。
本发明实施例提供的一种阻挡层，由于其包括的任一层所述导电薄膜中的晶界70与相接触的另一层所述导电薄膜中的晶界70相互错位排列，在任意相接触的两层导电薄膜的接触面上可以形成晶界的错层结构，从而当该阻挡层应用于由Cu制作的金属电极的薄膜晶体管时，可以阻挡Cu原子的扩散，例如可以阻挡Cu原子向半导体有源层30扩散，进而减小对薄膜晶体管器件性能的损害。
可选的，所述至少两层导电薄膜包括两层导电薄膜，所述两层导电薄膜包括第一层导电薄膜401和第二层导电薄膜402。这样，一方面，通过该两层导电薄膜可以阻挡Cu原子的扩散，另一方面，可以减少工艺次数，节省成本。
这里，“第一层”和“第二层”仅仅是用来对所述导电薄膜名称的描述，在相对位置上不对所述第一层导电薄膜401和所述第二层导电薄膜402进行限制，即：所述第一层导电薄膜401可以设置在所述第二层导电薄膜402之上，也可以设置在所述第二层导电薄膜402之下。
进一步地，考虑到当该阻挡层40应用于由Cu制作的金属电极的薄膜晶体管时，该阻挡层40的电阻率、透明度、薄膜晶体管整体的厚度等会影响薄膜晶体管的性能，因此，优选的，所述任一层导电薄膜的厚度均为
这里，考虑到构成阻挡层的厚度太厚，电阻率会变大，因此本发明实施例中，优选的，在所述阻挡层40包括两层以上的导电薄膜时，其厚度不超过
在此基础上，可选的，所述第一层导电薄膜401和所述第二层导电薄膜402均包括高热稳定性且低电阻率的金属单质。
其中，所述高热稳定性且低电阻率的金属单质包括钼（Mo）、或钛（Ti）、或钨（W）、或钽（Ta）、或锆（Zr）、或钴（Co）、或铪（Hf）等。
需要说明的是，此处，构成所述第一层导电薄膜401和构成所述第二层导电薄膜402的所述高热稳定性且低电阻率金属单质可以是上述同一种金属单质，也可以是上述不同种的金属单质。
通过上述结构，可以获得由两层具有不同晶界70排布的导电薄膜组成的阻挡层40，在所述两层导电薄膜的接触面上可以形成晶界70的错层结构，当上述阻挡层40用于由Cu制作的金属电极的薄膜晶体管时，便可阻挡Cu原子60的扩散，从而减小了对薄膜晶体管性能的损害。此外，由于所述金属单质钼、钛、钨、钽、锆、钴、铪均具有较低的电阻率，当其应用于薄膜晶体管时，也不会对Cu材质的金属电极的电阻有较大影响而导致使用该薄膜晶体管的显示器出现信号延迟的问题。
或者，可选的，所述第一层导电薄膜401包括高热稳定性且低电阻率的金属单质；所述第二层导电薄膜402包括由所述高热稳定性且低电阻率的金属单质构成的化合物或合金。
其中，由所述高热稳定性且低电阻率金属单质构成的所述化合物，包括氧化物、氮化物、氮氧化合物。
所述高热稳定性且低电阻率的金属单质包括钼、或钛、或钨、或钽、或锆、或钴、或铪。在此基础上，由所述高热稳定性且低电阻率金属单质构成的所述化合物例如可以为氧化钼、氮化钼、氮氧化钼、氧化钨、氧化铪、氮化钽、氮化锆等。
由于所述金属单质钼、钛、钨、钽、锆、钴、铪均具有较低的电阻率，由其构成的化合物或合金虽然电阻率较高，但是由所述金属单质和由该金属单质构成的化合物或合金同时构成阻挡层时，当其应用于由Cu制作的金属电极的薄膜晶体管时，也不会对Cu材质的金属电极的电阻有较大影响而导致使用该薄膜晶体管的显示器出现信号延迟的问题。
下面提供3个具体实施例，以详细描述上述的阻挡层。
实施例一，本发明实施例提供了一种阻挡层40，如图2所示，包括相互接触的第一层导电薄膜401和第二层导电薄膜402；其中，所述第一层导电薄膜的厚度为所述第二层导电薄膜的厚度为所述第一层导电薄膜401为钼单质的导电薄膜，所述第二层导电薄膜402为由所述钼单质构成的氧化钼的导电薄膜，且所述第一层导电薄膜401中的钼单质的晶界70与所述第二层导电薄膜402中的氧化钼的晶界70相互错位排列。
这里，所述第一层导电薄膜401中的钼单质的晶界70与所述第二层导电薄膜402中的氧化钼的晶界70相互错位排列可以例如通过以下方法实现，即：采用溅射法或热蒸发法在衬底上沉积厚度约为的金属钼单质作为第一层导电薄膜401；以所述第一层导电薄膜401为衬底，在溅射金属钼时，通入等离子体条件的氧气，从而在所述第一层导电薄膜401上相应地获得厚度约为的氧化钼导电薄膜作为第二层导电薄膜402。
由于所述氧化钼和所述金属单质钼的生长方向不同，因此，在所述第一层导电薄膜401和所述第二层导电薄膜402的接触界面处，晶界70形成错层结构。
需要说明的是，当所述阻挡层40应用于由Cu制作的金属电极的薄膜晶体管，且所述阻挡层40设置于例如半导体有源层与Cu材质的源漏金属层之间时，考虑到所述半导体有源层为金属氧化物半导体如非晶的铟镓锌氧化物（IndiumGalliumZincOxide，IGZO）有源层时，某些上述的金属单质例如Mo会与所述IGZO发生反应，在相接触的界面处生成氧化钼而导致薄膜晶体管的性能恶化。
因此，为了解决这一问题并保持对Cu原子扩散的阻挡，所述第一层导电薄膜401中的钼单质的晶界70与所述第二层导电薄膜402中的氧化钼的晶界70相互错位排列可以例如通过以下方法实现，即：采用溅射法或热蒸发法，以所述金属氧化物半导体有源层为衬底，在溅射金属钼时，通入等离子体条件的氧气，从而在所述金属氧化物半导体有源层上获得厚度约为的氧化钼导电薄膜作为第二层导电薄膜402，然后以第二层导电薄膜402为衬底，沉积厚度约为的金属钼单质作为第一层导电薄膜401。
实施例二，本发明实施例提供了一种阻挡层40，如图2所示，包括相互接触的第一层导电薄膜401和第二层导电薄膜402；其中，所述第一层导电薄膜的厚度为所述第二层导电薄膜的厚度为所述第一层导电薄膜401和所述第二层导电薄膜402均为钽单质的导电薄膜，且所述第一层导电薄膜401中的钽单质的晶界70与所述第二层导电薄膜402中的钽单质的晶界70相互错位排列。
这里，所述第一层导电薄膜401中的钽单质的晶界70与所述第二层导电薄膜402中的钽单质的晶界70相互错位排列可以例如通过以下方法实现，即：采用溅射法或热蒸发法在衬底上沉积厚度约为的金属钽单质作为第一层导电薄膜401；以所述第一层导电薄膜401为衬底，在溅射金属钽时，通过改变溅射功率、成膜速率等工艺条件，在所述第一层导电薄膜401上获得厚度约为的另一层金属钽单质的第二层导电薄膜402。
由于所述金属钽单质的第一层导电薄膜401和第二层导电薄膜402的成膜条件不同，相应地，在所述金属单质的第一层导电薄膜401和第二层导电薄膜中，钽的生长方向也不同，在其接触的界面处，晶界形成错层结构。
实施例三，本发明实施例提供了一种阻挡层40，如图2所示，包括相互接触的第一层导电薄膜401和第二层导电薄膜402；其中，所述第一层导电薄膜的厚度为所述第二层导电薄膜的厚度为所述第一层导电薄膜401为钼单质的导电薄膜，所述第二层导电薄膜402为由金属钼构成的钼-钛合金的导电薄膜，且所述第一层导电薄膜401中的钼单质的晶界70与所述第二层导电薄膜402中的钼-钛合金的晶界70相互错位排列。
这里，所述第一层导电薄膜401中的钼单质的晶界70与所述第二层导电薄膜402中的钼-钛合金的晶界70相互错位排列可以例如通过以下方法实现，即：采用溅射法在衬底上沉积厚度约为的金属钼单质作为第一层导电薄膜401；以所述第一层导电薄膜401为衬底，再溅射钼-钛合金，在所述第一层导电薄膜401上获得厚度约为的另一层钼-钛合金的第二层导电薄膜402。
由于所述金属钼单质的第一层导电薄膜401和所述金属钼-钛合金的第二层导电薄膜402的晶体生长方向不同，在所述第一层导电薄膜401和所述第二层导电薄膜402的接触界面处，晶界形成错层结构。
本发明实施例还提供了另一种阻挡层40，如图3所示，包括至少一个阻挡单元403，任一个阻挡单元403均包括一层上导电薄膜4031和一层下导电薄膜4032；其中，所述上导电薄膜4031包括无晶界导电薄膜。
需要说明的是，第一，由于目前在显示器领域中，使用Cu作为金属电极是为了解决信号延迟的问题，当本发明实施例提供的所述阻挡层应用于包括薄膜晶体管的显示器时，需仍能解决信号延迟的问题，因此，所述阻挡层需选用低电阻率的材料；此外，由于使用Cu来制备金属电极，其加工流程温度较高可以达到200～450℃，因此，阻挡层材料还必须具有良好的热稳定性。
第二，在本发明实施例中不对所述阻挡层40具体包括的阻挡单元的个数进行限定，根据实际情况进行设定。
本发明实施例提供的一种阻挡层，由于所述上导电薄膜4031为无晶界导电薄膜，可以覆盖住所述下导电薄膜4032的晶界通道，当该阻挡层应用于由Cu制作的金属电极的薄膜晶体管时，可以阻挡Cu原子60的扩散，例如可以阻挡Cu原子向半导体有源层30扩散，而减小对薄膜晶体管器件性能的损害。
进一步地，考虑到当该阻挡层40应用于由Cu制作的金属电极的薄膜晶体管时，该阻挡层40的电阻、透明度、薄膜晶体管整体的厚度等会影响薄膜晶体管的性能，因此，优选的，所述任一个阻挡单元的厚度为
可选的，所述下导电薄膜4032包括高热稳定性且低电阻率的金属单质、或由所述高热稳定性且低电阻率的金属单质构成的合金。
其中，所述高热稳定性且低电阻率的金属单质包括钼、或钛、或钨、或钽、或锆、或钴、或铪。在此基础上，由所述高热稳定性且低电阻率的金属单质构成的合金例如可以为钼-钛合金，钼-钨合金等。
由于所述上导电薄膜4031为无晶界导电薄膜，可以覆盖住所述下导电薄膜4032的晶界通道，当上述阻挡层40用于由Cu制作的金属电极的薄膜晶体管时，便可阻挡Cu原子60的扩散，从而减小了对薄膜晶体管性能的损害。此外，由于所述金属单质钼、钛、钨、钽、锆、钴、铪均具有较低的电阻率，当其应用于薄膜晶体管时，也不会对Cu材质的金属电极的电阻有较大影响而导致使用该薄膜晶体管的显示器出现信号延迟的问题。
下面提供一个具体实施例，以详细描述上述的阻挡层。
实施例四，提供了一种阻挡层40，如图3所示，包括一个阻挡单元403；所述阻挡单元403的厚度为其中，所述阻挡单元403包括无晶界的上导电薄膜4031和金属单质锆的下导电薄膜4032。
这里，所述阻挡单元403可以例如通过以下方法实现，即：采用溅射法在衬底上沉积金属锆单质作为下导电薄膜4032；在金属单质锆下导电薄膜4032表面通入等离子体条件的氮气，所述下导电薄膜4031表面的锆原子与所述等离子体条件的氮气反应，生成一层无晶界的上导电薄膜4031。
需要指出的是，上述过程可以多次重复，最终得到包括多个阻挡单元403的阻挡层40。当包括多个阻挡单元403的阻挡层40用于由Cu制作的金属电极的薄膜晶体管时，考虑到该阻挡层40的电阻、透明度、薄膜晶体管整体的厚度等会影响薄膜晶体管的性能，因此，为了保证阻挡层40的透明度和低电阻率，最终得到的具有多个阻挡单元403的阻挡层40厚度应小于等于
由于上导电薄膜4031为无晶界导电薄膜，可以覆盖住下导电薄膜4032并将下导电薄膜与包括Cu材质的电极隔离开，从而阻挡Cu原子60的扩散。
本发明实施例还提供了另一种阻挡层40，如图4所示，该阻挡层40包括一层具有晶界的第三导电薄膜404，在所述第三导电薄膜404的晶界70处还包括晶界阻挡物80，所述晶界阻挡物80用于填补所述第三导电薄膜的晶界。
需要说明的是，由于目前在显示器领域中，使用Cu作为金属电极是为了解决信号延迟的问题，当本发明实施例提供的所述阻挡层应用于包括薄膜晶体管的显示器时，需仍能解决信号延迟的问题，因此，所述阻挡层需选用低电阻率的材料；此外，由于使用Cu来制备金属电极，其加工流程温度较高可以达到200～450℃，因此，阻挡层材料还必须具有良好的热稳定性。
本发明实施例提供的一种阻挡层，通过在所述第三导电薄膜的晶界70处设置所述晶界阻挡物80，填补了所述第三导电薄膜404的晶界70，从而当该阻挡层应用于由Cu制作的金属电极的薄膜晶体管时，便可阻挡Cu原子60的扩散，例如可以阻挡Cu原子60向半导体有源层30的扩散，进而减小对薄膜晶体管器件性能的损害。
进一步地，考虑到当该阻挡层40应用于由Cu制作的金属电极的薄膜晶体管时，该阻挡层40的电阻、透明度、薄膜晶体管整体的厚度等会影响薄膜晶体管的性能，因此，优选的，所述第三导电薄膜404的厚度为
可选的，所述第三导电薄膜404包括高热稳定性且低电阻率的金属单质、或由所述高热稳定性且低电阻率的金属单质构成的合金；所述晶界阻挡物包括由所述高热稳定性且低电阻率的金属单质构成的氧化物、或氮化物、或氮氧化合物。
其中，所述高热稳定性且低电阻率的金属单质包括钼、或钛、或钨、或钽、或锆、或钴、或铪等。在此基础上，由所述高热稳定性且低电阻率的金属单质构成的氧化物、或氮化物、或氮氧化合物，例如可以为氧化钼、氮化钼、氮氧化钼、氧化钨、氧化铪、氮化钽、氮化锆等。
由于所述金属单质钼、或钛、或钨、或钽、或锆、或钴、或铪均具有较低的电阻率，当其应用于薄膜晶体管时，也不会对Cu材质的金属电极的电阻有较大影响而导致使用该薄膜晶体管的显示器出现信号延迟的问题。
下面提供一个具体实施例，以详细描述上述的阻挡层。
实施例五，提供了一种阻挡层40，如图4所示，该阻挡层40包括一层金属单质铪的第三导电薄膜404，所述第三导电薄膜404厚度为在所述第三导电薄膜404的晶界70处还包括晶界阻挡物80，所述晶界阻挡物80为所述金属单质铪的氮氧化合物，即氮氧化铪，用于填补由所述金属单质铪构成的第三导电薄膜404的晶界70。
这里，所述金属单质铪的第三导电薄膜404的晶界70处包括晶界阻挡物80例如可以通过以下方法实现，即：采用溅射法热蒸发法在衬底上沉积金属铪单质作为第三导电薄膜404；在金属单质铪的第三导电薄膜404表面通入等离子体条件的氮气和氧气的混合气体，所述第三导电薄膜404表面的铪原子与所述等离子体条件的氮气和氧气的混合气体反应，生成氮氧化铪的晶界阻挡物80，氮氧化铪的晶界阻挡物80在等离子体条件的高速氮气和氧气的混合气体带动下，能够迁移到第三导电薄膜404表面的晶界70处，堵塞住晶界70，这样当阻挡层40用于由Cu制作的金属电极的薄膜晶体管时，便可阻挡Cu原子60例如向半导体有源层30的扩散，从而减小了对薄膜晶体管性能的损害。
本发明实施例还提供了一种薄膜晶体管，如图5所示，包括栅电极10、栅绝缘层20、半导体有源层30、源漏金属层50，还包括上述的任一种阻挡层40。
其中，如图5所示，当所述源漏金属层50的材质为Cu的情况下，则所述阻挡层40设置在所述源漏金属层50和所述半导体有源层30之间。
当然，当所述栅电极10的材质也为Cu的情况下，则所述阻挡层40还设置在所述栅电极10和所述栅绝缘层20之间。
对于所述阻挡层40，可选的，参考图2所示，所述阻挡层40可以包括至少两层导电薄膜；其中，任一层所述导电薄膜中的晶界70与相接触的另一层所述导电薄膜中的晶界70相互错位排列。
需要说明的是，第一，由于目前在显示器领域中，使用Cu作为金属电极是为了解决信号延迟的问题，因此，当本发明实施例提供的所述阻挡层应用于包括薄膜晶体管的显示器时，需仍能解决信号延迟的问题，因此，所述阻挡层需选用低电阻率的材料。此外，由于使用Cu来制备金属电极，其加工流程温度较高可以达到200～450℃，因此，阻挡层材料还必须具有良好的热稳定性。
第二，在本发明实施例中不对所述阻挡层40具体包括的导电薄膜的层数进行限定，根据实际情况进行设定。
本发明实施例提供的一种薄膜晶体管，由于其中的阻挡层40包括的任一层所述导电薄膜中的晶界70与相接触的另一层所述导电薄膜中的晶界70相互错位排列，在任意相接触的两层导电薄膜的接触面上可以形成晶界的错层结构，从而当该阻挡层应用于由Cu制作的金属电极的薄膜晶体管时，可以阻挡Cu原子的扩散，例如可以阻挡Cu原子向半导体有源层30扩散，进而减小对薄膜晶体管器件性能的损害。
进一步可选的，所述至少两层导电薄膜包括两层导电薄膜，所述两层导电薄膜包括第一层导电薄膜401和第二层导电薄膜402。这样，一方面，通过该两层导电薄膜可以阻挡Cu原子的扩散，另一方面，可以减少工艺次数，节省成本。
这里，“第一层”和“第二层”仅仅是用来对所述导电薄膜名称的描述，在相对位置上不对所述第一层导电薄膜401和所述第二层导电薄膜402进行限制，即：所述第一层导电薄膜401可以设置在所述第二层导电薄膜402之上，也可以设置在所述第二层导电薄膜402之下。
进一步地，考虑到当该阻挡层40应用于由Cu制作的金属电极的薄膜晶体管时，该阻挡层40的电阻率、透明度、薄膜晶体管整体的厚度等会影响薄膜晶体管的性能，因此，优选的，所述任一层导电薄膜的厚度均为
这里，考虑到构成阻挡层的厚度太厚，电阻率会变大，因此本发明实施例中，优选的，在所述阻挡层40包括两层以上的导电薄膜时，其厚度不超过
在此基础上，可选的，所述第一层导电薄膜401和所述第二层导电薄膜402均包括高热稳定性且低电阻率的金属单质。
其中，所述高热稳定性且低电阻率的金属单质包括钼（Mo）、或钛（Ti）、或钨（W）、或钽（Ta）、或锆（Zr）、或钴（Co）、或铪（Hf）等。
需要说明的是，此处，构成所述第一层导电薄膜401和构成所述第二层导电薄膜402的所述高热稳定性且低电阻率金属单质可以是上述同一种金属单质，也可以是上述不同种的金属单质。
通过上述结构，可以获得由两层具有不同晶界70排布的导电薄膜组成的阻挡层40，在所述两层导电薄膜的接触面上可以形成晶界70的错层结构，当上述阻挡层40用于由Cu制作的金属电极的薄膜晶体管时，便可阻挡Cu原子60的扩散，从而减小了对薄膜晶体管性能的损害。此外，由于所述金属单质钼、钛、钨、钽、锆、钴、铪均具有较低的电阻率，当其应用于薄膜晶体管时，也不会对Cu材质的金属电极的电阻有较大影响而导致使用该薄膜晶体管的显示器出现信号延迟的问题。
或者，可选的，所述第一层导电薄膜401包括高热稳定性且低电阻率的金属单质；所述第二层导电薄膜402包括由所述高热稳定性且低电阻率的金属单质构成的化合物或合金。
其中，由所述高热稳定性且低电阻率金属单质构成的所述化合物，包括氧化物、氮化物、氮氧化合物。
所述高热稳定性且低电阻率的金属单质包括钼、或钛、或钨、或钽、或锆、或钴、或铪。在此基础上，由所述高热稳定性且低电阻率金属单质构成的所述化合物例如可以为氧化钼、氮化钼、氮氧化钼、氧化钨、氧化铪、氮化钽、氮化锆等。
由于所述金属单质钼、钛、钨、钽、锆、钴、铪均具有较低的电阻率，由其构成的化合物或合金虽然电阻率较高，但是由所述金属单质和由该金属单质构成的化合物或合金同时构成阻挡层时，当其应用于由Cu制作的金属电极的薄膜晶体管时，也不会对Cu材质的金属电极的电阻有较大影响而导致使用该薄膜晶体管的显示器出现信号延迟的问题。
下面提供三个具体示例，以详细描述上述的薄膜晶体管以及阻挡层40。
示例1，参考图5所示，本示例提供了一种薄膜晶体管，包括栅电极10、栅绝缘层20、半导体有源层30、源漏金属层50；其中，所述源漏金属层50的材质为Cu，所述阻挡层40设置在所述源漏金属层50和所述半导体有源层30之间。
其中，所述阻挡层40，参考图2所示，包括相互接触的第一层导电薄膜401和第二层导电薄膜402；其中，所述第一层导电薄膜的厚度为所述第二层导电薄膜的厚度为所述第一层导电薄膜401为钼单质的导电薄膜，所述第二层导电薄膜402为由所述钼单质构成的氧化钼的导电薄膜，且所述第一层导电薄膜401中的钼单质的晶界70与所述第二层导电薄膜402中的氧化钼的晶界70相互错位排列。
这里，所述第一层导电薄膜401中的钼单质的晶界70与所述第二层导电薄膜402中的氧化钼的晶界70相互错位排列可以例如通过以下方法实现，即：采用溅射法或热蒸发法在衬底上沉积厚度约为的金属钼单质作为第一层导电薄膜401；以所述第一层导电薄膜401为衬底，在溅射金属钼时，通入等离子体条件的氧气，从而在所述第一层导电薄膜401上相应地获得厚度约为的氧化钼导电薄膜作为第二层导电薄膜402。
由于所述氧化钼和所述金属单质钼的生长方向不同，因此，在所述第一层导电薄膜401和所述第二层导电薄膜402的接触界面处，晶界70形成错层结构。
需要说明的是，当所述阻挡层40应用于由Cu制作的源漏金属电极的薄膜晶体管，考虑到所述半导体有源层为金属氧化物半导体如非晶的铟镓锌氧化物（IndiumGalliumZincOxide，IGZO）有源层时，某些上述的金属单质例如Mo会与所述IGZO发生反应，在相接触的界面处生成氧化钼而导致薄膜晶体管的性能恶化。
因此，为了解决这一问题并保持对Cu原子扩散的阻挡，所述第一层导电薄膜401中的钼单质的晶界70与所述第二层导电薄膜402中的氧化钼的晶界70相互错位排列可以例如通过以下方法实现，即：采用溅射法或热蒸发法，以所述金属氧化物半导体有源层为衬底，在溅射金属钼时，通入等离子体条件的氧气，从而在所述金属氧化物半导体有源层上获得厚度约为的氧化钼导电薄膜作为第二层导电薄膜402，然后以第二层导电薄膜402为衬底，沉积厚度约为的金属钼单质作为第一层导电薄膜401。
示例2，参考图5所示，本示例提供了一种薄膜晶体管，包括栅电极10、栅绝缘层20、半导体有源层30、源漏金属层50；其中，所述源漏金属层50的材质为Cu，所述阻挡层40设置在所述源漏金属层50和所述半导体有源层30之间。
其中，所述阻挡层40，参考图2所示，包括相互接触的第一层导电薄膜401和第二层导电薄膜402；其中，所述第一层导电薄膜的厚度为所述第二层导电薄膜的厚度为所述第一层导电薄膜401和所述第二层导电薄膜402均为钽单质的导电薄膜，且所述第一层导电薄膜401中的钽单质的晶界70与所述第二层导电薄膜402中的钽单质的晶界70相互错位排列。
这里，所述第一层导电薄膜401中的钽单质的晶界70与所述第二层导电薄膜402中的钽单质的晶界70相互错位排列可以例如通过以下方法实现，即：采用溅射法或热蒸发法在衬底上沉积厚度约为的金属钽单质作为第一层导电薄膜401；以所述第一层导电薄膜401为衬底，在溅射金属钽时，通过改变溅射功率、成膜速率等工艺条件，在所述第一层导电薄膜401上获得厚度约为的另一层金属钽单质的第二层导电薄膜402。
由于所述金属钽单质的第一层导电薄膜401和第二层导电薄膜402的成膜条件不同，相应地，在所述金属单质的第一层导电薄膜401和第二层导电薄膜中，钽的生长方向也不同，在其接触的界面处，晶界形成错层结构。
示例3，参考图5所示，本示例提供了一种薄膜晶体管，包括栅电极10、栅绝缘层20、半导体有源层30、源漏金属层50；其中，所述源漏金属层50的材质为Cu，所述阻挡层40设置在所述源漏金属层50和所述半导体有源层30之间。
其中，所述阻挡层40，参考图2所示，包括相互接触的第一层导电薄膜401和第二层导电薄膜402；其中，所述第一层导电薄膜的厚度为所述第二层导电薄膜的厚度为所述第一层导电薄膜401为钼单质的导电薄膜，所述第二层导电薄膜402为由金属钼构成的钼-钛合金的导电薄膜，且所述第一层导电薄膜401中的钼单质的晶界70与所述第二层导电薄膜402中的钼-钛合金的晶界70相互错位排列。
这里，所述第一层导电薄膜401中的钼单质的晶界70与所述第二层导电薄膜402中的钼-钛合金的晶界70相互错位排列可以例如通过以下方法实现，即：采用溅射法在衬底上沉积厚度约为的金属钼单质作为第一层导电薄膜401；以所述第一层导电薄膜401为衬底，再溅射钼-钛合金，在所述第一层导电薄膜401上获得厚度约为的另一层钼-钛合金的第二层导电薄膜402。
由于所述金属钼单质的第一层导电薄膜401和所述金属钼-钛合金的第二层导电薄膜402的晶体生长方向不同，在所述第一层导电薄膜401和所述第二层导电薄膜402的接触界面处，晶界形成错层结构。
对于所述阻挡层40，可选的，如图3所示，包括至少一个阻挡单元403，任一个阻挡单元403均包括一层上导电薄膜4031和一层下导电薄膜4032；其中，所述上导电薄膜4031包括无晶界导电薄膜。
需要说明的是，第一，由于目前在显示器领域中，使用Cu作为金属电极是为了解决信号延迟的问题，当本发明实施例提供的所述阻挡层应用于包括薄膜晶体管的显示器时，需仍能解决信号延迟的问题，因此，所述阻挡层需选用低电阻率的材料；此外，由于使用Cu来制备金属电极，其加工流程温度较高可以达到200～450℃，因此，阻挡层材料还必须具有良好的热稳定性。
第二，在本发明实施例中不对所述阻挡层40具体包括的阻挡单元的个数进行限定，根据实际情况进行设定。
本发明实施例提供的一种薄膜晶体管，由于其中的阻挡层40包括的上导电薄膜4031为无晶界导电薄膜，可以覆盖住所述下导电薄膜4032的晶界通道，当该阻挡层应用于由Cu制作的金属电极的薄膜晶体管时，可以阻挡Cu原子60的扩散，而减小对薄膜晶体管器件性能的损害。
进一步地，考虑到当该阻挡层40应用于由Cu制作的金属电极的薄膜晶体管时，该阻挡层40的电阻、透明度、薄膜晶体管整体的厚度等会影响薄膜晶体管的性能，因此，优选的，所述任一个阻挡单元的厚度为
可选的，所述下导电薄膜4032包括高热稳定性且低电阻率的金属单质、或由所述高热稳定性且低电阻率的金属单质构成的合金。
其中，所述高热稳定性且低电阻率的金属单质包括钼、或钛、或钨、或钽、或锆、或钴、或铪。在此基础上，由所述高热稳定性且低电阻率的金属单质构成的合金例如可以为钼-钛合金，钼-钨合金等。
由于所述上导电薄膜4031为无晶界导电薄膜，可以覆盖住所述下导电薄膜4032的晶界通道，当上述阻挡层40用于由Cu制作的金属电极的薄膜晶体管时，便可阻挡Cu原子60的扩散，从而减小了对薄膜晶体管性能的损害。此外，由于所述金属单质钼、钛、钨、钽、锆、钴、铪均具有较低的电阻率，当其应用于薄膜晶体管时，也不会对Cu材质的金属电极的电阻有较大影响而导致使用该薄膜晶体管的显示器出现信号延迟的问题。
下面提供一个具体示例，以详细描述上述的薄膜晶体管和阻挡层40。
示例4，参考图5所示，本示例提供了一种薄膜晶体管，包括栅电极10、栅绝缘层20、半导体有源层30、源漏金属层50；其中，所述源漏金属层50的材质为Cu，所述阻挡层40设置在所述源漏金属层50和所述半导体有源层30之间。
其中，所述阻挡层40，参考图3所示，包括一个阻挡单元403；所述阻挡单元403的厚度为其中，所述阻挡单元403包括无晶界的上导电薄膜4031和金属单质锆的下导电薄膜4032。
这里，所述阻挡单元403可以例如通过以下方法实现，即：采用溅射法在衬底上沉积金属锆单质作为下导电薄膜4032；在金属单质锆下导电薄膜4032表面通入等离子体条件的氮气，所述下导电薄膜4031表面的锆原子与所述等离子体条件的氮气反应，生成一层无晶界的上导电薄膜4031。
需要指出的是，上述过程可以多次重复，最终得到包括多个阻挡单元403的阻挡层40。当包括多个阻挡单元403的阻挡层40用于由Cu制作的金属电极的薄膜晶体管时，考虑到该阻挡层40的电阻、透明度、薄膜晶体管整体的厚度等会影响薄膜晶体管的性能，因此，为了保证阻挡层40的透明度和低电阻率，最终得到的具有多个阻挡单元403的阻挡层40厚度应小于等于
由于上导电薄膜4031为无晶界导电薄膜，可以覆盖住下导电薄膜4032并将下导电薄膜与包括Cu材质的电极隔离开，从而阻挡Cu原子60的扩散。
对于所述阻挡层40，可选的，参考图4所示，该阻挡层40包括一层具有晶界的第三导电薄膜404，在所述第三导电薄膜404的晶界70处还包括晶界阻挡物80，所述晶界阻挡物80用于填补所述第三导电薄膜的晶界。
需要说明的是，由于目前在显示器领域中，使用Cu作为金属电极是为了解决信号延迟的问题，当本发明实施例提供的所述阻挡层应用于包括薄膜晶体管的显示器时，需仍能解决信号延迟的问题，因此，所述阻挡层需选用低电阻率的材料；此外，由于使用Cu来制备金属电极，其加工流程温度较高可以达到200～450℃，因此，阻挡层材料还必须具有良好的热稳定性。
本发明实施例提供的一种薄膜晶体管，由于其中的阻挡层40包括一层具有晶界的第三导电薄膜404，在所述第三导电薄膜404的晶界70处还包括晶界阻挡物80，这样通过在所述第三导电薄膜的晶界70处设置所述晶界阻挡物80，填补了所述第三导电薄膜404的晶界70，从而当该阻挡层应用于由Cu制作的金属电极的薄膜晶体管时，便可阻挡Cu原子60的扩散，例如可以阻挡Cu原子60向半导体有源层30的扩散，进而减小对薄膜晶体管器件性能的损害。
进一步地，考虑到当该阻挡层40应用于由Cu制作的金属电极的薄膜晶体管时，该阻挡层40的电阻、透明度、薄膜晶体管整体的厚度等会影响薄膜晶体管的性能，因此，优选的，所述第三导电薄膜404的厚度为
可选的，所述第三导电薄膜404包括高热稳定性且低电阻率的金属单质、或由所述高热稳定性且低电阻率的金属单质构成的合金；所述晶界阻挡物包括由所述高热稳定性且低电阻率的金属单质构成的氧化物、或氮化物、或氮氧化合物。
其中，所述高热稳定性且低电阻率的金属单质包括钼、或钛、或钨、或钽、或锆、或钴、或铪等。在此基础上，由所述高热稳定性且低电阻率的金属单质构成的氧化物、或氮化物、或氮氧化合物，例如可以为氧化钼、氮化钼、氮氧化钼、氧化钨、氧化铪、氮化钽、氮化锆等。
由于所述金属单质钼、或钛、或钨、或钽、或锆、或钴、或铪均具有较低的电阻率，当其应用于薄膜晶体管时，也不会对Cu材质的金属电极的电阻有较大影响而导致使用该薄膜晶体管的显示器出现信号延迟的问题。
下面提供一个具体示例，以详细描述上述的薄膜晶体管和阻挡层40。
示例5，参考图5所示，本示例提供了一种薄膜晶体管，包括栅电极10、栅绝缘层20、半导体有源层30、源漏金属层50；其中，所述源漏金属层50的材质为Cu，所述阻挡层40设置在所述源漏金属层50和所述半导体有源层30之间。
其中，所述阻挡层40，参考图4所示，该阻挡层40包括一层金属单质铪的第三导电薄膜404，所述第三导电薄膜404厚度为，在所述第三导电薄膜404的晶界70处还包括晶界阻挡物80，所述晶界阻挡物80为所述金属单质铪的氮氧化合物，即氮氧化铪，用于填补由所述金属单质铪构成的第三导电薄膜404的晶界70。
这里，所述金属单质铪的第三导电薄膜404的晶界70处包括晶界阻挡物80例如可以通过以下方法实现，即：采用溅射法热蒸发法在衬底上沉积金属铪单质作为第三导电薄膜404；在金属单质铪的第三导电薄膜404表面通入等离子体条件的氮气和氧气的混合气体，所述第三导电薄膜404表面的铪原子与所述等离子体条件的氮气和氧气的混合气体反应，生成氮氧化铪的晶界阻挡物80，氮氧化铪的晶界阻挡物80在等离子体条件的高速氮气和氧气的混合气体带动下，能够迁移到第三导电薄膜404表面的晶界70处，堵塞住晶界70，这样当阻挡层40用于由Cu制作的金属电极的薄膜晶体管时，便可阻挡Cu原子60例如向半导体有源层30的扩散，从而减小了对薄膜晶体管性能的损害。
需要说明的是，目前，以IGZO为代表的氧化物半导体由于其具有电子迁移率高、均一性好等特点，已被广泛应用于显示技术领域，来制作薄膜晶体管中的半导体有源层；然而由于某些上述提到的金属单质例如Mo会与所述IGZO发生反应，在相接触的界面处生成氧化钼而导致薄膜晶体管的性能恶化，因此，在此情况下，所述阻挡层40与所述IGZO的半导体有源层相接触的部分应该为不与所述IGZO反应的材料。
需要说明的是，上述示例均以底栅型的薄膜晶体管为例进行说明，但是本发明的薄膜晶体管并不以此为限，例如可以为顶栅型薄膜晶体管或双栅型薄膜晶体管。
此外，本发明实施例还提供了一种阵列基板，包括基板、设置在基板上的薄膜晶体管；其中，所述薄膜晶体管为上述的薄膜晶体管；当然所述阵列基板还包括像素电极、或像素电极和公共电极。
针对上述的阻挡层，本发明实施例还提供了一种阻挡层40的制备方法，该方法包括：在衬底基板上形成至少两层导电薄膜；其中，任一层所述导电薄膜中的晶界70与相接触的另一层所述导电薄膜中的晶界70相互错位排列。
由于任一层所述导电薄膜中与相接触的另一层所述导电薄膜的结构不同，使得构成所述导电薄膜的晶粒生长方向不同，在所述至少两层导电薄膜的接触面上可以形成晶界70的错层结构，当该阻挡层应用于由Cu制作的金属电极的薄膜晶体管时，可以阻挡Cu原子例如向半导体有源层30的扩散，进而减小了对薄膜晶体管器件性能的损害。
可选的，在所述衬底基板上至少形成两层导电薄膜，分别为第一层导电薄膜401和第二层导电薄膜402，所述第一层导电薄膜401和第二层导电薄膜402均包括高热稳定性且低电阻率的金属单质；其中，所述高热稳定性且低电阻率的金属单质包括钼、或钛、或钨、或钽、或锆、或钴、或铪。其具体制备方法可以参见本发明提供的实施例二，此处不再赘述。
或者可选的，在所述衬底基板上至少形成两层导电薄膜，分别为第一层导电薄膜401和第二层导电薄膜402，所述第一层导电薄膜401包括高热稳定性且低电阻率的金属单质，所述第二层导电薄膜402包括由所述高热稳定性且低电阻率的金属单质构成的化合物或合金的第二层导电薄膜402。其中，所述高热稳定性且低电阻率的金属单质包括钼、或钛、或钨、或钽、或锆、或钴、或铪；所述化合物包括由上述金属单质构成的氧化物、氮化物、氮氧化合物等。其具体制备方法可以参见本发明提供的实施例一或本发明提供的实施例三，此处不再赘述。
进一步地，考虑到当该阻挡层40应用于由Cu制作的金属电极的薄膜晶体管时，该阻挡层40的电阻、透明度、薄膜晶体管整体的厚度等会影响薄膜晶体管的性能，因此，优选的，所述第一层导电薄膜401的厚度为所述第二层导电薄膜402的厚度为
本发明实施例提供了一种阻挡层40的制备方法，该方法包括：在衬底基板上形成至少一个阻挡单元403，任一个阻挡单元均包括一层上导电薄膜4031和一层下导电薄膜4032；其中，所述上导电薄膜4031包括无晶界导电薄膜。
由于所述上导电薄膜4031包括所述无晶界导电薄膜，可以覆盖住下导电薄膜4032，当该阻挡层40应用于由Cu制作的金属电极的薄膜晶体管时，可以阻挡Cu原子例如向半导体有源层30的扩散，进而减小了对薄膜晶体管器件性能的损害。
可选的，所述方法具体包括：在衬底基板上形成一层下导电薄膜4032，所述下导电薄膜4032包括高热稳定性且低电阻率的金属单质、或由所述高热稳定性且低电阻率的金属单质构成的合金；其中，所述高热稳定性且低电阻率的金属单质包括钼、或钛、或钨、或钽、或锆、或钴、或铪；所述合金例如包括钼-钛合金、钼-钨合金等。
在所述下导电薄膜4032的相对所述衬底基板的表面通入氧气、或氮气、或氧气和氮气的混合气体，形成一层上导电薄膜4031，所述上导电薄膜4031为无晶界导电薄膜。
进一步地，考虑到当该阻挡层40应用于由Cu制作的金属电极的薄膜晶体管时，该阻挡层40的电阻、透明度、薄膜晶体管整体的厚度等会影响薄膜晶体管的性能，因此，优选的，所述任一个阻挡单元的厚度为
本发明实施例提供的一种阻挡层40的具体制备方法可以参见本发明提供的实施例四，此处不再赘述。
此外，本发明实施例还提供了一种阻挡层40的制备方法，该方法包括：在衬底基板上形成一层具有晶界的第三导电薄膜404，并形成位于所述第三导电薄膜404的晶界70处的晶界阻挡物80，所述晶界阻挡物80用于填补所述第三导电薄膜404的晶界70。
从而将Cu原子与晶界隔断开，当该阻挡层40应用于由Cu制作的金属电极的薄膜晶体管时，可以阻挡Cu原子例如向半导体有源层30的扩散，进而减小了对薄膜晶体管器件性能的损害。
可选的，所述方法具体包括：在衬底基板上形成一层具有晶界70的第三导电薄膜404，所述第三导电薄膜404包括高热稳定性且低电阻率的金属单质、或由所述高热稳定性且低电阻率的金属单质构成的合金；其中，所述高热稳定性且低电阻率的金属单质包括钼、或钛、或钨、或钽、或锆、或钴、或铪。
在所述第三导电薄膜404的相对所述衬底基板的表面通入氧气、或氮气、或氧气和氮气的混合气体，形成位于所述第三导电薄膜404的晶界70处的晶界阻挡物80，所述晶界阻挡物80用于填补所述第三导电薄膜404的晶界70；其中，所述晶界阻挡物80包括由所述高热稳定性且低电阻率的金属单质构成的氧化物、或氮化物、或氮氧化合物。
进一步地，考虑到当该阻挡层40应用于由Cu制作的金属电极的薄膜晶体管时，该阻挡层40的电阻、透明度、薄膜晶体管整体的厚度等会影响薄膜晶体管的性能，因此，优选的，所述第三导电薄膜404的厚度为
本发明实施例提供的一种阻挡层40的具体制备方法可以参见本发明提供的实施例五，此处不再赘述。
针对上述的薄膜晶体管，本发明还提供了一种上述薄膜晶体管的制备方法，所述制备方法包括如下步骤：
S101、在衬底基板上一层钼金属薄膜，通过一次构图工艺处理，在所述基板上形成栅电极10。
具体的，可以使用磁控溅射方法，在衬底基板上制备一层厚度在的钼金属薄膜。然后通过掩膜板进行曝光、显影、刻蚀、剥离等构图工艺处理，在所述基板的一定区域形成所述栅电极10，同时还形成栅线、栅线引线等。
S102、在完成步骤S101的基板上形成栅绝缘层20。
具体的，可以利用化学气相沉积法在形成有所述栅电极10的基板上沉积一层厚度约为的栅绝缘层薄膜，所述栅绝缘层薄膜的材料通常是氮化硅，也可以使用氧化硅和氮氧化硅。
S103、在完成步骤S102的基板上制作半导体有源层薄膜，通过一次构图工艺处理形成半导体有源层30。
具体的，可以利用化学汽相沉积法在基板之上沉积厚度为的金属氧化物半导体薄膜例如铟镓锌氧化物（IndiumGalliumZincOxide，简称IGZO）薄膜，然后通过掩膜板进行曝光、
显影、刻蚀、剥离等构图工艺处理，在所述基板的一定区域形成位于所述栅电极10上方的半导体有源层30。
S104、在完成步骤S103的基板上制作阻挡层薄膜，通过一次构图工艺处理形成位于所述半导体有源层30上方的阻挡层40。
其中，制作所述阻挡层薄膜可以包括如下三种方法：
第一种：参考图2所示，包括相互接触的第一层导电薄膜401和第二层导电薄膜402；其中，所述第一层导电薄膜的厚度为所述第二层导电薄膜的厚度为；所述第一层导电薄膜401为钼单质的导电薄膜，所述第二层导电薄膜402为由所述钼单质构成的氧化钼的导电薄膜，所述第二层导电薄膜402靠进行所述半导体有源层30形成，
所述第一层导电薄膜401形成在所述第二层导电薄膜402上方，且所述第一层导电薄膜401中的钼单质的晶界70与所述第二层导电薄膜402中的氧化钼的晶界70相互错位排列。
这里，所述第一层导电薄膜401中的钼单质的晶界70与所述第二层导电薄膜402中的氧化钼的晶界70相互错位排列可以例如通过以下方法实现，即采用溅射法或热蒸发法，以所述金属氧化物半导体有源层为衬底，在溅射金属钼时，通入等离子体条件的氧气，从而在所述金属氧化物半导体有源层上获得厚度约为的氧化钼导电薄膜作为第二层导电薄膜402，然后以第二层导电薄膜402为衬底，沉积厚度约为的金属钼单质作为第一层导电薄膜401。
由于所述氧化钼和所述金属单质钼的生长方向不同，因此，在所述第一层导电薄膜401和所述第二层导电薄膜402的接触界面处，晶界70形成错层结构。
第二种：参考图3所示，包括一层无晶界的上导电薄膜4031和一层金属单质锆的下导电薄膜4032，且两层厚度为
这里，所述阻挡层薄膜可以例如通过以下方法实现，即：采用溅射法在衬底上沉积金属锆单质作为下导电薄膜4032；在金属单质锆下导电薄膜4032表面通入等离子体条件的氮气，所述下导电薄膜4031表面的锆原子与所述等离子体条件的氮气反应，生成一层无晶界的上导电薄膜4031。
需要指出的是，上述过程可以多次重复，最终得到包括多个无晶界的上导电薄膜4031和金属单质锆的下导电薄膜4032构成的阻挡层薄膜，在此情况下，对该阻挡层薄膜经过一次构图工艺处理后可以得到包括多个阻挡单元403的阻挡层40，每个阻挡单元403均由一层无晶界的上导电薄膜4031和一层金属单质锆的下导电薄膜4032构成。
此外，考虑到该阻挡层40的电阻、透明度、薄膜晶体管整体的厚度等会影响薄膜晶体管的性能，因此，为了保证阻挡层40的透明度和低电阻率，最终得到的具有多个阻挡单元403的阻挡层40厚度应小于等于
由于上导电薄膜4031为无晶界导电薄膜，可以覆盖住下导电薄膜4032并将下导电薄膜与包括Cu材质的电极隔离开，从而阻挡Cu原子60的扩散。
第三种：参考图4所示，包括一层金属单质铪的第三导电薄膜404，所述第三导电薄膜404厚度为在所述第三导电薄膜404的晶界70处还包括晶界阻挡物80，所述晶界阻挡物80为所述金属单质铪的氮氧化合物，即氮氧化铪，用于填补由所述金属单质铪构成的第三导电薄膜404的晶界70。
这里，所述金属单质铪的第三导电薄膜404的晶界70处包括晶界阻挡物80例如可以通过以下方法实现，即：采用溅射法热蒸发法在衬底上沉积金属铪单质作为第三导电薄膜404；在金属单质铪的第三导电薄膜404表面通入等离子体条件的氮气和氧气的混合气体，所述第三导电薄膜404表面的铪原子与所述等离子体条件的氮气和氧气的混合气体反应，生成氮氧化铪的晶界阻挡物80，氮氧化铪的晶界阻挡物80在等离子体条件的高速氮气和氧气的混合气体带动下，能够迁移到第三导电薄膜404表面的晶界70处，堵塞住晶界70，这样当阻挡层40用于由Cu制作的金属电极的薄膜晶体管时，便可阻挡Cu原子60例如向半导体有源层30的扩散，从而减小了对薄膜晶体管性能的损害。
S105、在完成步骤S104的基板上制作Cu金属薄膜，通过一次构图工艺处理形成位于所述阻挡层40上方的包括源电极501和漏电极502的源漏电极层50。
具体的，可以利用化学汽相沉积法在整个基板上沉积一层厚度在的Cu金属薄膜，对金属氧化物半导体薄膜进行一次构图工艺即可形成所述源电极501和漏电极502。
通过上述步骤S101～S105，便可以制备得到参考图5所示的底栅型薄膜晶体管。通过在所述源漏金属层50和所述半导体有源层30之间形成上述的阻挡层40，可以阻挡源漏金属层50中Cu原子的扩散，，进而减小对薄膜晶体管器件性能的损害。
针对上述的阵列基板，本发明还提供了一种上述阵列基板的制备方法，在上述步骤S101～S105的基础上，所述制备方法包括如下步骤：
S106、在完成上述步骤S105的基板上制作透明导电薄膜，通过一次构图工艺处理，形成如图6所示的与所述漏电极502电连接的像素电极90。
具体的，可以利用化学汽相沉积法在整个基板上沉积一层厚度在之间的透明导电薄膜，其中常用的透明导电薄膜可以为铟锡氧化物（IndiumTinOxides，简称ITO）或铟锌氧化物（IndiumZincOxide，简称IZO）薄膜，对透明导电薄膜进行一次构图工艺即可形成与所述漏电极502电连接的像素电极90。
通过上述步骤S101～S106，便可以制备得到参考图6所示的阵列基板。
此外，本发明实施例提供的阵列基板可以适用于高级超维场转换型、TN型等类型的液晶显示装置的生产。其中，高级超维场转换技术，其核心技术特性描述为：通过同一平面内狭缝电极边缘所产生的电场以及狭缝电极层与板状电极层间产生的电场形成多维电场，使液晶盒内狭缝电极间、电极正上方所有取向液晶分子都能够产生旋转，从而提高了液晶工作效率并增大了透光效率。高级超维场转换技术可以提高TFT-LCD产品的画面品质，具有高分辨率、高透过率、低功耗、宽视角、高开口率、低色差、无挤压水波纹（PushMura）等优点。
因此，优选的，在步骤S106的基础上，所述方法还包括如下步骤：
S107、在完成上述步骤S106的基板上制作钝化层薄膜，形成如图7所示的钝化层100。
具体的，可以在整个基板上涂覆一层厚度在的保护层，其材料通常是氮化硅或透明的有机树脂材料。
S108、在完成上述步骤S107的基板上制作透明导电薄膜，通过一次构图工艺处理，形成如图7所示的公共电极110。
通过上述步骤S101～S108，便可以制备得到参考图7所示的高级超维场转换型阵列基板。
以上所述，仅为本发明的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本发明的保护范围之内。因此，本发明的保护范围应以所述权利要求的保护范围为准。

Claims (10)

1.一种阻挡层，其特征在于，包括一层具有晶界的第三导电薄膜，在所述第三导电薄膜的晶界处还包括晶界阻挡物，用于填补所述第三导电薄膜的晶界。
2.根据权利要求1所述的阻挡层，其特征在于，所述第三导电薄膜包括高热稳定性且低电阻率的金属单质、或由所述高热稳定性且低电阻率的金属单质构成的合金；
所述晶界阻挡物包括由所述高热稳定性且低电阻率的金属单质构成的氧化物、或氮化物、或氮氧化合物。
3.根据权利要求2所述的阻挡层，其特征在于，所述高热稳定性且低电阻率的金属单质包括钼、或钛、或钨、或钽、或锆、或钴、或铪。
4.根据权利要求1至3任一项所述的阻挡层，其特征在于，所述第三导电薄膜的厚度为
5.一种薄膜晶体管，包括栅电极、栅绝缘层、半导体有源层、源漏金属层；其特征在于，还包括如权利要求1至4任一项所述的阻挡层；其中，
所述阻挡层设置在所述源漏金属层和所述半导体有源层之间；
和/或，所述阻挡层设置在所述栅电极和所述栅绝缘层之间。
6.一种阵列基板，包括基板、以及设置在基板上的薄膜晶体管；其特征在于，所述薄膜晶体管为权利要求5所述的薄膜晶体管。
7.一种阻挡层的制备方法，其特征在于，包括：在衬底基板上形成一层具有晶界的第三导电薄膜，并在通入等离子体条件的氧气、或等离子条件的氮气，或等离子条件的氮气和氧气的混合气体的环境下形成位于所述第三导电薄膜的晶界处的晶界阻挡物，所述晶界阻挡物用于填补所述第三导电薄膜的晶界。
8.根据权利要求7所述的方法，其特征在于，在衬底基板上形成一层具有晶界的第三导电薄膜，所述第三导电薄膜包括高热稳定性且低电阻率的金属单质、或由所述高热稳定性且低电阻率的金属单质构成的合金；
在所述第三导电薄膜的相对所述衬底基板的表面通入等离子体条件的氧气、或等离子条件的氮气，或等离子条件的氮气和氧气的混合气体，使所述第三导电薄膜表面的金属原子与所述等离子体条件的氧气、或等离子条件的氮气，或等离子条件的氮气和氧气的混合气体反应，形成晶界阻挡物；其中，所述晶界阻挡物包括由所述高热稳定性且低电阻率的金属单质构成的氧化物、或氮化物、或氮氧化合物；
形成的所述晶界阻挡物在所述等离子体条件的氧气、或所述等离子条件的氮气，或所述等离子条件的氮气和氧气的混合气体的带动下，迁移到所述第三导电薄膜的晶界处，填补所述第三导电薄膜的晶界。
9.根据权利要求8所述的方法，其特征在于，所述高热稳定性且低电阻率的金属单质包括钼、或钛、或钨、或钽、或锆、或钴、或铪。
10.根据权利要求7至9任一项所述的方法，其特征在于，所述第三导电薄膜的厚度为
CN201310397184.5A 2013-09-04 2013-09-04 一种阻挡层及其制备方法、薄膜晶体管、阵列基板 Active CN103489900B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201310397184.5A CN103489900B (zh) 2013-09-04 2013-09-04 一种阻挡层及其制备方法、薄膜晶体管、阵列基板
PCT/CN2013/088568 WO2015032135A1 (zh) 2013-09-04 2013-12-05 阻挡层及其制备方法、薄膜晶体管、阵列基板
US14/362,423 US20160020103A1 (en) 2013-09-04 2013-12-05 Barrier layer, method for fabricating the same, thin film transistor and array substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310397184.5A CN103489900B (zh) 2013-09-04 2013-09-04 一种阻挡层及其制备方法、薄膜晶体管、阵列基板

Publications (2)

Publication Number Publication Date
CN103489900A CN103489900A (zh) 2014-01-01
CN103489900B true CN103489900B (zh) 2016-05-04

Family

ID=49830001

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310397184.5A Active CN103489900B (zh) 2013-09-04 2013-09-04 一种阻挡层及其制备方法、薄膜晶体管、阵列基板

Country Status (3)

Country Link
US (1) US20160020103A1 (zh)
CN (1) CN103489900B (zh)
WO (1) WO2015032135A1 (zh)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102436641B1 (ko) * 2015-10-23 2022-08-26 삼성디스플레이 주식회사 표시 장치 및 그 제조방법
CN105789320A (zh) * 2016-03-11 2016-07-20 深圳市华星光电技术有限公司 金属氧化物薄膜晶体管及其制作方法、阵列基板
CN107482019A (zh) * 2017-08-10 2017-12-15 深圳市华星光电技术有限公司 一种薄膜晶体管阵列基板及其制备方法和液晶面板
CN108878445B (zh) * 2018-06-11 2021-01-26 Tcl华星光电技术有限公司 Tft基板及其制作方法
CN112713197A (zh) * 2020-12-29 2021-04-27 华南理工大学 阻挡层及其制备方法、薄膜晶体管及其制备方法、阵列基板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101213642A (zh) * 2005-06-28 2008-07-02 东京毅力科创株式会社 金属膜的薄膜沉积方法和薄膜沉积装置
CN102629609A (zh) * 2011-07-22 2012-08-08 京东方科技集团股份有限公司 阵列基板及其制作方法、液晶面板、显示装置
CN102651402A (zh) * 2011-02-24 2012-08-29 三星电子株式会社 布线、薄膜晶体管、薄膜晶体管面板及其制造方法
CN203456467U (zh) * 2013-09-04 2014-02-26 京东方科技集团股份有限公司 一种阻挡层、薄膜晶体管以及阵列基板

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4316896B2 (ja) * 2003-01-09 2009-08-19 株式会社 日立ディスプレイズ 表示装置とその製造方法
US7291885B2 (en) * 2005-08-29 2007-11-06 Chunghwa Picture Tubes, Ltd. Thin film transistor and fabrication method thereof
JP2009111251A (ja) * 2007-10-31 2009-05-21 Tohoku Univ 半導体装置およびその製造方法
US8237163B2 (en) * 2008-12-18 2012-08-07 Lg Display Co., Ltd. Array substrate for display device and method for fabricating the same
JP4441658B1 (ja) * 2008-12-19 2010-03-31 国立大学法人東北大学 銅配線形成方法、銅配線および半導体装置
WO2011080827A1 (ja) * 2009-12-28 2011-07-07 富士通株式会社 配線構造及びその形成方法
US9057917B2 (en) * 2010-04-02 2015-06-16 Samsung Display Co., Ltd. Pixel electrode panel, a liquid crystal display panel assembly and methods for manufacturing the same
CN103229301B (zh) * 2011-11-29 2017-02-08 株式会社日本有机雷特显示器 薄膜晶体管以及薄膜晶体管的制造方法
CN102664193A (zh) * 2012-04-01 2012-09-12 京东方科技集团股份有限公司 导电结构及制造方法、薄膜晶体管、阵列基板和显示装置
CN202678317U (zh) * 2012-04-01 2013-01-16 京东方科技集团股份有限公司 导电结构、薄膜晶体管、阵列基板和显示装置
JP2014141739A (ja) * 2012-12-27 2014-08-07 Tokyo Electron Ltd 金属マンガン膜の成膜方法、処理システム、電子デバイスの製造方法および電子デバイス
JP6291570B2 (ja) * 2013-06-06 2018-03-14 エイチ．シー． スターク インコーポレイテッド 電子素子における金属被覆のための銅合金障壁層およびキャッピング層

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101213642A (zh) * 2005-06-28 2008-07-02 东京毅力科创株式会社 金属膜的薄膜沉积方法和薄膜沉积装置
CN102651402A (zh) * 2011-02-24 2012-08-29 三星电子株式会社 布线、薄膜晶体管、薄膜晶体管面板及其制造方法
CN102629609A (zh) * 2011-07-22 2012-08-08 京东方科技集团股份有限公司 阵列基板及其制作方法、液晶面板、显示装置
CN203456467U (zh) * 2013-09-04 2014-02-26 京东方科技集团股份有限公司 一种阻挡层、薄膜晶体管以及阵列基板

Also Published As

Publication number Publication date
US20160020103A1 (en) 2016-01-21
WO2015032135A1 (zh) 2015-03-12
CN103489900A (zh) 2014-01-01

Similar Documents

Publication Publication Date Title
CN104170069B (zh) 半导体器件及其制造方法
CN103489900B (zh) 一种阻挡层及其制备方法、薄膜晶体管、阵列基板
CN103018990B (zh) 一种阵列基板和其制备方法、及液晶显示装置
TW201231696A (en) Method of making oxide thin film transistor array, and device incorporating the same
JP2015521383A (ja) 薄膜トランジスタアレイ基板及びその製造方法、表示パネル、表示装置
CN204028530U (zh) 一种阵列基板和显示装置
CN103412450A (zh) 阵列基板及其制作方法和显示装置
CN103311128A (zh) 一种自对准金属氧化物薄膜晶体管及其制作方法
CN105576017B (zh) 一种基于氧化锌薄膜的薄膜晶体管
CN104779302A (zh) 薄膜晶体管及其制作方法、阵列基板、显示装置
US9818605B2 (en) Oxide TFT, preparation method thereof, array substrate, and display device
CN106783737A (zh) 阵列基板及其制造方法、显示面板、显示装置
WO2015192595A1 (zh) 阵列基板及其制备方法、显示装置
CN104952932A (zh) 薄膜晶体管、阵列基板及其制作方法、显示装置
CN103956386A (zh) 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置
CN103531640A (zh) 薄膜晶体管、阵列基板及其制造方法和显示装置
CN103456745A (zh) 一种阵列基板及其制备方法、显示装置
CN103018977A (zh) 一种阵列基板及其制造方法
CN103985639B (zh) 一种薄膜晶体管及其制备方法、显示基板、显示装置
CN103915451A (zh) 一种阵列基板及其制造方法、显示装置
CN104916649A (zh) 阵列基板及其制造方法
CN103531639A (zh) 薄膜晶体管及其制备方法、阵列基板、显示装置
CN105977306A (zh) 一种自对准薄膜晶体管及其制备方法
CN103022083A (zh) 一种阵列基板、显示装置及阵列基板的制备方法
CN104409516A (zh) 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant