JP4316896B2 - 表示装置とその製造方法 - Google Patents

表示装置とその製造方法 Download PDF

Info

Publication number
JP4316896B2
JP4316896B2 JP2003002834A JP2003002834A JP4316896B2 JP 4316896 B2 JP4316896 B2 JP 4316896B2 JP 2003002834 A JP2003002834 A JP 2003002834A JP 2003002834 A JP2003002834 A JP 2003002834A JP 4316896 B2 JP4316896 B2 JP 4316896B2
Authority
JP
Japan
Prior art keywords
layer
insulating layer
display device
molybdenum
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2003002834A
Other languages
English (en)
Other versions
JP2004214581A (ja
Inventor
雄一 原野
順 後藤
寿輝 金子
昌直 山本
Original Assignee
株式会社 日立ディスプレイズ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社 日立ディスプレイズ filed Critical 株式会社 日立ディスプレイズ
Priority to JP2003002834A priority Critical patent/JP4316896B2/ja
Priority to US10/742,896 priority patent/US6933525B2/en
Priority to CNB2004100001602A priority patent/CN1295549C/zh
Publication of JP2004214581A publication Critical patent/JP2004214581A/ja
Priority to US11/180,658 priority patent/US7479451B2/en
Application granted granted Critical
Publication of JP4316896B2 publication Critical patent/JP4316896B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28568—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table the conductive layers comprising transition metals
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03G—ELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
    • G03G15/00—Apparatus for electrographic processes using a charge pattern
    • G03G15/01—Apparatus for electrographic processes using a charge pattern for producing multicoloured copies
    • G03G15/0105—Details of unit
    • G03G15/0131—Details of unit for transferring a pattern to a second base
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03G—ELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
    • G03G15/00—Apparatus for electrographic processes using a charge pattern
    • G03G15/14—Apparatus for electrographic processes using a charge pattern for transferring a pattern to a second base
    • G03G15/16—Apparatus for electrographic processes using a charge pattern for transferring a pattern to a second base of a toner pattern, e.g. a powder pattern, e.g. magnetic transfer
    • G03G15/1665—Apparatus for electrographic processes using a charge pattern for transferring a pattern to a second base of a toner pattern, e.g. a powder pattern, e.g. magnetic transfer by introducing the second base in the nip formed by the recording member and at least one transfer member, e.g. in combination with bias or heat
    • G03G15/167—Apparatus for electrographic processes using a charge pattern for transferring a pattern to a second base of a toner pattern, e.g. a powder pattern, e.g. magnetic transfer by introducing the second base in the nip formed by the recording member and at least one transfer member, e.g. in combination with bias or heat at least one of the recording member or the transfer member being rotatable during the transfer
    • G03G15/1685—Structure, details of the transfer member, e.g. chemical composition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76856—After-treatment introducing at least one additional element into the layer by treatment in plasmas or gaseous environments, e.g. nitriding a refractory metal liner
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66742—Thin film unipolar transistors
    • H01L29/6675—Amorphous silicon or polysilicon transistors
    • H01L29/66757—Lateral single gate single channel transistors with non-inverted structure, i.e. the channel layer is formed before the gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78603—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the insulating substrate or support
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03G—ELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
    • G03G2215/00—Apparatus for electrophotographic processes
    • G03G2215/01—Apparatus for electrophotographic processes for producing multicoloured copies
    • G03G2215/0103—Plural electrographic recording members
    • G03G2215/0119—Linear arrangement adjacent plural transfer points
    • G03G2215/0138—Linear arrangement adjacent plural transfer points primary transfer to a recording medium carried by a transport belt
    • G03G2215/0141—Linear arrangement adjacent plural transfer points primary transfer to a recording medium carried by a transport belt the linear arrangement being horizontal

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

【０００１】
【発明の属する技術分野】
本発明は、表示装置に係り、ポリシリコン層と接する配線電極にアルミニウム系導電層を用いた場合の加熱工程でのポリシリコン層へのアルミニウム元素の拡散に起因する薄膜トランジスタの特性劣化を防止し、信頼性を高めた表示装置およびその製造方法に関する。
【０００２】
【従来の技術】
薄膜トランジスタ等のアクティブ素子（以下、薄膜トランジスタとして説明する）を用いたアクティブ・マトリクス方式のパネル型の表示装置では、画素領域およびこの画素領域の周辺に形成された駆動回路などの周辺回路を有している。ソース・ドレイン電極にアルミニウム系導電層を用いた薄膜トランジスタにおいては、そのポリシリコン層と接する電極を形成する導電層として、アルミニウム電極層の上又は下に窒化モリブデンを積層してパターニングの際のウエットエッチング断面形状を制御するようにしたものは知られている（特許文献１）。また、アルミニウム電極層の上下両面に窒化モリブデン膜又は窒化チタン膜を積層し、同じくウエットエッチング断面形状を制御するようにしたものは知られている（特許文献２）。しかし、特許文献１、特許文献２はいずれもポリシリコン層へのアルミニウム元素の拡散に起因する薄膜トランジスタの特性劣化に関しては考慮されていない。
【０００３】
【特許文献１】
特開平９−１４８５８６号公報
【０００４】
【特許文献２】
特開２０００−２０８７７３号公報
【０００５】
【発明が解決しようとする課題】
活性層に低温ポリシリコンを用いた薄膜トランジスタで構成したアクティブ・マトリクス型の表示装置において、当該低温ポリシリコン層に接続するソース・ドレイン電極にアルミニウムまたはアルミニウム合金（以下、アルミニウム系電極と称する）を用いた場合、その後の製造工程での加熱工程において上記ポリシリコン層へのアルミニウム元素の拡散に起因して薄膜トランジスタの特性劣化が発生し、表示不良の原因となる。
【０００６】
本発明の目的は、低温ポリシリコン（以下、単にポリシリコンと称する）と接するソース・ドレイン電極にアルミニウム系導電層を用いた場合の加熱工程でのポリシリコン層へのアルミニウム元素の拡散を防止し、表示不良の発生を回避した信頼性の高い表示装置を提供することにある。
【０００７】
【課題を解決するための手段】
上記目的を達成するため、本発明では、ソース・ドレイン電極にアルミニウム系導電層を用い、アルミニウム系導電層とポリシリコン層の間にモリブデン又はモリブデン合金層のバリア層を設ける。そして、このバリア層を構成するモリブデン又はモリブデン合金層の表面（アルミニウム系導電層と接する面）には、窒素雰囲気中での高速熱処理（高速熱アニール）で形成されたモリブデン酸窒化膜を設ける。また、アルミニウム系導電層の反対面にはモリブデン又はモリブデン合金層のキャップ層を設ける。このとき導電層であるアルミニウム系導電材料と、キャップ層であるモリブデン又はモリブデン合金材料を、この順で連続スパッタで積層させるのが望ましい。なお、バリア層とモリブデン酸窒化膜の膜厚の合計はキャップ層の膜厚より薄くするのが望ましく、より好ましくは、キャップ層の膜厚の６０％以下にするのが望ましい。
【０００８】
上記バリア層とアルミニウム系導電層の界面に設けたモリブデン酸窒化膜はアルミニウム系導電層からのアルミニウム元素のポリシリコン層への拡散を抑制し薄膜トランジスタの特性劣化が防止される。したがって、本発明により、表示不良が回避され、信頼性の高い表示装置が得られる。なお、本発明のソース・ドレイン電極の上記構成は画素領域にある薄膜トランジスタに限るものではなく、駆動回路などの周辺回路部分の薄膜トランジスタにも適用される。
【０００９】
【発明の実施の形態】
以下、本発明の発明の実施の形態について、本発明を液晶表示装置に適用した実施例の図面を参照して詳細に説明する。図１は本発明による液晶表示装置の１実施例を説明する透過型液晶表示装置の一画素を構成する薄膜トランジスタ部分の模式断面図である。また、図２は図１の矢印Ａ部分の拡大断面図、図３は図２の矢印Ｂ部分の拡大断面図である。図１〜図３において、参照符号１はガラスを好適とする透明な絶縁基板、２は下地層である。図示しないが、下地層２は窒化シリコン（ＳｉＮ）の第１層と酸化シリコン層（ＳｉＯ）の第２層で構成される。この下地層２の上にパターニングされたポリシリコン層３を有し、第１の絶縁層であるゲート絶縁層（ＴＥＯＳ）４を介してゲート電極５が形成されている。ゲート電極４上にはＳｉＯからなる第２の絶縁層６を有している。
【００１０】
第２の絶縁層６と第１の絶縁層４にコンタクトホールが加工されており、第２の絶縁層６上にスパッタされた一対のソース・ドレイン電極７が形成されている。薄膜トランジスタの動作状態に応じてソース・ドレイン電極７の一方はソース電極、他方はドレイン電極となるので、ここでは、ソース・ドレイン電極７と表現する。ソース・ドレイン電極７の上層にはＳｉＮからなる第３の絶縁層８を有し、この上にさらに有機絶縁層１０が形成されている。そして、有機絶縁層１０と第３の絶縁層８を貫通するコンタクトホールを有し、有機絶縁層１０の上に形成された画素電極となる透明電極（ＩＴＯ）９がソース・ドレイン電極７の一方に接続されている。
【００１１】
図２に示したように、ソース・ドレイン電極７は、ポリシリコン層３に接する側からモリブデン又はモリブデン合金からなるバリア層１５とアルミニウム系導電層１６およびモリブデン又はモリブデン合金からなるキャップ層１７の積層構造となっている。そして、さらに図３に示したように、バリア層１５とアルミニウム系導電層１６の界面には窒素雰囲気中での高速熱処理（ＲＴＡ：ＲａｐｉｄＴｈｅｒｍａｌ Ａｎｎｅａｌ：高速熱アニール）で形成されたモリブデン酸化膜１８を有している。高速熱処理は、バリア層１５を成膜後にＵＶランプを使用して基板とＵＶランプを相対移動させることにより１箇所あたり１〜６０ｓｅｃ照射する。スループット向上のためには１箇所あたり１〜３０ｓｅｃ照射するのが望ましい。
【００１２】
この上にアルミニウム系導電層１６、モリブデン又はモリブデン合金からなるキャップ層１７を連続スパッタして、バリア層１５、モリブデン酸窒化膜１８、アルミニウム系導電層１６、キャップ層１７の多層積層膜からなるソース・ドレイン電極７が形成される。
【００１３】
なお、このような多層構造のソース・ドレイン電極７のパターニングはこれら３層をホトリソプロセスと一括ウエットエッチングで行う。バリア層１５とモリブデン酸窒化膜１８の膜厚の合計はキャップ層１７の膜厚より薄いことが望ましく、さらに、キャップ層１７の膜厚の６０％以下とすることで、エッチング断面形状を単純なテーパ形状とすることができる。これにより、その上に堆積する第３の絶縁層８の付きまわり（カバレッジ）が向上し、信頼性が上がる。なお、この後、水素終端アニール処理（水素終端化処理）を行う。この終端処理工程でアルミニウム系導電層１６のアルミニウム元素がポリシリコン層３に拡散しようとしても、モリブデン酸窒化膜１８で阻止される。なお、ソース・ドレイン電極７を構成する各層の膜厚の数値例は以下のとおりである。すなわち、バリア層１５とモリブデン酸窒化膜１８の膜厚の合計は３８ｎｍ、アルミニウム系導電層１６の膜厚は５００ｎｍ、キャップ層１７の膜厚は７５ｎｍである。そして、モリブデン酸窒化膜１８の膜厚は１０〜２０ｎｍである。
【００１４】
これまで説明してきたモリブデン酸窒化膜１８により、アルミニウム系導電層１６よりも下層に形成されるバリア層１５とモリブデン酸窒化膜１８の膜厚の合計が薄い場合でも十分にアルミニウム元素の拡散の防止を行なうことが可能となる。
【００１５】
尚、アルミニウム元素の拡散の原因となる熱処理工程としては、先ほど説明した水素終端化処理が一番影響の大きな原因であるが、２番目に影響の大きいものとしては絶縁膜を形成する時などに用いるＣＶＤ工程が上げられる。
【００１６】
図４はバリア層に窒素雰囲気中での高速熱処理を施した場合のサンプルをＳＩＭＳで測定した結果の説明図であり、参照符号１５、１６、１８は図３に示したバリア層、アルミニウム系導電層、モリブデン酸窒化膜の各領域を示す。図５はバリア層に窒素雰囲気中での高速熱処理を施さない場合のサンプルをＳＩＭＳで測定した結果の説明図であり、参照符号１５、１６は図３に示したバリア層、アルミニウム系導電層の各領域を示す。また、図４および図５において、横軸は深さ（μｍ）を、縦軸はＳＩＭＳで計測した２次イオン強度（ｃｔｓ／ｓｅｃ）を示す。
【００１７】
図４では、バリア層１５とアルミニウム系導電層１６の界面に窒素と酸素の強いピークが見られる。これにより、モリブデン酸窒化膜１８の存在が確認できる。これに対し、図５に示した窒素雰囲気中での高速熱処理を施さない場合にはモリブデンまたはモリブデン合金のバリア層１５とアルミニウム系導電層１６の界面に酸素の弱いピークが現れるが、窒素はほとんど存在しないことが分かる。
【００１８】
また、図４および図５で示されるサンプルのそれぞれを終端アニール処理すると、図５のサンプルではポリシリコン層へのアルミニウム元素の拡散が認められたが、図４のサンプルではポリシリコン層へのアルミニウム元素の拡散は認められなかった。
【００１９】
また、図示はしていないが、別の実験により、モリブデン窒化膜のみではモリブデン酸窒化膜に比べてアルミニウム元素の拡散防止の効果が不十分であることが確認されている。具体的には、バリア層１５を窒素雰囲気中で高速熱処理した後、水により洗浄することにより、モリブデン酸窒化膜１８からモリブデンの酸化物を水に溶かして、モリブデン窒化膜とした。その後、アルミニウム系導電層１６をスパッタし、終端アニール処理したところ、ポリシリコン層へのアルミニウム元素の拡散が認められた。
【００２０】
以上の実験により、バリア層１５とモリブデン酸窒化膜１８の膜厚の合計を小さくしても、モリブデン酸窒化膜１８によるアルミニウム元素の拡散防止の効果によって十分なバリア性を有することが確認された。
【００２１】
図６はアルミニウム系導電層とバリア層とモリブデン酸窒化膜およびキャップ層の４層一括ウエットエッチング処理後におけるバリア層とモリブデン酸窒化膜の膜厚の合計およびキャップ層の膜厚によるエッチング断面形状の説明図であり、図６（ａ）はバリア層とモリブデン酸窒化膜の膜厚の合計＝キャップ層の膜厚とした場合、図６（ｂ）はバリア層とモリブデン酸窒化膜の膜厚の合計＞キャップ層の膜厚とした場合、図６（ｃ）はバリア層とモリブデン酸窒化膜の膜厚の合計＜キャップ層の膜厚とした場合である。
【００２２】
図６（ａ）に示したように、バリア層とモリブデン酸窒化膜の膜厚の合計＝キャップ層の膜厚とした場合は、バリア層１５とモリブデン酸窒化膜１８とキャップ層１７のエッチングレートはアルミニウム系導電層１６より高いため、アルミニウム系導電層１６はテーパ形状とはならない。また、図６（ｂ）に示したように、バリア層とモリブデン酸窒化膜の膜厚の合計＞キャップ層の膜厚とした場合、バリア層１５とモリブデン酸窒化膜１８がアルミニウム系導電層１６に対して大幅に入り込み、同様にアルミニウム系導電層１６はバリア層１５とモリブデン酸窒化膜１８の膜厚の合計より膜厚の薄いキャップ層１７側に偏った断面形状となって、テーパ形状とはならない。
【００２３】
これらに対し、図６（ｃ）に示したように、バリア層とモリブデン酸窒化膜の膜厚の合計＜キャップ層の膜厚とした場合は、バリア層１５とモリブデン酸窒化膜１８はアルミニウム系導電層１６とほぼ同程度のエッチングレートとなり、単純なテーパ形状となる。したがって、バリア層とモリブデン酸窒化膜の膜厚の合計を前記キャップ層の膜厚より薄くすることで、その上に堆積する第３の絶縁層８の付きまわり（カバレッジ）が向上し、信頼性が上がる。このように、モリブデン又はモリブデン合金からなるバリア層１５とモリブデン酸窒化膜１８を薄膜とすることでアルミニウム系導電層１６とほぼ同程度のエッチングレートとすることが可能となる。
【００２４】
図７は本発明による液晶表示装置の他の実施例を説明する半透過型液晶表示装置の一画素を構成する薄膜トランジスタ部分の模式断面図である。図１と同様に、この半透過型液晶表示装置は、絶縁基板１上に薄膜トランジスタのソース・ドレイン電極７の一方に透明電極９を有する構造迄は図１と同一である。図中に矢印Ａで示す部分の構成は図２、図３と同様である。本実施例では、透明電極９を形成後に有機絶縁層１０を成膜し、透明電極９に一部を接続して有機絶縁層１０を介して形成された反射電極１１を形成する。透明電極９の反射電極１１とは重ならない部分は透過型の画素電極となり、反射電極１１で反射型の液晶表示装置となる。そして、反射電極１１と透明電極９とで半透過型の液晶表示装置となる。なお、透明電極９を反射電極とし、この反射電極の一部に開口を設け、あるいは透明電極９に替えて反射電極を形成し、この反射電極の一部に開口を設けて半透過型の液晶表示装置とすることもできる。
【００２５】
図８は本発明による表示装置の製造方法を説明する工程図、図９は図８のソース・ドレイン電極形成工程の詳細工程の説明図である。図８において、先ず、絶縁基板を受け入れ、これを洗浄する（Ｐ−１）。洗浄した絶縁基板に下地膜（ｐ−ＳｉＮ、ｐ−ＳｉＯ）を成膜すると共にアモルファスシリコン（ａ−Ｓｉ）を成膜する（Ｐ−２）。これを脱Ｈ2 アニール処理し（Ｐ−３）、エキシマレーザアニール（ＥＬＡ結晶化）してポリシリコン膜とする（Ｐ−４）。ポリシリコン膜にホト工程・エッチング工程・レジスト除去工程を施してポリシリコン層をパターニングする（ポリシリコン加工）（Ｐ−５）。
【００２６】
パターニングしたポリシリコン層にゲート絶縁層（第１の絶縁層）を形成し（Ｐ−６）、ポリシリコン層にイオン打ち込み（Ｅインプラ）を行う（Ｐ−７）。ポリシリコン層の所定に位置にゲート電極をスパッタし（Ｐ−８）、ホト工程・エッチング工程を施してゲート電極を加工する（Ｐ−９）。その後、レジスト塗布とホトパターニングでマスクを形成しイオン打ち込み（Ｎインプラ）（Ｐ−１０）、レジスト除去（Ｐ−１１）、イオン打ち込み（ＮＭインプラ）（Ｐ−１２）、ｐ−ＳｉＯからなる第２の絶縁層形成（Ｐ−１３）、活性化アニール（Ｐ−１４）、ホト工程・エッチング工程・レジスト除去でソース・ドレイン（Ｓ／Ｄ）電極間コンタクトホール加工を行う（Ｐ−１５）。
【００２７】
コンタクトホール加工後、ソース・ドレイン電極形成工程（Ｐ−１６）に入る。このソース・ドレイン電極形成工程（Ｐ−１６）は図９に示したように、先ずバリア層（モリブデン又はモリブデン合金、図９ではモリブデン合金（Ｍｏ合金））のスパッタ工程（Ｐ−１６１）、高速熱アニール（ＲＴＡ）処理工程（Ｐ−１６２）、アルミニウム系導電層スパッタ工程（図ではＡｌ合金スパッタ）（Ｐ−１６３）、キャップ層（図ではＭｏ合金）スパッタ工程（Ｐ−１６４）を施す。なお、アルミニウム系導電層スパッタ工程（Ｐ−１６３）とキャップ層スパッタ工程（Ｐ−１６４）はこの順で連続スパッタする。
【００２８】
ソース・ドレイン電極形成工程後、ホト工程・エッチング工程・レジスト除去工程でソース・ドレイン電極を加工し（Ｐ−１７）、その上にｐ−ＳｉＮからなる第３の絶縁層を形成する（Ｐ−１８）。これをＨ2 アニール（水素終端化処理）し（Ｐ−１９）、その上層に有機絶縁層（図では有機パス膜）を形成し（Ｐ−２０）、ホト工程・エッチング工程でソース・ドレイン電極用のコンタクトホールを加工する（Ｐ−２１）。
【００２９】
コンタクトホールを介してソース・ドレイン電極に接続した透明電極をスパッタで成膜し（Ｐ−２２）、ホト工程・エッチング工程・レジスト除去工程を経て透明電極を加工し（Ｐ−２３）、アクティブ・マトリクス基板を完成する。なお、液晶表示装置の場合は、このアクティブ・マトリクス基板と対向基板を貼り合わせ、その貼り合わせ間隙に液晶を封止する。
【００３０】
図１０〜図１２は図８〜図９で説明した本発明による表示装置の製造方法をさらに模式的に説明する要部断面であり、図１１は図１０に続き、図１２は図１１に続く工程図における断面を示す。図１０において、ガラスを好適とする絶縁基板１上に下地層（１層目ＳｉＮ、２層目ＳｉＯ）を成膜し、その上にアモルファスシリコン（ａ−Ｓｉ）層１２を成膜する（Ａ）。アモルファスシリコン層１２をＥＬＡ（エキシマレーザアニール）で結晶化（ポリシリコン化）する（Ｂ）。このポリシリコン層１２をホト工程・エッチング工程で所定の島形状のポリシリコン層３にパターニングする（Ｃ）。パターニングしたポリシリコン層３上に第１の絶縁層４であるゲート絶縁層（ＴＥＯＳ）を形成する（Ｄ）。この上にゲート電極となる電極層を成膜し（Ｅ）、ホト工程・エッチング工程でゲート電極５を形成する（Ｆ）。
【００３１】
図１１において、ゲート電極５を覆ってＳｉＯからなる第２の絶縁層６を形成する（Ｇ）。この第２の絶縁層６とゲート絶縁層４を貫通するコンタクトホール１３を加工する（Ｈ）。そして、第２の絶縁層６の上層にソース・ドレイン電極層を成膜する（Ｉ）。このソース・ドレイン電極の成膜は、前記図９で説明した工程を含む。ソース・ドレイン電極層にホト工程・エッチング工程を施してソース・ドレイン電極７をパターニングする（Ｊ）。ソース・ドレイン電極７を覆って第３の絶縁層８を形成する（Ｋ）。
【００３２】
図１２において、第３の絶縁層８の上層に有機絶縁層１０を形成し（Ｌ）、一方のソース・ドレイン電極７に対向する位置にコンタクトホール１４を加工する（Ｍ）。有機絶縁層１０の上に透明電極９を成膜し、コンタクトホール１４を通して一方のソース・ドレイン電極７に接続する（Ｎ）。こうしてアクティブ・マトリクス基板が得られる。
【００３３】
なお、ここでは、代表的な表示装置として全透過型の表示装置の製造方法を説明したが、図７に示した半透過型の表示装置もソース・ドレイン電極の形成工程までは図１０〜図１２と同様であり、反射電極を形成するに至る工程が若干異なる。
【００３４】
以上の各実施例では、液晶表示装置のアクティブ・マトリクス基板を例として説明したが、本発明はこれに限るものではなく、例えば有機ＥＬ表示装置など、アクティブ・マトリクス基板を有する表示装置全般に適用できることは言うまでもない。
【００３５】
【発明の効果】
以上説明したように、本発明によれば、特に低温ポリシリコンと接するソース・ドレイン電極にアルミニウム系導電層を用いた場合の加熱工程におけるポリシリコン層へのアルミニウム元素の拡散を防止し、表示不良の発生を回避した信頼性の高い表示装置を提供することができる。
【図面の簡単な説明】
【図１】本発明による液晶表示装置の１実施例を説明する透過型液晶表示装置の一画素を構成する薄膜トランジスタ部分の模式断面図である。
【図２】図１の矢印Ａ部分の拡大断面図である。
【図３】図２の矢印Ｂ部分の拡大断面図である。
【図４】バリア層に窒素雰囲気中での高速熱処理を施した場合のサンプルをＳＩＭＳで測定した結果の説明図である。
【図５】バリア層に窒素雰囲気中での高速熱処理を施さない場合のサンプルをＳＩＭＳで測定した結果の説明図である。
【図６】アルミニウム系導電層とバリア層とモリブデン酸窒化膜およびキャップ層の４層一括ウエットエッチング処理後におけるバリア層とモリブデン酸窒化膜の膜厚の合計およびキャップ層の膜厚によるエッチング断面形状の説明図である。
【図７】本発明による液晶表示装置の他の実施例を説明する半透過型液晶表示装置の一画素を構成する薄膜トランジスタ部分の模式断面図である。
【図８】本発明による表示装置の製造方法を説明する工程図である。
【図９】図８のソース・ドレイン電極形成工程の詳細工程の説明図である。
【図１０】本発明による表示装置の製造方法をさらに模式的に説明する要部断面である。
【図１１】本発明による表示装置の製造方法をさらに模式的に説明する図１０に続く要部断面図である。
【図１２】本発明による表示装置の製造方法をさらに模式的に説明する図１１に続く要部断面図である。
【符号の説明】
１・・・・絶縁基板、２・・・・下地層、３・・・・ポリシリコン層、４・・・・ゲート絶縁層、５・・・・ゲート電極、６・・・・第２の絶縁層、７・・・・ソース・ドレイン電極、８・・・・第３の絶縁層、９・・・・透明電極（ＩＴＯ）、１０・・・・有機絶縁層、１１・・・・反射電極、１５・・・・バリア層、１６・・・・アルミニウム系導電層、１７・・・・キャップ層、１８・・・・モリブデン酸窒化膜。

Claims (8)

  1. 下地層を表面に有する絶縁基板と、前記下地層上に形成されたポリシリコン層と、前記ポリシリコン層を覆う第１の絶縁層を介して形成されたゲート電極と、前記ゲート電極を覆う第２の絶縁層と、前記第２の絶縁層上に形成されて当該第２の絶縁層と前記第１の絶縁層を貫通して前記ポリシリコン層に接する一対のソース・ドレイン電極と、前記ソース・ドレイン電極を覆う第３の絶縁層を少なくとも有する薄膜トランジスタ基板を具備した表示装置であって、
    前記ソース・ドレイン電極は、アルミニウムまたはアルミニウム合金からなる導電層の上層に形成されて前記第３の絶縁層に接するモリブデンまたはモリブデン合金からなるキャップ層、および前記導電層の下層に形成されて前記ポリシリコン層と接するモリブデンまたはモリブデン合金からなるバリア層を有すると共に、前記バリア層の前記導電層と接する表面にモリブデン酸窒化膜を有することを特徴とする表示装置。
  2. 前記バリア層と前記モリブデン酸窒化膜の膜厚の合計が前記キャップ層の膜厚より薄いことを特徴とする請求項１に記載の表示装置。
  3. 前記バリア層と前記モリブデン酸窒化膜の膜厚の合計が前記キャップ層の膜厚の６０％以下であることを特徴とする請求項２に記載の表示装置。
  4. 前記第３の絶縁層の上層に有機絶縁層を有し、前記有機絶縁層上に形成されて当該有機絶縁層と前記第３の絶縁層を貫通して前記ソース・ドレイン電極の一方に接続する透明電極を具備したことを特徴とする請求項１から３のいずれかに記載の表示装置。
  5. 前記第３の絶縁層の上層に形成されて当該第３の絶縁層を貫通して前記ソース・ドレイン電極の一方に接続する透明電極と、前記透明電極に一部を接続し、有機絶縁層を介して形成された反射電極を具備したことを特徴とする請求項１から３のいずれかに記載の表示装置。
  6. 下地層を表面に有する絶縁基板の前記下地層上にポリシリコン層をパターニングするポリシリコンパターン形成工程と、
    前記ポリシリコン層を覆う第１の絶縁層を形成する第１絶縁層形成工程と、
    前記第１の絶縁層の上にゲート電極を形成するゲート電極形成工程と、
    前記ゲート電極を覆って第２の絶縁層を形成する第２絶縁層形成工程と、
    前記第２の絶縁層と前記第１の絶縁層を貫通するコンタクトホールを加工するコンタクトホール加工工程と、
    前記第２の絶縁層の上に前記コンタクトホールを通して前記ポリシリコン層に接続するソース・ドレイン電極を形成するソース・ドレイン電極形成工程を含み、
    前記ソース・ドレイン電極形成工程より後の工程に熱処理工程を含む表示装置の製造方法であって、
    前記ソース・ドレイン電極形成工程が、モリブデンまたはモリブデン合金をスパッタしてバリア層を成膜するバリア層形成工程と、
    前記バリア層を窒素雰囲気中で高速熱処理して当該バリア層の表面に酸窒化膜を形成する酸窒化膜形成工程と、
    アルミニウムまたはアルミニウム合金層をスパッタして導電層を形成する導電層形成工程と、
    前記導電層上にモリブデンまたはモリブデン合金をスパッタしてキャップ層を形成するキャップ層形成工程を有することを特徴とする表示装置の製造方法。
  7. 前記熱処理工程が、水素終端化処理を含むことを特徴とする請求項６に記載の表示装置の製造方法。
  8. 前記熱処理工程が、ＣＶＤ工程を含むことを特徴とする請求項６に記載の表示装置の製造方法。
JP2003002834A 2003-01-09 2003-01-09 表示装置とその製造方法 Expired - Fee Related JP4316896B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2003002834A JP4316896B2 (ja) 2003-01-09 2003-01-09 表示装置とその製造方法
US10/742,896 US6933525B2 (en) 2003-01-09 2003-12-23 Display device and manufacturing method of the same
CNB2004100001602A CN1295549C (zh) 2003-01-09 2004-01-08 显示装置及其制造方法
US11/180,658 US7479451B2 (en) 2003-01-09 2005-07-14 Display device manufacturing method preventing diffusion of an aluminum element into a polysilicon layer in a heating step

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2003002834A JP4316896B2 (ja) 2003-01-09 2003-01-09 表示装置とその製造方法

Publications (2)

Publication Number Publication Date
JP2004214581A JP2004214581A (ja) 2004-07-29
JP4316896B2 true JP4316896B2 (ja) 2009-08-19

Family

ID=32708883

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003002834A Expired - Fee Related JP4316896B2 (ja) 2003-01-09 2003-01-09 表示装置とその製造方法

Country Status (3)

Country Link
US (2) US6933525B2 (ja)
JP (1) JP4316896B2 (ja)
CN (1) CN1295549C (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030122987A1 (en) * 2001-12-28 2003-07-03 Myung-Joon Kim Array substrate for a liquid crystal display device having multi-layered metal line and fabricating method thereof
JP4316896B2 (ja) * 2003-01-09 2009-08-19 株式会社 日立ディスプレイズ 表示装置とその製造方法
KR100623247B1 (ko) * 2003-12-22 2006-09-18 삼성에스디아이 주식회사 평판표시장치 및 그의 제조방법
KR101052960B1 (ko) * 2004-04-29 2011-07-29 엘지디스플레이 주식회사 반투과형 폴리실리콘 액정표시소자 제조방법
KR101107981B1 (ko) * 2004-09-03 2012-01-25 삼성전자주식회사 표시 장치용 기판, 액정 표시 장치 및 그 제조방법
US7316942B2 (en) * 2005-02-14 2008-01-08 Honeywell International, Inc. Flexible active matrix display backplane and method
KR100667087B1 (ko) * 2005-09-30 2007-01-11 삼성에스디아이 주식회사 박막 트랜지스터 및 그의 제조방법
KR101184640B1 (ko) 2006-03-15 2012-09-20 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 그 제조 방법
JP4713433B2 (ja) * 2006-05-15 2011-06-29 エルジー ディスプレイ カンパニー リミテッド 薄膜トランジスタ
JP4749994B2 (ja) * 2006-11-14 2011-08-17 三星モバイルディスプレイ株式會社 薄膜トランジスタ及びその製造方法
US7851352B2 (en) * 2007-05-11 2010-12-14 Semiconductor Energy Laboratory Co., Ltd Manufacturing method of semiconductor device and electronic device
US8074931B2 (en) * 2007-11-12 2011-12-13 The Boeing Company Drogue deploying/retrieval device, system, and method
US7635864B2 (en) * 2007-11-27 2009-12-22 Lg Electronics Inc. Organic light emitting device
JP5363009B2 (ja) * 2008-02-29 2013-12-11 株式会社ジャパンディスプレイ 表示装置およびその製造方法
JP5468287B2 (ja) * 2009-04-07 2014-04-09 株式会社東芝 半導体装置およびその製造方法
US20120138943A1 (en) * 2009-08-21 2012-06-07 Sharp Kabushiki Kaisha Liquid crystal display device and method of manufacturing liquid crystal display device
WO2013080247A1 (ja) 2011-11-29 2013-06-06 パナソニック株式会社 薄膜トランジスタおよび薄膜トランジスタの製造方法
CN104271585B (zh) * 2012-05-11 2017-08-04 国立大学法人东京大学 聚烯烃类合成用催化剂
CN103489900B (zh) * 2013-09-04 2016-05-04 京东方科技集团股份有限公司 一种阻挡层及其制备方法、薄膜晶体管、阵列基板
CN103956386A (zh) * 2014-04-11 2014-07-30 京东方科技集团股份有限公司 薄膜晶体管及制备方法、阵列基板及制备方法和显示装置
AT14576U1 (de) * 2014-08-20 2016-01-15 Plansee Se Metallisierung für ein Dünnschichtbauelement, Verfahren zu deren Herstellung und Sputtering Target
KR102223139B1 (ko) * 2014-09-02 2021-03-05 삼성디스플레이 주식회사 박막 트랜지스터 기판 및 이를 포함하는 표시 패널
CN107112408A (zh) * 2015-01-08 2017-08-29 琳得科株式会社 热电转换装置及蓄电系统
CN109979946B (zh) * 2019-03-15 2021-06-11 惠科股份有限公司 一种阵列基板及其制造方法和显示面板

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US573134A (en) 1896-12-15 Thermostat
US5061985A (en) * 1988-06-13 1991-10-29 Hitachi, Ltd. Semiconductor integrated circuit device and process for producing the same
US5304829A (en) * 1989-01-17 1994-04-19 Kabushiki Kaisha Toshiba Nonvolatile semiconductor device
US5495121A (en) * 1991-09-30 1996-02-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US5559344A (en) * 1992-01-31 1996-09-24 Hitachi, Ltd. Thin-film semiconductor element, thin-film semiconductor device and methods of fabricating the same
US5771110A (en) * 1995-07-03 1998-06-23 Sanyo Electric Co., Ltd. Thin film transistor device, display device and method of fabricating the same
JP3302240B2 (ja) 1995-11-28 2002-07-15 シャープ株式会社 薄膜トランジスタ及びその製造方法
TW531684B (en) * 1997-03-31 2003-05-11 Seiko Epson Corporatoin Display device and method for manufacturing the same
KR100303140B1 (ko) * 1998-12-12 2002-05-13 구본준, 론 위라하디락사 박막트랜지스터제조방법
JP3916334B2 (ja) 1999-01-13 2007-05-16 シャープ株式会社 薄膜トランジスタ
KR100317622B1 (ko) * 1999-03-24 2001-12-22 구본준, 론 위라하디락사 박막트랜지스터 및 그의 제조방법
US6362028B1 (en) * 1999-08-19 2002-03-26 Industrial Technology Research Institute Method for fabricating TFT array and devices formed
US6417537B1 (en) * 2000-01-18 2002-07-09 Micron Technology, Inc. Metal oxynitride capacitor barrier layer
US6833883B2 (en) * 2001-02-13 2004-12-21 Lg. Philips Lcd Co., Ltd. Array substrate for reflective and transflective liquid crystal display devices and manufacturing method for the same
US6573134B2 (en) * 2001-03-27 2003-06-03 Sharp Laboratories Of America, Inc. Dual metal gate CMOS devices and method for making the same
JP3908552B2 (ja) * 2001-03-29 2007-04-25 Ｎｅｃ液晶テクノロジー株式会社 液晶表示装置及びその製造方法
TW508830B (en) * 2001-08-28 2002-11-01 Hannstar Display Corp Thin film transistor structure having four procedures of mask processing and the manufacturing method
JP4316896B2 (ja) * 2003-01-09 2009-08-19 株式会社 日立ディスプレイズ 表示装置とその製造方法

Also Published As

Publication number Publication date
US6933525B2 (en) 2005-08-23
US7479451B2 (en) 2009-01-20
US20050250273A1 (en) 2005-11-10
CN1517752A (zh) 2004-08-04
CN1295549C (zh) 2007-01-17
JP2004214581A (ja) 2004-07-29
US20040135143A1 (en) 2004-07-15

Similar Documents

Publication Publication Date Title
JP4316896B2 (ja) 表示装置とその製造方法
KR100344206B1 (ko) 어레이기판의 제조방법 및 액정표시장치의 제조방법
JP4886600B2 (ja) フラットパネルディスプレイ装置及びその製造方法
KR100540947B1 (ko) 표시장치와그제조방법
KR101198218B1 (ko) 액정표시장치용 어레이 기판 및 그 제조 방법
JP2001007342A (ja) 半導体装置およびその作製方法
US7528410B2 (en) Semiconductor device and method for manufacturing the same
JP2002258325A (ja) 薄膜トランジスタ液晶表示装置
JP2001203365A (ja) 薄膜トランジスターの製造方法
US7166503B2 (en) Method of manufacturing a TFT with laser irradiation
JP2001042361A (ja) 透過型液晶表示装置
JPH10253976A (ja) 液晶表示素子
JP4692699B2 (ja) アクティブマトリクス型液晶表示装置
TW448577B (en) Image sensor structure and the manufacturing method thereof
WO2010113229A1 (ja) 半導体装置及びその製造方法
US8604579B2 (en) Semiconductor device, and method for manufacturing same
JP2001177097A (ja) 薄膜トランジスタ及びその製造方法
JP2002203973A (ja) ポリシリコン型薄膜トランジスタ製造方法
JP2003008026A (ja) 半導体装置及びそれを用いたアクティブマトリクス型表示装置
JP2004325838A (ja) 表示装置
JP2004271903A (ja) 薄膜トランジスタ基板およびその製造方法並びに液晶表示装置
JP4513361B2 (ja) 半導体装置、半導体装置の製造方法、電気光学装置
JP2757538B2 (ja) 薄膜トランジスタの製造方法
JP4684877B2 (ja) 薄膜積層基板、及びその製造方法、並びに表示装置
JPH08116061A (ja) 薄膜半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050706

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20051003

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051005

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20051005

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080903

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090519

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090521

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4316896

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120529

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

Free format text: JAPANESE INTERMEDIATE CODE: R313121

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120529

Year of fee payment: 3

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130529

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140529

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees