JP4684877B2 - 薄膜積層基板、及びその製造方法、並びに表示装置 - Google Patents

Description

本発明は、薄膜積層基板、及びその製造方法、並びに薄膜積層基板を備える表示装置に関する。

近年、液晶ディスプレイや有機ＥＬディスプレイなどの表示装置として、高精細、及び高移動度が得られる低温ポリシリコンＴＦＴ（Thin Film Transistor）を備えた基板を搭載したものが注目を集めている（非特許文献１、２参照）。

図４は、従来例に係る液晶表示装置に搭載された低温ポリシリコンＴＦＴアレイ基板（以下、単に「ＴＦＴアレイ基板」とも言う）の主要部の模式的断面図である。この従来例に係るＴＦＴアレイ基板１００は、ポリシリコン層を活性層とするトップゲート構造となっている。この従来例に係るＴＦＴアレイ基板１００は、以下のようにして製造することができる。まず、ガラス基板１０１上にＣＶＤ（Chemical Vapor Deposition）法により下地窒化膜１０２、下地酸化膜１０３、アモルファスシリコン（ａ−Ｓｉ）を形成するための薄膜を成膜する。アモルファスシリコンを成膜後、アニール処理を行い、アモルファスシリコン中の水素（Ｈ_２）濃度を低下させる。そして、レーザアニール法により、アモルファスシリコンを結晶化させることによりポリシリコン（ｐ−Ｓｉ）に変換する。

続いて、フォトリソグラフィープロセス（写真製版工程）により所望のパターン形状のポリシリコン層４を得る。その後、ＣＶＤ法によりゲート絶縁層１０５を形成する。そして、レジストを塗布して、Ｎ型トランジスタを形成する場所のみが開口したパターンからなるレジスト層を形成する（不図示）。そして、イオンドーピング法により、Ｎ型トランジスタを形成する場所の下層、すなわち、レジストの開口部の下層にあるポリシリコン層４に選択的にリン（以下、単に「Ｐ」と記す）をドーピングして、前記レジスト層を除去する。その後、トランジスタの閾値電圧を制御するために、イオンドーピング法によりゲート絶縁層１０５にホウ素（以下、単に「Ｂ」と記す）をドーピングする（不図示）。

次に、スパッタリングなどの方法で、ゲート電極１０６を形成するための金属薄膜を成膜する。そして、フォトリソグラフィープロセスによりレジストパターンを形成して、エッチング液でゲート電極１０６を所望の形状にパターニングし、レジストを除去する。そして、イオンドーピング法により前記ゲート電極１０６をマスクとしてポリシリコン層４にＢをドーピングして、Ｐ型トランジスタを形成する（不図示）。

次に、ゲート電極１０６の端部近傍に位置するポリシリコン層４に、ポリシリコン層４におけるソース／ドレイン領域として機能する箇所より低濃度領域となるＬＤＤ（Lightly Doped Drain）領域４ａを形成する。具体的には、上記Ｐ型トランジスタ形成後、フォトリソグラフィープロセスによりレジストパターンを形成して、エッチング液でゲート電極を形成する。そして、イオンドーピング法によりポリシリコン層４にＰをドーピングする。次いで、エッチング液でゲート電極１０６を後退させて、レジストを除去する。その後、再びイオンドーピング法によりポリシリコン層４にＰをドーピングすることによりＬＤＤ領域４ａを形成する。

続いて、プラズマＣＶＤ法により層間絶縁膜１０７を形成する。層間絶縁膜１０７としては、ＳｉＨ_４とＮ_２Ｏ、又はＴＥＯＳ（TetraEthOxySilane，Ｓｉ（ＯＣ_２Ｈ_５）_４）とＯ_２を反応させたＳｉＯ_２膜や、ＳｉＨ_４とＮＨ_３を反応させて形成したＳｉＮ膜を用いることができる。次に、フォトリソグラフィープロセスによりレジストパターンを形成して、ドライエッチング法で層間絶縁膜にコンタクトホールを形成して、レジストを除去する。その後、スパッタリングなどの方法によりソース／ドレイン配線１０８を形成するための金属薄膜を成膜し、フォトリソグラフィープロセスによりレジストパターンを形成して、ドライエッチング法でソース／ドレイン配線１０８を所望の形状にパターニングする。さらに、不図示の平坦化膜、画素電極等を形成してアレイ基板１００が製造される。そして、このアレイ基板１００は、対向電極を備えた対向基板と貼り合わされ、その間に液晶が注入される。そして、面状光源装置に載置されて液晶表示装置が製造される。

しかしながら、上記従来例に係るアレイ基板１００においては、ソース／ドレイン配線１０８がショートして、表示不良を引き起こしやすいという問題があった。これは、スパッタリング法で形成されたソース／ドレイン配線１０８の段差部及びその近傍（以下、これらをまとめて「段差構造部１１０」と言う）の被覆性が悪いためである。すなわち、この段差構造部１１０でソース／ドレイン配線１０８の段切れが発生し、ソース／ドレイン配線１０８がショートして、表示不良を引き起こす場合があった。

層間絶縁膜の上層に形成される金属電極配線の段切れを防止する第１の方法として、層間絶縁膜を高温（例えば、１１００℃程度）で融かし、金属電極配線の被覆性を改善する技術が開示されている。また、層間絶縁膜の上層に形成される金属電極配線の段切れを防止する第２の方法として、層間絶縁膜を二つの層により構成する技術が提案されている（特許文献１、２）。
東芝レビューＶｏｌ．５５ Ｎｏ．２（２０００）「低温P-Si TFT―LCD」 西部 徹 著他 「低温ポリSi TFT-LCD技術」 鵜飼 育弘 著 ＥＤリサーチ社発行（２００５年４月２０日発行） 特開昭６３−１０４４７８号公報 特開昭６４−３５９６０号公報

しかしながら、層間絶縁膜を１１００℃程度の高温で処理する工程は、上記低温ポリシリコンＴＦＴ基板の製造工程に適用することはできない。また、低温ポリシリコンＴＦＴ基板に適用する場合でなくとも、１１００℃程度の高温で処理すると不純物の拡散等が懸念される。
また、上記特許文献１及び２の技術においては、絶縁層の上層に形成される金属電極配線の段切れ回避に十分に効果があるとは言えなかった。その他、ソース／ドレイン配線自体の材料を変更したり、膜厚を厚くしたり、スパッタ条件を変えたりすることによりソース／ドレイン配線１０８の段切れを回避させようとする試みがなされてきた。しかしながら、満足し得るものがなかったのが現状であった。

なお、上記においては、液晶表示装置に搭載した低温ポリシリコンＴＦＴアレイ基板における問題点について述べたが、これに限定されるものではなく、有機ＥＬディスプレイ等の表示装置に用いる場合についても同様の課題が生じ得る。また、低温ポリシリコンＴＦＴアレイ基板に限定されるものではなく、上記第１の方法より低温プロセスにて絶縁層の段差部及びその近傍の上層に被覆される導電層の段切れを防止したい薄膜積層基板全般において同様の課題が生じ得る。

本発明は、上記背景に鑑みてなされたものであり、その目的とするところは、上記第１の方法より低温プロセスにて絶縁層の段差部、及び当該段差部近傍の上層を被覆する導電層が、電気的に段切れしてショートすることを抑制することができる薄膜積層基板、及びその製造方法、並びにこの薄膜積層基板を備える表示装置を提供することである。

本発明に係る薄膜積層基板の製造方法は、基板上に、段差構造部を有する絶縁層と、前記絶縁層の上に形成されて少なくとも前記段差構造部を被覆する導電層と、を備える薄膜積層基板の製造方法であって、前記絶縁層をＰ、Ｂ、又はＰとＢのいずれかよりなる不純物を導入することなく形成する第一のステップと、前記第一のステップ後に行う、前記絶縁層の前記段差構造部のみに、前記Ｐ、Ｂ、又はＰとＢのいずれかよりなる不純物をドーピングする第二のステップと、前記第二のステップ後に行う、少なくとも前記絶縁層の前記段差構造部にアニーリングを行う第三のステップと、前記第三のステップ後に行う、前記段差構造部を被覆するように前記絶縁膜上に前記導電層を形成する第四のステップと、を含むことを特徴とするものである。

本発明に係る薄膜積層基板の製造方法によれば、絶縁層の段差部、及び当該段差部近傍の上層を被覆する導電層が、電気的に段切れしてショートすることを抑制することができる薄膜積層基板の製造方法を提供することができる。その理由は、以下の通りである。すなわち、上記不純物をドーピングすることにより絶縁層を軟化しやすい状態とし、この状態にて絶縁層をアニーリングしているので、上記第１の方法に比して低温プロセスで絶縁層表面が軟化して可動する。これにより、絶縁層の段差部及びその近傍が、緩やかなテーパー形状（基板から離れるに従って幅が狭くなるように成形された順テーパー形状）となり、その段差部及びその近傍の上層を被覆する導電層の段切れを防止することができる。その結果、導電層の段切れに起因した電気的ショートを回避することができる。

本発明によれば、絶縁層の段差部、及び当該段差部近傍の上層を被覆する導電層が、電気的に段切れしてショートすることを抑制することができる薄膜積層基板、及びその製造方法、並びにこの薄膜積層基板を備える表示装置を提供することができるという優れた効果を有する。

以下、本発明を適用した実施形態の一例について説明する。なお、本発明の趣旨に合致する限り、他の実施形態も本発明の範疇に属し得ることは言うまでもない。

［実施形態１］
図１は、本実施形態１に係る液晶表示装置の低温ポリシリコンＴＦＴアレイ基板（以下、単に「ＴＦＴアレイ基板」とも言う）の部分拡大平面図である。図１中、１はガラス基板等の絶縁性基板、４はポリシリコン層、６はゲート電極、８はソース／ドレイン配線を示している。図２（ａ）〜（ｄ）は、図１のＩ−Ｉ'で示した箇所の工程断面図であり、図２（ｄ）が図１のＩ−Ｉ'切断部断面図に相当する。図２中の２は下地窒化膜、３は下地酸化膜、５はゲート絶縁層、７は絶縁層、８はソース／ドレイン配線を示している。説明の都合上、図１において、ポリシリコン層４とゲート電極６は、図２のハッチングと同一のものにより図示した。

本実施形態１に係るＴＦＴアレイ基板５０は、ポリシリコン層を活性層とするトップゲート構造となっている。具体的には、図２（ａ）に示すように、絶縁性基板１上に下地窒化膜２、下地酸化膜３が設けられ、その上に島状のポリシリコン層４が設けられた構造となっている。その上層には、これらを被覆するようにゲート絶縁層５が設けられている。さらに、ゲート絶縁層５上には所定の形状にパターニングされたゲート電極６が設けられ、その上層に層間絶縁膜７、ソース／ドレイン配線８が所定の形状にパターニングされている（図２（ｄ）参照）。このソース／ドレイン配線８と、上述したポリシリコン層４とは、層間絶縁膜７及びゲート絶縁層５を貫通するコンタクトホールを介して接続されている。層間絶縁膜７はゲート絶縁層５を被覆しているが、ゲート絶縁層５の下層であるポリシリコン層４のパターン端部においては、ポリシリコン層４の膜厚に起因する段差部があり、段差部と当該段差部近傍は緩やかなテーパー形状（基板からはなれるに従って段差部の底辺の幅が狭くなるように成形された順テーパー形状）をなしている。ソース／ドレイン配線８、及び層間絶縁膜７の上層には不図示のパッシベーション膜、平坦化膜、及び画素電極等が設けられている。

本実施形態１に係るＴＦＴアレイ基板５０の製造方法について説明する。なお、以下に説明する例は典型的なものであって、本発明の趣旨に合致する限り他の製造方法を採用することができることは言うまでもない。

まず、絶縁性基板１としてガラス基板を洗浄して表面を清浄化する。絶縁性基板１には、ガラス基板等の透明な絶縁性基板を用いる。また、絶縁性基板１の厚さは任意でよいが、液晶表示装置の厚さを薄くするために１．１ｍｍ厚以下のものが好ましい。絶縁性基板１が薄すぎる場合には各種の成膜やプロセスの熱履歴によって基板の歪みが生じるためにパターニング精度が低下するなどの不具合を生じるので、絶縁性基板１の厚さは使用するプロセスを考慮して選択する必要がある。また、絶縁性基板１がガラスなどの脆性破壊材料からなる場合、基板の端面は面取りを実施しておくことが、端面からのチッピングによる異物の混入を防止する上で好ましい。また、絶縁性基板１の一部に切り欠きを設けて基板の向きが特定できるようにすることが、各プロセスでの基板処理の方向が特定できることでプロセス管理がしやすくなることより好ましい。

次に、プラズマＣＶＤ法により絶縁性基板１上に下地窒化膜２、下地酸化膜３、ポリシリコン層４を形成するための薄膜を順に成膜する（図２（ａ）参照）。ポリシリコン層４を形成するための薄膜としては、アモルファスシリコンを用いることができる。アモルファスシリコンを成膜後、アニール処理を行い、アモルファスシリコン中の水素濃度を低下させる。そして、レーザアニール法によりアモルファスシリコンを結晶化させることによりポリシリコンに変換する。レーザアニール法としては、エキシマレーザアニール、ＹＡＧレーザアニールなどを挙げることができるが、これらに限定されるものではない。

続いて、フォトリソグラフィープロセス（写真製版工程）によりレジストパターンを形成し、ドライエッチングにて所望のパターン形状のポリシリコン層４を得る。フォトリソグラフィープロセスは、感光性レジストを塗布・乾燥した後に所定のパターンが形成されたマスクパターンを通して露光し、現像することで写真製版的にＴＦＴアレイ基板上にマスクパターンを転写したレジストを形成する。そして、感光性レジストを加熱硬化させた後にエッチングを行い、感光性レジストを剥離することにより行われる。

次いで、プラズマＣＶＤ法によりゲート絶縁層（酸化膜）５として機能するための薄膜を成膜し、下地酸化膜３やポリシリコン層４を被覆する（図２（ａ）参照）。その後、レジストを塗布して、Ｎ型トランジスタを形成する場所のみが開口したパターンからなるレジスト層を形成する（不図示）。そして、イオンドーピング法により、Ｎ型トランジスタを形成する場所の下層、すなわち、レジストの開口部の下層にあるポリシリコン層４に選択的にＰをドーピングして、前記レジスト層を除去する。その後、トランジスタの閾値電圧を制御するために、イオンドーピング法によりゲート絶縁層５にＢをドーピングする。（不図示）。なお、ゲート絶縁層５を構成する薄膜としては、ＳｉＯｘ膜、ＳｉＯｙＮｚ膜やこれらの積層膜を用いることができる（なお、ｘ、ｙ、ｚ、はそれぞれ正数である）。

次に、スパッタリングなどの方法でゲート電極６を形成するための金属薄膜を成膜する（図２（ａ）参照）。当該金属薄膜としては、例えば、Ａｌ（アルミニウム）、Ｃｒ（クロム）、Ｍｏ（モリブデン）、Ｔｉ（チタン）、Ｗ（タングステン）等や、これらに他の物質を微量に添加した合金などを用いることができる。ゲート電極６を形成するための金属薄膜を成膜後、フォトリソグラフィープロセスによりレジストパターンを形成して、エッチング液でゲート電極を所望の形状にパターニングし、レジストを除去する。そして、イオンドーピング法により前記ゲート電極６をマスクとしてポリシリコン層４にＢをドーピングして、Ｐ型トランジスタを形成する（不図示）。

次に、ゲート電極６の端部近傍に位置するポリシリコン層４に、ポリシリコン層４におけるソース／ドレイン領域として機能する箇所より低濃度領域となるＬＤＤ領域４ａを形成する（図２（ａ）参照）。具体的には、上記Ｐ型トランジスター形成後、フォトリソグラフィープロセスによりレジストパターンを形成して、エッチング液でゲート電極を形成する。そして、イオンドーピング法によりポリシリコン層４にＰをドーピングする。次いで、エッチング液でゲート電極６を後退させて、レジストを除去する。その後、再びイオンドーピング法によりポリシリコン層４にＰをドーピングすることによりＬＤＤ領域４ａを形成する。

続いて、プラズマＣＶＤ法により層間絶縁膜７を５００ｎｍ（すなわち、５０００Å）形成する。層間絶縁膜７としては、ＳｉＨ_４とＮ_２Ｏ、又はＴＥＯＳとＯ_２を反応させて形成したＳｉＯ_２膜を用いることができる。なお、絶縁層の膜厚として、５００ｎｍの例を挙げたが、この膜厚に限定されるものではないことは言うまでもない。また、層間絶縁膜として、上記ＳｉＯ_２膜に代えてＳｉＯＨ膜やＳｉＮ膜を用いてもよい。また、単層とする場合に限定されず、積層構造としてもよい。

層間絶縁膜７を形成後、その全面に、イオンドーピング法により（１）Ｐ（第１の不純物）、（２）Ｂ（第２の不純物）、又は（３）ＰとＢの両方のいずれかをドーピングする（図２（ｂ）参照）。ドーピングする濃度（（１）Ｐ，（２）Ｂ、あるいは（３）ＰとＢの合計の濃度）は、それぞれ１．０×１０^１２ｉｏｎｓ／ｃｍ^２以上、１．０×１０^１６ｉｏｎｓ／ｃｍ^２以下とすることが好ましい。１．０×１０^１２ｉｏｎｓ／ｃｍ^２未満の場合には、絶縁膜の軟化が不十分となり、絶縁膜の段差部及びその近傍が緩やかなテーパー形状にならないという恐れがあるためである。また、１．０×１０^１６ｉｏｎｓ／ｃｍ^２を超えると、ＰやＢが結晶化して絶縁膜表面に析出してしまい、異物等の原因となり、これが段差部を被覆する導電層の段切れを発生させる懸念があるためである。より好ましい範囲は、１．０×１０^１３ｉｏｎｓ／ｃｍ^２以上、１．０×１０^１５ｉｏｎｓ／ｃｍ^２以下であり、さらに好ましい範囲は、５．０×１０^１３ｉｏｎｓ／ｃｍ^２以上、５．０×１０^１４ｉｏｎｓ／ｃｍ^２以下である。

イオンドーピング装置としては、質量分離型タイプと、非質量分離型タイプのものとがある。質量分離型タイプの場合には、ＢやＰのみを選択してドーピングすることができる。一方、非質量分離型タイプの場合には、原料ガスにＢ_２Ｈ_６を使用した場合には、Ｂの他にＨ_２、ＢＨｘ、Ｂ_２Ｈｘがドーピングされることになる。また、原料ガスにＰＨ_３を使用した場合には、Ｐの他にＨ_２、ＰＨｘがドーピングされることになる。この場合でも、ＢやＰがドーピングされているので差し支えない。

層間絶縁膜７にＢやＰをドーピング後、レーザアニール法により層間絶縁膜７の全表面をアニールする（図２（ｃ）参照）。レーザアニール法としては、エキシマレーザアニールやＹＡＧレーザアニールなどを挙げることができる。無論、これらに限定されるものではない。

その後、スパッタリングなどの方法によりソース／ドレイン配線８を形成するための金属薄膜を成膜する（図２（ｄ）参照）。当該金属薄膜としては、例えば、Ａｌ、Ｃｒ、Ｍｏ、ＶＩ、Ｗ等や、これらに他の物質を添加した合金などを用いることができる。ここでは、Ｍｏ合金／Ａｌ合金／Ｍｏ合金の積層構造とし、膜厚はそれぞれ１００ｎｍ（１０００Å）／３００ｎｍ（３０００Å）／１００ｎｍ（１０００Å）とした。次に、フォトリソグラフィー工程によりレジストパターンを形成して、ドライエッチング法により所望の形状にパターニングされたソース／ドレイン配線８を得る。その後、パッシベーション保護膜、平坦化膜、画素電極等を必要に応じて公知の方法により形成する。

上述のように形成されたＴＦＴアレイ基板は、対向電極を備えた対向基板と貼り合わされ、その間に液晶が注入されて、面状光源装置に載置される。このようにして液晶表示装置が製造される。

本実施形態１によれば、絶縁層の段差部、及び当該段差部近傍（これらをまとめて「段差構造部１０」と言う（図２（ｂ）参照））の上層を被覆する導電層が、電気的に段切れしてショートすることを抑制することができるＴＦＴアレイ基板を提供することができる。その理由は、以下の通りである。すなわち、層間絶縁膜７に（１）Ｐ、（２）Ｂ、又は（３）ＰとＢの両方をドーピングすることで層間絶縁膜７を軟化しやすい状態とし、この状態にて層間絶縁膜７をレーザアニール法によりアニールしているので、層間絶縁膜７が軟化して可動する。これにより、層間絶縁膜７の段差構造部１０が、緩やかなテーパー形状となり、その段差部及びその近傍の上層を被覆するソース／ドレイン配線８の段切れを防止することができる。その結果、ソース／ドレイン配線８の段切れに起因した電気的ショートを回避することができる。

ここで、（１）Ｐ、（２）Ｂ、又は（３）Ｂ及びＰの両方のいずれかをドーピングしないで、レーザアニール法によってアニーリングを行っても、ソース／ドレイン配線８の金属膜の段差部１０の被覆性はよくならなかった。これは、アニール法のみでは層間絶縁膜７が軟化しにくいためである。

なお、本実施形態１においては、第１の不純物としてＰを、第２の不純物としてＢを用いた例について説明したが、これに限定されるものではなく、本発明の趣旨に反しない限りにおいて他の不純物をドーピングすることができる。また、絶縁層として層間絶縁膜（ＳｉＯ_２）の例について説明したが、これに限定されるものではなくＳｉＯ_２以外の層間絶縁膜や、絶縁層全般に適用可能である。また、本実施形態１においては、層間絶縁膜７のアニール法として、レーザアニール法を用いたが、層間絶縁膜７の表面をアニーリング可能なものであって本発明の趣旨に反しないものであれば、他の方法を採用してもよい。また、本実施形態においては、液晶表示装置に搭載する薄膜積層基板について説明したが、これに限定されるものではなく有機ＥＬディスプレイ等の表示装置や各種電子機器全般において適用可能である。さらに、低温ポリシリコン薄膜ＴＦＴアレイ基板に限定されるものではなく、上記第１の方法（絶縁層の上層に形成される金属電極配線の段切れを防止する第１の方法）より低温プロセスにて絶縁層の段差部及びその近傍の上層に被覆される導電層の段切れを防止したい薄膜積層基板全般において適用可能である。

［実施形態２］
次に、上記実施形態１のＴＦＴアレイ基板５０とは異なる実施形態について説明する。なお、以降の説明において、上記実施形態１と同一の構成部材は、同一の符号を付し、適宜その説明を省略する。

本実施形態２に係るＴＦＴアレイ基板５１は、以下の点を除く基本的な構成は上記実施形態２と同じである。すなわち、上記実施形態１においては、層間絶縁膜７全面にイオンドーピングを行ったが、本実施形態２においては、層間絶縁膜７の段差構造部１０のみにイオンドーピングを行っている点が異なる。

図３（ａ）〜（ｄ）は、本実施形態２に係る低温ポリシリコンＴＦＴアレイ基板の、図１のＩ−Ｉ'で示した箇所の工程断面図であり、図３（ｄ）が図１のＩ−Ｉ'切断部断面図に相当する。本実施形態２に係るＴＦＴアレイ基板５１は、層間絶縁膜７までは上記実施形態１と同じ製造工程なので、それ以降の製造工程について説明する。上記実施形態１と同様にして、層間絶縁膜７を形成後、フォトリソグラフィー工程によりレジストを塗布する。そして、層間絶縁膜７の段差構造部１０が開口するレジストパターンを形成する（図３（ａ）参照）。続いて、イオンドーピング法により（１）Ｐ、（２）Ｂ、又は（３）ＰとＢの両方をドーピングする（図３（ｂ）参照）。これにより、段差構造部１０のみに不純物がドーピングされる。ドーピングするＰ，Ｂの濃度は、上記実施形態１と同様の理由により１．０×１０^１２ｉｏｎｓ／ｃｍ^２以上、１．０×１０^１６ｉｏｎｓ／ｃｍ^２以下とすることが好ましい。イオンドーピング後、レジスト層９を除去して、レーザアニール法により層間絶縁膜７の全表面をアニールする（図３（ｃ）参照）。その後、上記実施形態１と同様の方法により、ソース／ドレイン配線８を形成する（図３（ｄ）参照）。

本実施形態２に係るＴＦＴアレイ基板５１によれば、上記実施形態１と同様の効果を得ることができる。また、上記不純物を必要な箇所だけドーピングすることが可能であるので、不純物を導入したくない部位がある場合に特に好適に利用することができる。

［実施形態３］
次に、上記実施形態１及び２のＴＦＴアレイ基板５０、５１とは異なる実施形態について説明する。
本実施形態３に係るＴＦＴアレイ基板は、以下の点を除く基本的な構成は上記実施形態２と同じである。すなわち、上記実施形態２においては、層間絶縁膜７の全面をアニーリングしていた（図３（ｃ）参照）が、本実施形態３においては、ソース／ドレイン配線８が被さる層間絶縁膜７の段差構造部１０のみをアニーリングしている点が異なる。

本実施形態３に係るＴＦＴアレイ基板は、図３（ｂ）に示す工程までは、上記実施形態２に係るＴＦＴアレイ基板の製造工程と同様である。上記実施形態２においては、層間絶縁膜７の段差構造部１０に不純物をドーピング後、レジストを剥離してから層間絶縁膜７の表面全体をアニーリングしていたが、本実施形態３においては、層間絶縁膜７の段差構造部１０に不純物をドーピングした後に、レジストを除去せずに、段差構造部１０のみにレーザーアニールを行う点が異なる。その後、上記実施形態１と同様の方法により、ソース／ドレイン配線８を形成する（図３（ｄ）参照）。

本実施形態３に係るＴＦＴアレイ基板によれば、上記実施形態２と同様の効果を得ることができる。また、アニールを必要な箇所のみに行っているので、省エネルギー化の観点からより好ましい。

本実施形態１に係るＴＦＴアレイ基板の部分拡大平面図。 （ａ）〜（ｄ）は、図１のＩ−Ｉ'切断部断面図。 （ａ）〜（ｄ）は、本実施形態２に係るＴＦＴアレイ基板の断面図。 従来例に係るＴＦＴアレイ基板の断面図。

符号の説明

１ 絶縁性基板
２ 下地窒化膜
３ 下地酸化膜
４ ポリシリコン層
５ ゲート絶縁層
６ ゲート電極
７ 絶縁層
８ ソース／ドレイン配線
９ レジスト
１０ 段差構造部
５０ ＴＦＴアレイ基板
５１ ＴＦＴアレイ基板

Claims (6)

1. 基板上に、
   段差構造部を有する絶縁層と、
   前記絶縁層の上に形成されて少なくとも前記段差構造部を被覆する導電層と、を備える薄膜積層基板の製造方法であって、
   前記絶縁層をＰ、Ｂ、又はＰとＢのいずれかよりなる不純物を導入することなく形成する第一のステップと、
   前記第一のステップ後に行う、前記絶縁層の前記段差構造部のみに、前記Ｐ、Ｂ、又はＰとＢのいずれかよりなる不純物をドーピングする第二のステップと、
   前記第二のステップ後に行う、少なくとも前記絶縁層の前記段差構造部にアニーリングを行う第三のステップと、
   前記第三のステップ後に行う、前記段差構造部を被覆するように前記絶縁膜上に前記導電層を形成する第四のステップと、を含むことを特徴とする薄膜積層基板の製造方法。
2. 請求項１に記載の薄膜積層基板の製造方法であって、
   前記絶縁膜は、ＳｉＯ _２ 膜、ＳｉＯＨ膜、ＳｉＮ膜のいずれかであることを特徴とする薄膜積層基板の製造方法。
3. 請求項１又は２に記載の薄膜積層基板の製造方法であって、
   前記アニーリングはレーザーアニール法により行うことを特徴とする薄膜積層基板の製造方法。
4. 基板上に、
   段差構造部を有する絶縁層と、
   前記絶縁層の上に形成されて少なくとも前記段差構造部を被覆する導電層と、を備える薄膜積層基板であって、
   前記段差構造部は、前記基板から離れるに従って段差部の底辺の幅が狭くなるように形成された順テーパー形状をなしており、
   前記絶縁層の前記段差構造部のみにＰ、Ｂ、又はＰとＢのいずれかよりなる不純物がドーピングされていることを特徴とする薄膜積層基板。
5. 請求項４に記載の薄膜積層基板の製造方法であって、
   前記絶縁膜は、ＳｉＯ _２ 膜、ＳｉＯＨ膜、ＳｉＮ膜のいずれかであることを特徴とする薄膜積層基板。
6. 請求項４又は５に記載の薄膜積層基板を備えた表示装置。

Images