JP2007165774A - 薄膜積層基板、及びその製造方法、並びに表示装置 - Google Patents
薄膜積層基板、及びその製造方法、並びに表示装置 Download PDFInfo
- Publication number
- JP2007165774A JP2007165774A JP2005363380A JP2005363380A JP2007165774A JP 2007165774 A JP2007165774 A JP 2007165774A JP 2005363380 A JP2005363380 A JP 2005363380A JP 2005363380 A JP2005363380 A JP 2005363380A JP 2007165774 A JP2007165774 A JP 2007165774A
- Authority
- JP
- Japan
- Prior art keywords
- impurity
- thin film
- insulating layer
- layer
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Liquid Crystal (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
【解決手段】本発明の一態様に係る薄膜積層基板は、基板上に、段差構造部を有する絶縁層と、前記絶縁層の上に形成されて少なくとも前記段差構造部を被覆する導電層と、を備える薄膜積層基板であって、前記段差構造部は、前記基板から離れるに従って段差部の底辺の幅が狭くなるように形成された順テーパー形状をなしており、少なくとも前記絶縁層の前記段差構造部に、少なくとも1種類の不純物がドーピングされている。
【選択図】図2
Description
東芝レビューVol.55 No.2(2000)「低温P-Si TFT―LCD」 西部 徹 著他 「低温ポリSi TFT-LCD技術」 鵜飼 育弘 著 EDリサーチ社発行(2005年4月20日発行)
また、上記特許文献1及び2の技術においては、絶縁層の上層に形成される金属電極配線の段切れ回避に十分に効果があるとは言えなかった。その他、ソース/ドレイン配線自体の材料を変更したり、膜厚を厚くしたり、スパッタ条件を変えたりすることによりソース/ドレイン配線108の段切れを回避させようとする試みがなされてきた。しかしながら、満足し得るものがなかったのが現状であった。
図1は、本実施形態1に係る液晶表示装置の低温ポリシリコンTFTアレイ基板(以下、単に「TFTアレイ基板」とも言う)の部分拡大平面図である。図1中、1はガラス基板等の絶縁性基板、4はポリシリコン層、6はゲート電極、8はソース/ドレイン配線を示している。図2(a)〜(d)は、図1のI−I'で示した箇所の工程断面図であり、図2(d)が図1のI−I'切断部断面図に相当する。図2中の2は下地窒化膜、3は下地酸化膜、5はゲート絶縁層、7は絶縁層、8はソース/ドレイン配線を示している。説明の都合上、図1において、ポリシリコン層4とゲート電極6は、図2のハッチングと同一のものにより図示した。
次に、上記実施形態1のTFTアレイ基板50とは異なる実施形態について説明する。なお、以降の説明において、上記実施形態1と同一の構成部材は、同一の符号を付し、適宜その説明を省略する。
次に、上記実施形態1及び2のTFTアレイ基板50、51とは異なる実施形態について説明する。
本実施形態3に係るTFTアレイ基板は、以下の点を除く基本的な構成は上記実施形態2と同じである。すなわち、上記実施形態2においては、層間絶縁膜7の全面をアニーリングしていた(図3(c)参照)が、本実施形態3においては、ソース/ドレイン配線8が被さる層間絶縁膜7の段差構造部10のみをアニーリングしている点が異なる。
2 下地窒化膜
3 下地酸化膜
4 ポリシリコン層
5 ゲート絶縁層
6 ゲート電極
7 絶縁層
8 ソース/ドレイン配線
9 レジスト
10 段差構造部
50 TFTアレイ基板
51 TFTアレイ基板
Claims (9)
- 基板上に、
段差構造部を有する絶縁層と、
前記絶縁層の上に形成されて少なくとも前記段差構造部を被覆する導電層と、を備える薄膜積層基板の製造方法であって、
少なくとも前記絶縁層の前記段差構造部に、少なくとも1種類の不純物をドーピングするステップと、
少なくとも前記絶縁層の前記段差構造部にアニーリングを行うステップと、
前記段差構造部を被覆するように前記絶縁膜上に前記導電層を形成するステップと、を含むことを特徴とする薄膜積層基板の製造方法。 - 請求項1に記載の薄膜積層基板の製造方法であって、
前記絶縁層の前記段差構造部が開口するレジストパターンを形成するステップと、
前記レジストパターンが形成された状態で、少なくとも前記絶縁層の前記段差構造部に、少なくとも1種類の不純物をドーピングするステップと、
前記レジストパターンを除去するステップと、を含むことを特徴とする薄膜積層基板の製造方法。 - 請求項1または2に記載の薄膜積層基板の製造方法であって、
前記不純物は、下記(1)〜(3)のいずれかであることを特徴とする薄膜積層基板の製造方法。
(1)導電型の第1の不純物
(2)前記第1の不純物に相対する導電型の第2の不純物
(3)前記第1の不純物、及び前記第2の不純物 - 請求項1ないし3のいずれか1項に記載の薄膜積層基板の製造方法であって、
前記アニーリングはレーザーアニール法により行うことを特徴とする薄膜積層基板の製造方法。 - 基板上に、
段差構造部を有する絶縁層と、
前記絶縁層の上に形成されて少なくとも前記段差構造部を被覆する導電層と、を備える薄膜積層基板であって、
前記段差構造部は、前記基板から離れるに従って段差部の底辺の幅が狭くなるように形成された順テーパー形状をなしており、
少なくとも前記絶縁層の前記段差構造部に、少なくとも1種類の不純物がドーピングされていることを特徴とする薄膜積層基板。 - 請求項5に記載の薄膜積層基板であって、
前記不純物が前記絶縁層の前記段差構造部のみにドーピングされていることを特徴とする薄膜積層基板。 - 請求項5または6に記載の薄膜積層基板であって、
前記不純物は、下記(1)〜(3)のいずれかであることを特徴とする薄膜積層基板。
(1)導電型の第1の不純物
(2)前記第1の不純物に相対する導電型の第2の不純物
(3)前記第1の不純物、及び前記第2の不純物 - 請求項7に記載の薄膜積層基板であって、
前記第1の不純物がリン(P)であり、前記第2の不純物がホウ素(B)であることを特徴とする薄膜積層基板。 - 請求項5ないし8のいずれか1項に記載の薄膜積層基板を備えた表示装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005363380A JP4684877B2 (ja) | 2005-12-16 | 2005-12-16 | 薄膜積層基板、及びその製造方法、並びに表示装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005363380A JP4684877B2 (ja) | 2005-12-16 | 2005-12-16 | 薄膜積層基板、及びその製造方法、並びに表示装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2007165774A true JP2007165774A (ja) | 2007-06-28 |
JP4684877B2 JP4684877B2 (ja) | 2011-05-18 |
Family
ID=38248295
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005363380A Expired - Fee Related JP4684877B2 (ja) | 2005-12-16 | 2005-12-16 | 薄膜積層基板、及びその製造方法、並びに表示装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4684877B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016145758A1 (zh) * | 2015-03-13 | 2016-09-22 | 京东方科技集团股份有限公司 | 显示基板及其制备方法 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6329956A (ja) * | 1986-07-23 | 1988-02-08 | Nec Corp | 半導体装置の製造方法 |
JPH01151249A (ja) * | 1987-12-08 | 1989-06-14 | Fujitsu Ltd | 半導体装置の製造方法 |
JPH01200654A (ja) * | 1988-02-05 | 1989-08-11 | Matsushita Electron Corp | 半導体装置の製造方法 |
JPH0325939A (ja) * | 1989-06-23 | 1991-02-04 | Nec Corp | 半導体素子の製造方法 |
JPH04278538A (ja) * | 1991-03-07 | 1992-10-05 | Nec Corp | 半導体集積回路の製造方法 |
JPH0645328A (ja) * | 1991-07-15 | 1994-02-18 | Nippon Sheet Glass Co Ltd | 半導体装置の製造方法 |
JPH07273114A (ja) * | 1994-04-01 | 1995-10-20 | Sony Corp | 平坦化方法及び半導体装置の製造方法 |
-
2005
- 2005-12-16 JP JP2005363380A patent/JP4684877B2/ja not_active Expired - Fee Related
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6329956A (ja) * | 1986-07-23 | 1988-02-08 | Nec Corp | 半導体装置の製造方法 |
JPH01151249A (ja) * | 1987-12-08 | 1989-06-14 | Fujitsu Ltd | 半導体装置の製造方法 |
JPH01200654A (ja) * | 1988-02-05 | 1989-08-11 | Matsushita Electron Corp | 半導体装置の製造方法 |
JPH0325939A (ja) * | 1989-06-23 | 1991-02-04 | Nec Corp | 半導体素子の製造方法 |
JPH04278538A (ja) * | 1991-03-07 | 1992-10-05 | Nec Corp | 半導体集積回路の製造方法 |
JPH0645328A (ja) * | 1991-07-15 | 1994-02-18 | Nippon Sheet Glass Co Ltd | 半導体装置の製造方法 |
JPH07273114A (ja) * | 1994-04-01 | 1995-10-20 | Sony Corp | 平坦化方法及び半導体装置の製造方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016145758A1 (zh) * | 2015-03-13 | 2016-09-22 | 京东方科技集团股份有限公司 | 显示基板及其制备方法 |
US9791758B2 (en) | 2015-03-13 | 2017-10-17 | Boe Technology Group Co., Ltd. | Display substrate and manufacturing method thereof |
Also Published As
Publication number | Publication date |
---|---|
JP4684877B2 (ja) | 2011-05-18 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP2985784B1 (en) | Low-temperature poly-silicon tft array substrate, manufacturing method therefor, and display apparatus | |
US7709840B2 (en) | Bottom gate thin film transistor, flat panel display having the same and method of fabricating the same | |
US7244990B2 (en) | Semiconductor device | |
JP4309362B2 (ja) | 薄膜トランジスタの製造方法 | |
US7387920B2 (en) | Method of manufacturing thin film transistor array panel | |
JP4802364B2 (ja) | 半導体層のドーピング方法、薄膜半導体素子の製造方法、及び半導体層の抵抗制御方法 | |
CN103839825A (zh) | 一种低温多晶硅薄膜晶体管、阵列基板及其制作方法 | |
US8530901B2 (en) | Film transistor and method for fabricating the same | |
KR20070004229A (ko) | 박막트랜지스터기판 및 이의 제조방법 | |
JP2008147516A (ja) | 薄膜トランジスタ及びその製造方法 | |
KR100913794B1 (ko) | 유기 전계 발광 표시 장치 및 그 제조방법 | |
US7858450B2 (en) | Optic mask and manufacturing method of thin film transistor array panel using the same | |
US7525135B2 (en) | Semiconductor device and display device | |
US6534350B2 (en) | Method for fabricating a low temperature polysilicon thin film transistor incorporating channel passivation step | |
JP4684877B2 (ja) | 薄膜積層基板、及びその製造方法、並びに表示装置 | |
JP5117711B2 (ja) | 表示装置とその製造方法 | |
US6482685B1 (en) | Method for fabricating a low temperature polysilicon thin film transistor incorporating multi-layer channel passivation step | |
WO2019171590A1 (ja) | 薄膜トランジスタおよびその製造方法 | |
KR20070050572A (ko) | 박막 트랜지스터 기판의 제조방법 | |
CN108321122B (zh) | Cmos薄膜晶体管及其制备方法和显示装置 | |
KR100840323B1 (ko) | 반사형 액정 표시 장치용 박막 트랜지스터 기판 및 그의제조 방법 | |
JP2007256638A (ja) | 薄膜トランジスタ基板及びこれを用いた液晶表示装置 | |
JP2005236187A (ja) | 半導体装置の製造方法、電子機器 | |
JP2998706B2 (ja) | 液晶表示装置の製造方法 | |
JPH0831765A (ja) | 薄膜トランジスタの製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080218 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091218 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091222 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100218 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100803 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110208 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110209 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140218 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140218 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |