JPH0325939A - 半導体素子の製造方法 - Google Patents
半導体素子の製造方法Info
- Publication number
- JPH0325939A JPH0325939A JP16144589A JP16144589A JPH0325939A JP H0325939 A JPH0325939 A JP H0325939A JP 16144589 A JP16144589 A JP 16144589A JP 16144589 A JP16144589 A JP 16144589A JP H0325939 A JPH0325939 A JP H0325939A
- Authority
- JP
- Japan
- Prior art keywords
- film
- boron
- bpsg film
- bpsg
- subjected
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 12
- 238000004519 manufacturing process Methods 0.000 title claims description 5
- 238000000034 method Methods 0.000 claims abstract description 14
- 239000011521 glass Substances 0.000 claims abstract description 12
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 12
- 239000000463 material Substances 0.000 claims abstract description 10
- 229910052796 boron Inorganic materials 0.000 claims abstract description 9
- 239000000758 substrate Substances 0.000 claims abstract description 7
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 claims abstract description 6
- GDFCWFBWQUEQIJ-UHFFFAOYSA-N [B].[P] Chemical compound [B].[P] GDFCWFBWQUEQIJ-UHFFFAOYSA-N 0.000 claims abstract description 6
- 229910052698 phosphorus Inorganic materials 0.000 claims abstract description 6
- 239000011574 phosphorus Substances 0.000 claims abstract description 6
- 238000000059 patterning Methods 0.000 claims abstract description 5
- 238000001947 vapour-phase growth Methods 0.000 claims description 7
- -1 boron ions Chemical class 0.000 claims description 2
- 238000001259 photo etching Methods 0.000 claims description 2
- 239000005380 borophosphosilicate glass Substances 0.000 abstract description 23
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 abstract description 7
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 5
- 229910052710 silicon Inorganic materials 0.000 abstract description 5
- 239000010703 silicon Substances 0.000 abstract description 5
- 238000010438 heat treatment Methods 0.000 abstract description 4
- 239000012535 impurity Substances 0.000 abstract description 4
- 238000000576 coating method Methods 0.000 abstract description 3
- 150000002500 ions Chemical class 0.000 abstract 1
- 239000005368 silicate glass Substances 0.000 abstract 1
- 239000012808 vapor phase Substances 0.000 description 4
- 230000007812 deficiency Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体素子の製造方法に関し、特に段差を有す
る半導体素子の段部を平坦化する半導体素子の製造方法
に関する。
る半導体素子の段部を平坦化する半導体素子の製造方法
に関する。
従来、半導体素子製造におけるこの種の平坦化技術は、
気相或長膜の熱処理による流動性を利用したり、あるい
は気相或長膜上に塗布法を用いてさらに絶縁膜を形成し
たりすることによって、段差を有する半導体素子の段部
を滑らかにしてし）た。
気相或長膜の熱処理による流動性を利用したり、あるい
は気相或長膜上に塗布法を用いてさらに絶縁膜を形成し
たりすることによって、段差を有する半導体素子の段部
を滑らかにしてし）た。
上述した従来の平坦化技術は、半導体素子上の種々の段
部パターンに無関係に、全て均一な不純物濃度のリンガ
ラス膜もしくはボロンリンガラス膜が形成されるため、
ある段部パターンでは良好な平坦性が得られたにもかか
わらず、別の段部Ｂターンでは平坦性が不足もしくは過
剰となってしまうなど、段部パターンの違いによる平坦
性のコントロールができないという欠点があった。
部パターンに無関係に、全て均一な不純物濃度のリンガ
ラス膜もしくはボロンリンガラス膜が形成されるため、
ある段部パターンでは良好な平坦性が得られたにもかか
わらず、別の段部Ｂターンでは平坦性が不足もしくは過
剰となってしまうなど、段部パターンの違いによる平坦
性のコントロールができないという欠点があった。
本発明は、段部を有する半導体基板の表面に気相成長法
によりリンガラス膜もしくはボロンリンガラス膜を形成
する工程と、前記気相成長膜上にマスク材となるフォト
レジスト膜を形成する工程と、このマスク材をフォトエ
ッチングによりパターニングする工程と、このバターニ
ングされたマスク材を使用し前記気相戊長膜中に局所的
にボロンをイオン注入する工程と、このマスク材を除去
する工程と、前記気相或長膜を熱処理して前記段部表面
を平坦化する工程とを含む半導体素子の製造方法である
。
によりリンガラス膜もしくはボロンリンガラス膜を形成
する工程と、前記気相成長膜上にマスク材となるフォト
レジスト膜を形成する工程と、このマスク材をフォトエ
ッチングによりパターニングする工程と、このバターニ
ングされたマスク材を使用し前記気相戊長膜中に局所的
にボロンをイオン注入する工程と、このマスク材を除去
する工程と、前記気相或長膜を熱処理して前記段部表面
を平坦化する工程とを含む半導体素子の製造方法である
。
次に本発明について図面を参照して説明する。
第１図（ａ）〜（『〉は本発明の一実施例を工程順に示
す断面図である。
す断面図である。
まず同図（ａ）において、シリコン基板１上に多結晶シ
リコン２を形或する。次いで同図（ｂ）のように、ＢＰ
ＳＧ膜３を気相成長法により形成する。次いで同図（Ｃ
）のように、ＢＰＳ（，Ｍ３上にマスク材として、塗布
法によりフォトレジスト膜４を形成し、その後、露光、
現像によりフォトレジスト膜４をバターニングする。
リコン２を形或する。次いで同図（ｂ）のように、ＢＰ
ＳＧ膜３を気相成長法により形成する。次いで同図（Ｃ
）のように、ＢＰＳ（，Ｍ３上にマスク材として、塗布
法によりフォトレジスト膜４を形成し、その後、露光、
現像によりフォトレジスト膜４をバターニングする。
次いで同図（ｄ）のように、バターニングしたフォトレ
ジスト膜４をマスクとして、同図（ｃ）で形成したＢＰ
ＳＧＭ３にイオン注入工程によりボロンを一定量注入し
、ボロン注入されたＢＰＳＧ膜５を形成する． 次いで同図（ｅ）のように、バターニングされたフォト
レジスト膜４を剥離してＢＰＳＧ膜３上がち除去し、次
いで同図（ｆ）のように、熱処理工程を通すと、その流
動性からＢＰＳＧ膜３よりも、一定量ボロン注入された
ＢＰＳＧ膜５の方が流動性が大きいため、シリコン基板
１上の多結晶シリコン２の段部をより滑らかにする。
ジスト膜４をマスクとして、同図（ｃ）で形成したＢＰ
ＳＧＭ３にイオン注入工程によりボロンを一定量注入し
、ボロン注入されたＢＰＳＧ膜５を形成する． 次いで同図（ｅ）のように、バターニングされたフォト
レジスト膜４を剥離してＢＰＳＧ膜３上がち除去し、次
いで同図（ｆ）のように、熱処理工程を通すと、その流
動性からＢＰＳＧ膜３よりも、一定量ボロン注入された
ＢＰＳＧ膜５の方が流動性が大きいため、シリコン基板
１上の多結晶シリコン２の段部をより滑らかにする。
つまり、選択的に不純物濃度がコントロールされ熱処理
されたＢＰＳＧ膜６は、部分的に平坦性の異なる膜とし
て形成される。
されたＢＰＳＧ膜６は、部分的に平坦性の異なる膜とし
て形成される。
又、この実施例における熱処理されたＢＰＳＧ膜６（以
下単にＢＰＳＧＭ６という）は、コンタクトホールを形
成する際にも有効である。
下単にＢＰＳＧＭ６という）は、コンタクトホールを形
成する際にも有効である。
以下、本発明の応用例であるコンタクトホールの形成方
法を、第２図（ａ）〜（ｄ）の工程断面図を用いて説明
する。
法を、第２図（ａ）〜（ｄ）の工程断面図を用いて説明
する。
まず同図（ａ）において、第１図（ｃ），（ｄ）に示し
たボロンを注入されなかったＢＰＳＧ膜３の位置にコン
タクトホールを形成するために、ＢＰＳＧ膜６上に塗布
法によりフォトレジスト膜４を形戒し、露光、現像によ
りコンタクトホールを形成する位置のフォトレジスト膜
４を除去する。
たボロンを注入されなかったＢＰＳＧ膜３の位置にコン
タクトホールを形成するために、ＢＰＳＧ膜６上に塗布
法によりフォトレジスト膜４を形戒し、露光、現像によ
りコンタクトホールを形成する位置のフォトレジスト膜
４を除去する。
次いで同図（ｂ）力ように、通常のウエット及びドライ
エッチング工程によりＢＰＳＧ膜６を部分的にエッチン
グし、コンタクトホールをあける。
エッチング工程によりＢＰＳＧ膜６を部分的にエッチン
グし、コンタクトホールをあける。
次いで同図（Ｃ）のように、フォトレジスト膜４を！Ｉ
Ｊ ｉ ＬてＢ Ｐ Ｓ Ｇ膜６上から除去し、その後
、同図（ｄ）のように、熱処理工程を通すと、コンタク
トホール部のＢＰＳＧ膜６は、第１図（ｃ）．（ｄ）に
示したように他の部分よりボロン濃度が薄いため、ボロ
ン注入された部分が更に大きく流動して平坦化されるの
に対し、ＢＰＳＧ膜６の他の部分は過剰流動しないため
良好なコンタクトホール形状を得ることができ、パター
ンの要求にあった平坦性を持つ再熱処理されたＢＰＳＧ
膜７が形成される。
Ｊ ｉ ＬてＢ Ｐ Ｓ Ｇ膜６上から除去し、その後
、同図（ｄ）のように、熱処理工程を通すと、コンタク
トホール部のＢＰＳＧ膜６は、第１図（ｃ）．（ｄ）に
示したように他の部分よりボロン濃度が薄いため、ボロ
ン注入された部分が更に大きく流動して平坦化されるの
に対し、ＢＰＳＧ膜６の他の部分は過剰流動しないため
良好なコンタクトホール形状を得ることができ、パター
ンの要求にあった平坦性を持つ再熱処理されたＢＰＳＧ
膜７が形成される。
上記実施例及び応用例は、ＢＰＳＧ膜（ボロンリンガラ
ス膜）を用いて説明してきたが、ＰＳＧ膜（リンガラス
膜〉でもよい。
ス膜）を用いて説明してきたが、ＰＳＧ膜（リンガラス
膜〉でもよい。
以上説明したように本発明は、選択的にリンガラス膜も
しくはボロンリンガラス膜の不純物濃度をコントロール
することにより、半導体素子上の種々の段部パターン毎
の平坦性の過不足をコントロールできるという効果があ
る。
しくはボロンリンガラス膜の不純物濃度をコントロール
することにより、半導体素子上の種々の段部パターン毎
の平坦性の過不足をコントロールできるという効果があ
る。
第１図（＆）〜（ｆ）は本発明の一実施例を工程順に示
す断面図、第２図（ａ）〜（ｄ）は本発明の応用例を工
程順に示す断面図である。 ｌ・・・シリコン基板、２・・・多結晶シリコン、３・
・・ＢＰＳＧ膜、４・・・フォトレジスト膜、５・・・
ボロン注入されたＢＰＳＧ膜、６・・・熱処理されたＢ
ＰＳＧ膜、 ７ ・・再熱処理されたＢＰＳＧ膜。
す断面図、第２図（ａ）〜（ｄ）は本発明の応用例を工
程順に示す断面図である。 ｌ・・・シリコン基板、２・・・多結晶シリコン、３・
・・ＢＰＳＧ膜、４・・・フォトレジスト膜、５・・・
ボロン注入されたＢＰＳＧ膜、６・・・熱処理されたＢ
ＰＳＧ膜、 ７ ・・再熱処理されたＢＰＳＧ膜。
Claims (1)
- 段部を有する半導体基板の表面に気相成長法によりリン
ガラス膜もしくはボロンリンガラス膜を形成する工程と
、前記気相成長膜上にマスク材となるフォトレジスト膜
を形成する工程と、このマスク材をフォトエッチングに
よりパターニングする工程と、このパターニングされた
マスク材を使用し前記気相成長膜中に局所的にボロンを
イオン注入する工程と、このマスク材を除去する工程と
、前記気相成長膜を熱処理して前記段部表面を平坦化す
る工程とを含むことを特徴とする半導体素子の製造方法
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16144589A JPH0325939A (ja) | 1989-06-23 | 1989-06-23 | 半導体素子の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16144589A JPH0325939A (ja) | 1989-06-23 | 1989-06-23 | 半導体素子の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0325939A true JPH0325939A (ja) | 1991-02-04 |
Family
ID=15735250
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16144589A Pending JPH0325939A (ja) | 1989-06-23 | 1989-06-23 | 半導体素子の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0325939A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007165774A (ja) * | 2005-12-16 | 2007-06-28 | Mitsubishi Electric Corp | 薄膜積層基板、及びその製造方法、並びに表示装置 |
-
1989
- 1989-06-23 JP JP16144589A patent/JPH0325939A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007165774A (ja) * | 2005-12-16 | 2007-06-28 | Mitsubishi Electric Corp | 薄膜積層基板、及びその製造方法、並びに表示装置 |
| JP4684877B2 (ja) * | 2005-12-16 | 2011-05-18 | 三菱電機株式会社 | 薄膜積層基板、及びその製造方法、並びに表示装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0325939A (ja) | 半導体素子の製造方法 | |
| JPS62158328A (ja) | 細い導体デバイスの製造方法 | |
| JPH08335543A (ja) | アライメントパターンの形成方法 | |
| KR100239734B1 (ko) | 반도체 소자 제조방법 | |
| KR950004966B1 (ko) | 하프톤블랭크마스크 제작방법 | |
| KR100239399B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100281543B1 (ko) | 오프셋 구조의 박막 트랜지스터 제조방법 | |
| KR0167607B1 (ko) | 롬의 게이트전극 제조 방법 | |
| KR100202665B1 (ko) | 로커스 제조공정 | |
| JPH03108314A (ja) | 半導体素子の製造方法 | |
| KR100209732B1 (ko) | 반도체 소자 제조방법 | |
| JPS62136026A (ja) | 半導体装置の製造方法 | |
| KR100282435B1 (ko) | 가속도센서의제조방법 | |
| KR910006544B1 (ko) | 접속창 형성방법 | |
| JPH02133921A (ja) | 半導体装置の製造方法 | |
| KR0179155B1 (ko) | 반도체장치 및 그 제조방법 | |
| JPH06216062A (ja) | 半導体装置の製造方法 | |
| KR0124637B1 (ko) | 반도체소자의 격리막 형성방법 | |
| JPS6331119A (ja) | パタ−ン形成法 | |
| JPH0478168A (ja) | Ｍｏｓ型半導体装置及びその製造方法 | |
| JPH03254123A (ja) | 選択エッチング方法 | |
| JPH09204036A (ja) | 位相シフトマスクの製造方法 | |
| JPS6327024A (ja) | 半導体装置の製造方法 | |
| JPS5854631A (ja) | 半導体装置の製造方法 | |
| JPH0357269A (ja) | 半導体装置の製造方法 |