JPS6331119A - パタ−ン形成法 - Google Patents
パタ−ン形成法Info
- Publication number
- JPS6331119A JPS6331119A JP17500986A JP17500986A JPS6331119A JP S6331119 A JPS6331119 A JP S6331119A JP 17500986 A JP17500986 A JP 17500986A JP 17500986 A JP17500986 A JP 17500986A JP S6331119 A JPS6331119 A JP S6331119A
- Authority
- JP
- Japan
- Prior art keywords
- resist
- taper angle
- resist pattern
- semiconductor substrate
- heat treatment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000007261 regionalization Effects 0.000 title description 2
- 238000000034 method Methods 0.000 claims abstract description 16
- 239000004065 semiconductor Substances 0.000 claims abstract description 9
- 238000010438 heat treatment Methods 0.000 claims abstract description 6
- 238000004519 manufacturing process Methods 0.000 claims description 3
- 239000000758 substrate Substances 0.000 abstract description 6
- 238000001312 dry etching Methods 0.000 abstract description 4
- 238000005530 etching Methods 0.000 description 7
- 230000018109 developmental process Effects 0.000 description 6
- 238000001039 wet etching Methods 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特にレジストの
パターン形成に関するものである。
パターン形成に関するものである。
一般に、半導体基板上に形成された絶縁膜をテーパーを
つけてエツチングする場合、1)レジストと絶縁膜との
密着性を低下させてウェットエツチングする方法や、あ
るいは11)レジストパターン形成後に熱処理でレジス
トパターンを変形させてからドライエツチングを行なう
方法が用いられていた。
つけてエツチングする場合、1)レジストと絶縁膜との
密着性を低下させてウェットエツチングする方法や、あ
るいは11)レジストパターン形成後に熱処理でレジス
トパターンを変形させてからドライエツチングを行なう
方法が用いられていた。
近年、半導体装置において、素子の高集積化。
微細化が進み、微小領域での高精度なテーパーエツチン
グが要求されるようになってきた。
グが要求されるようになってきた。
しかしながら従来のテーパーエツチング方法では次の様
な問題があった。例えば第2図fa)〜(b)に示すよ
うに密着性を低下させてウェットエツチングを行なう方
法では、サイドエッチ量の制御が困難であり、また第3
図(blに示すようにレジストパターンを形成した後、
同図(C)のように熱変形させてから同図(d)に示す
ようにドライエツチングを行なう方法では、熱変形後の
レジストパターンにおいて、1)パターン寸法の変化が
大きい、11)レジストテーパー角が不安定であり、高
精度なテーパーエツチングが困難であるという欠点があ
った。
な問題があった。例えば第2図fa)〜(b)に示すよ
うに密着性を低下させてウェットエツチングを行なう方
法では、サイドエッチ量の制御が困難であり、また第3
図(blに示すようにレジストパターンを形成した後、
同図(C)のように熱変形させてから同図(d)に示す
ようにドライエツチングを行なう方法では、熱変形後の
レジストパターンにおいて、1)パターン寸法の変化が
大きい、11)レジストテーパー角が不安定であり、高
精度なテーパーエツチングが困難であるという欠点があ
った。
本発明の目的は高精度なテーパーエッチを行なえるパタ
ーン形成法を提供することにある。
ーン形成法を提供することにある。
本発明によれば、半導体基板上に形成された、絶縁膜上
に、レジストを塗布し、所定の領域を露光した後、70
℃〜100℃でベークしてから現像することによシ、所
望のテーパー形状を有するレジストパターンを得る。
に、レジストを塗布し、所定の領域を露光した後、70
℃〜100℃でベークしてから現像することによシ、所
望のテーパー形状を有するレジストパターンを得る。
次に本発明について図面を参照して説明する。
第1図(al〜(d)は本発明の一実施例の工程断面図
であシ、絶縁膜をテーパーエツチングする場合について
のものである。
であシ、絶縁膜をテーパーエツチングする場合について
のものである。
第1図(a)に示すように半導体基板21上に形成され
た絶縁膜22上にレジスト23をスピン塗布し、所定の
領域のみ紫外線を照射する(′n元する)。
た絶縁膜22上にレジスト23をスピン塗布し、所定の
領域のみ紫外線を照射する(′n元する)。
次に同図(b)に示すように熱処理装置(図示しない)
を用いて半導体基板21を熱処理する。この時の条件は
、70℃〜100℃の温度で15分〜60分が適当であ
る。
を用いて半導体基板21を熱処理する。この時の条件は
、70℃〜100℃の温度で15分〜60分が適当であ
る。
その後、同図(C)に示すようにアルカリ現像液で現像
を行ない露光領域を溶解する。この時の現像時間は第4
図よυ決められる。この図はレジストテーパー角の現像
時間依存性を示すものであり、現像前にベークを行なう
ことにより、レジストテーパー角のコントロールが容易
になることがわかる。
を行ない露光領域を溶解する。この時の現像時間は第4
図よυ決められる。この図はレジストテーパー角の現像
時間依存性を示すものであり、現像前にベークを行なう
ことにより、レジストテーパー角のコントロールが容易
になることがわかる。
このようにして所望のテーパー角を有するレジストパタ
ーンを得た後、同図(d)に示すようにレジストと絶縁
膜の選択比が約1になるような条件でドライエッチを行
なう。
ーンを得た後、同図(d)に示すようにレジストと絶縁
膜の選択比が約1になるような条件でドライエッチを行
なう。
以上説明したように本発明は、現像前に熱処匪工程を導
入することにより、レジスト断面の角度を容易に制御で
きるようになシ、所望のテーパー角を有するレジストパ
ターンを形成できる。このため、寸法変動、テーパー角
変化の少ない高精度なテーパーエツチングができるとい
う利点がある。
入することにより、レジスト断面の角度を容易に制御で
きるようになシ、所望のテーパー角を有するレジストパ
ターンを形成できる。このため、寸法変動、テーパー角
変化の少ない高精度なテーパーエツチングができるとい
う利点がある。
第1図(a)〜(d)は本発明の一実施例を工程順に示
す断面図、第2図(a)〜(b)および第3図(a)〜
(d)は太夫従来の製法の一例を工程順に示す断面図、
第4図は現像時間に対するテーパー角を示すグラフであ
る。
す断面図、第2図(a)〜(b)および第3図(a)〜
(d)は太夫従来の製法の一例を工程順に示す断面図、
第4図は現像時間に対するテーパー角を示すグラフであ
る。
Claims (1)
- 半導体装置の製造工程のレジストパターンを形成する
工程において、露光後に熱処理を行なう工程と、その処
理後に現像を行なう工程とを含むことを特徴とするパタ
ーン形成法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17500986A JPS6331119A (ja) | 1986-07-24 | 1986-07-24 | パタ−ン形成法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP17500986A JPS6331119A (ja) | 1986-07-24 | 1986-07-24 | パタ−ン形成法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6331119A true JPS6331119A (ja) | 1988-02-09 |
Family
ID=15988619
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP17500986A Pending JPS6331119A (ja) | 1986-07-24 | 1986-07-24 | パタ−ン形成法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6331119A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6913705B2 (en) * | 2002-02-21 | 2005-07-05 | Fujitsu Limited | Manufacturing method for optical integrated circuit having spatial reflection type structure |
-
1986
- 1986-07-24 JP JP17500986A patent/JPS6331119A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6913705B2 (en) * | 2002-02-21 | 2005-07-05 | Fujitsu Limited | Manufacturing method for optical integrated circuit having spatial reflection type structure |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4403151A (en) | Method of forming patterns | |
US4591547A (en) | Dual layer positive photoresist process and devices | |
JPH0122728B2 (ja) | ||
JP4218476B2 (ja) | レジストパターン形成方法とデバイス製造方法 | |
US4988609A (en) | Method of forming micro patterns | |
JPS6331119A (ja) | パタ−ン形成法 | |
JPH1083087A (ja) | レジストパターンの形成方法 | |
JP2506637B2 (ja) | パタ−ン形成方法 | |
JP2000182940A (ja) | レジストパターン形成方法 | |
JPS63301521A (ja) | パタ−ン形成法 | |
KR100372652B1 (ko) | 반도체소자의미세콘택홀형성방법 | |
JP2712407B2 (ja) | 2層フォトレジストを用いた微細パターンの形成方法 | |
JPS60110124A (ja) | 微細パタ−ン加工方法 | |
JP2589471B2 (ja) | 半導体装置の製造方法 | |
JPS6327024A (ja) | 半導体装置の製造方法 | |
JPH0240914A (ja) | パターン形成方法 | |
JPS5984529A (ja) | パタ−ン形成方法 | |
JPH03101218A (ja) | レジストパターン形成方法 | |
JPS63115337A (ja) | フオトレジストの処理方法 | |
JPS5919357A (ja) | 半導体装置の製造方法 | |
JPS6276724A (ja) | 有機薄膜熱処理方法 | |
JP2004172492A (ja) | レジストパターンの形成方法及び加熱処理装置 | |
JPS6286726A (ja) | レジストパタ−ン形成方法 | |
JPH05308047A (ja) | 半導体装置の製造方法 | |
JPH04254320A (ja) | 微細パターン形成方法 |