JPS5984529A - パタ−ン形成方法 - Google Patents

パタ−ン形成方法

Info

Publication number
JPS5984529A
JPS5984529A JP19555882A JP19555882A JPS5984529A JP S5984529 A JPS5984529 A JP S5984529A JP 19555882 A JP19555882 A JP 19555882A JP 19555882 A JP19555882 A JP 19555882A JP S5984529 A JPS5984529 A JP S5984529A
Authority
JP
Japan
Prior art keywords
film
pattern
photo
opening
silicon nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP19555882A
Other languages
English (en)
Other versions
JPH045260B2 (ja
Inventor
Toshio Sonobe
園部 俊夫
Masakazu Terada
雅一 寺田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Denso Corp
Original Assignee
NipponDenso Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NipponDenso Co Ltd filed Critical NipponDenso Co Ltd
Priority to JP19555882A priority Critical patent/JPS5984529A/ja
Publication of JPS5984529A publication Critical patent/JPS5984529A/ja
Publication of JPH045260B2 publication Critical patent/JPH045260B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明は、特に周縁部をテーパ形状とするエッナング
ノやターンを形成するノリーン形成方法に関する。
例えば、半導体集積回路装置において、シリコン等の半
導体基板の主面上に対して絶縁膜全形成し、この絶縁膜
に対して例えば端子電極部となる開孔を、上記半導体基
板面に達する状態で形成する。そして、この開孔部を含
んで絶縁膜上にアルミニウム薄膜等によって配線部を形
成するものであるが、上記絶縁膜に形成した開孔部の段
差部において、薄・、膜配線の段切れが生じ易いもので
ある。このため、絶縁膜に対して半導体基板面に至る開
孔を形成する場合、この開孔部の周縁部をチー79状に
形成し、配線の段切り事故の発生を防止するように工夫
されている。
従来、このように半導体基板面に形成される絶縁膜に対
して、チー1?状周縁を有する開孔を形成する/母ター
ン形成手段は、絶縁膜上に7オトレジスト膜を形成し、
上記開孔に対応するパターンで露光し現像した後、この
フォトンジストノ9ターンを熱処理して変形させ、この
パターン開孔部の周縁部にチー/fを形成させる。そし
て、反応性イオン食刻を施し、絶縁膜である被処理膜に
対してテーパ状周縁を有する開孔を形成する。しかし、
このような手段で開孔・母ターンを形成したのでは、チ
ー/J?全形成する熱処理によってフォトレノストが変
質し、その除去が極めて困難となり、半導体集積回路の
製造工程における大きな障害となる。
この発明は上記のような点に鑑みなされたもので、特に
フォトレノストに対する熱処理を行なわず、フォトレノ
ストの除去作業を簡単に実行し得る状態としながら、絶
縁膜等の被処理膜に対して、周縁部をチー1?状にした
ノ9ターンを形成させるようにするパターン形成方法を
提供しようとするものである。
すなわち、この発明に係るパターン形成方法は、被処理
膜上に7オトレノス)1101形成すると共に、このフ
ォトレジスト膜に対して間隙をおいて設定されたマスク
パターンを介して露光し現像するとともに、この現像さ
れたフォトレノス) z4ターンに対応して反応性イオ
ンエツチングするようにしたものである。
以下この発明の一災施例を説明する。第1図は半導体基
板面に形成された絶縁膜を被処理膜とし、この被処理膜
に対して周縁部をテーパ状にした開孔全形成するす段を
工癲順にしたがって示したもので、まず(ハ))図に示
すようにシリコン半導体基板1ノの主面上にプラズマC
VD法等によって、膜厚1μmの窒化シリコン膜12が
被着されるもので、この蓋化シリコン膜12が被処理膜
とされる。そして、この窒化シリコン膜12上には、フ
ォトレノスト膜13全被着形成する。ここで、フォトレ
ジスト膜13は、例えばポジ型レノスト(マイクロポジ
ット1300−3フ;商品名)を膜厚1.5〜3.5μ
m、望ましくは2,5μmで被着し、約90℃で20分
程度ベーキングしてなる。
次に、ω)図で示すように上記フォトレノスト膜130
面に対設するようにして、被処理膜に形成すべき開孔に
対応する光透過部14のノやイーンを有するマスク15
を設定するもので、この場合フォトレノスト膜13とマ
スク15との間に間隙tを設定する。そして、図に矢印
で示すように露光する。この場合、マスク15は通常の
エマルジョンマスクあるいはクロムマスクの何れを用い
てもよく、露光蔗は40〜100 mW・8ec/cr
n2、望ましくは60 mW・sec/z2とし、間隙
tは例えば25μmに設定する。
そして、この露光されたフォトレジスト膜13を、例え
ばフォトレノスト現像液MF312(商品名)を用いて
現像処理を行なう。このような現像処理によって、(C
)図に示すようにフォトレノスト膜13には開孔・ぐタ
ーン16が形成され、その周縁部には傾斜角αのテーノ
母が形成ちれるもので、ここでは「α=45°」であっ
た。
このように7オトレノスト膜13に開孔ノ母ターン16
を形成した後、レノスト現像、リンス減時の除去および
める程腿のレジストの架橋反応を促進するための熱処理
(ベーキング)を行なうものでめるが、この熱処理はレ
ジストの変形や変質の生じない範囲内、例えば約120
°Cで約20分根度実施する。
次いでこのフォトレジスレ臂ターンの形成された状態で
反応性イオンエツチング装置によってエツチング処理を
施し、0)図に示すように被処理膜である窒化シリコン
膜12に対して傾斜角βのチー・臂を周縁部に有する開
孔17を形成する。
ここで、反応性イオンエツチングの反応ガスとしては、
CF4ガスと0□ガスとの混合ガスを用い、エツチング
装置内の圧力は0.1 Torr程度に保つ。そして、
CF4.fス流量を100 secm、0□ガス流量を
29 secmとし、周波数13.56 MI(zの高
周波電力を30w/枚程度印加するもので、これによシ
フオドレノスト膜13のエツチング速度は2400 A
0/分、窒化シリコン膜12のエツチング速度は180
0A7分、シリコン基板11のエツチング速度は900
A’/分となる。
したがって、この条件で反応性イオンエツチングすると
、窒化シリコン膜12に開孔17が完成するエツチング
終了時点では、約1.2μmの7オトレノスト膜13が
残存する状態となる。
また、この場合の窒化シリコン膜12の開孔17周縁部
のテーパ傾斜角βは約32°であった。
ここで、傾斜角βは、レノスト開孔J6の傾斜角α、反
応性イオンエツチング時の7オトレノスト膜13のエツ
チング速度A1被処理膜でめる窒化シリコン膜12のエ
ツチング速度Bによって、近似的に次式で表現される。
た1ビし、上式でCはフォトレノスト膜13の横方向と
縦方向のエツチング速度の比 であり、したがってこの例では「Cζ2,0」であった
したがって、α、A、B%Cを適当な値とすることによ
□って、βは種々の値に設定することが6エ能である。
そして、上式を満足するものであれば、屋化シリコン膜
以外の膜にも適用できる。ただし、いかなる場合におい
ても、被処理膜のエツチング完了前に、フォトレジスト
膜13の一部分でも工、テオフされると、露出した被処
理膜がエツチングされるおそれがメジ、シたがって7オ
トレノスト#13の膜厚設定にあたっては注意する必要
がある。
そして、残存するフォトレジスト膜13を、例えばレノ
スト剥離剤J100(商品名)等を用いて除去し、■)
図に示すように窒化シリコン膜12に対する・リーン形
式を完了する。
一般に、フォトレノスト膜に対して光マスクを介して露
光する場合には、ツクターンの解像度を良好なものとす
る。さめに、フォトレジスト膜と元マスクとを密着させ
るようにしている。しかし、このような密着手段により
得られるフォトレノスト膜のパターン周縁部における傾
斜角αは、75〜8011となる。
しかし、実施例で示したようにフォトレジスト膜13と
マスク15との間に間隙t’6設定すると、マスク15
の黒色部の周辺で光の回折が起こ9、間隙tが大きい根
先は黒色部の内側に多く回9込むようになる。このため
、マスク15の黒色部に対応する位置の7オトレジスト
膜13も光回折によって露光されるようになる。この場
合、回折光の強度は、マスク15の黒色部の周縁から黒
色部に入るにし、またがって大きく減少するようになシ
、7オトレノスト膜13の露光領域も黒色部の周縁から
離れるほど膜表面近くに限定されてくる。したがって、
ポジ型のフォトレノストを用いると、露光および現像後
のレゾスト開孔・母ターン周縁部の形状は、テーパ形状
となるもので、その傾斜角αはレジストの種類、膜厚、
露光量によって種々の値をとることができる。
第2図は、マスク15と7オトレジスト膜J3との間隙
tと、レジスト開゛孔ノJ?ターンのテーパ傾斜角αと
の関係の一例を示す。すなわち、マスク15と7オトレ
ジスト膜13との間隙tを適当な値に設定することによ
って、傾斜角αは40’程度から800程度まで制御可
能である。
すなわち、上記のようなパターン形成方法によれば、熱
処理によって7オトレジストに対して変形を与え、チー
・9形状とするものとは異なシ、フォトレノストに対し
て熱的変質を与えることがなく、反応性イオンエツチン
グ完了後に残存するレジスト膜の除去が極めて容易に行
なうことができる。しかも、この場合の周縁部テーパ傾
斜角αは、広範囲にわたって容易に制御できるものであ
夛、被処理膜の頂斜角βも広範囲に高精度に制御可能と
なる。
第3図はレノスト開孔部のテーパ傾斜角αと被処理膜で
ある窒化シリコン膜の開孔部チー・9傾斜角βとの関係
の例を示すもので、フォトレジスト膜のエツチング速度
Aと窒化シリコン膜のエツチング速度Bとの比r B/
AJに応じて傾斜角βを広範囲で設定できることが確−
できる。第3図はrC#2.OJとし、且つB/Aをr
 1.OJ ro、75JrO,5Jとしfc場合を、
それぞれ曲線A、B、Cとして示している。
さらに、前記したように7オトレノスト膜の除去作業が
容易であるため、反応性イオンエツチングの完了後でも
充分な厚さの7オトレノスト膜を残存させることが可能
であシ、半導体基板の凹凸等に起因したフォトレノスト
膜の厚さのバラツキによるエツチング中の部分的被処理
膜の露出等の事故f、確実に防止できる。
以上のようにこの発明によれば、非常に簡単な工程によ
って、例えば屋化シリコン膜等の絶縁膜に対して、周縁
部をチーi<?傾斜部とした開孔Aターンの形成するこ
とのできるものでオ広半導体集積回路装置等の製造工程
の簡易化、嶋能率化に大きな効果’kQ揮するものであ
る。
尚、上記実施例においては、基板にシリコンを、被処理
膜には態化シリコン膜を用いたが、これに限定されるも
のではすく、例えばアルミニウム等の金属、5i02等
の絶縁物でもよく、またアルミニウム薄膜やS h 0
2薄膜を被着した基板であっても同様に実施し得る。ま
た被処理膜もポリシリコン膜、SiO□膜、PSG膜等
に広く応用可能であシ、被処理膜の膜質に応じたエツチ
ングガス音用いて@記した関係式を満足する条件を設定
すればよいものである。
【図面の簡単な説明】
第1図の(4)〜@)はこの発明の一実施例に係るノリ
ーン形成工程を順次□説明する図、第2図はマスクとフ
ォトレノスト膜との間隙と現像により得られる傾斜角α
の関係を示す曲線図、第3図は上記傾斜角αと被処理膜
におけるチー・9傾斜角との関係金示す曲線図でめる。 11・・・半導体基板、12・・・窒化シリコン膜、1
3・・・フォトレジスト膜、15・・・マスク、17゜
18・・・開孔。

Claims (2)

    【特許請求の範囲】
  1. (1)  ノJ?ターンを形成すべき被処理膜上に7オ
    トレジスト膜を形成する手段と、このフォトレジスト膜
    との間に間隙を介してパターンマスクを設定し露光する
    手段と、この手段で露光されたフォトレジスト膜を現像
    処理し露光Iリーンの周縁部分をテーパ形状とする現像
    手段と、この挑像されたフォトレノスト・臂ターンに対
    応して上記被処理膜を反応性イオンエツチングする手段
    とを具備したことを特徴とするノ臂ターン形成方法。 
      ゛
  2. (2)  上目己フォトレノスト膜□がホゾ屋フォトレ
    ジストで構成される特許請求の範囲第1項記載のノやタ
    ーン形成方法。
JP19555882A 1982-11-08 1982-11-08 パタ−ン形成方法 Granted JPS5984529A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP19555882A JPS5984529A (ja) 1982-11-08 1982-11-08 パタ−ン形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP19555882A JPS5984529A (ja) 1982-11-08 1982-11-08 パタ−ン形成方法

Publications (2)

Publication Number Publication Date
JPS5984529A true JPS5984529A (ja) 1984-05-16
JPH045260B2 JPH045260B2 (ja) 1992-01-30

Family

ID=16343103

Family Applications (1)

Application Number Title Priority Date Filing Date
JP19555882A Granted JPS5984529A (ja) 1982-11-08 1982-11-08 パタ−ン形成方法

Country Status (1)

Country Link
JP (1) JPS5984529A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63261836A (ja) * 1987-04-20 1988-10-28 Nec Corp 縮小投影露光法によるテ−パ−形成方法
JPH0228923A (ja) * 1988-07-18 1990-01-31 Sharp Corp 半導体装置の製造方法
JPH04348030A (ja) * 1990-07-31 1992-12-03 Gold Star Co Ltd 傾斜エッチング法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51117136A (en) * 1975-04-09 1976-10-15 Tokyo Shibaura Electric Co Plasma etching process
JPS5255867A (en) * 1975-11-04 1977-05-07 Toshiba Corp Exposure method
JPS5775431A (en) * 1980-10-28 1982-05-12 Fujitsu Ltd Formation of pattern

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS51117136A (en) * 1975-04-09 1976-10-15 Tokyo Shibaura Electric Co Plasma etching process
JPS5255867A (en) * 1975-11-04 1977-05-07 Toshiba Corp Exposure method
JPS5775431A (en) * 1980-10-28 1982-05-12 Fujitsu Ltd Formation of pattern

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63261836A (ja) * 1987-04-20 1988-10-28 Nec Corp 縮小投影露光法によるテ−パ−形成方法
JPH0228923A (ja) * 1988-07-18 1990-01-31 Sharp Corp 半導体装置の製造方法
JPH04348030A (ja) * 1990-07-31 1992-12-03 Gold Star Co Ltd 傾斜エッチング法

Also Published As

Publication number Publication date
JPH045260B2 (ja) 1992-01-30

Similar Documents

Publication Publication Date Title
JPH0471222A (ja) パターン形成方法
JPH09127707A (ja) レジストパターンの形成方法
JPH07219237A (ja) 微細レジストパターン形成方法
JPS5984529A (ja) パタ−ン形成方法
JP2002268200A (ja) グレートーン露光用フォトマスク及び感光性樹脂の塗布方法
JPS61113062A (ja) フオトマスク
JPS5984436A (ja) 半導体装置の製造方法
JPS61191035A (ja) 半導体装置の製造方法
JPS5950053B2 (ja) 写真蝕刻方法
JPS5828735B2 (ja) ハンドウタイソウチノセイゾウホウホウ
JP2712407B2 (ja) 2層フォトレジストを用いた微細パターンの形成方法
JP2811724B2 (ja) エッチング方法
JP3837846B2 (ja) 半導体装置の製造方法
KR0137610B1 (ko) 마스크 정렬 오차 측정을 위한 감광막 패턴 형성 방법
JPH06140296A (ja) パターン形成方法
JPS5968744A (ja) フオトマスクの製造方法
JPH0289315A (ja) 半導体装置の製造方法
KR930006133B1 (ko) 모스소자의 콘택트홀 형성방법
JPH10221851A (ja) パターン形成方法
JPS599659A (ja) フオトマスクの製造方法
JPS5927532A (ja) 半導体装置の製造方法
JPH0651490A (ja) 位相シフト層を有するフォトマスクの製造方法
JPH0666304B2 (ja) ウエハ−表面の平坦化方法
JPS6365629A (ja) 半導体装置の製造方法
JPS594026A (ja) 半導体装置の製造方法