JPS5927532A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPS5927532A
JPS5927532A JP57136041A JP13604182A JPS5927532A JP S5927532 A JPS5927532 A JP S5927532A JP 57136041 A JP57136041 A JP 57136041A JP 13604182 A JP13604182 A JP 13604182A JP S5927532 A JPS5927532 A JP S5927532A
Authority
JP
Japan
Prior art keywords
film
glass
resist
insulating film
resist film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57136041A
Other languages
English (en)
Inventor
Kiichi Usuki
臼木 喜一
Chiharu Kato
千晴 加藤
Shunichi Kai
開 俊一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Tokyo Shibaura Electric Co Ltd filed Critical Toshiba Corp
Priority to JP57136041A priority Critical patent/JPS5927532A/ja
Publication of JPS5927532A publication Critical patent/JPS5927532A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104Forming layers
    • H01L21/02107Forming insulating materials on a substrate

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は、ガラスレゾストを用いてガラス膜ノぐター
ンを選択的に形成する半導体装置の製造方法に関する。
〔発明の技術的背景とテの間組点〕
半導体素子のパッジページっン膜トしてガラス被膜が用
いられるが、このガラス被膜の形成方法としては全面に
形成する方法としてスパッタ法、選択的に被着する方法
として印刷法、電気泳動法等がある。しかし、上記の印
刷法や雷。
気泳動法等によるガラス被膜の形成方法では、プロセス
が特殊で専用の装置が必要であり、煩腑であるばかりで
なく、微細なパターンのガラス被膜の形成は不可能であ
る。
このほか、比較的微細なガラス被膜ツヤターンを得られ
る方法として、ガラス成分とフォトレジスト成分を含む
がラスレジストを用いる形成方法がある。
このガラスレジストの中で、広く使用されているネガタ
イプのガラスレジストによるがラス膜ツヤターンの形成
方法は、次のようなものである。
(A)  第1図(a)で示すように、所定の各半導体
領域や酸化シリコン等による絶縁膜9等の形成された半
導体基板II全全面ガラスレジスト膜12を塗布する。
(B)  ガラスレジスト膜12中の溶媒が蒸発するよ
うに低温(85〜90℃)でプリベークを行なう。
(C)  第1図(b)で示すように、陰画のフォトマ
スク10のマスク合わせを行ない露光する。
、(D)  ガラスレジスト膜12の現像を行ない第1
図(C)で示すようにガラスレゾスト膜12のパターン
を形成する。
(ID)  がラスレジスト膜12の密着性を良くする
ため150°〜200℃程度でポストベークを行なう。
(F)  ガラスレジスト膜12中のレジスト成分を燃
焼して除去した後、ガラスの焼成を行なってガラス膜パ
タニンを形rノ!4する。
このように、ガラスレジストを用いたガラス膜パターン
の形成方法は通常の半導体プロセスの写真食刻工程と同
様で、工程としては簡(吸であるが、ピンホールの発生
を防ぎ充分なノクツンペーション効果を得るためにはガ
ラスレジスト12を充分厚く被着する必要があるうしか
し、ガラスレ・シスト12を厚くすると、(C)の露光
工程において、光(紫外線)が′F層のガラスレ・シス
ト膜12にも達するように充分に照度を高めねばならず
、照度を高めるとガラスレジスト膜12内での光の散乱
が大きくなって、フォトマスク10下のフォトレノスト
膜I2を接方向に露光(架橋)してしまう。このため、
厚膜のフォトし・シスト膜12の写真食刻シ31.解像
度が著しく悪いという不都合があった。
また、ポジタイプのガラスレジストを用いる方法もある
が、とのポジ1/シストは半導体基板との密着性が悪い
、ガラス成分とレジスト成分の分離が難しい、コストが
高い等の欠点があり、一般的ではない。
〔発明の目的〕
この発明は上記のような点に鑑みてなされたもので、厚
膜のガラス被膜を通常の写真食刻用装置により、簡便に
微細加工できる半導体装置の製造方法を提供しようとす
るものである。
〔発明の概要〕
すなわちこの発明に係る半導体装置の製造方法は、所定
の各領域の形成された半導体基板にガラスレジスト膜を
被着してこのガラスレゾスト膜上にこのガラスレジスト
中のレジスト剤が炭化しない温度範囲で絶縁膜を被着し
、この絶縁膜上にフォトレノスト膜気布して、このフォ
トンシストを用いた写真食刻により上記絶縁膜およびガ
ラスレジスト膜をAターニングシ、適宜がラスレジスト
中のレジスト成分を除去し上記がラスレジスト膜上に残
った絶縁膜を除去した後上記がラスレジスト膜を焼成す
るものである。
〔発明の実施例〕
以下図面を参照してこの発明の一実tU例を説明−17
る。第2図(、)〜(g)は、ネがタイプのがラスレゾ
ストによるパッジイージョン膜の形成過程を示す図で、
まず、第2図(a)で示すように5.所定の各領域の形
成された半導1体基板11にガラスレジスト剤を全面塗
布し、基板どの密着性を良好なものとするためi 50
 ℃〜200℃程度の温度(ポストベーク温度)で加熱
して、がラスレジスト膜I2を形成する。尚、第2図に
おい、では半導体基板II内のIll造や既に形成され
ている酸化シリコンなどによる絶縁膜は省略しである。
次に第2図(b)に示すように1上記ガラスレジスト膜
12上に、このガラスレジスト膜12中のレジスト剤が
炭化する温度(通常は約300℃)よりも低温で形成可
能な例えば、プラズマシリコン酸化膜、グラズマシリコ
ン窒化膜、スパッタシリコン酸化膜或いはゾラズマPS
G (リンシリケートガラス)膜等により絶縁膜13を
形成する。
そして、この絶縁膜I3上にこの絶縁膜の写真食刻用の
フォトレジスト膜I4を被着する。
その後、第2図(c)に示すように引き続きマスク10
を用いて、通常の写真食刻により絶縁膜14を食刻する
。この食刻工程では、露光用の紫外線I5が上記のフォ
トレジスト14および絶縁膜z3にて吸収され、下層の
ガラスレゾスト膜12には殆んど達せず、fジスレジス
ト膜12の露光は行なわれない。この後、露光された上
記フォトレジスト14を通常の方法で現像する。
次にRIE(Reactive Ion Etchin
g)法により絶縁膜13をエツチングして、第2図(d
)に示すように絶縁膜パターンZ 3’を形成する。そ
の後、第2図(e)に示すように、02(酸素)プラズ
マ処理によりフォトレジスト膜14を除去する・この際
Kがラスレジスト膜12中のレジスト剤成分も炭化し、
このガラスレジスト膜12けガラス粉末状のガラス膜と
なる。
次に、第2図(f)に示すように、絶縁膜・やターンI
 J’をマスクとして、RIE法或いはいわゆるスフ0
レ一式現像法のガラス粉末の吹き飛ばしによりガラスレ
ジスト膜12を、・母ターニングする。
その後、第2図(g)に示すように、絶縁膜パターン1
3′を除去し、ガラスレジスト膜I2を焼成してパッシ
ベーション[とする。
第3図(a)〜(c)は他の実施例を示す図で、第2図
と同一構成部分には同−省1号を伺し、その説明を省略
する。
第3図(a)において、第2図(a)〜(c)と同様の
工程により半導体基板11上Kがラスレジスト膜12を
被着し、ガラスレジスト膜12のし7ジスト剤が炭化し
ない温度範囲で被着可能な例えばフ0ラズマ窒化シリコ
ン膜、スパッタ酸化シリコン膜、プラズマPSG膜等の
絶縁膜13を被着し、さらにその上にフォトレジスト1
4を被着しだ後、露光を行ない、フォトレジストI4を
現像する。
この後、前実施例では、まず、絶縁膜13をエツチング
した後、ガラスレジスト膜12をエツチングしたが、こ
こに示す方法では、絶縁膜13とガラスレジスト膜12
のエツチングを同時に行ない、第3図(b)に示すよう
な絶縁膜I3とがラスレジスト膜12を形成する。
その後、第3図(c)に示すようにフォトレジスト14
および絶縁膜13を除去し、がラスレジスト膜12中の
レジスト剤を炭化した後、ガラス粉末状に残ったガラス
レジスト11!!12ヲ焼成しがラスパッシベーション
膜トスる。
このようにしても、ガラスレジスト膜Z2を直接露光さ
せないため、厚膜のガラスレジスト膜12でも精度良く
加工できる。
〔発明の効果〕 以上のようにこの発明によれば、ガラスレジスト膜を直
接露光せず、ガラスレジスト膜中の光の散乱による横方
向の露光の進行がないため、ネがタイツ0のがラスレジ
スト膜を用い、通常の写真食刻と同様の装置により簡便
にしかも高い精度で厚膜のがラスパッシベーション膜を
写真食刻形成するととが可能な半導体装置の製造方法を
提供することができる。
【図面の簡単な説明】
第1図(a)〜(c)は従来の半導体装置の製造過程を
示す図、第2図(a)〜(g)はこの発明の一実施例に
係る半導体装置の製造過程を示す図、第3図(、)〜(
C)はこの発明の他の実施例を示す図である。 11・・・シリコン基板、I2・・・ガラスレジスト膜
、I3・・・絶縁膜、13′・・・絶縁膜パターン、I
4・・・フメトレジス)・。

Claims (2)

    【特許請求の範囲】
  1. (1)所定の各領域の形成された半導体基板にガラスレ
    ジスト膜を被着する工程と、このがラスレジスBg上に
    このガラスレジスト膜中(7) L/シスト剤酸成分炭
    化させない温度で絶縁膜を被着する工程と、この絶縁膜
    上にフォトレジストを塗布しこの7オトレジストを用い
    た写真食刻により上記絶縁膜およびガラスレジスト膜を
    食刻する工程と、上記絶縁膜を除去した後上記がラスレ
    ジスト中のがラス成分を焼成する工程とを具備したこと
    を特徴とする半導体装置の製造方法。
  2. (2)  上記絶縁膜として、プラズマシリコン酸化膜
    、プラズマシリコン窒化膜、スパッタシリコン酸化膜或
    いはプラズマPSG (リン硅酸ガラス)膜のいずれか
    を形成することを特徴とする特許請求の範囲第1項記載
    の半導体装置の製造方法。
JP57136041A 1982-08-04 1982-08-04 半導体装置の製造方法 Pending JPS5927532A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57136041A JPS5927532A (ja) 1982-08-04 1982-08-04 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57136041A JPS5927532A (ja) 1982-08-04 1982-08-04 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPS5927532A true JPS5927532A (ja) 1984-02-14

Family

ID=15165792

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57136041A Pending JPS5927532A (ja) 1982-08-04 1982-08-04 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPS5927532A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0321023A (ja) * 1989-05-31 1991-01-29 Mitel Corp スピン・オン・ガラス膜の形成を含む製造法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0321023A (ja) * 1989-05-31 1991-01-29 Mitel Corp スピン・オン・ガラス膜の形成を含む製造法

Similar Documents

Publication Publication Date Title
US4820611A (en) Titanium nitride as an antireflection coating on highly reflective layers for photolithography
JPH10199864A (ja) 反射防止膜のエッチング方法
JPS6260813B2 (ja)
JPH0376742B2 (ja)
JPS6323657B2 (ja)
JPS6366939A (ja) 集積回路の製法
JP3373147B2 (ja) フォトレジスト膜及びそのパターン形成方法
JP2002064059A (ja) 半導体素子の微細パターンの形成方法
US5139922A (en) Method of making resist pattern
JPS5927532A (ja) 半導体装置の製造方法
EP0030604A2 (en) Photoresist image hardening process
JPH0458167B2 (ja)
JPH06244156A (ja) パタ―ン形成法
JPS58213425A (ja) 電子ビ−ム直接露光用位置合わせマ−クとその製造方法
JPS5950053B2 (ja) 写真蝕刻方法
EP0289174B1 (en) Antireflection coatings for use in photolithography
JP2745988B2 (ja) フォトマスクの製造方法
JP2589471B2 (ja) 半導体装置の製造方法
JPH0313949A (ja) レジストパターンの形成方法
JPH02143413A (ja) 半導体装置の製造方法
KR19980054746A (ko) 반도체 장치의 패턴 분리방법
KR930006133B1 (ko) 모스소자의 콘택트홀 형성방법
JPH081884B2 (ja) レジストパタ−ンの形成方法
JPS594026A (ja) 半導体装置の製造方法
JPH0272361A (ja) 二層構造電子線レジスト