JPS6366939A - 集積回路の製法 - Google Patents
集積回路の製法Info
- Publication number
- JPS6366939A JPS6366939A JP62055119A JP5511987A JPS6366939A JP S6366939 A JPS6366939 A JP S6366939A JP 62055119 A JP62055119 A JP 62055119A JP 5511987 A JP5511987 A JP 5511987A JP S6366939 A JPS6366939 A JP S6366939A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- upper layer
- spacer layer
- photosensitive
- spacer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 7
- 125000006850 spacer group Chemical group 0.000 claims description 42
- 239000011248 coating agent Substances 0.000 claims description 10
- 238000000576 coating method Methods 0.000 claims description 10
- 238000001312 dry etching Methods 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 73
- 238000000034 method Methods 0.000 description 46
- 229920003229 poly(methyl methacrylate) Polymers 0.000 description 20
- 239000004926 polymethyl methacrylate Substances 0.000 description 20
- 230000008569 process Effects 0.000 description 14
- 238000011161 development Methods 0.000 description 9
- 150000002500 ions Chemical class 0.000 description 9
- 239000000463 material Substances 0.000 description 9
- 229910052751 metal Inorganic materials 0.000 description 9
- 239000002184 metal Substances 0.000 description 9
- 238000005530 etching Methods 0.000 description 8
- 229920002120 photoresistant polymer Polymers 0.000 description 8
- 230000008901 benefit Effects 0.000 description 7
- 239000000758 substrate Substances 0.000 description 7
- 230000007423 decrease Effects 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 230000008021 deposition Effects 0.000 description 4
- 230000004907 flux Effects 0.000 description 4
- 238000003384 imaging method Methods 0.000 description 4
- 238000001020 plasma etching Methods 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- 239000013078 crystal Substances 0.000 description 3
- 239000003989 dielectric material Substances 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000007921 spray Substances 0.000 description 3
- XPDWGBQVDMORPB-UHFFFAOYSA-N Fluoroform Chemical compound FC(F)F XPDWGBQVDMORPB-UHFFFAOYSA-N 0.000 description 2
- 239000006117 anti-reflective coating Substances 0.000 description 2
- 238000004380 ashing Methods 0.000 description 2
- MVPPADPHJFYWMZ-UHFFFAOYSA-N chlorobenzene Chemical compound ClC1=CC=CC=C1 MVPPADPHJFYWMZ-UHFFFAOYSA-N 0.000 description 2
- 238000005336 cracking Methods 0.000 description 2
- 239000005022 packaging material Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 235000012239 silicon dioxide Nutrition 0.000 description 2
- 239000000377 silicon dioxide Substances 0.000 description 2
- 239000002356 single layer Substances 0.000 description 2
- 238000012876 topography Methods 0.000 description 2
- 241000473391 Archosargus rhomboidalis Species 0.000 description 1
- 206010034972 Photosensitivity reaction Diseases 0.000 description 1
- 238000002679 ablation Methods 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 150000004770 chalcogenides Chemical class 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000002050 diffraction method Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000010304 firing Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- FFUAGWLWBBFQJT-UHFFFAOYSA-N hexamethyldisilazane Chemical compound C[Si](C)(C)N[Si](C)(C)C FFUAGWLWBBFQJT-UHFFFAOYSA-N 0.000 description 1
- 238000001459 lithography Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 150000001282 organosilanes Chemical class 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000036211 photosensitivity Effects 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 229920000642 polymer Polymers 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 239000011343 solid material Substances 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31105—Etching inorganic layers
- H01L21/31111—Etching inorganic layers by chemical means
- H01L21/31116—Etching inorganic layers by chemical means by dry-etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
- H01L21/0271—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers
- H01L21/0273—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34 comprising organic layers characterised by the treatment of photoresist layers
- H01L21/0274—Photolithographic processes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
- H01L21/3105—After-treatment
- H01L21/311—Etching the insulating layers by chemical or physical means
- H01L21/31144—Etching the insulating layers by chemical or physical means using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
- H01L21/76804—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics by forming tapered via holes
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
- Y10S438/948—Radiation resist
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10S438/00—Semiconductor device manufacturing: process
- Y10S438/942—Masking
- Y10S438/948—Radiation resist
- Y10S438/952—Utilizing antireflective layer
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Chemical & Material Sciences (AREA)
- General Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Chemical Kinetics & Catalysis (AREA)
- Drying Of Semiconductors (AREA)
- Electrodes Of Semiconductors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
この発明は集積回路の製法に関する。
従来の技術及び問題点
マイクロ回路素子の寸法が縮小し続けるのにつれて、接
点孔又はバイア（特に０．８乃至１６２５ミクロン及び
それ以下の寸法範囲）のエッチされた側壁の輪郭を制御
することが次第に難しくなり、次第に微妙になって来た
。更に重要なのは、側壁をデポジットした金属で覆うこ
とである。従来、ドープされた酸化物のりフローにより
、接点に勾配をつけていたが、この方法は重大な欠点が
ある。こうすると０Ｍ０８回路の接触抵抗に著しい劣化
が起ることがあり、小さな接点孔では、開口の寸法を制
御するのが困難である。リフローに必要な温度を下げる
かなりの努力が払われており（ある程度成功を収めたが
）、リフロ一方法は本質的に温度の高い工程である。
点孔又はバイア（特に０．８乃至１６２５ミクロン及び
それ以下の寸法範囲）のエッチされた側壁の輪郭を制御
することが次第に難しくなり、次第に微妙になって来た
。更に重要なのは、側壁をデポジットした金属で覆うこ
とである。従来、ドープされた酸化物のりフローにより
、接点に勾配をつけていたが、この方法は重大な欠点が
ある。こうすると０Ｍ０８回路の接触抵抗に著しい劣化
が起ることがあり、小さな接点孔では、開口の寸法を制
御するのが困難である。リフローに必要な温度を下げる
かなりの努力が払われており（ある程度成功を収めたが
）、リフロ一方法は本質的に温度の高い工程である。
接点孔に勾配をつけるために使われる普通の１つの方法
は、レジスト侵食（レジスト・エッチバック）方法であ
る。この方法では、レジストに５０乃至６０”の勾配を
つけたパターンにする。この後、レジスト・エッチ速度
の高いプラズマ酸化物エッチを行ない、これが酸化物に
レジストの勾配を移す様に作用し、その後、その下にあ
るシリコンに対する選択性を持つプラズマ・オーバーエ
ッチを行なって、６０乃至７０°の範囲内の勾配を作る
。この方法に伴なう主な問題は、特に１．０ミクロンに
近い寸法では、レジストの勾配を制御するのが困難であ
ることである。勾配を酸化シリコンに移す為には０．５
ミクロンより大きなレジストの目減りが必要であるが、
これは段の上でレジストが薄くなる所では、酸化物の破
損を招くことがある。更に、オーバーエッチの間、接点
孔が拡大し、典型的には０．３乃至０．４ミクロン拡大
する。この問題がジャーナル・オブ・エレクトロケミカ
ル・ソサイエティ：ソリッドステート・サイエンス・ア
ンド・テクノロジー誌第１３２巻第１９５４頁（１９８
５年）所載のサイシー及びゴロビッツの論文「多層レジ
ストを用いたテーパつき接点孔のドライ・エツチング」
に記載されている。
は、レジスト侵食（レジスト・エッチバック）方法であ
る。この方法では、レジストに５０乃至６０”の勾配を
つけたパターンにする。この後、レジスト・エッチ速度
の高いプラズマ酸化物エッチを行ない、これが酸化物に
レジストの勾配を移す様に作用し、その後、その下にあ
るシリコンに対する選択性を持つプラズマ・オーバーエ
ッチを行なって、６０乃至７０°の範囲内の勾配を作る
。この方法に伴なう主な問題は、特に１．０ミクロンに
近い寸法では、レジストの勾配を制御するのが困難であ
ることである。勾配を酸化シリコンに移す為には０．５
ミクロンより大きなレジストの目減りが必要であるが、
これは段の上でレジストが薄くなる所では、酸化物の破
損を招くことがある。更に、オーバーエッチの間、接点
孔が拡大し、典型的には０．３乃至０．４ミクロン拡大
する。この問題がジャーナル・オブ・エレクトロケミカ
ル・ソサイエティ：ソリッドステート・サイエンス・ア
ンド・テクノロジー誌第１３２巻第１９５４頁（１９８
５年）所載のサイシー及びゴロビッツの論文「多層レジ
ストを用いたテーパつき接点孔のドライ・エツチング」
に記載されている。
ある程度の成功を収めた公知の１つの方法は、勾配つき
の側壁を得る為に、片持ちマスクを使うことである。こ
の方法は、アンダーカットしたスペーサ層を用いてマス
クを基板の上方に持上げる。
の側壁を得る為に、片持ちマスクを使うことである。こ
の方法は、アンダーカットしたスペーサ層を用いてマス
クを基板の上方に持上げる。
この構造により、持上げたマスクの下でエツチングが行
なわれる様になる。酸化物の表面を叩く時のイオンの性
質の為、イオンが移動する距離が増加するにつれて、エ
ッチ速度が継続的に低下し、この為綺麗な輪郭の壁が作
成される。プロシーディンゲス・オブ・ザ・シンポジュ
ーム・オン・プラズマ・エツチング・アンド・デボジツ
ション誌、１９３ （１９８１年）所載のロスマン、マ
ウアー、シュワルツ及びローガンの論文「反応性イオン
・エツチングによりＳｉＯ２にテーパつきバイアを形成
する方法」、及びプロシーディンゲス・オブ・ザ・シン
ポジューム・オン・プラズマ・エツチング・アンド・デ
ボジッション誌（エレクトロケミカル・ソサイエティ）
、６１（１９８３年）所載のレイノルズ、ポリンズ及び
ニューロイタの論文「片持ち構造を用いたプラズマ・エ
ツチング・メカニズムの研究」を参照されたい。
なわれる様になる。酸化物の表面を叩く時のイオンの性
質の為、イオンが移動する距離が増加するにつれて、エ
ッチ速度が継続的に低下し、この為綺麗な輪郭の壁が作
成される。プロシーディンゲス・オブ・ザ・シンポジュ
ーム・オン・プラズマ・エツチング・アンド・デボジツ
ション誌、１９３ （１９８１年）所載のロスマン、マ
ウアー、シュワルツ及びローガンの論文「反応性イオン
・エツチングによりＳｉＯ２にテーパつきバイアを形成
する方法」、及びプロシーディンゲス・オブ・ザ・シン
ポジューム・オン・プラズマ・エツチング・アンド・デ
ボジッション誌（エレクトロケミカル・ソサイエティ）
、６１（１９８３年）所載のレイノルズ、ポリンズ及び
ニューロイタの論文「片持ち構造を用いたプラズマ・エ
ツチング・メカニズムの研究」を参照されたい。
片持ち構造を発生する普通の方法は、３層しジスト方式
を使うことである。この方法では、標準的なフォトレジ
ストを使って１８０℃又はそれ以上で堅く焼いた厚いフ
ォトレジストのスペーサの上の硬い無機層をマスクする
。硬化したフォトレジストをドライ・エッチにより、（
パターンを定めたハードマスク層の下から）アンダーカ
ットし、酸化物をエッチして、所望の勾配つき接点を作
る。
を使うことである。この方法では、標準的なフォトレジ
ストを使って１８０℃又はそれ以上で堅く焼いた厚いフ
ォトレジストのスペーサの上の硬い無機層をマスクする
。硬化したフォトレジストをドライ・エッチにより、（
パターンを定めたハードマスク層の下から）アンダーカ
ットし、酸化物をエッチして、所望の勾配つき接点を作
る。
然し、この方法は実質的な欠点がある。即ち、余分のエ
ッチ及びデボジツション工程によって複雑になり、幾つ
かの層を介してのアラインメントを検査するのが困難で
あり、接点をエッチした後にハードマスクを除去するの
が困難であることである。プラズマ・セミナー・プロシ
ーディンゲス（１９８５年）所載のボニフィールド、ダ
グラス、ハフマン及びデニントンの論文「ティーガルの
勾配つき接点の６エツチング」、及びＩＥＥＥリトグラ
フィ・ワークショップ（１９８４年）所載のボニフィー
ルド及びダグラスの論文「プラズマ・エッヂした誘電体
上の勾配つき側壁用の片持ちマスク」を参照されたい。
ッチ及びデボジツション工程によって複雑になり、幾つ
かの層を介してのアラインメントを検査するのが困難で
あり、接点をエッチした後にハードマスクを除去するの
が困難であることである。プラズマ・セミナー・プロシ
ーディンゲス（１９８５年）所載のボニフィールド、ダ
グラス、ハフマン及びデニントンの論文「ティーガルの
勾配つき接点の６エツチング」、及びＩＥＥＥリトグラ
フィ・ワークショップ（１９８４年）所載のボニフィー
ルド及びダグラスの論文「プラズマ・エッヂした誘電体
上の勾配つき側壁用の片持ちマスク」を参照されたい。
この発明は多層レジスト方式を簡単に変更して、片持ち
エッチ・マスクを作るずっと簡単でずっと製造が容易Ｉ
Ｑ方法を提供し、）？スーノルティウス・レジスト・ブ
０セスを提供する。
エッチ・マスクを作るずっと簡単でずっと製造が容易Ｉ
Ｑ方法を提供し、）？スーノルティウス・レジスト・ブ
０セスを提供する。
トスｊ゛ル）”イウスＬ１持４）、７スフ方式は余分の
１ッチ又１，１．デボジッシ」ンＪ、稈を必要ど１４ず
、普通の写真製版材料の」−一〜−ｉイング及び現像（
１，が必要とし２ない。ｊ７シインメンｈを検査号−る
のは容易であり、！Ｉ！ｉ重ねは標ｆｐ的な１．ノジス
トはがし方式を用い“Ｃ容易に除去出来る１、 セスザルタイウス・レジス「・・ブ「」セスはポータプ
ル・：］］ンノｔ−マブルマスク方式の変形であり、フ
ォトレジストとＰＭＭＡの間ｒ′拉射防止」−ティング
層を適用して上側層の定在波及び反射性ノツチを制御す
るど共に、ＰＭＭＡどフＸト１ノジストの相η渥台ｉ、
： 、Ｊ：る面間スｈムの形成を防止り−る４、５ＰＩ
Ｅ第１７４巻（１９７９年）所載のリンの論文を参照さ
れたい、７セスブールｉイウス・Ｉ目ｔごスは、反射防
ｔ１、ｍｌ −−ｆインクが？Ｊ個の］−稈ぐＤ−ｊ−
されるが、作像層の現像の際に１ツヂざ４するので、「
２．５」層プロセスど考えることが出来る。ジ１ア・−
ノール・オブ・バキＪ−ウム・サイ〕−ンス・アンド・
テクノＤジー４Ｂ１ （１９８３イＩ）所載のリン、ジ
コ〜・ンズ及びフリーの論文「２層レジスト・ブ１１セ
スに於りる反射Ｎノ１（二］−ｊイングの利用ｊ１及び
Ｓ ））Ｉ Ｆ第４６９％、アトパン１３ズ・イン・１
８ノジスト・デクノ目ジー（１９８４η−）所載のリン
、マリオワ１−２Ａ−ベツク及びノ〕−の論文［光学写
真製版用の反）Ｊ防」ｊ−］−ティングのある面」を参
照されたい。
１ッチ又１，１．デボジッシ」ンＪ、稈を必要ど１４ず
、普通の写真製版材料の」−一〜−ｉイング及び現像（
１，が必要とし２ない。ｊ７シインメンｈを検査号−る
のは容易であり、！Ｉ！ｉ重ねは標ｆｐ的な１．ノジス
トはがし方式を用い“Ｃ容易に除去出来る１、 セスザルタイウス・レジス「・・ブ「」セスはポータプ
ル・：］］ンノｔ−マブルマスク方式の変形であり、フ
ォトレジストとＰＭＭＡの間ｒ′拉射防止」−ティング
層を適用して上側層の定在波及び反射性ノツチを制御す
るど共に、ＰＭＭＡどフＸト１ノジストの相η渥台ｉ、
： 、Ｊ：る面間スｈムの形成を防止り−る４、５ＰＩ
Ｅ第１７４巻（１９７９年）所載のリンの論文を参照さ
れたい、７セスブールｉイウス・Ｉ目ｔごスは、反射防
ｔ１、ｍｌ −−ｆインクが？Ｊ個の］−稈ぐＤ−ｊ−
されるが、作像層の現像の際に１ツヂざ４するので、「
２．５」層プロセスど考えることが出来る。ジ１ア・−
ノール・オブ・バキＪ−ウム・サイ〕−ンス・アンド・
テクノＤジー４Ｂ１ （１９８３イＩ）所載のリン、ジ
コ〜・ンズ及びフリーの論文「２層レジスト・ブ１１セ
スに於りる反射Ｎノ１（二］−ｊイングの利用ｊ１及び
Ｓ ））Ｉ Ｆ第４６９％、アトパン１３ズ・イン・１
８ノジスト・デクノ目ジー（１９８４η−）所載のリン
、マリオワ１−２Ａ−ベツク及びノ〕−の論文［光学写
真製版用の反）Ｊ防」ｊ−］−ティングのある面」を参
照されたい。
この発明で参よ、ＰＭＭＡを過剰露出及び過１１ｉｌｌ
現像リーることにより、片持ち構造が非常に便利に得ら
れるが、ごれ１よ微妙な■程でｋｌ： ＩＸい。
現像リーることにより、片持ち構造が非常に便利に得ら
れるが、ごれ１よ微妙な■程でｋｌ： ＩＸい。
即ち、この発明の方法はごスプルディウス方法に較べて
余分の利点が得られるだ４Ｊでなく、更り二製込が容易
である。上側層の現像されたパターンを露出してそれを
スベーり層に移づ゛パターン移ｌノ丁程は、セスデルデ
ィウス・プロセスでは油断の出来＜ｋい■程であったが
、この発明で１よ、過！ｌＩ露出及び過剰現像の相当大
きな余裕が用いられるので、Ｚの１稈は全く微妙さがな
い。
余分の利点が得られるだ４Ｊでなく、更り二製込が容易
である。上側層の現像されたパターンを露出してそれを
スベーり層に移づ゛パターン移ｌノ丁程は、セスデルデ
ィウス・プロセスでは油断の出来＜ｋい■程であったが
、この発明で１よ、過！ｌＩ露出及び過剰現像の相当大
きな余裕が用いられるので、Ｚの１稈は全く微妙さがな
い。
この為、この発明は取分は次に述べる楼４χ利点を右す
る。
る。
シリ−】ンに対して選択性を持゛つ１工程のエッヂしか
必要どＩＪどデい。
必要どＩＪどデい。
接点の勾配が主にハ持ちマスクのスベーザの厚さによっ
て決定される。
て決定される。
接点の寸法が−Ｌ側作像層に印刷された接点のく１法に
よつ（決定される。
よつ（決定される。
標準的４プレジス１−はがし１程でセスデルディウス・
レジス１−が除かれる。
レジス１−が除かれる。
解像度のＣ６い多層レジス１−・プロ１？スを使う。
エッヂの輪郭が自然に丸くな・）た隅を持っている、。
次にこの発明を図面について説明づ−６１、実 施
例 次に現在好ましいと考えられる実施例の作り方及び使い
方を詳しく説明する。然し、この発明が広い範囲に応用
し得る新規４１考えを提供覆るものであり、これ（よ非
常に多種多様の具体的へ場合に実施づ−ることが出来る
こと、そしてこ−で説明する特定の実施例がこの発明を
作り及び使うｑｈ定の１）法を例示するに過ぎず、この
発明の範囲４制約づるて）のでないことを承知されたい
。
例 次に現在好ましいと考えられる実施例の作り方及び使い
方を詳しく説明する。然し、この発明が広い範囲に応用
し得る新規４１考えを提供覆るものであり、これ（よ非
常に多種多様の具体的へ場合に実施づ−ることが出来る
こと、そしてこ−で説明する特定の実施例がこの発明を
作り及び使うｑｈ定の１）法を例示するに過ぎず、この
発明の範囲４制約づるて）のでないことを承知されたい
。
この発明の１実施例て゛は、次の順序により、１＝ス）
゛ルア４９２片持ちマスク方式によって勾配つぎ接点が
１ｑられる。。
゛ルア４９２片持ちマスク方式によって勾配つぎ接点が
１ｑられる。。
１ ホットプレー１−のトで２００℃で酸化物の表面を
脱水へ１−る為に予備焼成１ノ、気相のＨＭ Ｄ Ｓ（
即らへｔザメブルジシラヂン）を下塗りする。
脱水へ１−る為に予備焼成１ノ、気相のＨＭ Ｄ Ｓ（
即らへｔザメブルジシラヂン）を下塗りする。
２、ＰＭＭＡを種々の回転速度で単−又は７−Ｅト被覆
の何れかとして適用し、スベーリ−の所望の厚ざに応じ
Ｃ１１ｏＯ乃至４．５ミタロンのＰ Ｍ Ｍ Ａの厚さ
に４６゜Ｐ〜１〜ＩＡを２６０ ’Ｃｉ：″１２０秒間
焼成して平面化を行なう１゜ ３、反射防止］−ディング（ＡＲＣ、モンタノー州ブリ
コーワ・リーイ上ンス社の製品）を適用し、ホラ１−プ
レー１−１−で焼成するが、その温度は、１ノジス１−
の下のＡＲＣが若干アンダーカッ１−されて、ＡＲＣが
接点の１ｉｉｌ Ｄの月決に影響しない様にする。
の何れかとして適用し、スベーリ−の所望の厚ざに応じ
Ｃ１１ｏＯ乃至４．５ミタロンのＰ Ｍ Ｍ Ａの厚さ
に４６゜Ｐ〜１〜ＩＡを２６０ ’Ｃｉ：″１２０秒間
焼成して平面化を行なう１゜ ３、反射防止］−ディング（ＡＲＣ、モンタノー州ブリ
コーワ・リーイ上ンス社の製品）を適用し、ホラ１−プ
レー１−１−で焼成するが、その温度は、１ノジス１−
の下のＡＲＣが若干アンダーカッ１−されて、ＡＲＣが
接点の１ｉｉｌ Ｄの月決に影響しない様にする。
４ シラブレ−３１４００−２７を直接的にＡＲＣの［
に１．１ミクロンの厚さに一］ −ｊ−Ｌ、１００℃で
６０秒間軟かく焼成する。
に１．１ミクロンの厚さに一］ −ｊ−Ｌ、１００℃で
６０秒間軟かく焼成する。
５．公称接点寸法が１．０ミクロンのレチクルを用いて
、５１４００−２７作像層に対する接点の露出がステッ
パ上で行なわれる。
、５１４００−２７作像層に対する接点の露出がステッ
パ上で行なわれる。
６、ホット・プレート上でレジストを１１０℃で６０秒
間、露出後の焼成にかける。
間、露出後の焼成にかける。
７．３５秒のスプレーとしてシップレーＭＦ−３１４現
像剤を用いて、レジストの現像と同時にＡＲＣのエッチ
を行なう。
像剤を用いて、レジストの現像と同時にＡＲＣのエッチ
を行なう。
８．２２０％ｍ範囲の光を用いた一面の遠赤外線露出を
行なうと共にクロロベンゼンを用いた現像により、ＰＭ
ＭＡにパターンを移す。３００％の過剰露出及び過剰現
像を使うことにより、片持ち構造が作られる。例えば、
現在性なった実施例では、ＰＭＭＡを約４０ｍＷ／α２
の単位面積当りの源エネルギに３００秒間露出し、その
後り０ロベンゼンを用いた２４０秒のスプレー現像を行
なう。
行なうと共にクロロベンゼンを用いた現像により、ＰＭ
ＭＡにパターンを移す。３００％の過剰露出及び過剰現
像を使うことにより、片持ち構造が作られる。例えば、
現在性なった実施例では、ＰＭＭＡを約４０ｍＷ／α２
の単位面積当りの源エネルギに３００秒間露出し、その
後り０ロベンゼンを用いた２４０秒のスプレー現像を行
なう。
形状に影響されない様にすると共に処理に余裕を持たせ
る為に、ある程度の過剰露出及び過剰現像（例えば２０
％程度）を使うのが普通である。然し、この発明は、過
剰露出及び過剰現像の程度を他の場合に使われるよりも
革命的に大きくすること、少なくとも１００％（並びに
好ましくは更にずっと多くの）過剰露出及び過剰現像を
行なうことを教示する。即ち、普通の処理では、露出及
び現像時間を計算する時、感光層をアンダーカットしな
いことが特に目標となっているが、この発明では、ＰＭ
ＭＡを露出及び現像する時、感光性のＰＭＭＡをアンダ
ーカットすることが特に目標である。全般的な公式とし
て云えば、好ましい実施例で使われる過剰露出及び過剰
現像条件は次の何れかとして述べることが出来る。
る為に、ある程度の過剰露出及び過剰現像（例えば２０
％程度）を使うのが普通である。然し、この発明は、過
剰露出及び過剰現像の程度を他の場合に使われるよりも
革命的に大きくすること、少なくとも１００％（並びに
好ましくは更にずっと多くの）過剰露出及び過剰現像を
行なうことを教示する。即ち、普通の処理では、露出及
び現像時間を計算する時、感光層をアンダーカットしな
いことが特に目標となっているが、この発明では、ＰＭ
ＭＡを露出及び現像する時、感光性のＰＭＭＡをアンダ
ーカットすることが特に目標である。全般的な公式とし
て云えば、好ましい実施例で使われる過剰露出及び過剰
現像条件は次の何れかとして述べることが出来る。
（ｂ） 上側層のパターンを定めた接点開口の中心の下
方にあるＰＭＭＡの部分を完全に露出するのに要する持
続時間の少なくとも２倍（好ましくは３倍又はそれ以上
）の時間の間、ＰＭＭＡを露出する。又は ■ 露出後、ＰＭＭＡのうち、上側層にあるパターンを
定めた接点開口の中心の真下にある部分を除くのに必要
な持続時間の少なくとも２倍の時間の間、ＰＭＭＡを現
像する。ＰＭＭＡは過剰露出と過剰現像の両方を行なう
ことが好ましい。
方にあるＰＭＭＡの部分を完全に露出するのに要する持
続時間の少なくとも２倍（好ましくは３倍又はそれ以上
）の時間の間、ＰＭＭＡを露出する。又は ■ 露出後、ＰＭＭＡのうち、上側層にあるパターンを
定めた接点開口の中心の真下にある部分を除くのに必要
な持続時間の少なくとも２倍の時間の間、ＰＭＭＡを現
像する。ＰＭＭＡは過剰露出と過剰現像の両方を行なう
ことが好ましい。
この後に続くプラズマ・エッチ工程の細部は次の通りで
ある。
ある。
９、材料を１２０℃で対流オーブン内で３０分間堅く焼
く。
く。
１０、その後、ウェーハを単一ウェーハ酸化物プラズマ
反応器内でエッチする。スペーサの厚さに応じて、オー
バーエッチを計算する。スペーサの高さが１．５乃至２
．５ミクロンでは、１００％のオーバーエッチを使って
酸化物の１．０ミクロンを除く。エッチ・プロセスは主
なエッチャントとしてＣ２Ｆ６及びＣＨＦ３を用いる。
反応器内でエッチする。スペーサの厚さに応じて、オー
バーエッチを計算する。スペーサの高さが１．５乃至２
．５ミクロンでは、１００％のオーバーエッチを使って
酸化物の１．０ミクロンを除く。エッチ・プロセスは主
なエッチャントとしてＣ２Ｆ６及びＣＨＦ３を用いる。
ドープされていないポリシリコンに対して熱酸化物が６
：１の選択性を持つ様に、普通の酸化物処理を行なう。
：１の選択性を持つ様に、普通の酸化物処理を行なう。
勾配を持つ接点の処理では、ポリシリコンに対する酸化
物の選択性が１０；１になるまで、ＣＨＦ３／Ｃ２Ｆ６
の比を高くする。例えば、現在好ましいと考えられる実
施例は、単一スライス・プラズマ反応器内で、ｉ５ｓｃ
ｃｍのＣ２Ｆ６及び９ Ｑ ｓｃｃｍのＣＨＦ と共
に３ ｓｅｃｍの０２及び８０５ｃｃａ＋のＨｅを何れ
も７００ミリトルの圧力で基板温度５℃にして用いる。
物の選択性が１０；１になるまで、ＣＨＦ３／Ｃ２Ｆ６
の比を高くする。例えば、現在好ましいと考えられる実
施例は、単一スライス・プラズマ反応器内で、ｉ５ｓｃ
ｃｍのＣ２Ｆ６及び９ Ｑ ｓｃｃｍのＣＨＦ と共
に３ ｓｅｃｍの０２及び８０５ｃｃａ＋のＨｅを何れ
も７００ミリトルの圧力で基板温度５℃にして用いる。
１１、エッチの後、ブランソン・バーレル・アッシャ内
で６０分間灰化を行なうことにより、レジス１−を除去
する。
で６０分間灰化を行なうことにより、レジス１−を除去
する。
第１図はレジストの側壁の輪郭、レジストのアンダーカ
ット及びエッチされたレジストの側壁を、スペーサの厚
さが１．５ミクロンの時の接点孔を通る断面で示してい
る。
ット及びエッチされたレジストの側壁を、スペーサの厚
さが１．５ミクロンの時の接点孔を通る断面で示してい
る。
片持ちマクス方式によって得られる勾配は、第２図に示
す様に、スペーサの厚さに関係する。勾配がイオン束の
角度分布によって作られる。イオン速度が主に酸化物の
表面に対して垂直であるから、イオン束は角度が垂直か
らずれるにつれて、忌速に減少する。この為、エッチ速
度はマスクの下で緩かに低下し、それがイオン束の低下
並びに考えられること）してはイオン・エネルギの低下
を反映する。スペーサの厚さが厚くなるにつれて、一層
大きなマスクの高さにより、イオンがマスクの１ζから
遠りトーある酸化１力の表面にぶつかることが出来る様
になり、−属人きイｊ勾配を作る。マスクの高さが高・
クイ【る（ン一つれ−Ｃ１その縦横比も増加し、ボニノ
イールド他の一文［４］から再出して第３図に示す様に
、エッヂ速度が低十する。
す様に、スペーサの厚さに関係する。勾配がイオン束の
角度分布によって作られる。イオン速度が主に酸化物の
表面に対して垂直であるから、イオン束は角度が垂直か
らずれるにつれて、忌速に減少する。この為、エッチ速
度はマスクの下で緩かに低下し、それがイオン束の低下
並びに考えられること）してはイオン・エネルギの低下
を反映する。スペーサの厚さが厚くなるにつれて、一層
大きなマスクの高さにより、イオンがマスクの１ζから
遠りトーある酸化１力の表面にぶつかることが出来る様
になり、−属人きイｊ勾配を作る。マスクの高さが高・
クイ【る（ン一つれ−Ｃ１その縦横比も増加し、ボニノ
イールド他の一文［４］から再出して第３図に示す様に
、エッヂ速度が低十する。
第４図は、Ｏ，０，１，０，１゜５．２．５．３゜５及
び４．５ミクロンのスベーリ゛に対し、セスプルディウ
ス・レジメ［・を除いて、酸化物（ＪＪッヂされた接点
のＳＥＭ写貞（゛ある。この発明では、レジストのスペ
ーりの厚さが１８５乃〒２６５ミク目ンに対応Ｊる側壁
の輪郭が、ＣＭＯＳプロセスで普通出合う形状に対して
非常によく作用することが判った。
び４．５ミクロンのスベーリ゛に対し、セスプルディウ
ス・レジメ［・を除いて、酸化物（ＪＪッヂされた接点
のＳＥＭ写貞（゛ある。この発明では、レジストのスペ
ーりの厚さが１８５乃〒２６５ミク目ンに対応Ｊる側壁
の輪郭が、ＣＭＯＳプロセスで普通出合う形状に対して
非常によく作用することが判った。
第５図はこの形状の十の］ツチされた接点を示づ。側壁
の勾配に名二ｆの変動があることは明１うかであるが、
接点の隅が土部では丸く八っていること、並び（、：底
部に於ける接点の寸法が、作像層のフォトレジスト 意されたい。
の勾配に名二ｆの変動があることは明１うかであるが、
接点の隅が土部では丸く八っていること、並び（、：底
部に於ける接点の寸法が、作像層のフォトレジスト 意されたい。
第６図はその上にアルミニウムをデポジット１）ｌζ接
点孔を示す。右側は、側壁を２５％の金属で覆った単一
層のレジスｌ−を用いて処理された接点である。右側は
、６０％の金属を持つ２．５ミクロンのスペーサの厚さ
を持つしスプルアイウス片持ち構造を用いて作られ１＝
勾配を持つ接点である１。
点孔を示す。右側は、側壁を２５％の金属で覆った単一
層のレジスｌ−を用いて処理された接点である。右側は
、６０％の金属を持つ２．５ミクロンのスペーサの厚さ
を持つしスプルアイウス片持ち構造を用いて作られ１＝
勾配を持つ接点である１。
接点の勾配がマスクの高さ、及びエッチを助け、エッチ
を異方性にする・イオンの速度の異方性の程度によって
決定される。速度の異方性はエッチ・プロセスよって決
定されるが、酸化物のエッチ・パラメータによって左右
される程の関数−ぐはない。
を異方性にする・イオンの速度の異方性の程度によって
決定される。速度の異方性はエッチ・プロセスよって決
定されるが、酸化物のエッチ・パラメータによって左右
される程の関数−ぐはない。
マスクの高さがウェーハの地形にわたって変化し、ある
程度予測し得る勾配の変動を１召く。（（１］ち、例え
ば接点を基板とポリシリコン・ゲート・レベルに対して
同時に切込む時、スベーリ一層が１１に対づ−る接点の
上では幾分厚手になり、従って基板に対する接点は側壁
の勾配が幾分か緩くなる。）第７図は地形の種々の位置
に於ける接点の断面を示′ｇ。全ての接点の上で金属の
覆いが良好である。
程度予測し得る勾配の変動を１召く。（（１］ち、例え
ば接点を基板とポリシリコン・ゲート・レベルに対して
同時に切込む時、スベーリ一層が１１に対づ−る接点の
上では幾分厚手になり、従って基板に対する接点は側壁
の勾配が幾分か緩くなる。）第７図は地形の種々の位置
に於ける接点の断面を示′ｇ。全ての接点の上で金属の
覆いが良好である。
セスチルティウス片持らマスタ方式は、マスク及びスベ
ーリー材料のパターンを定め、マスク構造を除去づる為
に、余分のコート及び現像工程を必要どする。
ーリー材料のパターンを定め、マスク構造を除去づる為
に、余分のコート及び現像工程を必要どする。
この発明の若干の利点を挙げれば、次の通りである。
１］二程の一Ｉニツヂしか必要どしない。
接点の勾配が、主に片持ちマスクのスペーサの厚さによ
って決定され、従って希望する様に変えることが出来る
。
って決定され、従って希望する様に変えることが出来る
。
接点の寸法が上側作像層に印刷した接点のｊ法によって
決定される。
決定される。
セスチルディウス・レジストが標準形のレジス１−はが
しプロセスで除かれる。
しプロセスで除かれる。
解像度の高い多層レジスｈ・プロセスを使う。
エッチの輪郭が自然に丸くなった隅を持っている。
ハードマスクの場合に起る様なひず割れの問題が起るこ
とがない。
とがない。
使われる層のｆボジツシｊンが、ハードマスク層をデポ
ジットする必要がない為に、ずっと簡単になる。
ジットする必要がない為に、ずっと簡単になる。
勿論、この明細書で度々引用した酸化物層はｊ泡密に二
酸化シリコンである必要はない。これは、この発明がレ
ベル間誘電体に現在使われ又は将来使われるかも知れな
い様な他の材料にも用いることが出来るからである。−
口片持ちエッチ・マスク構造が形成され＼ば、片持ち１
ニツヂ・マスクの蔭作用を利用して、上に述べた様に接
点の′ｊ５：方性を修正−４−ることにより、広い範囲
に及ぶ種々の材料を勾配つき側壁を持つ様にエッチする
ことが出来る。この為、片持らエッチ・マスク構造を作
る土でのこの発明の独特の利点は、使の多数のレベル間
誘電体材料にも用いることが出来る。
酸化シリコンである必要はない。これは、この発明がレ
ベル間誘電体に現在使われ又は将来使われるかも知れな
い様な他の材料にも用いることが出来るからである。−
口片持ちエッチ・マスク構造が形成され＼ば、片持ち１
ニツヂ・マスクの蔭作用を利用して、上に述べた様に接
点の′ｊ５：方性を修正−４−ることにより、広い範囲
に及ぶ種々の材料を勾配つき側壁を持つ様にエッチする
ことが出来る。この為、片持らエッチ・マスク構造を作
る土でのこの発明の独特の利点は、使の多数のレベル間
誘電体材料にも用いることが出来る。
レジス１−の上側層が臨界的１′″ないことに注意され
たい。レジストの上側層の条件は、甲に１）良好な接着
力を持って薄り」−１−づることが出来ろこと、２）そ
の下にあるスペーサ層を除去しない様な条例のもとで現
像づることが可能であること、３）実際の接点孔を作る
為に、誘電体の■ツヂをマスクする位の耐久力があるこ
とである，。
たい。レジストの上側層の条件は、甲に１）良好な接着
力を持って薄り」−１−づることが出来ろこと、２）そ
の下にあるスペーサ層を除去しない様な条例のもとで現
像づることが可能であること、３）実際の接点孔を作る
為に、誘電体の■ツヂをマスクする位の耐久力があるこ
とである，。
現在好ましいと考えられる実施例で使われる反射防止コ
ーティングは全く臨界的なものではなく、受入れること
が出来る様な接着性があれば、他の多くの化合物に置換
えることが出来る。更に、反射防止作用は、スペーサ層
に染料入りレジストを使うとか或いはスペーサ層の下に
反射防止コーティングを使うと云う様な他の方法でも達
成することが出来る。
ーティングは全く臨界的なものではなく、受入れること
が出来る様な接着性があれば、他の多くの化合物に置換
えることが出来る。更に、反射防止作用は、スペーサ層
に染料入りレジストを使うとか或いはスペーサ層の下に
反射防止コーティングを使うと云う様な他の方法でも達
成することが出来る。
スペーサ層の条件は、単にそれが上側層のレジストを露
出するある波長に対して比較的影響されないこと、上側
層のレジストがそれに対して比較的不透明である様なあ
る波長に対して影響されること、上側層のレジストを侵
食しない様な条件のもとで現像可能であること、並びに
好ましくは平面化層として容易にコートすることが出来
る様な物理的な性質を持つことである。ＰＭＭＡ （ポ
リメチルメタクリレート）は、普通の上側層のレジスト
の下にあるスペーサ層として使う時、この様な全ての望
ましい性質を持っているが、こういう条件を充たすこの
他の組成物をＰＭＭＡの代りに使ってもよい。
出するある波長に対して比較的影響されないこと、上側
層のレジストがそれに対して比較的不透明である様なあ
る波長に対して影響されること、上側層のレジストを侵
食しない様な条件のもとで現像可能であること、並びに
好ましくは平面化層として容易にコートすることが出来
る様な物理的な性質を持つことである。ＰＭＭＡ （ポ
リメチルメタクリレート）は、普通の上側層のレジスト
の下にあるスペーサ層として使う時、この様な全ての望
ましい性質を持っているが、こういう条件を充たすこの
他の組成物をＰＭＭＡの代りに使ってもよい。
上に記載した以外の露出用の波長を使ってもよいことに
注意されたい。例えば、ＰＭＭＡは２２Ｑｎｌｌｌより
長い又は短い波長で露出してもよい（但し波長がずっと
短くなると、ＰＭＭＡが過度に不透明になり、波長がず
っと長くなると、ＰＭＭＡの感光性が不」−分になる）
。
注意されたい。例えば、ＰＭＭＡは２２Ｑｎｌｌｌより
長い又は短い波長で露出してもよい（但し波長がずっと
短くなると、ＰＭＭＡが過度に不透明になり、波長がず
っと長くなると、ＰＭＭＡの感光性が不」−分になる）
。
更に、この発明には非常に多種多様の酸化物エツチング
薬剤を使うことが出来る。例えば、ＣＦ４、Ｃ２Ｆ６、
Ｃ３Ｆ８、ＣＨＦ １ＢＦ３、ＮＦ３等を使うことが出
来る。使われるフォトレジストに対して（並びに好まし
くはシリコンに対しても）選択性である任意の酸化物エ
ッチを使うことが出来る。
薬剤を使うことが出来る。例えば、ＣＦ４、Ｃ２Ｆ６、
Ｃ３Ｆ８、ＣＨＦ １ＢＦ３、ＮＦ３等を使うことが出
来る。使われるフォトレジストに対して（並びに好まし
くはシリコンに対しても）選択性である任意の酸化物エ
ッチを使うことが出来る。
上側層が厳密に有様材料である必要はないことに注意さ
れたい。例えば、（最近文献に広く論じられている様な
）シリコン担持フォトレジストを代りに使うことが出来
る。現状では、使われる材料の決定的な利点は、デボジ
ツションが容易であること、除去が容易であること及び
ひ望割れの問題がないことである。しかし、将来はオル
ガノシラン重合体、カルコゲナイド又はその他の無機硝
子等の様なこの他の感光性材料を流し込み付着（又は吹
付はコート）することが可能になるかも知れないし、こ
の発明はこの様な将来の開発にも応用することが出来る
。この発明の別の重要な利点は（灰化によって）簡単に
除去出来ることであり、この点でも伯の感光性材料は満
足し得るものがある。
れたい。例えば、（最近文献に広く論じられている様な
）シリコン担持フォトレジストを代りに使うことが出来
る。現状では、使われる材料の決定的な利点は、デボジ
ツションが容易であること、除去が容易であること及び
ひ望割れの問題がないことである。しかし、将来はオル
ガノシラン重合体、カルコゲナイド又はその他の無機硝
子等の様なこの他の感光性材料を流し込み付着（又は吹
付はコート）することが可能になるかも知れないし、こ
の発明はこの様な将来の開発にも応用することが出来る
。この発明の別の重要な利点は（灰化によって）簡単に
除去出来ることであり、この点でも伯の感光性材料は満
足し得るものがある。
この為、この発明の教えを観る１つの方法は、片持ちエ
ッチ・マスク方式が作用する為に必要なアンダーカット
が、異なる波長に影響される２種類の感光材料を使い、
こうして差別的なエツチング特性ではなく、差別的な露
出感度を利用して、必要なアンダーカット構造を形成す
ることが出来ることである。この発明のこの工程は、従
来に較べて大きな利点をもたらす。
ッチ・マスク方式が作用する為に必要なアンダーカット
が、異なる波長に影響される２種類の感光材料を使い、
こうして差別的なエツチング特性ではなく、差別的な露
出感度を利用して、必要なアンダーカット構造を形成す
ることが出来ることである。この発明のこの工程は、従
来に較べて大きな利点をもたらす。
当業者であれば判る様に、この発明は大幅に修正及び変
更することが出来、その範囲は特許請求の範囲のみによ
って限定されることを承知されたい。
更することが出来、その範囲は特許請求の範囲のみによ
って限定されることを承知されたい。
以上の説明に関連して更に下記の項を開示する。
（１）（ａ） 予定の接点孔の場所に重なる誘電体を有
する途中まで製造された集積回路構造を用意し、０ 前
記途中まで製造された集積回路構造を感光性スペーサ層
でコーティングし、 （ｃ） 前記スペーサ層の上に感光性上側層をコーティ
ングし、 ゆ 前記上側層を該上側層が感光性を持ち且つ前記スペ
ーサ層が感光性を持たない第１の波長に露出して前記予
定の接点孔の場所を限定し、（ｅ） 前記上側層を現
像して前記上側層内の前記接点孔の場所に開口を構成し
、 （ｆ） 前記上側層及び前記スペーサ層を、前記上側
層が実質的に不透明であって且つ前記スペーサ層が感光
性を持つ様な第２の波長で露出して、前記上側層内の開
口に従って前記スペーサ層を露出し、前記第２の波長に
露出する工程は、前記上側層内の開口の中心の下方にあ
るスペーサ層の部分を完全に露出するのに必要な持続時
間の少なくとも２倍の間実施し、 （ｇ） 前記スペーサ層がＩンダーカツトされで、前記
１１側層内の開［］の］クラ＝あるが、１１１１記５［
側層内の聞に１の最小幅ａ）２ Ｐｉを越える最小幅を
持つ開口を前記スベーり層内に限定する様に、前記上側
スペーサ層を現像１．ノ、 （ｃ） 前記パターンを定めた」−側層及びスペーサ層
をその」−に持つ前記誘電体をドライ・エッチすること
により、前記誘電体が前記Ｙ定のパターンで接点孔を持
つ様にエッチされ、該接点孔が傾斜した側壁を持つ様に
する工程を含む集積回路を製造する方法。
する途中まで製造された集積回路構造を用意し、０ 前
記途中まで製造された集積回路構造を感光性スペーサ層
でコーティングし、 （ｃ） 前記スペーサ層の上に感光性上側層をコーティ
ングし、 ゆ 前記上側層を該上側層が感光性を持ち且つ前記スペ
ーサ層が感光性を持たない第１の波長に露出して前記予
定の接点孔の場所を限定し、（ｅ） 前記上側層を現
像して前記上側層内の前記接点孔の場所に開口を構成し
、 （ｆ） 前記上側層及び前記スペーサ層を、前記上側
層が実質的に不透明であって且つ前記スペーサ層が感光
性を持つ様な第２の波長で露出して、前記上側層内の開
口に従って前記スペーサ層を露出し、前記第２の波長に
露出する工程は、前記上側層内の開口の中心の下方にあ
るスペーサ層の部分を完全に露出するのに必要な持続時
間の少なくとも２倍の間実施し、 （ｇ） 前記スペーサ層がＩンダーカツトされで、前記
１１側層内の開［］の］クラ＝あるが、１１１１記５［
側層内の聞に１の最小幅ａ）２ Ｐｉを越える最小幅を
持つ開口を前記スベーり層内に限定する様に、前記上側
スペーサ層を現像１．ノ、 （ｃ） 前記パターンを定めた」−側層及びスペーサ層
をその」−に持つ前記誘電体をドライ・エッチすること
により、前記誘電体が前記Ｙ定のパターンで接点孔を持
つ様にエッチされ、該接点孔が傾斜した側壁を持つ様に
する工程を含む集積回路を製造する方法。
（ａ１（１１項に記載した方法に於て、エツチングする
工程０の後に、ｆｉ）金属の覆いを一コーティングする
工程を含み、こうして該金属が途中まで製造された集積
回路構造の内、前記接点孔の底にある部分に接触しで、
前記接点孔の側壁の近くにある金属に開路を作らない様
にする方法。
工程０の後に、ｆｉ）金属の覆いを一コーティングする
工程を含み、こうして該金属が途中まで製造された集積
回路構造の内、前記接点孔の底にある部分に接触しで、
前記接点孔の側壁の近くにある金属に開路を作らない様
にする方法。
ｔ３１ ｆｉ１項に記載した方法に於て、前記コーデ
ィングする工程（ｃ）より前月つ前記コーティングする
工程（ｃ）より後に、０）前記スペー１ノ層の４゛−に
反射防１１−コーーアイングを一］−シ゛、イング４る
■稈を含み、Ｏｆｆｆｆ像現像工程（Ｑ＞が、前記反用
防［Ｌ−１−ディングの内、前記−上側層の間「］の下
１．こある部分をも除去寸゛る方法。
ィングする工程（ｃ）より前月つ前記コーティングする
工程（ｃ）より後に、０）前記スペー１ノ層の４゛−に
反射防１１−コーーアイングを一］−シ゛、イング４る
■稈を含み、Ｏｆｆｆｆ像現像工程（Ｑ＞が、前記反用
防［Ｌ−１−ディングの内、前記−上側層の間「］の下
１．こある部分をも除去寸゛る方法。
（４１ｆ１１項に記載した方法に於て、１１ム記現像す
る工程（ｇ）が、前記スペーサ層の内、前記−「側層の
１１ｉ口の中心の真下にある露出部分を完全に除去−４
゛るのに必要な持続時間の少なくども２倍の時間の間行
なわれる方法。
る工程（ｇ）が、前記スペーサ層の内、前記−「側層の
１１ｉ口の中心の真下にある露出部分を完全に除去−４
゛るのに必要な持続時間の少なくども２倍の時間の間行
なわれる方法。
（５１（１１項に記載した方法に於−τ、前記スペーサ
層が実質的にポリメチルメタクリレ−１・（ＰＭＭＡ）
で構成される方法。
層が実質的にポリメチルメタクリレ−１・（ＰＭＭＡ）
で構成される方法。
（６１（１）項に記載した方法に於て、前記スベー＋夕
層をコーディングづる工程（弓が、前記スペーリ一層を
平面化する形で・適用し、この為前記上側層が、前記途
中まで製造された集積回路溝）青の内、１１う記スペー
サ層の下にある部分よりも−・層平面的になる様にづ−
る方法。
層をコーディングづる工程（弓が、前記スペーリ一層を
平面化する形で・適用し、この為前記上側層が、前記途
中まで製造された集積回路溝）青の内、１１う記スペー
サ層の下にある部分よりも−・層平面的になる様にづ−
る方法。
（７１（１）項に記載した方法に於て、前記エツチング
する工程（０が、前記途中まで製造された集積回路構造
の内、誘電体のトにあって、基板及び該基板の一ヒを伸
びる絶縁された導電線の両方を含イｊ部分を露出する方
法。
する工程（０が、前記途中まで製造された集積回路構造
の内、誘電体のトにあって、基板及び該基板の一ヒを伸
びる絶縁された導電線の両方を含イｊ部分を露出する方
法。
＋Ｂｌ ｆｉ１項に記載した方法に於て、前記］エツ
チングづる工程０が、前記途中まて・製造された集積回
路構造の内、前記誘電体の下にあって、基板の十−を伸
びる第１の絶縁された導電線及び該第１の絶縁された導
電線及び前記基板の上を伸びる第２の絶縁されＩＪ導電
線の両方を含む部分を露出する方法。
チングづる工程０が、前記途中まて・製造された集積回
路構造の内、前記誘電体の下にあって、基板の十−を伸
びる第１の絶縁された導電線及び該第１の絶縁された導
電線及び前記基板の上を伸びる第２の絶縁されＩＪ導電
線の両方を含む部分を露出する方法。
【図面の簡単な説明】
第１図はエッヂされた接点を持つセスデルアイウス片持
ちマスクの断面を示す結晶構ｊ査の写真（各層は上から
下に、５１４００−２７フオトレジス［−１反射防止＝
］−ティング、ＰＭＭＡ、酸化物及びシリコンを示？１
′）、第２図はスペーサ層の厚ざに対する接点の角度の
勾配の依存性を承りグラフ、第３図は２種類の異なる酸
化物エッチ圧力（曲線Δ及び［３ば０，１１−ルのプロ
セスを用い、曲線Ｃ及びＤは１．５トルのプロレスを用
いる）に対し、並びＬ： ２種類の異なる接点の寸法（
曲線△及びＣは２．５Ｘ４゜Ｏミク［］ンの接点開口を
用い、曲線Ｂ及び１）は１゜８Ｘ１．８ミクロンの）区
点開口を用いる）に対Ｊる酸化物エッチ速度の片持らス
ベー＋ブーの厚さに対−リ゛る依存性を示１グラフ、第
４図はレジスト灰化１殺の異なる片持らスベーリの厚ざ
に於ける接点の角度勾配を示す結晶の構造の写真、第５
図は地形の上に１，０ミクロンの接点をエッヂしたセス
チルティウス片持ちマスクの断面を示づ結晶の構造の写
真、第６Ａ図及び第６Ｂ図は、結晶の構）Δの写真であ
り、第６Δ図は言過の単一層プロセス及び第６８図は２
４５ミク［］ンのスベー１ｊ層を持つセスチルディウス
片持ちマスクを用いて作られた１、０ミクロンの接点の
断面を示しており、その十に金属がデポジットされてい
る。第７図ｔよ１．５ミクロンのスペーサ層を持つセス
チルアイウス片りちマスクを用いて地形の上に作られ、
金属をその上にデボジブ１−シた接点の断面を示Ｊ−結
晶の構）査の写し′先である。 代叩人 浅 村 皓 図面の浄凹（内容に変更なし） スベ”−リ の 厚、？（ミクロン） Ｆｉｇ、２ スヘ０−ｖの刀さ （ミクロン） Ｆｉｇ、３
ちマスクの断面を示す結晶構ｊ査の写真（各層は上から
下に、５１４００−２７フオトレジス［−１反射防止＝
］−ティング、ＰＭＭＡ、酸化物及びシリコンを示？１
′）、第２図はスペーサ層の厚ざに対する接点の角度の
勾配の依存性を承りグラフ、第３図は２種類の異なる酸
化物エッチ圧力（曲線Δ及び［３ば０，１１−ルのプロ
セスを用い、曲線Ｃ及びＤは１．５トルのプロレスを用
いる）に対し、並びＬ： ２種類の異なる接点の寸法（
曲線△及びＣは２．５Ｘ４゜Ｏミク［］ンの接点開口を
用い、曲線Ｂ及び１）は１゜８Ｘ１．８ミクロンの）区
点開口を用いる）に対Ｊる酸化物エッチ速度の片持らス
ベー＋ブーの厚さに対−リ゛る依存性を示１グラフ、第
４図はレジスト灰化１殺の異なる片持らスベーリの厚ざ
に於ける接点の角度勾配を示す結晶の構造の写真、第５
図は地形の上に１，０ミクロンの接点をエッヂしたセス
チルティウス片持ちマスクの断面を示づ結晶の構造の写
真、第６Ａ図及び第６Ｂ図は、結晶の構）Δの写真であ
り、第６Δ図は言過の単一層プロセス及び第６８図は２
４５ミク［］ンのスベー１ｊ層を持つセスチルディウス
片持ちマスクを用いて作られた１、０ミクロンの接点の
断面を示しており、その十に金属がデポジットされてい
る。第７図ｔよ１．５ミクロンのスペーサ層を持つセス
チルアイウス片りちマスクを用いて地形の上に作られ、
金属をその上にデボジブ１−シた接点の断面を示Ｊ−結
晶の構）査の写し′先である。 代叩人 浅 村 皓 図面の浄凹（内容に変更なし） スベ”−リ の 厚、？（ミクロン） Ｆｉｇ、２ スヘ０−ｖの刀さ （ミクロン） Ｆｉｇ、３
Claims (1)
- 【特許請求の範囲】 （ａ）予定の接点孔の場所に重なる誘電体を有する途中
まで製造された集積回路構造を用意し、（ｂ）前記途中
まで製造された集積回路構造を感光性スペーサ層でコー
ティングし、 （ｃ）前記スペーサ層の上に感光性上側層をコーティン
グし、 （ｄ）前記上側層を該上側層が感光性を持ち且つ前記ス
ペーサ層が感光性を持たない第１の波長に露出して前記
予定の接点孔の場所を限定し、（ｅ）前記上側層を現像
して前記上側層内の前記接点孔の場所に開口を構成し、 前記上側層及び前記スペーサ層を、前記上 側層が実質的に不透明であつて且つ前記スペーサ層が感
光性を持つ様な第２の波長で露出して、前記上側層内の
開口に従って前記スペーサ層を露出し、前記第２の波長
に露出する工程は、前記上側層内の開口の中心の下方に
あるスペーサ層の部分を完全に露出するのに必要な持続
時間の少なくとも２倍の間実施し、 （ｇ）前記スペーサ層がアンダーカットされて、前記上
側層内の開口の下にあるが、前記上側層内の開口の最小
幅の２倍を越える最小幅を持つ開口を前記スペーサ層内
に限定する様に、前記上側スペーサ層を現像し、 （ｈ）前記パターンを定めた上側層及びスペーサ層をそ
の上に持つ前記誘電体をドライ・エッチすることにより
、前記誘電体が前記予定のパターンで接点孔を持つ様に
エッチされ、該接点孔が傾斜した側壁を持つ様にする工
程を含む集積回路を製造する方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US838965 | 1986-03-11 | ||
| US06/838,965 US4758305A (en) | 1986-03-11 | 1986-03-11 | Contact etch method |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6366939A true JPS6366939A (ja) | 1988-03-25 |
| JP2643138B2 JP2643138B2 (ja) | 1997-08-20 |
Family
ID=25278512
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62055119A Expired - Lifetime JP2643138B2 (ja) | 1986-03-11 | 1987-03-10 | 集積回路の製法 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4758305A (ja) |
| JP (1) | JP2643138B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02232924A (ja) * | 1989-03-07 | 1990-09-14 | Matsushita Electric Ind Co Ltd | 配線素子とその製造方法 |
Families Citing this family (22)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4938841A (en) * | 1989-10-31 | 1990-07-03 | Bell Communications Research, Inc. | Two-level lithographic mask for producing tapered depth |
| JPH0590221A (ja) * | 1991-02-20 | 1993-04-09 | Canon Inc | 珪素化合物膜のエツチング方法及び該方法を利用した物品の形成方法 |
| JP2694097B2 (ja) * | 1992-03-03 | 1997-12-24 | インターナショナル・ビジネス・マシーンズ・コーポレイション | 反射防止コーティング組成物 |
| US5288660A (en) * | 1993-02-01 | 1994-02-22 | Avantek, Inc. | Method for forming self-aligned t-shaped transistor electrode |
| US5562801A (en) * | 1994-04-28 | 1996-10-08 | Cypress Semiconductor Corporation | Method of etching an oxide layer |
| US5468342A (en) * | 1994-04-28 | 1995-11-21 | Cypress Semiconductor Corp. | Method of etching an oxide layer |
| US5874201A (en) * | 1995-06-05 | 1999-02-23 | International Business Machines Corporation | Dual damascene process having tapered vias |
| US5750441A (en) | 1996-05-20 | 1998-05-12 | Micron Technology, Inc. | Mask having a tapered profile used during the formation of a semiconductor device |
| US5865938A (en) * | 1996-06-25 | 1999-02-02 | Xerox Corporation | Wafer chuck for inducing an electrical bias across wafer heterojunctions |
| US5637189A (en) * | 1996-06-25 | 1997-06-10 | Xerox Corporation | Dry etch process control using electrically biased stop junctions |
| KR0184158B1 (ko) * | 1996-07-13 | 1999-04-15 | 문정환 | 반도체장치의 자기 정합정 금속 배선 형성 방법 |
| US5869395A (en) * | 1997-01-22 | 1999-02-09 | Lsi Logic Corporation | Simplified hole interconnect process |
| US5854126A (en) * | 1997-03-31 | 1998-12-29 | Siemens Aktiengesellschaft | Method for forming metallization in semiconductor devices with a self-planarizing material |
| US6291356B1 (en) | 1997-12-08 | 2001-09-18 | Applied Materials, Inc. | Method for etching silicon oxynitride and dielectric antireflection coatings |
| US6013582A (en) * | 1997-12-08 | 2000-01-11 | Applied Materials, Inc. | Method for etching silicon oxynitride and inorganic antireflection coatings |
| US7061075B1 (en) | 1998-11-25 | 2006-06-13 | Advanced Micro Devices, Inc. | Shallow trench isolation using antireflection layer |
| US6255717B1 (en) | 1998-11-25 | 2001-07-03 | Advanced Micro Devices, Inc. | Shallow trench isolation using antireflection layer |
| US6821883B1 (en) | 1998-11-25 | 2004-11-23 | Advanced Micro Devices, Inc. | Shallow trench isolation using antireflection layer |
| US6342415B1 (en) * | 1999-09-23 | 2002-01-29 | Advanced Micro Devices, Inc. | Method and system for providing reduced-sized contacts in a semiconductor device |
| US6245656B1 (en) | 1999-11-08 | 2001-06-12 | Vanguard International Semiconductor Corporation | Method for producing multi-level contacts |
| US6534425B1 (en) | 1999-12-02 | 2003-03-18 | Seagate Technology Llc | Mask design and method for controlled profile fabrication |
| KR100629174B1 (ko) * | 1999-12-31 | 2006-09-28 | 엘지.필립스 엘시디 주식회사 | 박막트랜지스터 기판 및 그의 제조방법 |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5618420A (en) * | 1979-07-23 | 1981-02-21 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPS57124434A (en) * | 1981-01-26 | 1982-08-03 | Toshiba Corp | Manufacture of semiconductor device |
| JPS5966122A (ja) * | 1982-10-08 | 1984-04-14 | Hitachi Ltd | パタ−ン形成方法 |
| JPS6120334A (ja) * | 1984-07-09 | 1986-01-29 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4484978A (en) * | 1983-09-23 | 1984-11-27 | Fairchild Camera & Instrument Corp. | Etching method |
| US4508591A (en) * | 1984-03-08 | 1985-04-02 | Hewlett-Packard Company | Polymethyl methacrylate compatible silicon dioxide complexing agent |
| US4522681A (en) * | 1984-04-23 | 1985-06-11 | General Electric Company | Method for tapered dry etching |
| US4557797A (en) * | 1984-06-01 | 1985-12-10 | Texas Instruments Incorporated | Resist process using anti-reflective coating |
| US4523976A (en) * | 1984-07-02 | 1985-06-18 | Motorola, Inc. | Method for forming semiconductor devices |
-
1986
- 1986-03-11 US US06/838,965 patent/US4758305A/en not_active Expired - Lifetime
-
1987
- 1987-03-10 JP JP62055119A patent/JP2643138B2/ja not_active Expired - Lifetime
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5618420A (en) * | 1979-07-23 | 1981-02-21 | Fujitsu Ltd | Manufacture of semiconductor device |
| JPS57124434A (en) * | 1981-01-26 | 1982-08-03 | Toshiba Corp | Manufacture of semiconductor device |
| JPS5966122A (ja) * | 1982-10-08 | 1984-04-14 | Hitachi Ltd | パタ−ン形成方法 |
| JPS6120334A (ja) * | 1984-07-09 | 1986-01-29 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02232924A (ja) * | 1989-03-07 | 1990-09-14 | Matsushita Electric Ind Co Ltd | 配線素子とその製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US4758305A (en) | 1988-07-19 |
| JP2643138B2 (ja) | 1997-08-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS6366939A (ja) | 集積回路の製法 | |
| USRE41697E1 (en) | Method of forming planarized coatings on contact hole patterns of various duty ratios | |
| US5023203A (en) | Method of patterning fine line width semiconductor topology using a spacer | |
| US6319821B1 (en) | Dual damascene approach for small geometry dimension | |
| US5906911A (en) | Process of forming a dual damascene structure in a single photoresist film | |
| CA1244145A (en) | Process for forming planar chip-level wiring | |
| US5986344A (en) | Anti-reflective coating layer for semiconductor device | |
| JP4852360B2 (ja) | 多層リソグラフィプロセスにおいて用いられる複素環芳香族構造物を含む基層組成物、リソグラフィ構造物、材料層または材料要素を基板上に形成させる方法 | |
| JP3306678B2 (ja) | 金属パターン膜の形成方法 | |
| US6410421B1 (en) | Semiconductor device with anti-reflective structure and methods of manufacture | |
| JPS63304644A (ja) | ヴアイア・ホール形成方法 | |
| US6051369A (en) | Lithography process using one or more anti-reflective coating films and fabrication process using the lithography process | |
| US6465157B1 (en) | Dual layer pattern formation method for dual damascene interconnect | |
| US5871886A (en) | Sandwiched middle antireflection coating (SMARC) process | |
| US5609994A (en) | Method for patterning photoresist film having a stepwise thermal treatment | |
| JP2004096105A (ja) | 半導体装置の製造でコンタクト形成方法 | |
| JPH05234965A (ja) | コンタクトホールの形成方法 | |
| JPH04144230A (ja) | 半導体装置及びその製造方法 | |
| US7268070B2 (en) | Profile improvement method for patterning | |
| JPH02156244A (ja) | パターン形成方法 | |
| KR100586531B1 (ko) | 패턴 밀도에 따른 패턴 식각 시간 설정 방법 | |
| JP2001092152A (ja) | 半導体装置の製造方法 | |
| KR100559641B1 (ko) | 산화막 하드 마스크를 이용한 서브 마이크론 패턴 형성방법 | |
| JP2713061B2 (ja) | レジストパターンの形成方法 | |
| KR0159012B1 (ko) | 2층 감광막 패턴 형성방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |