JPH0321023A - スピン・オン・ガラス膜の形成を含む製造法 - Google Patents

スピン・オン・ガラス膜の形成を含む製造法

Info

Publication number
JPH0321023A
JPH0321023A JP2136887A JP13688790A JPH0321023A JP H0321023 A JPH0321023 A JP H0321023A JP 2136887 A JP2136887 A JP 2136887A JP 13688790 A JP13688790 A JP 13688790A JP H0321023 A JPH0321023 A JP H0321023A
Authority
JP
Japan
Prior art keywords
spin
glass
plasma
layer
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2136887A
Other languages
English (en)
Other versions
JPH0727896B2 (ja
Inventor
Luc M Quellet
リュック・エム・ウェレ
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Microsemi Semiconductor ULC
Original Assignee
Mitel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitel Corp filed Critical Mitel Corp
Publication of JPH0321023A publication Critical patent/JPH0321023A/ja
Publication of JPH0727896B2 publication Critical patent/JPH0727896B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02282—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process liquid deposition, e.g. spin-coating, sol-gel techniques, spray coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/291—Oxides or nitrides or carbides, e.g. ceramics, glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H01L21/02129—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02178—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing aluminium, e.g. Al2O3
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02172—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides
    • H01L21/02175—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal
    • H01L21/02183—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing at least one metal element, e.g. metal oxides, metal nitrides, metal oxynitrides or metal carbides characterised by the metal the material containing tantalum, e.g. Ta2O5
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Formation Of Insulating Films (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） この発明は、不活性化、すなわち、反射防止被覆や腐食
保護被覆（すなわち化学的＃護被覆）として、半導体集
積回路，液晶，エレクトロクロミック表示またはエレク
トロルミネッセンス表示において有用なスピン・オン・
ガラスの誘電層の生戊、そのような層の製造法、および
１層以上のそのような層を備えた生産物に関する。
（従来の技術） スピン・オン・ガラス（ＳＯＧ）は、集積回路のプレー
ナ化の目的のために使用できるものとして記載されてき
た。その固有の充填性とプレーナ化性のために、その使
用は、集積回路の寸法を小さくするときや、多重レベル
メタライゼーションが必要なときに、特に魅力的である
。
残念ながら、焼成されたＳＯＧは、湿り空気中や水中で
は不安定であり、水を吸収してシラノール基（ＳｉＯＨ
）を形成する傾向があることが分かった。
ＳＯＧとその焼成法は、工一．シルツ（Ａ．　Ｓｈｉｌ
ｔｚ）著の「相互結合誘電体プレーナ化におけるスピン
・オン・ガラスの使用の効果Ｊ　　（ＡＤＶＡＮＴＡＧ
ＥＳ　　ＯＦ　　ＵＳＩＮＧ　　ＳＰＩＮ一〇Ｎ−ＧＬ
ＡＳＳ　　ＬＡＹＥＲ　　ＩＮ　　ＩＮＴＥＲＣＯＮＮ
ＥＣＴＩＯＮ　　ＤＩＥＥＬＥＣＴＲＩＣ　　ＰＬＡＮ
ＡＲＩＺＡＴＩＯＮ）と題する論文（Ｍｉｃｒｏｅｌｅ
ｃｔｒｏｎｉｃ　　Ｅｎｇｉｎｅｅｒｉｎｇ，５　（１
９８６）ｐｐ．４１３−４２１．Ｅｌｓｅｖｉｅｒ　　
ＳｃｉｅｎｃｅＰｕｂｌｉｓｈｅｒｓ　　ＢＶ（Ｎｏｒ
ｔｈ　　Ｈｏ１１ａｎｄ））と、二一．デー．ブザルス
（Ａ．Ｄ．Ｂｕｔｈｅｒｕｓ）等著の「プレーナ化のた
めの０２プラズマ変換スピン・オン・ガラスＪ　　（Ｏ
ＰＬＡＳＭＡ−ＣＯＮＶＥＲＴＥＤ　　ＳＰＩＮ−ＯＮ
−ＧＬＡＳＳ　　ＦＯＲ　　ＰＬＡＮＡＲＩＺＡＴＩＯ
Ｎ）と題する論文（Ｊ．Ｖａｃ．Ｓｃｉ．Ｔｅｃｈｎｏ
　ｌ．Ｂ３　（５）ｐｐ．１３５２１３５６，１９８５
午９月／１０月）に記載されＩこ。
ダブリュー．工一．プリスキン（Ｗ．Ａ．Ｐ］ｉｓｋｉ
ｎ）著の「種々の方法によって蒸着された誘電体膜の性
質の比較Ｊ　　ＣＣＯＭＰＡＲ　Ｉ　ＳＯＮ　　ＯＦ　
　ＰＲＯＰＥＲＴＩＥＳ　　ＯＦ　　ＤＩＥＬＥＣＴＲ
ＩＣ　　ＦｉＬＭＳ　　ＤＥＰＯＳＩＴＥＤ　　ＢＹ　
　ＶＡＲＩＯＵＳ　　ＭＥＴＨＯＤＳ）と題する論文（
Ｊ．Ｖａｃ．Ｓｃ　ｉ．Ｔｅｃｈｎｏ１．１４　（５）
ｐｐ．１０６５−１０８１．９月／１０月１９７７年）
において、種々の誘電体薄膜におけるＳｉＯＨとＨ２０
の戊分が記載された。
工−．タカマツ（Ａ．Ｔａｋａｍａ　ｔ　ｓｕ）等著の
「プラズマ酸化シリコン膜（Ｐ−ＳｉＯ）の評価Ｊ　　
（ＥＶＡＬＵＡＴＩＯＮＳ　　ＯＦ　　ＰＬＡＳ一】５ −１６ ＭＡ　　ＳＩＬＩＣＯＮ−ＯＸＩＤＥ　　ＦＩＬＭ（Ｐ
−Ｓｉｎ））と題する論文（Ｊ．Ｅｌｅｃｔｒｏ．Ｃｈ
ｅｍ．　　Ｓａｃ．　　：Ｓｏｌ　　ｉｄ−Ｓｔａｔｅ
Ｓｃｉｅｎｃｅ　　＆　　Ｔｅｃｈｎｏｌｏｇｙ，１９
８６年２月，ｐｐ．４４３−４４５）において、ＳｉＯ
Ｈの存在と半導体装置の欠陥との関係が記載された。
（発明が解決しようとする課題） 明らかに、既知のＳＯＧ製造法は、ＳｉＯＨ，有機揮発
物、および、溶媒，アルコール，大有機金属分子および
大有機分子を含むＨ２Ｏを生産する。これが関連するの
は、ＳＯＧと接触しているメタライゼーション配線の腐
食、開口（ｖ　ｉ　ａ）の毒作用（ｐｏｉｓｏｎｉｎｇ
）を生じるメタライゼーションの間の脱ガス、脱ガスや
他のＨ２Ｏ，有機揮発物及びＳｉＯＨの効果による不良
付着、脱ガスに関連した圧力発生によるＳＯＧ上に蒸着
された膜のクラッキング，ピーリング及び剥げ落ち、Ｓ
ＯＧとの誘電的組み合わせの低いブレークダウン電圧、
ＳＯＧとの誘電体結合の低いプレークダウン電圧、ＳＯ
Ｇとの損失のある誘電体結合、ＳＯＧ内のＨ２ＯとＳｉ
ＯＨの存在による低密度誘電体、Ｈ２０，有機揮発物及
びＳｉＯＨにより強調される加速寿命試験における破壊
の間の平均時間の減少、エッチバック法に用いるための
ＳＯＧのための条件、及び、ＳＯＧが必要な高品質誘電
体の戊分として使用できないという結果である。
ＳＯＧが半導体の表面をプレーナ化するために堆積され
た後で、エッチバック技法の使用が多重レベルプレーナ
化のために必要であり、凹部に最少のＳＯＧのみを残す
ようにメタライゼーションの第１レベルのラインの上の
すべてのＳＯＧを除去する。この結果、プロセスの制御
容易性が劣り、他のプロセスとの両立性が劣り、高価な
エッチパック装置の使用が必要になり、蒸着とエッチバ
ックに対する厳格な条件が必要になる。
水との接触は禁止される。湿った空気との接触は、イン
サイチュ（ｉｎ−ｓｉｔｕ）な焼成サイクル、及び／又
は、湿気との接触の後の長い脱ガスサイクルの使用によ
り最少にされる。ＳｉＯＨ，有機揮発物及びＨ２０の層
を除くには、非常に長い脱ガスサイクルの後でさえ若干
は残留するため、これは実際には十分でないことが分か
った。
残留したＳｉＯＨ，有機揮発物及びＨ２０は、開口を害
した。これは、この技法を大きな金属開口間隔に制限し
、従って、開口に隣接してのＳ○Ｇの使用は、小さい寸
法に関して実際に実用的でなかった。非常に長い背面ス
パッタステップと脱ガスステップが、吸収された水を脱
ガスするために必要であった。
実際、デバイスの信頼性が特に必要な用途（軍用など）
に対しては、半導体集積回路用にＳＯＧ技法を使用する
ことは禁止された。
＋ｍレベルのメタライゼーションのための開口以外の場
所でのＳＯＧと金属の接触を防止するために、ＳＯＧ層
は、２つの誘電層の間のサンドインチに置かれて希望の
厚さの完威した誘電的組み合わせを形成することが必要
であった。
使用されるＳＯＧの量は、最少にする必要があり、アス
ペクト比は、誘電体とＳＯＧの良い組み合わせをどこで
も得るために調整された。
ＳＯＧは、通常は、３０分から２時間の間の期間に３０
０゜Ｃと４５０゜Ｃの間の温度で窒素，アルゴン，酸素
，水又はその他の形成ガス（ｆ　ｏ　ｒｍｉｎｇ　　ｇ
ａｓ）中で熱的に焼成された。処理のためのウェハの格
納、装入、取り出しが、乾燥した大気雰囲気中で必要で
あった。
シルツとブザルスの論文において、バレルリアクタ中で
酸素プラズマにより有機ＳＯＧを焼成することが記載さ
れていた。残念ながら、ブザルスの第３図の赤外吸収ス
ペクトルに示され，１３５４頁左欄の最後の５行に記載
され，さらに，シルツの第６図に示されたように、Ｓｉ
ＯＨとＨ２０の意味のある量が、活性酸素原子／分子に
よるメチルーＣＨ．結合の酸化の結果として、その方法
を用いて得られていた。さらに、ＳＯＧの濃縮化が、揮
発性酸化炭素化合物の生産によって起こり、この化合物
は気化された。しかし、水はまた副産物として形成され
、ＳＯＧ内に保持されていることがわかった。
−１９一 ２０ 本発明の目的は、安定で信頼性のあるスピン・オン・ガ
ラスの製造法とそれによる生産物を提供することである
。
（課題を解決するための手段） 本発明に係る半導体基板の上への絶縁層の製造法は、半
導体基板（シリコンウエ／りの上にスピン・オン・ガラ
ス（ＳＯＧ）膜を回転塗布する工程、大部分のＳＯＧ溶
液を除去するのに充分な高温でＳＯＧ膜を予備焼成（ｐ
ｒｅｃｕｒｅ）する工程、および、ＳＯＧ膜に隣接して
自己バイアスＲＦ放電を示す種類のプラズマリアクタの
中のプラズマの中で、大部分のＳｉＯＨ，有機揮発物お
よびＨ２ＯをＳＯＧ膜層から除去するのに充分な期間に
ＳＯＧ膜を焼成（ｃ　ｕ　ｒ　ｅ）する工程からなる。
本発明に係る他の基板の上への絶縁層の製造法は、シリ
コンウェハの上にスピン・オン・ガラス（ＳＯＧ）膜を
回転塗布する工程、大部分の溶液を除去するのに充分な
高温でＳＯＧ膜を予備焼成する工程、予め決定された膜
厚を有するＳＯＧ膜を形成するために上記の工程を繰り
返すこと、および、作動中に大部分のＳｉＯＨ，有機揮
発物およびＨ２ＯをＳＯＧ膜の層から除去するのに充分
な期間にＳＯＧ中に電界を生じる種類のプラズマリアク
タの中のプラズマの中でＳＯＧ膜を焼成する工程からな
る。
本発明に係る集積回路製造法は、プレーナ化されるべき
ウェハ表面にスピン・オン・ガラス（ＳＯＧ）膜を回転
塗布する工程、大部分の溶液を除去するのに充分な高温
でＳＯＧ膜を予備焼成する工程、作動中に大部分のＳｉ
ＯＨ，有機揮発物およびＨ２０をＳＯＧ層から除去する
のに充分な期間にＳＯＧ中に電界を生じる種類のプラズ
マリアクタの中のプラズマの中で２００℃から４０００
Ｃの間の温度でＳＯＧ膜を焼成する工程、および、ＳＯ
Ｇの焼成層と直接接触するように集積回路の表面に電気
伝導層を設ける工程とからなる。
本発明に係る他の集積回路製造法は、プレーナ化される
べきウェハ表面にスピン・オン・ガラス（ＳＯＧ）膜を
回転塗布する工程、大部分の溶液を除去するのに充分な
高温でＳＯＧ膜を予備焼成する工程、作動中に大部分の
ＳｉＯＨ，有機揮発物およびＨ２０をＳＯＧ層から除去
するのに充分な期間にＳＯＧ中に電界を生じる種類のプ
ラズマリアクタの中のプラズマの中で２００℃から４０
０℃の間の温度でＳＯＧ膜を焼成する工程、このＳＯＧ
の表面にフォトレジストの層を設け、区画する工程、こ
の区画されたフォトレジストをとおして集積回路をエッ
チなどの処理を行う工程、０２プラズマ中でフォトレジ
ストをドライストリッピングする工程、及び、フォトレ
ジストがストリップされるＳＯＧの表面に金属層を設け
る工程とからなる。
本発明に係る別の集積回路製造法は、絶縁されるべき伝
導性材料の表面にスピン・オン・ガラス（ＳＯＧ）膜を
回転塗布する工程、大部分の溶液を除去するのに充分な
高温でＳＯＧ膜を予備焼成する工程、作動中に大部分の
ＳｉＯＨ，有機揮発物およびＨ２０をＳＯＧ層から除去
するのｌこ充分な期間にＳＯＧ中に電界を生じる種類の
プラズマリアクタの中のプラズマの内でＳＯＧ膜を焼成
する工程、および、焼成されたＳＯＧ層の表面の上に直
接に電気伝導性の層を設ける工程からなることを特徴と
する。
本発明に係る他の集積回路製造法は、絶縁されるべき下
側伝導性材料の表面の上にスピン・オン・ガラス（ＳＯ
Ｃ）膜を直接に回転塗布する工程、大部分の溶液を除去
するのに充分な高温でＳＯＧ膜を予備焼成する工程、作
動中に大部分のＳｉＯＨ，有機揮発物およびＨ，○をＳ
ＯＧ層から除去するのに充分な期間にＳＯＧ中に電界を
生じる種類のプラズマリアクタの中のプラズマの中で２
００℃から４００℃の間の温度でＳＯＧ膜を焼成する工
程、焼成されたＳＯＧ層の表面にフォトレジスト層を設
ける工程、フォトレジストの表面をマスクを通して光に
さらしてフォトレジストを区画し、伝導体を位置決めす
るための領域からフォトレジストを洗い去る工程、フォ
トレジストと露出したＳＯＧ層との上に上側伝導性材料
の層を堆積する工程、および、残りのフォトレジストを
除２３ ２４ 去して、上記の伝導体が形成される工程とを有し、焼成
されたＳＯＧＩＩＩが下側伝導性材料と上側伝導性材料
との間に絶縁性層を形成する。
本発明に係る半導体集積回路は、ＳｉＯＨ，有機揮発物
およびＨ．Ｏを実質的に欠いているプラズマ焼成スピン
・オン・ガラス（ＳＯＧ）層と、このＳＯＧ層と直接に
接触する回路のための金属伝導層とを有する。本発明に
係る別の半導体集積回路では、ＳＯＧ層は、不活性化膜
，ブレーナ化膜，バッファ膜である。
本発明に係る液晶表示、エレクトロクロミック表示又は
エレクトロルミネッセンス表示は、ＳｔＯＨ，有機揮発
物およびＨ２０を実質的に欠いているプラズマ焼成スビ
ン・オン・ガラス（ＳＯＧ）層によって保護のために被
覆された前面を有する。
本発明に係る透明媒体上の反射防止被覆および対象物の
ための腐食保護被覆（すなわち化学的保護被覆）は、Ｓ
ｉＯＨ，有機揮発物およびＨ，０を実質的に欠いている
プラズマ焼成スピン・オン・ガラス層によって保護のた
めに被覆された前面を？する。
（作用および発明の効果） 本発明によれば、適当な条件の下に、スピン・オン・ガ
ラス（ＳＯＧ）膜を回転塗布し、予備焼成し、プラズマ
リアクタの中のプラズマの中でＳＯＧ膜を焼成すること
により、処理の後で実質的にＳｉＯＨ，有機揮発物およ
びＨ２Ｏが存在しないスピン・オン・ガラス（ＳＯＧ）
膜が生産される。このＳＯＧ膜は、処理の後で湿った空
気中で、及び／又は、水中で非常に安定であることが分
かった。こうして、その後の工程が簡単化される。
安定性と、ＳｉＯＨ，有機揮発物およびＨ２０を明らか
に生威しないこととにより、ＳＯＧ膜がプラズマで焼成
されると、０■プラズマ中でドライフォトレジストスト
リップが可能になる。本発明により形成されたＳＯＧが
開口と接触するところで、ＳｉＯＨ．有機揮発物および
Ｈ２０による開口の毒作用が除去される。
この発明に係る方法で形成されたＳＯＧ膜は、処理の後
の膜への何らかの効果を認めうろことなく、かなりの長
期間に湿った空気中に貯蔵できる。
これは、従来法により形成されたＳＯＧに必要な厳格な
制御と対照的である。
ＳＯＧ膜内に電界（処理すべきウェハの表面の近くに広
がるＲＦ放電の中のＤＣ自己バイアスによって発生させ
られ得る）を生じるプラズマ中で焼成されたＳＯＧは、
実質的にＳｉＯＨ，有機揮発物およびＨ２Ｏを含まず、
ＳＯＧ層を通して本当に焼成されることが分かった。さ
らに、このように焼成の前にＨ２０にさらされ、これに
より若干の水を吸収したＳＯＧ層は、本発明による方法
を用いた引き統いての焼成の後で実質的にＨ２０を含ま
ないことが分かった。ＳＯＧ内に電界を生じる電気的効
果は、ＳＯＧ焼成処理と不活性化処理において第１の重
要性がある。
従来技術で使用されたバレルプラズマリアクタは、処理
されたＳＯＧ膜内に充分な必要な電界を生じないことが
分かった。対照的に、平行板リアクタは、（プラズマ処
理において通常であるように、プラズマが大部分正であ
り、ＳＯＧを載せた基板が電極と電気的に接触している
ことを仮定して）必要な電界を生じさせる。
実際に、電界は、ＳＯＧの内部電界を増加するためにＳ
ＯＧ　（基板を含む）に外部ＡＣまたはＤＣ分極電界を
印加することにより増大できる。
使用したガスの性質は本発明に本質的でなく、多くのガ
スが良い結果を生じることが分かった。
酸素プラズマガスが使用できるけれども、以下の例に参
照して説明される理由により、酸素プラズマガスは好ま
しいガスではない。
大きな満足な厚さのＳＯＧがクランキングや付着損失な
しに得られ、焼成されたＳＯＧを、プレナ化媒体として
だけでなく、誘電層それ自身として（すなわち、半導体
表面及び／又はその上の金属層と接触して）使用可能に
した。本発明により処理されたＳＯＧの誘電的性質は、
ＳｉＯＨ，有機揮発物およびＨ２０の減少のため、従来
技術に記載されたＳＯＧ層に比べて良い。さらに、本発
明により形成されたＳＯＧと接触する金属ラインまたは
他の膜の水，有機揮発物，ＳｉＯＨによ２７ ２８ る腐食は、実質的に減少し、除去される。
開口の毒作用は、水，有機揮発物，ＳｉＯＨの減少のた
めに減少し、ＳＯＧの上の膜の付着は、水，有機揮発物
，ＳｉＯＨの減少または除去による脱ガス挙動の改善の
ために改善される。本発明により生産されたＳＯＧの上
の膜クラッキングは、水，有機揮発物およびＳｉＯＨの
減少または除去による脱ガス挙動の改善のために最小に
なるかまたは除去される。デバイスの信頼性も、同じ理
由により改善される。
ここに記載されたプラズマ処理は、種々の種類のＳＯＧ
，例えばシロキサン，ケイ酸塩，ドープされたケイ酸塩
や他のスピン・オン（ｓｐｉｎ−ｏｎ）材料に対して有
効である。
（実施例） 以下、本発明の実施例を説明する。
本発明の実施例は、半導体基板（シリコンウェハ）の上
にスピン・オン・ガラ．７　（ＳＯＧ）膜を回転塗布す
る工程、大部分のＳＯＧ溶液を除去するのに充分な高温
でＳＯＧ膜を予備焼成（ｐｒｅｃｕｒｅ）する工程、お
よび、ＳＯＧ膜に隣接して自己バイアスＲＦ放電を示す
種類のプラズマリアクタの中のプラズマの中で、大部分
のＳｉＯＨ、有機揮発物およびＨ２０をＳＯＧ膜層から
除去するのに充分な期間にＳＯＧ膜を焼成（ｃｕｒｅ）
する工程からなる半導体基板の上への絶縁層の製造法で
ある。
本発明によれば、リアクタは、その操作中にＳＯＧ内に
電界を生じる種類のものでなければならない。
この効果を生じることが分かっているリアクタは、たと
えばアプライド・マテリアルズ社によって生産されたＡ
Ｍ−　３　０　０　０のような平行板プラズマリアクタ
である。
本発明に係る他の実施例は、シリコンウェハの上にスピ
ン・オン・ガラス（ＳＯＧ）膜を回転塗布する工程、大
部分の溶液を除去するのに充分な高温でＳＯＧ膜を予ａ
ＳＳする工程、予め決定された膜厚を有するＳＯＧＩＩ
Ｉ（を形成するために上記の工程を繰り返すこと、およ
び、作動中に大部分のＳｉＯＨ，有機揮発物およびＨ２
０をＳＯＧ膜の層から除去するのに充分な期間にＳＯＧ
中に電界を生じる種類のプラズマリアクタの中のプラズ
マの中でＳＯＧ膜を焼成する工程からなる基板の上への
絶縁層の製造法である。
本発明に係る他の実施例は、プレーナ化されるべきウェ
ハ表面にスピン・オン・ガラス（ＳＯＧ）膜を回転塗布
する工程、大部分の溶液を除去するのに充分な高温でＳ
ＯＧ膜を予備焼成する工程、作動中に大部分のＳｉＯＨ
，有機揮発物およびＨ２０をＳＯＧ層から除去するのに
充分な期間にＳＯＧ中に電界を生じる種類のプラズマリ
アクタの中のプラズマの中で２００℃から４００℃の間
の温度でＳＯＧ膜を焼成する工程、および、ＳＯＧの焼
成層と直接接触するように集積回路の表面に電気伝導層
を設ける工程とからなる集積回路製造法である。
本発明に係る他の集積回路製造法は、プレーナ化される
べきウェハ表面にスピン・オン・ガラス（ＳＯＧ）膜を
回転塗布する工程、大部分の溶液を除去するのに充分な
高温でＳＯＧ膜を予備焼成する工程、作動中に犬部分の
ＳｉＯＨ，有機揮発物およびＨ２０をＳＯＧ層から除去
するのに充分な期間にＳＯＧ中に電界を生じる種類のプ
ラズマリアクタの中のプラズマの中で２００℃から４０
０℃の間の温度でＳＯＧ膜を焼成する工程、このＳＯＧ
の表面にフォトレジストの層を設け、区画する工程、こ
の区画されたフォトレジストをとおして集積回路をエッ
チなどの処理を行う工程、０２プラズマ中でフォトレジ
ストをドライストリッピングする工程、及び、フォトレ
ジストがストリップされるＳＯＧの表面に金属層を設け
る工程とからなる。
本発明に係る他の実施例は、絶縁されるべき伝導性材料
の表面にスピン・オン・ガラス（ＳＯＧ）膜を回転塗布
する工程、大部分の溶液を除去するのに充分な高温でＳ
ＯＧＩを予備焼成する工程、作動中に大部分のＳｉｎ’
｝｛，有機揮発物およびＨ２０をＳＯＧ層から除去する
のに充分な期間にＳＯＧ中に電界を生じる種類のプラズ
マリアクタの＝３１ 一３２ 中のプラズマの中でＳＯＧ膜を焼成する工程、および、
焼成されたＳＯＧ層の表面の上に直接に電気伝導性の層
を設ける工程からなることを特徴とする集積回路製造法
である。この設けられた電気伝導性の層は、金属伝導体
であってもよく、さらに、金属伝導体にフォトレジスト
を塗布し、マスクを通して光に露出することによりフォ
トレジストを区画し、希望でない領域からフォトレジス
トを洗いだし、露出した金属伝導体をエッチし、残った
フォトレジストを除去し、集積回路の表面をクリーンに
し、ＳＯＧ層と直接接触する集積回路の上に金属層を重
ねるステップが利用できる。
本発明に係る別の実施例は、絶縁されるべき下側伝導性
材料の表面の上にスピン・オン・ガラス（ＳＯＧ）膜を
直接に回転塗布する工程、大部分の溶液を除去するのに
充分な高温でＳＯＧ膜を予備焼成する工程、作動中に大
部分のＳｉＯＨ，有機揮発物およびＨ２０ｔｌ−ＳＯＧ
層から除去するのに充分な期間にＳＯＧ中に電界を生じ
る種類のプラズマリアクタの中のプラズマの中で２００
６Ｃから４００℃の間の温度でＳＯＧ膜を焼成する工程
、焼成されたＳＯＧ層の表面にフォトレジスト層を設け
る工程、フォトレジストの表面をマスクを通して光にさ
らしてフォトレジストを区画し、伝導体を位置決めする
ための領域からフォトレジストを洗い去る工程、フォト
レジストと露出したＳＯＧ層との上に上側伝導性材料の
層を堆積する工程、および、残りのフォトレジストを除
去して、上記の伝導体が形成される工程とを有し、焼成
されたＳＯＧ層が下側伝導性材料と上側伝導性材料との
間に絶縁性層を形成する。さらに、上記の表面をクリー
ンにし、次に、露出されたＳＯＧ表面と伝導体との上に
絶縁体層を堆積させる工程を採ることができる集積回路
製造法である。
本発明に係る他の実施例は、ＳｉＯＨ，有機揮発物およ
びＨ２０を実質的１こ欠いているプラズマ焼成スビン・
オン・ガラス（ＳＯＧ）層と、このＳＯＧ層と直接に接
触する回路のための金属伝導層とを有する半導体集積四
路である。本発明の別の半導体集積回路では、ＳＯＧ層
は、不活性化膜，ブレーナ化膜，バッファ膜である。
本発明に係る別の実施例は、ＳｉＯＨ，有機揮発物およ
びＨ．Ｏを実質的に欠いているプラズマ焼成スピン・オ
ン・ガラス（Ｓ　Ｏ　Ｇ）層によって保護のために被覆
された前面を有する液晶表示、エレクトロクロミック表
示又はエレクトロルミネッセンス表示である。焼成され
たＳＯＧ膜は、アルカリ金属の溶解により汚染から表示
を保護する。
本発明に係る他の実施例は、ＳｉＯＨ，有機揮発物およ
びＨ２０を実質的に欠いているプラズマ焼成スピン・オ
ン・ガラス層によって保護のために被覆された前面を有
する透明媒体上の反射防止被覆および対象物のための腐
食保護被覆（すなわち化学的保護被覆）である。
例１ アライド・ケミカル・一−ブ．から購入されたＰ−５リ
ンドープケイ酸堪スピン・オン・ガラス（ＳＯＧ）は、
スピンナーを用いた回転塗布（Ｓｐｉｎｎｉｎｇ）によ
りシリコン半導体ウェハの上にスピンナーを用いて回転
塗布し約５００ｎｍの全厚さになるように多重被覆を用
いて被覆された。このＳＯＧ膜は、４０％相対湿度の湿
った空気中で６０秒間１２５℃で予備焼成（ｐｒｅｃｕ
ｒｅ）されて、各被覆の間に、ＳＯＧを含む大部分の溶
媒がＳＯＧ膜から除去された。多重被覆は、回転塗布と
予備焼成を繰り返して行われた。
最後の被覆の試験とその適当な予備焼成の後で、ウェハ
は、６５０ワットと１１５ｋＨｚで操作されるＡＭ−　
３　０　０　０平行板プラズマリアクタの中の酸素プラ
ズマの中で４００℃で６０分間０．２５Ｔｏｒｒで焼成
（ｃ　ｕ　ｒ　ｅ）された。
平行板プラズマリアクタは、ＳＯＧの近くとＳ○Ｇの内
部に電界を発生した。処理の後で、ウェハは、湿った大
気と接触しておかれ、赤外線スペクトルが記録された。
有機戊分とＳｉＯＨ威分とともに水戊分も著しく減少し
たことが測定され、水戒分は、４００℃から４５０゜Ｃ
で窒素で熱的に処理されたがプラズマ処理されていない
膜のη照例より著しく少なかった。
３５一 ３６一 この酸素プラズマ処理の場合、ＳｉＯＨ結合の代わりに
、ＳｉＨ結合が検出された。（このＳｉＨ結合形成は非
酸化性プラズマ処理の場合には見られなかった。） また、この処理は、（ブザルスとシルツによって報告さ
れたように）約１５％の膜厚の収縮を生じることが分か
った。しかし、ブザルスとシルツと対照的に、出発材料
のＳＯＧ，すなわちＰ−５，の種類は、無機型であり、
メチル結合Ｓｉ−ＣＨ，の酸化は縮みによって説明でき
なかった。
結論として、本発明によるプラズマ処理は、ＳｉＯＨと
Ｈ２０の著しい残留を示すブザルスとシルツによって記
載された方法と対照的に、堅い結合や、ＳｉＯＨ，有機
揮発物およびＨ．Ｏの除去に非常に有効であった。
プラズマ処理の後に、この処理された膜は、脱イオン水
に１時間接触された。酸素プラズマによって処理された
ＳＯＧは、対照の窒素焼成膜よりもはるかに安定なＳＯ
Ｇ膜を生産した。後者の窒素による方法は、ＳＯＧ膜を
水に対して不活性化できなかった。しかし、酸素プラズ
マで処理された膜では、若干のＳｉＨ結合が若干のＳｉ
ＯＨとＨ２０を作るために消費されることが分かった。
従って、ＳｉＯＨとＨ２０をほとんど又は全く含まない
膜を作る酸素プラズマ処理は、安定な不活性化を与えな
いことが観察され、従って、酸素プラズマは好ましいプ
ラズマガスではない。
例２ シリコンウェハは、アライド・ケミカル・コープ．から
購入された１０６メチルシロキサンＳＯＧ（有機ＳＯＧ
）で、スピンナーを用いて回転塗布し、６００から６７
５ｎｍの厚さで回転塗布により被覆された。ウェハは、
ＳＯＧを含む大部分の溶媒を除くために、４０％相対湿
度の湿った空気中で１２５℃で６０秒、次に、４０％相
対湿度の湿った空気中で２００°０で６０秒、ホットプ
レートの上で予備焼成されＩ；。予備焼成の温度は、大
部分の溶液を除去するのに充分な高温であった。
ウェハは、ＲＦ放電中ｉｓＯＧの近くの電界、従って、
ＳｏＧ内の電界を生じることによる自己バイアス効果を
生じる平行板リアクタ内の窒素プラズマの中で、６０分
間０．２５Ｔｏｒｒで６５０ワットと１　１５ｋＨｚで
作動され４００℃で焼成された。焼成期間は、大部分の
ＳｉＯＨ，有機揮発物およびＨ２０をスピン・オン・ガ
ラス膜層から除去するのに充分な期間であった。
ＳＯＧ中の水或分は存在しないことが分かった。
Ｓ　ｉ−ＣＨ３の形の炭素が検出された。また、窒素プ
ラズマで処理された膜のほうが対照の焼成ウェハよりも
ほんのわずか密度が大きいことが分かっｔこ。
ウェハ上の膜は、沸騰脱イオン水と１時間接触された。
別の赤外線スペクトルが測定された。
水は絶対的に検出されなかった。ＳｉＯＨも絶対的に検
出されなかった。好ましくないＳｉＨ結合は、酸素プラ
ズマ処理では生じたけれども、この例２では生じなかっ
た。膜は、沸騰脱イオン水との１時間の接触（実質的に
２１℃で相対湿度４０％で５日間の接触に相当する）に
よって文字どうり影響をうけなかった。
窒素プラズマ中でのプラズマ焼成は、事実上理想的であ
ると思われる。
胆 アライド・ケミカル・コープ．から得られた非常に厚い
（ｌ．２ミクロンより大きい厚さ）１０６メチルシロキ
サンＳＯＧが、シリコンウェハ上の１つの膜として多重
被覆を用いて被覆された。
そのような厚さは、金属間誘電体にとって十分以上であ
る。多重被覆は、回転塗布と予備焼成を繰り返して行わ
れた。
それらの膜は、回転塗布の後に、４０％相対湿度の湿っ
た空気中で１２５℃で６０秒、次に、４０％相対湿度の
湿った空気中で２００℃で６０秒、ホットプレートの上
で予備焼成された。基板上の予備焼成された膜は、水戒
分を増加するために、沸騰脱イオン水と６０分間接触さ
れた。
その膜は、次に、前の例で説明された平行板プラズマリ
アクタ内で、６５０ワットと１１５ｋＨｚで作動して、
しかし３０分間だけ４００℃で焼成された。
３９一 ４〇一 予備焼成ステップの後で、また、焼成ステップの前に脱
イオン水と接触して吸収された水は、プラズマ焼成の間
に脱けることが分かった。水は、焼成の後で存在しなか
った。
窒素プラズマ焼成は、ＳＯＧ膜を不活性化し、プラズマ
焼成に統き、不活性化を生じて、湿った空気及び／又は
沸騰水との引き続く接触の後で追加の水の吸収はほとん
ど起こらなかった。これは、ＳＯＧ焼成について従来報
告された結果と対照的である。
非常に厚いＳＯＧ膜が、焼成の間のクラッキングとビー
リング無しに被覆できることが分かった。
これは、ＳＯＧ焼成膜について従来報告された結果と対
照的である。Ｎ２焼成は、ＳＯＧ膜中に水戒分を含まな
かった。
また、集積回路に例３のプラズマ焼成ＳＯＧ膜を設け、
その表面にフォトレジスト層を設け、フォトリングによ
り区画し、閥口を設け、次に、金属層を設け、フォトリ
ングラフィによりこの区画されたフォトレジストを通し
てエッチなどの処理を行い、０２プラズマ中でフォトレ
ジストをドライストリップし、次に、フォトレジストが
ストリップされたスピン・オン・ガラスの表面にメタラ
イゼーション配線を設けた。
また、プラズマ焼成スピン・オン・ガラス膜の上に誘電
体層を堆積した後に、上記のフォトレジスト層を形成し
たが、誘電体層の性質の劣化はなかった。
フォトレジストドライストリップは、ＳＯＧ膜にほとん
ど影響がないことを示した。すなわち、０２プラズマ中
のフォトレジストドライストリップが可能であり、開口
の毒作用はなかった。これは、この有機ＳＯＧの焼成に
ついて従来報告された結果と対照的である。
こうして、この例の本質的ステップは、エッチバックを
使わない，高度に柔軟性があり，高品質のＳＯＣ技術に
使用できる。
例えば、さらに、プラズマ焼成ＳＯＧ膜の上に直接に金
属層を設け、この金属伝導体の表面にフォトレジストを
設け、フォトレジストをマスクを通して光にさらしてフ
ォトレジストを区画し、不要な領域からフォトレジスト
を洗い去り、露出された金属伝導体をエッチし、残りの
フォトレジストを除去し、回路の表面をクリーンにし、
スピン・オン・ガラス層と直接接触する回路の頂部に絶
縁体層を設けることができた。
さらに、絶縁されるべき下側伝導性材料の表面の上にス
ピン・オン・ガラス（ＳＯＧ）膜を直接に回転塗布し、
大部分の溶液を除去するのに充分な高温でＳＯＧ膜を予
備焼成し、作動中に大部分のＳｉＯＨ，有機揮発物およ
びＨ２０をＳＯＧ層から除去するのに充分な期間にＳＯ
Ｇ中に電界を生じる種類のプラズマリアクタの中のプラ
ズマの中で２　０　０℃から４　０　０″Ｃの間の温度
でＳＯＧ膜を焼成し、焼成されたＳＯＧ層の表面にフォ
トレジスト層を設け、フォトレジストの表面をマスクを
通して光にさらしてフォトレジストを区画し、伝導体を
位置決めするための領域からフォトレジストを洗い去り
、フォトレジストと露出したＳＯＧ層との上に上側伝導
性社料の層を堆積し、残りのフォトレジストを除去する
。これにより、上記の伝導体が形成され、焼成されたＳ
ＯＧ層が下側伝導性材料と上側伝導性材料との間に絶縁
性層を形成できた。さらに、上記の表面をクリーンにし
、次に、露出されたＳＯＧ表面と伝導体との上に絶縁体
層を堆積させることができた。
このような、エッチバックを使わない，高度に柔軟性が
あり，高品質のＳＯＧ技術において、ＳＯＧは、半導体
表面と接触して、開口や他の金属伝導体と接触して、２
つの金属層の間の誘電体として、毒作用なしに、上また
は下の層と良く付着して、誘電体それ自身として使用で
きる。もちろん、他の誘電体と組み合わせても使用でき
る。従来技術によるＳＯＧを使用するために必要なエッ
チバック技法とサンドイッチ技法は、本発明によるステ
ップを使用するときには、製品を生産するために用いる
必要はない。従って、本発明は、Ｓｉ　ＯＨ，有機揮発
物および水が存在しないＳＯＧ層を備え、誘電体，絶縁
体等として使用される構造を含む。
４３ ４４ ＳＯＧ膜が多くの被覆においてプレーナ化を改善するた
めに使用できることに留意するべきである。この場合、
第ｌの被覆は、基板の上にスピン被覆され、予備焼成さ
れる。第２の被覆は、下側の予備焼成された被覆の上方
にスピン被覆され、予備焼成される。第３の被覆は、下
側の予備焼成された被覆の上方にスピン被覆され、予備
焼成される。以下、同様である。その後で、全体の予備
焼成された層が、前に説明したようにプラズマ中で焼成
される。
プラズマ焼成できる膜の種類は、酸化シリコンのＳＯＧ
に限定されない。例え、ば、スピン・オン（ｓｐｉｎ−
ｏｎ）酸化ボロン，酸化リン，酸化ひ素，酸化アルミニ
ウム，酸化亜鉛，酸化金，酸化白金．酸化アンチモン，
酸化インジウム，酸化タンタル，酸化セシウム．酸化鉄
，または、それらの組み合わせに基づいｔ；各種のスピ
ン・オン被覆が、本発明を用いて焼處できる。
さらに、ボロン，リン，ひ素，アルミニウム，亜鉛，金
，白金，アンチモン，インジウム，タンタル，セシウム
および鉄の窒化物と酸窒化物から形成されるスピン・オ
ン被覆型の材料が同様に焼成でき、使用できる。
ＳＯＧは、また、ドープされない、又は、公知のリン，
ひ素，アルミニウム，亜鉛，金，白金，アンチモン，イ
ンジウム，タンタルおよび鉄のいずれかでドープされた
ケイ酸塩、ドープされない、または、上記の元素でドー
プされたメチルシロキサン、ドーブされない、または、
上記の元素でドープされたプチノレシロキサン、ドープ
されない、または、上記の元素でドープされたフエニル
シロキサン、または、これらのシロキサンの組み合わせ
のいずれかであっても良い。
本発明によるプラズマ焼成膜は、層間絶縁体に限定され
る必要は無い。その若干の応用と構造は、基板のドープ
のための拡散源として、不活性化膜として、バッファ膜
として、アルカリ金属の溶解防止膜（例えば、液晶，−
ｒ．レクトロクロミツク化合物、エレクトロルミ不ツセ
ンス物質などの表示のため）として、反射防止膜として
なされ、また、選択的７才トン吸収，化学抵抗増大，摩
擦減少，腐食保護，付着増犬などのために使用される他
の材料である。
種々の応用のため、この方法の最適化は、プラズマグロ
ーと処理するべき膜との間隔の変化、ＳＯＧ膜の内部電
界を増加することによりこの方法の効果を増大するため
の外部分極電界（ＤＣとＡＣのどちらでもよい）の基板
または基板保持部への印加、圧力，電力，周波数，ガス
２ガス混合物，マス７ロー，膜温度，処理時間の変化な
どを含む。
ここに説明された方法によって生産された膜は、集積回
路，エミッションダイオードデバイス，液晶，エレクト
ロクロミック表示，エレクトロルミネッセンス表示，光
検知素子、太陽電池などの上に、又は、その１部として
使用できる。この膜は、また、光フィルタ、反射防止体
，保護すべき対象物の上の不活性化膜，腐食保護層，付
着促進体，摩擦減少体，機械分野の応用などに応用でき
る。

Claims (41)

    【特許請求の範囲】
  1. （１）（ａ）半導体基板の上にスピン・オン・ガラス膜
    を回転塗布する工程、 （ｂ）大部分の溶液を除去するのに充分な高温でスピン
    ・オン・ガラス膜を予備焼成する工程、および、 （ｃ）スピン・オン・ガラス膜に隣接して自己バイアス
    ＲＦ放電を示す種類のプラズマリアクタの中で、プラズ
    マの中で大部分のＳｉＯＨ、有機揮発物およびＨ＿２Ｏ
    をスピン・オン・ガラス膜層から除去するのに充分な期
    間にスピン・オン・ガラス膜を焼成する工程からなる半
    導体基板上の絶縁層の製造法。
  2. （２）上記のリアクタが平行板プラズマリアクタである
    ことを特徴とする請求項１に記載された製造法。
  3. （３）上記のプラズマが非酸化性プラズマであることを
    特徴とする請求項１に記載された製造法。
  4. （４）上記のプラズマが窒素プラズマであることを特徴
    とする請求項１に記載された製造法。
  5. （５）約１１５ｋＨｚ、約０．２ワット／ｃｍ＾２の電
    力密度、約０．２５Ｔｏｒｒの圧力、７５０ＳＣＣＭの
    質量流量、上記のリアクタのカソードを通る約０．４ｍ
    Ａ／ｃｍ＾２の電流密度の下で、約３０分から６０分ま
    での焼成期間にプラズマ中のＲＦ電界を用いることを含
    み、ここに、上記の基板が約４００℃の温度に達するこ
    とを特徴とする請求項４に記載された製造法。
  6. （６）上記のスピン・オン・ガラス中に内部電界を増加
    するために外部分極電界を印加する工程を含むことを特
    徴とする請求項２に記載された製造法。
  7. （７）上記のスピン・オン・ガラスが、２酸化シリコン
    、酸化ボロン、酸化リン、酸化ひ素、酸化アルミニウム
    、酸化亜鉛、酸化金、酸化白金、酸化アンチモン、酸化
    インジウム、酸化タンタル。 酸化セシウムおよび酸化鉄からなる１群から選択された
    １種、またはそれらの任意の組み合わせからなることを
    特徴とする請求項２から請求項６までのいずれか１項に
    記載された製造法。
  8. （８）上記のスピン・オン・ガラスが、ボロン、リン、
    ひ素、アルミニウム、亜鉛、金、白金、アンチモン、イ
    ンジウム、タンタル、セシウム及び鉄の酸化物、窒化物
    、または酸窒化物からなる１群から選択された１種、ま
    たはそれらの任意の組み合わせからなることを特徴とす
    る請求項２から請求項６までのいずれか１項に記載され
    た製造法。
  9. （９）上記のスピン・オン・ガラスの種類が、有機スピ
    ン・オン・ガラス溶液と無機（シロキサン）スピン・オ
    ン・ガラス溶液のいずれかから得られた酸化シリコンで
    あることを特徴とする請求項２から請求項６までのいず
    れか１項に記載された製造法。
  10. （１０）（ａ）半導体基板の上にスピン・オン・ガラス
    膜を回転塗布する工程、 （ｂ）大部分の溶液を除去するのに充分な高温でスピン
    ・オン・ガラス膜を予備焼成する工程、（ｃ）予め決定
    された膜厚を有するスピン・オン・ガラス膜を形成する
    ために工程（ａ）と（ｂ）を繰り返すこと、および、 （ｄ）作動中にスピン・オン・ガラス中に電界を生じる
    種類のプラズマリアクタの中で、大部分のＳｉＯＨ、有
    機揮発物およびＨ＿２Ｏをスピン・オン・ガラス膜の層
    から除去するのに充分な期間にプラズマの中でスピン・
    オン・ガラス膜を焼成する工程からなる、基板上の絶縁
    層の製造法。
  11. （１１）スピン・オン・ガラス膜の内部電界を増加する
    ためにスピン・オン・ガラス膜と基板とに外部分極電界
    を印加する工程を含むことを特徴とする請求項１０に記
    載された製造法。
  12. （１２）上記のリアクタが平行板プラズマリアクタであ
    ることを特徴とする請求項１０に記載された製造法。
  13. （１３）焼成の前に上記のスピン・オン・ガラス膜の表
    面を湿気または水分と接触させる工程を含むことを特徴
    とする請求項１２に記載された製造法。
  14. （１４）上記のスピン・オン・ガラスがドープされた又
    はドープされていないケイ酸塩、および、ドープされた
    又はドープされていないメチルシロキサン、エチルシロ
    キサン、ブチルシロキサンおよびフェニルシロキサン（
    ここに、ドーパントは、ボロン、リン、ひ素、アルミニ
    ウム、亜鉛、金、白金、アンチモン、インジウム、タン
    タル、セシウムおよび鉄からなる１群から選択される）
    からなる１群から選択されることを特徴とする請求項２
    、請求項３又は請求項１０に記載された製造法。
  15. （１５）上記のスピン・オン・ガラスが、リンでドープ
    されたケイ酸塩またはシロキサン材料であることを特徴
    とする請求項２、請求項５又は請求項１０に記載された
    製造法。
  16. （１６）（ａ）プレーナ化されるべきウェハ表面にスピ
    ン・オン・ガラス膜を回転塗布する工程、（ｂ）大部分
    の溶液を除去するのに充分な高温でスピン・オン・ガラ
    ス膜を予備焼成する工程、（ｃ）作動中にスピン・オン
    ・ガラス中に電界を生じる種類のプラズマリアクタの中
    で、大部分のＳｉＯＨ、有機揮発物およびＨ＿２Ｏをス
    ピン・オン・ガラス層から除去するのに充分な期間にプ
    ラズマの中で２００℃から４００℃の間の温度でスピン
    ・オン・ガラス膜を焼成する工程、および、 （ｄ）スピン・オン・ガラスの焼成層と直接接触するよ
    うに集積回路の表面に電気伝導層を設ける工程からなる
    集積回路の製造法。
  17. （１７）上記のリアクタが平行板プラズマリアクタであ
    ることを特徴とする請求項１４に記載された製造法。
  18. （１８）上記のスピン・オン・ガラスが、２酸化シリコ
    ン、酸化ボロン、酸化リン、酸化ひ素、酸化アルミニウ
    ム、酸化亜鉛、酸化金、酸化白金、酸化アンチモン、酸
    化インジウム、酸化タンタル、酸化セシウム及び酸化鉄
    からなる１群から選択された１種、またはそれらの任意
    の組み合わせからなることを特徴とする請求項１７に記
    載された製造法。
  19. （１９）上記のスピン・オン・ガラスが、ボロン、リン
    、ひ素、アルミニウム、亜鉛、金、白金、アンチモン、
    インジウム、タンタル、セシウム及び鉄の酸化物、窒化
    物または酸窒化物からなる１群から選択された１種、ま
    たはそれらの任意の組み合わせからなることを特徴とす
    る請求項１７に記載された製造法。
  20. （２０）（ａ）プレーナ化されるべきウェハ表面にスピ
    ン・オン・ガラス膜を回転塗布する工程、（ｂ）大部分
    の溶液を除去するのに充分な高温でスピン・オン・ガラ
    ス膜を予備焼成する工程、（ｃ）作動中にスピン・オン
    ・ガラス中に電界を生じる種類のプラズマリアクタの中
    で、大部分のＳｉＯＨ、有機揮発物およびＨ＿２Ｏをス
    ピン・オン・ガラス層から除去するのに充分な期間にプ
    ラズマの中で２００℃から４００℃の間の温度でスピン
    ・オン・ガラス膜を焼成する工程、（ｄ）このスピン・
    オン・ガラスの表面にフォトレジストの層を設け、区画
    する工程、 （ｅ）この区画されたフォトレジストを通して集積回路
    のエッチなどの処理を行う工程、 （ｆ）Ｏ＿２プラズマ中でフォトレジストをドライスト
    リッピングする工程、及び、 （ｇ）フォトレジストがストリップされるスピン・オン
    ・ガラスの表面に金属伝導体層を設ける工程からなる集
    積回路製造法。
  21. （２１）焼成工程の後に、フォトレジスト層の形成工程
    の前に、スピン・オン・ガラスの焼成膜の上に誘電体層
    を堆積する工程を有することを特徴とする請求項２０に
    記載された製造法。
  22. （２２）（ａ）絶縁されるべき伝導性材料の表面にスピ
    ン・オン・ガラス膜を回転塗布する工程、（ｂ）大部分
    の溶液を除去するのに充分な高温でスピン・オン・ガラ
    ス膜を予備焼成する工程、（ｃ）作動中にスピン・オン
    ・ガラス中に電界を生じる種類のプラズマリアクタの中
    で、大部分のＳｉＯＨ、有機揮発物およびＨ＿２Ｏをス
    ピン・オン・ガラス層から除去するのに充分な期間にプ
    ラズマの中でスピン・オン・ガラス膜を焼成する工程、
    および、 （ｄ）焼成されたスピン・オン・ガラス層の表面の上に
    直接に電気伝導性層を設ける工程からなる集積回路製造
    法。
  23. （２３）上記のリアクタが平行板プラズマリアクタであ
    ることを特徴とする請求項２２に記載された製造法。
  24. （２４）上記のスピン・オン・ガラスの種類が酸化シリ
    コンであることを特徴とする請求項２３に記載された製
    造法。
  25. （２５）工程（ｄ）で設けられた伝導性層が金属伝導体
    であり、 さらに、金属伝導体の表面にフォトレジストを設ける工
    程、フォトレジストをマスクを通して光にさらしてフォ
    トレジストを区画し、不要な領域からフォトレジストを
    洗い去る工程、露出された金属伝導体をエッチする工程
    、残りのフォトレジストを除去する工程、回路の表面を
    クリーンにする工程、及び、スピン・オン・ガラス層と
    直接接触する回路の頂部に絶縁体層を設ける工程を含む
    ことを特徴とする請求項２２、請求項２３又は請求項２
    ４に記載された製造法。
  26. （２６）（ａ）絶縁されるべき下側伝導性材料の表面の
    上にスピン・オン・ガラス膜を直接に回転塗布する工程
    、 （ｂ）大部分の溶液を除去するのに充分な高温でスピン
    ・オン・ガラス膜を予備焼成する工程、（ｃ）作動中に
    スピン・オン・ガラス中に電界を生じる種類のプラズマ
    リアクタの中で、大部分のＳｉＯＨ、有機揮発物および
    Ｈ＿２Ｏをスピン・オン・ガラス層から除去するのに充
    分な期間にプラズマの中で２００℃から４００℃の間の
    温度でスピン・オン・ガラス膜を焼成する工程、（ｄ）
    焼成されたスピン・オン・ガラス層の表面にフォトレジ
    スト層を設ける工程、 （ｅ）フォトレジストの表面をマスクを通して光にさら
    してフォトレジストを区画し、伝導体を位置決めするた
    めの領域からフォトレジストを洗い去る工程、 （ｆ）フォトレジストと露出されたスピン・オン・ガラ
    ス層との上に上側伝導性材料層を堆積する工程、および
    、 （ｇ）残りのフォトレジストを除去して、上記の伝導体
    が形成される工程を有し、 焼成されたスピン・オン・ガラス層が下側伝導性材料と
    上側伝導性材料との間に絶縁性層を形成する集積回路製
    造法。
  27. （２７）上記の表面をクリーンにし、次に、露出された
    スピン・オン・ガラス表面と伝導体との上に絶縁体層を
    堆積させる工程をさらに有することを特徴とする請求項
    ２６に記載された製造法。
  28. （２８）ＳｉＯＨ、有機揮発物およびＨ＿２Ｏを実質的
    に欠いているプラズマ焼成スピン・オン・ガラス層と、 このスピン・オン・ガラス層と直接に接触する回路のた
    めの金属伝導層とを備える半導体集積回路。
  29. （２９）請求項２２から請求項２７までのいずれかの方
    法によって部分的に形成されたことを特徴とする請求項
    ２８に記載された集積回路。
  30. （３０）ＳｉＯＨ、有機揮発物およびＨ＿２Ｏを実質的
    に欠いているプラズマ焼成スピン・オン・ガラス層を不
    活性化膜として備える半導体集積回路。
  31. （３１）ＳｉＯＨ、有機揮発物およびＨ＿２Ｏを実質的
    に欠いているプラズマ焼成スピン・オン・ガラス層をプ
    レーナ化膜として備える半導体集積回路。
  32. （３２）ＳｉＯＨ、有機揮発物およびＨ＿２Ｏを実質的
    に欠いているプラズマ焼成スピン・オン・ガラス層をバ
    ッファ膜として備える半導体集積回路。
  33. （３３）ＳｉＯＨ、有機揮発物およびＨ＿２Ｏを実質的
    に欠いているプラズマ焼成スピン・オン・ガラス層によ
    って保護のために被覆された前面を備える液晶表示、エ
    レクトロクロミック表示又はエレクトロルミネッセンス
    表示。
  34. （３４）ＳｉＯＨ、有機揮発物およびＨ＿２Ｏを実質的
    に欠いているプラズマ焼成スピン・オン・ガラス層によ
    って保護のために被覆された前面を備える透明媒体上の
    反射防止被覆。
  35. （３５）ＳｉＯＨ、有機揮発物およびＨ＿２Ｏを実質的
    に欠いているプラズマ焼成スピン・オン・ガラス層によ
    って保護のために被覆された前面を備える、対象物のた
    めの化学的保護被覆。
  36. （３６）請求項１、請求項７、請求項８、請求項９、請
    求項２２及び請求項２３のいずれかの項に記載された方
    法を用いて形成されたスピン・オン・ガラス層を備える
    ことを特徴とする集積回路。
  37. （３７）請求項１０から請求項１３までのいずれかの項
    に記載された方法を用いて形成されたプラズマ焼成スピ
    ン・オン・ガラス層によって保護のために被覆された前
    面を備えることを特徴とする液晶表示、エレクトロクロ
    ミック表示又はエレクトロルミネッセンス表示。
  38. （３８）請求項１０から請求項１３までのいずれかの項
    に記載された方法を用いて形成されたスピン・オン・ガ
    ラスからなることを特徴とする対象物の被覆。
  39. （３９）プラズマリアクタにおいて使用されるガスが非
    酸化性ガスであることを特徴とする請求項１７に記載さ
    れた製造法。
  40. （４０）プラズマリアクタ内で使用されるガスが窒素で
    あることを特徴とする請求項１７に記載された製造法。
  41. （４１）上記のスピン・オン・ガラス層が少なくとも０
    ．５ミクロンの厚さであることを特徴とする請求項２８
    に記載された集積回路。
JP2136887A 1989-05-31 1990-05-25 スピン・オン・ガラス膜の形成を含む製造法 Expired - Lifetime JPH0727896B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CA601333 1989-05-31
CA000601333A CA1339817C (en) 1989-05-31 1989-05-31 Curing and passivation of spin-on-glasses by a plasma process, and product produced thereby

Publications (2)

Publication Number Publication Date
JPH0321023A true JPH0321023A (ja) 1991-01-29
JPH0727896B2 JPH0727896B2 (ja) 1995-03-29

Family

ID=4140137

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2136887A Expired - Lifetime JPH0727896B2 (ja) 1989-05-31 1990-05-25 スピン・オン・ガラス膜の形成を含む製造法

Country Status (5)

Country Link
JP (1) JPH0727896B2 (ja)
KR (1) KR940010494B1 (ja)
CA (1) CA1339817C (ja)
DE (1) DE4013449C2 (ja)
GB (1) GB2235444B (ja)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE4140330C1 (ja) * 1991-12-06 1993-03-18 Texas Instruments Deutschland Gmbh, 8050 Freising, De
DE19522004A1 (de) * 1995-06-21 1997-01-02 Inst Mikrotechnik Mainz Gmbh Herstellungsverfahren von teilbeweglichen Mikrostrukturen auf der Basis einer trockenchemisch geätzten Opferschicht
KR970052338A (ko) * 1995-12-23 1997-07-29 김주용 반도체 소자의 제조방법
GB2322734A (en) * 1997-02-27 1998-09-02 Nec Corp Semiconductor device and a method of manufacturing the same
GB9801655D0 (en) 1998-01-28 1998-03-25 Trikon Equip Ltd Method and apparatus for treating a substrate
DE602004026635D1 (de) 2003-12-26 2010-05-27 Nissan Chemical Ind Ltd Zusammensetzung zur bildung eines nitridbeschichtungsfilms für eine hartmaske
JP2008224288A (ja) * 2007-03-09 2008-09-25 Mitsubishi Electric Corp 磁気抵抗センサ装置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5927532A (ja) * 1982-08-04 1984-02-14 Toshiba Corp 半導体装置の製造方法
JPS60254621A (ja) * 1984-05-31 1985-12-16 Matsushita Electric Ind Co Ltd 薄膜形成方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
IN147572B (ja) * 1977-02-24 1980-04-19 Rca Corp
FR2625839B1 (fr) * 1988-01-13 1991-04-26 Sgs Thomson Microelectronics Procede de passivation d'un circuit integre

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5927532A (ja) * 1982-08-04 1984-02-14 Toshiba Corp 半導体装置の製造方法
JPS60254621A (ja) * 1984-05-31 1985-12-16 Matsushita Electric Ind Co Ltd 薄膜形成方法

Also Published As

Publication number Publication date
DE4013449C2 (de) 1996-04-18
KR900019271A (ko) 1990-12-24
DE4013449A1 (de) 1990-12-06
KR940010494B1 (ko) 1994-10-24
GB2235444B (en) 1992-12-16
GB9008943D0 (en) 1990-06-20
CA1339817C (en) 1998-04-14
GB2235444A (en) 1991-03-06
JPH0727896B2 (ja) 1995-03-29

Similar Documents

Publication Publication Date Title
US5270267A (en) Curing and passivation of spin on glasses by a plasma process wherein an external polarization field is applied to the substrate
US5426076A (en) Dielectric deposition and cleaning process for improved gap filling and device planarization
US6548899B2 (en) Method of processing films prior to chemical vapor deposition using electron beam processing
KR100516534B1 (ko) 향상된 접착력 및 저 결함 밀도를 갖는 ｂｅｏｌ인터커넥트를 위한 저 유전 상수 레벨간 유전체 필름의제조 방법
EP0826791B1 (en) Method of forming interlayer insulating film
US6890865B2 (en) Low k film application for interlevel dielectric and method of cleaning etched features
US6503840B2 (en) Process for forming metal-filled openings in low dielectric constant dielectric material while inhibiting via poisoning
US5057336A (en) Method of forming high purity SiO2 thin film
KR100383498B1 (ko) 반도체 장치 제조방법
JPH0321023A (ja) スピン・オン・ガラス膜の形成を含む製造法
US5567658A (en) Method for minimizing peeling at the surface of spin-on glasses
KR0138853B1 (ko) 플라즈마에 의한 SOG(Spin-On Glass) 경화(Curing) 방법
JP2823878B2 (ja) 半導体集積回路の製造方法
JPH0677208A (ja) 半導体装置の製造方法
US20050158666A1 (en) Lateral etch inhibited multiple etch method for etching material etchable with oxygen containing plasma
JPH06350078A (ja) 半導体装置とその製造方法
JP3204041B2 (ja) 絶縁膜の形成方法
TW461026B (en) Method for forming a conductor in fluorinated silicate glass (FSG) layer
JPH08288285A (ja) 絶縁膜の形成方法
JP3008996B2 (ja) 絶縁膜の形成方法
JPH05283377A (ja) 有機シリコーン系樹脂膜の形成方法、半導体装置の製造方法及び位相シフトマスクの製造方法
JPH04174520A (ja) Ｓｏｇ膜の安定化方法
JPH08213456A (ja) 半導体装置
JPH11274152A (ja) 半導体装置のｓｏｇ層形成方法
KR100332117B1 (ko) 반도체소자의금속층간절연막형성방법