KR0138853B1 - 플라즈마에 의한 SOG(Spin-On Glass) 경화(Curing) 방법 - Google Patents

플라즈마에 의한 SOG(Spin-On Glass) 경화(Curing) 방법

Info

Publication number
KR0138853B1
KR0138853B1 KR1019940028804A KR19940028804A KR0138853B1 KR 0138853 B1 KR0138853 B1 KR 0138853B1 KR 1019940028804 A KR1019940028804 A KR 1019940028804A KR 19940028804 A KR19940028804 A KR 19940028804A KR 0138853 B1 KR0138853 B1 KR 0138853B1
Authority
KR
South Korea
Prior art keywords
sog
plasma
curing
film
spin
Prior art date
Application number
KR1019940028804A
Other languages
English (en)
Other versions
KR960019505A (ko
Inventor
박민
이중환
구진근
유형준
Original Assignee
양승택
한국전자통신연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 양승택, 한국전자통신연구원 filed Critical 양승택
Priority to KR1019940028804A priority Critical patent/KR0138853B1/ko
Priority to JP7287009A priority patent/JP3061558B2/ja
Publication of KR960019505A publication Critical patent/KR960019505A/ko
Application granted granted Critical
Publication of KR0138853B1 publication Critical patent/KR0138853B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

본 발명은 반도체 초고집적회로(ULSI)의 제조공정에서 금속층간 절연막(IMD; inter metal dielelectric)으로 SOG(spin-on glass)를 사용하는 반도체 장치의 제조방법에 관한 것으로서, 특히 플라즈마 방법을 이용하여 양질의 SOG 박막을 형성시킬 수 있는 경화(curing) 방법에 관한 것이다.
본 발명은 절연막으로 SOG(Spin-On Glass)를 사용하는 반도체 장치의 제조방법에 있어서, SOG의 경화처리(curing)를 플라즈마 방법, 또는 기존의 열처리 방법과 병하여 수행함으로써, SOG막 내에 잔류하는 Si-OH 결합 및 휘발성 유기물과 H2O를 제거한다.

Description

플라즈마에 의한 SOG(Spin-On Glass) 경화(Curing)방법
제 1도는 종래방법에 의한 SOG 경화 처리과정을 나타낸 흐름도.
제 2도는 본 발명에 의한 SOG의 경화 처리과정을 나타낸 단면도이다.
본 발명은 반도체 초고집적회로(ULSI)의 제조공정에서 금속층간 절연막(IMD; inter metal dielectric)으로 SOG(spin-on glass)를 사용하는 반도체 장치의 제조방법에 관한 것으로, 특히 플라즈마 방법을 이용하여 양질의 SOG 박막을 형성시킬 수 있는 경화(curing) 방법에 관한 것이다.
일반적으로, 반도체 제조공정에서 층간절연막의 형성기술은 금속 배선간의 절연을 위해 필수적으로 사용되는 기술로서, 금속의 응용온도를 고려하여 400℃ 이하의 낮은 온도에서 증착이 가능한 플라즈마 실리콘 산화막(plasma silicon dioxide)이 주로 사용되고 있다.
초기에는 플라즈마 화학기상증착법(PECVD)을 이용하여 SiH4를 산소(O2), 혹은 산화질소(N2O)와 플라즈마에서 반응시켜 실리콘 산화막을 형성하였다.
그러나, 점점 미세화되어 가는 반도체 소자의 제조공정에서, 상기 SiH4계의 플라즈마 실리콘 산화막은 단차피복성(step covrage)이 좋지 않기 때문에 단차피복성이 우수한 플라즈마-TEOS(PE-TEOS)에 의한 실리콘 산화막을 주로 이용하고 있다.
현재에는 미세패턴의 단차피복 및 미세패턴에서의 기공(void)이 없는 완전한 절연막의 매입 및 금속층간절연막의 평탄화를 위하여, 금속층 위에 플라즈마-TEOS 실리콘 산화막을 증착하고, 오존 TEOS(O3/TEOS)에 의해 증착되는 실리콘 산화막 및 SOG를 병행한 샌드위치 구조로 금속층간 절연막을 사용하고 있다.
금속층간 절연막(IMD)으로서 최근 관심을 끌고있는 SOG는 회전 도포에 의해 제작이 가능하기 때문에 공정이 간단하고, 비용이 저렴하며, 저온에서 공정이 가능하다는 장점이 있는 반면에, 열처리 및 경화(curing)시 질량의 손실에 의한 박막에 인장 변형력(tensile stress)을 야기시키는 물질 자체의 축소(shrinkage)가 일어나게 된다.
이로 인해, 단차가 있는 경우에는 크랙(crack)이 심하게 발생한다.
통상적인 SOG의 경화처리(curing) 방법은 제 1도에 도시한 바와 같이, SOG 코팅 후, 크랙의 발생을 최대한 억제하기 위해 낮은 온도에서 단계적으로 열처리 공정을 수행(1차. 80℃ 2차. 150℃ 3차. 220℃)한 후, 최종적으로 N2가스분위기의 전기로(furnace)에서 400~450℃의 온도에서 열처리를 함으로써 수분, 솔벤트 성분, 및 휘발성 유기물 등을 제거하고 있다.
그러나, SOG의 수분함량 및 막내의 성분함량에 따라 공정에 소요되는 처리시간 및 조건이 각기 다르기 때문에 다단계 열처리 후에도 막질내에 메틸(CH3) 또는 페닐(C6H5) 등의 유기물이 잔류하게 된다.
이러한 잔유물들은 후속 공정시에 수분을 생성시키는 요인이 되고 있다.
유기계 실온산(siloxane) SOG의 경우, 상기 SOG내에 잔류된 메틸(CH3) 또는 페닐(C6H5) 기들은 실리콘-옥시겐 구조로 결합이 되어 있다.
따라서, 상술한 크랙 저항(crack resistance), SOG의 평탄성, 스팀 안정성(steam reliability) 등의 SOG 특성은 유기물질의 형태 뿐만아니라 성분 함량 및 솔벤트의 함유량에 따라 결정 된다.
유기물 함량이 높을수록 크랙킹 저항이 개선되나, 하부물질과의 접착성(adhesion)과 스팀 안정성은 나빠진다.
상기 실옥산 계열의 SOG는 Si-0 결합외에 탄소 성분의 플리머 결합이 일부 함유된 것으로, 기본적으로 연성이 부족하여 크랙을 유발시키기 쉬운 Si-0 결합을 보완하여 탄성이 높은 막질을 유지할 수 있다.
그러나, 다량의 폴리머 결합으로 인해 에치-백(etch-back) 공정에 어려움이 따르며, 반도체 제조공정에서 비아(via) 접촉 홀을 형성하는데 각별한 주의가 요구된다.
일례로, PECVD-SiO2/SOG/PECVD-SiO2공정에 SOG를 사용할 경우에 SOG막의 손실 및 out gassing으로 인하여 층간절연막의 특성을 저하시키며, 비아(via) 접촉저항에 영향을 미치는 poisoned via 문제를 유발시킨다.
최근에는 실리케이트(silicate) 계열의 SOG 경우에도, SOG 내에 함유된 수분의 영향으로 비아 접촉저항을 저하시켜 반도체 소자 및 IC의 수율 및 신뢰성을 감소시키는 주 요인으로 인식되고 있다.
또한, 실옥산계 SOG 내에 함유된 Si-CH3결합을 감광막의 O2플라즈마 제거(photo resist ashing)시 O2플라즈마에 의해 부산물로 막질내에 Si-OH(실라놀계) 및 수분을 함유하게 되고, 이루 인해 막질에 손상을 입히는 문제점이 있다.
본 발명은 이러한 문제점들을 해소하기 위해 안출된 것으로서, 그 목적은 SOG 경화 처리시 막질내에 잔류하는 부산물 및 수분을 제거시켜 반도체 소자의 안정성과 신뢰성을 향상시킬 수 있는 플라즈마를 이용한 SOG 경화(curing) 방법을 제공하는데 있다.
이하 본 발명의 바람직한 실시예를 첨부도면을참조하여 보다 상세히 설명한다.
제 2도는 본 발명의 플라즈마를 이용한 SOG의 경화 처리과정을 나타낸 것으로서, SOG 막질의 저하를 방지하기 위해 SOG 도포 후 플라즈마 처리를 함으로써 -CH 및 -OH기를 제거하고 산화막 내의 결합강도를 높이는 것이다.
제 2도에 도시한 바와 같이, 절연막(2)이 피복된 기판(1) 위에 소정의 금속패턴(3)을 형성하여 금속 배선공정을 수행한 후, 금속층간 절연막으로서, 금속과의 접착성을 높이기 위해 단차 피복성이 우수한 플라즈마-TEOS 또는 플라즈마-TEOS/O3-TEOS에 의해 IMD 하부절연막(4)을 형성한다.
이어, SOG(5)를 회전 도포하고 낮은 온도(80~150℃)에서부터 단계적으로 열처리를 수행한 후, 최종적으로 Si-OH, H2O, 솔벤트 및 휘바성 유기물 등 SOG(5) 내에 함유되어 있는 잔유물을 플라즈마 처리에 의해 제거하여 탄성이 높은 막질을 형성한다.
상기 플라즈마 처리는 13.56MHz의 고주파(RF)를 갖는 평행판 플라즈마 반응로(parallel plate plasma reactor)에서 수행한다.
외부에서 인가된 전장에 의해 상기 플라즈마가 형성된 반응로에서 여기된 이온 혹은 래디칼(radical)들이 상기 SOG(5) 내부의 잔유물들과 반응하여 불필요한 성분을 제거한다.
이때, 플라즈마 처리는 막질의 성분에 따라 온도 및 처리시간을 다르게 조절할 수 있다.
플라즈마 처리시 사용되는 가스로는 아르곤(Ar), 수소(H2), 헬륨(He) 등이 사용되며, 플라즈마를 형성하는데 필요한 RF 파워 밀도는 0.2~2.0OW/㎠의 조건에서 처리한다.
가스의 매스 유량(flow rate)은 100~1000sccm의 범위에서 사용하고, 챔버내의 압력은 50~1000mTorr로 유지한다.
플라즈마 처리시의 적정 온도범위로는 200~450℃ 까지 가능하다.
그러나, 막질의 전기적인 특성을 향상시키기 위해서는 처리온도가 높은 것이 유리한데, 이는 고온에서 SOG를 플라즈마 처리한 경우의 습식식각율이 더 좋으며, 조밀화( densification)가 더 잘 이루어지기 때문이다.
SOG(5) 내의 Si-OH 결합 및 휘발성 유기물과 H2O를 상술한 플라즈마 처리로 제거함으로써, 후속 공정시의 수분에 의한 영향을 제거할 수 있으며, 그 결과 후속 공정이 간단해 진다.
또한, 전술한 바와 같이 O2플라즈마 처리시 H2O가 막내에 잔류하는 현상을 막을 수 있다.
특히, 실옥산(siloxane) SOG를 사용하는 경우 막질내에 잔류하는 메틸(CH3)기를 완전히 제거함으로써, 감광막 제거시 야기될 수 있는 SOG의 손상을 억제할 수 있다.
또한, 소자의 접촉저항에 치명적인 악영향을 미치는 poisoned via문제가 감소하게 되며, 플라즈마 처리후 SOG가 공기중에 노출이 되어도 영향이 없다.
더욱이, 전기로(furnace)에서의 열처리 후 플라즈마 처리를 하게되면 막질 향상에 더 좋은 결과를 얻을 수 있다.
여러차례의 실험에 의해 관측한 바, 플라즈마 처리후의 SOG 표면의 거칠음(roughness) 정도는 종래 다단게 열처리에 의한 SOG 경화(curing)의 경우 보다 놓게 나타났다.
따라서, 후속의 상부 절연막과의 접착력( adhesion)이 향상된다.
일례로 실옥산 SOG 박막에 아르곤(Ar) 플라즈마 처리시 크랙-프리(crack-free)이고 수분 및 Si-OH, 휘발성 유기물 등이 제거되었으며, Ar 플라즈마 처리후 O2플라즈마에 의한 영향을 조사한 결과 영향이 없는 것으로 나타났다.
퓨리에 변환 적외선 분광기(Fourier Transformation Infrared Spectroscopy ;FTIR)의 분석 결과, 전기로 열처리 공정에 이어 O2플라즈마 공정을 수행한 결과, 메틸(CH3)기가 O2플라즈마의 영향으로 Si-OH 및 H2O로 변환되는 것도 관측되었다.
이상 설명한 바와 같이 본 발명의 플라즈마에 의한 SOG(Spin-On Glass) 경화방법에 의하면, SOG막 내에 잔류하는 Si-OH 결합 및 휘발성 유기물과 H2O를 제거함으로써, 후속 공정시의 수분에 의한 영향을 막을 수 있으며, 보다 간단한 후속 공정을 수행할 수 있다.
또한, O2플라즈마에 노출이 되는 감광막 제거(photoresist ashing)시에도 용이하게 적용할 수 있으며, 상부 층간절연막과의 접착력이 향상된다.
더욱이, 본 발명을 기존의 열처리 방법과 병행하여 사용하면 막질향상에 더욱 좋은 결과를 얻을 수 있다.
플라즈마에 의한 경화 방법만을 사용하는 경우에는 그 공정이 더욱 간단하며 저온처리가 가능하므로 액정표시장치(Liquid Crystal Display)에서의 절연막 및 보호막으로 사용할 수 있는 범용성을 갖는다.

Claims (4)

  1. 절연막으로 SOG(Spin On Glass)를 사용하는 반도체 장치의 제조 방법에 있어서,
    상기 SOG의 경화처리(curing)를 플라즈마 방법으로 수행하는 것을 특징으로 하는 플라즈마에 의한 SOG의 경화방법.
  2. 제 1항에 있어서,
    상기 플라즈마 공정이 외부에서 인가하는 전장에 의해 플라즈마가 형성되며, 고주파(RF)가 13.56MHz인 평행판 플라즈마 반응로(parallel plate plasma reactor)에서 이루어짐을 특징으로 하는 플라즈마에 의한 SOG의 경화방법.
  3. 제 2항에 있어서,
    상기 플라즈마 공정시 사용되는 가스가 아르곤(Ar), 수소(H2) 및 헬륨(He) 중의 어느 하나를 사용하는 것을 특징으로 하는 플라즈마에 의한 SOG 경화방법.
  4. 제 2항에 있어서,
    상기 플라즈마 공정조건에서, 플라즈마를 형성하는데 필요한 고주파 파워밀도(RF power density)가 0.2~2.0W/㎠이고, 가스의 매스 유량(mass flow rate)의 범위가 100~1000sccm이며, 챔버내의 압력은 50~1000mTorr이며, 플라즈마 처리시의 적정온도 범위가 200~450℃인 것을 특징으로 하는 플라즈마에 의한 SOG 경화방법.
KR1019940028804A 1994-11-03 1994-11-03 플라즈마에 의한 SOG(Spin-On Glass) 경화(Curing) 방법 KR0138853B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1019940028804A KR0138853B1 (ko) 1994-11-03 1994-11-03 플라즈마에 의한 SOG(Spin-On Glass) 경화(Curing) 방법
JP7287009A JP3061558B2 (ja) 1994-11-03 1995-11-06 半導体装置の絶縁層の形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019940028804A KR0138853B1 (ko) 1994-11-03 1994-11-03 플라즈마에 의한 SOG(Spin-On Glass) 경화(Curing) 방법

Publications (2)

Publication Number Publication Date
KR960019505A KR960019505A (ko) 1996-06-17
KR0138853B1 true KR0138853B1 (ko) 1998-06-01

Family

ID=19397052

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019940028804A KR0138853B1 (ko) 1994-11-03 1994-11-03 플라즈마에 의한 SOG(Spin-On Glass) 경화(Curing) 방법

Country Status (2)

Country Link
JP (1) JP3061558B2 (ko)
KR (1) KR0138853B1 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100440265B1 (ko) * 1997-12-30 2004-09-18 주식회사 하이닉스반도체 반도체 소자의 스핀 온 글래스막 형성 방법
KR20140147615A (ko) * 2013-06-20 2014-12-30 주성엔지니어링(주) 반도체 장치 및 반도체 장치의 제조방법

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR19990004889A (ko) * 1997-06-30 1999-01-25 김영환 반도체 장치의 층간절연막 형성 방법
JP3226021B2 (ja) * 1997-09-02 2001-11-05 日本電気株式会社 半導体装置の製造方法
KR100492906B1 (ko) * 2000-10-04 2005-06-02 주식회사 하이닉스반도체 반도체소자의 층간절연막 형성 방법
US6534921B1 (en) * 2000-11-09 2003-03-18 Samsung Electronics Co., Ltd. Method for removing residual metal-containing polymer material and ion implanted photoresist in atmospheric downstream plasma jet system
KR20030090191A (ko) * 2002-05-21 2003-11-28 삼성전자주식회사 반도체 장치에서 산화 실리콘막 형성 방법
CN100382251C (zh) * 2002-07-30 2008-04-16 东京毅力科创株式会社 绝缘膜的形成方法
US7569497B2 (en) 2002-07-30 2009-08-04 Tokyo Electron Limited Method and apparatus for forming insulating layer
US11374117B2 (en) 2018-03-01 2022-06-28 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100440265B1 (ko) * 1997-12-30 2004-09-18 주식회사 하이닉스반도체 반도체 소자의 스핀 온 글래스막 형성 방법
KR20140147615A (ko) * 2013-06-20 2014-12-30 주성엔지니어링(주) 반도체 장치 및 반도체 장치의 제조방법

Also Published As

Publication number Publication date
JPH08236520A (ja) 1996-09-13
JP3061558B2 (ja) 2000-07-10
KR960019505A (ko) 1996-06-17

Similar Documents

Publication Publication Date Title
JP4090740B2 (ja) 集積回路の作製方法および集積回路
EP1182275B1 (en) Method of forming an interlayer insulating film
US6187662B1 (en) Semiconductor device with low permittivity interlayer insulating film and method of manufacturing the same
JPH11297686A (ja) 半導体装置の製造方法
KR20050114035A (ko) 커패시터 상부에 유동성 절연막을 갖는 반도체소자 및 그제조 방법
KR20000017275A (ko) 반도체 장치 및 그 제조 공정
JPH07312368A (ja) 絶縁膜の平坦化構造を形成するための方法
KR100489456B1 (ko) 반도체장치및그제조방법
WO2005045914A1 (en) Method of forming a low k dielectric in a semiconductor manufacturing process
KR0138853B1 (ko) 플라즈마에 의한 SOG(Spin-On Glass) 경화(Curing) 방법
KR20000074613A (ko) 실리콘-메틸 결합을 함유하는 절연층을 포함하는 다층 구조의 절연막 및 그 형성방법
US7670961B2 (en) Reduction of cracking in low-k spin-on dielectric films
JPH11233513A (ja) 強誘電体膜を用いた装置の製造方法及び装置
KR20020009440A (ko) 성막 방법, 반도체 장치 및 그 제조 방법
TW200416937A (en) Semiconductor manufacturing device and the manufacturing method for the same
JP2005050954A (ja) 半導体装置およびその製造方法
JP2004296476A (ja) 半導体装置の製造方法
KR940010494B1 (ko) 플라즈마법에 의한 스핀-온-글래스의 경화 및 표면 안정화법 및 이러한 방법으로 제조한 제품
TWI235771B (en) Method of forming a fluorocarbon polymer film on a substrate using a passivation layer
JP3204041B2 (ja) 絶縁膜の形成方法
JPH10313003A (ja) 酸化シリコン系誘電体膜の形成方法
JP2636715B2 (ja) 半導体装置の製造方法
KR20000044890A (ko) 반도체 소자의 플로우-필 박막을 이용한 층간 절연막형성 방법
JPH08111458A (ja) 半導体装置およびその製造方法
JP5565314B2 (ja) 半導体装置の製造方法及びその製造装置

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100201

Year of fee payment: 13

LAPS Lapse due to unpaid annual fee