KR20000044890A - 반도체 소자의 플로우-필 박막을 이용한 층간 절연막형성 방법 - Google Patents

반도체 소자의 플로우-필 박막을 이용한 층간 절연막형성 방법 Download PDF

Info

Publication number
KR20000044890A
KR20000044890A KR1019980061393A KR19980061393A KR20000044890A KR 20000044890 A KR20000044890 A KR 20000044890A KR 1019980061393 A KR1019980061393 A KR 1019980061393A KR 19980061393 A KR19980061393 A KR 19980061393A KR 20000044890 A KR20000044890 A KR 20000044890A
Authority
KR
South Korea
Prior art keywords
flow
thin film
fill thin
gas
fill
Prior art date
Application number
KR1019980061393A
Other languages
English (en)
Inventor
구자춘
고재홍
Original Assignee
김영환
현대전자산업 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 김영환, 현대전자산업 주식회사 filed Critical 김영환
Priority to KR1019980061393A priority Critical patent/KR20000044890A/ko
Publication of KR20000044890A publication Critical patent/KR20000044890A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76837—Filling up the space between adjacent conductive structures; Gap-filling properties of dielectrics

Abstract

본 발명은 반도체 소자의 플로우-필 박막(flow-fill film)을 이용한 층간 절연막 형성 방법에 관한 것으로, 갭 필링(gap filling) 및 평탄화 특성이 우수한 플로우-필 박막을 디자인 룰(design rule)이 0.2㎛ 이하의 소자 제조시 층간 절연막으로 적용하기 위하여, 본 발명에서는 워드 라인 또는 비트 라인과 같은 도전성 패턴이 형성된 반도체 기판 상에 층간 절연막으로 플로우-필 박막을 3500Å 이상의 두께로 두껍게 증착하고, 플로우-필 박막 내에 존재하는 수분을 플라즈마 처리 혹은 전자 빔(e-beam) 처리 등으로 원활히 제거하므로써, 수분에 의해 깊이 방향으로 식각 속도가 빨라짐에 의해 발생되는 건식 식각 혹은 습식 식각 특성 불량이 개선되어 후속 콘택 형성 공정에서 콘택간 쇼트(short)를 방지할 수 있도록 한 반도체 소자의 플로우-필 박막을 이용한 층간 절연막 형성 방법에 관하여 기술된다.

Description

반도체 소자의 플로우-필 박막을 이용한 층간 절연막 형성 방법
본 발명은 반도체 소자의 플로우-필 박막(flow-fill film)을 이용한 층간 절연막 형성 방법에 관한 것으로, 갭 필링(gap filling) 및 평탄화 특성이 우수한 플로우-필 박막 내에 존재하는 수분을 원활히 제거하므로써, 수분에 의해 깊이 방향으로 식각 속도가 빨라짐에 의해 발생되는 건식 식각 혹은 습식 식각 특성 불량이 개선되어 후속 콘택 형성 공정에서 콘택간 쇼트(short)를 방지할 수 있도록 한 반도체 소자의 플로우-필 박막을 이용한 층간 절연막 형성 방법에 관한 것이다.
일반적으로, 0.3㎛ 이하의 반도체 소자 제조 공정에 사용되는 층간 절연막으로 보로포스포 실리케이트 글라스(borophospho silicate glass; BPSG) 혹은 고밀도 플라즈마 화학기상증착(HDPCVD) 산화막이 사용되고 있다. 보로포스포 실리케이트 글라스의 경우 하부 배선간 갭 필링(gap filling) 및 상부 평탄화를 하기 위해서는 불순물인 보론(B)과 포스포러스(P) 등을 다량으로 함유해야 하는데, 보론 이나 포스포러스 함유량이 많아질수록 절연 특성이 저하되고, 후속 고온 열공정에서의 절연막 안정성이 떨어진다. 그리고, 보로포스포 실리케이트 글라스를 증착한 후에 실시하는 표면 평탄화 공정은 상압 화학기상증착(APCVD)법을 적용하기 때문에 평탄화에 대한 제약이 있어, 상부 전극을 형성하기 전에 화학기계적 연막(CMP) 공정으로 글로벌(global) 평탄화를 해야한다. 한편, 고밀도 플라즈마 화학기상증착 산화막의 경우 절연막 안정성 및 갭 필링 특성은 양호하나 증착 특성상 표면에 요철이 생기므로, 이 공정 후에 화학기계적 연마 공정에 의한 평탄화가 필수적이다.
보로포스포 실리케이트 글라스(BPSG) 혹은 고밀도 플라즈마 화학기상증착(HDPCVD) 산화막 대신에 플로우-필 박막을 층간 절연막으로 사용할 수 있다. 플로우-필 박막은 반응실 내에서 SiH4+ H2O2의 혼합 기체로부터 젤(gel) 상태의 SiOx로 기판에 응축되는데, 이러한 젤 상태의 SiOx는 플로우 특성이 스핀 온 글라스(SOG)와 같이 아주 우수하기 때문에 0.1㎛ 이하의 좁은 공간도 보이드(void) 없이 채울 수 있고, 플로우-필 박막 상부 표면도 완전 평탄화 되는 특성을 갖는다. 이렇게 형성된 플로우-필 박막은 후속 300 내지 400℃의 N2열처리(baking)에 의해 막 내의 수분(OH 기)이 제거되면서 산화막(SiO2)으로 변환된다. 플로우-필 박막은 2000 내지 3000Å의 깊이에 존재하는 수분은 상기한 열처리에 의해 잘 제거되지만, 그 이하의 깊은 곳에 존재하는 수분은 빠져나가지 못하고 그대로 존재하게 된다. 즉, 플로우-필 박막의 두께가 3500Å 이상으로 두꺼운 경우, 기존의 후속 열처리(baking) 단계에서 충분히 깊은 곳의 수분을 제거하지 못한다. 수분을 많이 포함한 산화막의 경우 건식 식각 및 습식 식각 속도가 크므로 플로우-필 박막은 깊이 방향으로 식각 속도가 빨라진다. 도 1은 소자 제조 공정중 반도체 소자를 구성하기 위한 여러 요소가 형성된 기판(11) 상에 다수의 게이트 라인 또는 비트 라인과 같은 도전성 패턴(12)을 형성한 후, 도전성 패턴(12) 상부와 측부에 장벽 질화막(13)을 형성하고, 층간 절연막으로서 플로우-필 박막(14)을 적용하고, 단면 SEM을 보기 위하여 웨이퍼를 절단한 후 완충 산화물 식각제(BOE) 용액에 약 20초간 담근 후에 측정한 사진으로, 게이트 라인(12) 사이에 보이드(15)가 생긴 것을 알 수 있다. 완충 산화물 식각제 용액에 담그지 않았을 경우에는 이러한 보이드(15)가 없는 것으로 보아 습식 식각할 때에 플로우-필 박막(14)의 깊이 방향 식각 속도가 달라서 보이드(15)가 생기는 것이다. 한편, 450℃ 이상의 고온 열처리를 하게되면 박막의 수축 정도가 커져서 열처리 후에 크렉(crack)이 발생하게 된다.
상기한 바와 같이, 플로우-필 박막으로 층간 절연막을 형성할 경우, 플로우-필 박막 내에 존재하는 수분을 완전히 제거해야 하지만, 300 내지 400℃의 N2열처리(baking)에 의해서는 수분을 제거하는 것에 한계가 있다. 수분이 완전히 제거되지 않은 상태에서 플로우-필 층간 절연막에 콘택홀을 형성할 경우 수분에 의해 깊이 방향으로 식각 속도가 빨라짐에 의해 건식 식각 혹은 습식 식각 특성 불량이 발생되어 하부에서 인접 콘택홀 사이에 쇼트(short)를 유발시키게 된다.
따라서, 본 발명은 반도체 소자의 층간 절연막으로 플로우-필 박막을 적용하기 위하여, 플로우-필 박막 내에 존재하는 수분을 원활히 제거하여, 수분에 의해 깊이 방향으로 식각 속도가 빨라짐에 의해 발생되는 건식 식각 혹은 습식 식각 특성 불량을 개선시킴에 의해 후속 콘택 형성 공정에서 콘택간 쇼트를 방지할 수 있도록 한 반도체 소자의 플로우-필 박막을 이용한 층간 절연막 형성 방법을 제공함에 그 목적이 있다.
이러한 목적을 달성하기 위한 본 발명의 반도체 소자의 플로우-필 박막을 이용한 층간 절연막 형성 방법은 다수의 도전성 패턴이 형성된 기판이 제공되는 단계; 상기 도전성 패턴을 포함한 기판 상에 플로우-필 박막을 증착 하는 단계; 및 상기 플로우-필 박막 내에 존재하는 수분을 플라즈마 처리 혹은 전자 빔 처리를 통해 제거하는 단계로 이루어지는 것을 특징으로 한다.
도 1은 종래 플로우-필 박막을 이용한 층간 절연막 형성 방법을 설명하기 위한 SEM 사진.
도 2a 및 도 2b는 본 발명의 실시예에 따른 플로우-필 박막을 이용한 층간 절연막 형성 방법을 설명하기 위한 소자의 단면도.
<도면의 주요 부분에 대한 부호의 설명>
11, 21: 기판 12, 22: 도전성 패턴
13, 23: 장벽 질화막 14, 24: 플로우-필 박막
15: 보이드 25: 수분
이하, 본 발명을 첨부된 도면을 참조하여 상세히 설명하기로 한다.
도 2a 및 도 2b는 본 발명의 실시예에 따른 플로우-필 박막을 이용한 층간 절연막 형성 방법을 설명하기 위한 소자의 단면도이다.
도 2a를 참조하면, 반도체 소자를 구성하기 위한 여러 요소가 형성된 기판(21) 상에 다수의 게이트 라인 또는 비트 라인과 같은 도전성 패턴(22)을 형성하고, 도전성 패턴(22)의 상부와 측부에 장벽 질화막(23)을 형성한다. 장벽 질화막(23)은 후속 공정인 자기정렬콘택(self aligned contact; SAC) 공정에서 식각 장벽 역할을 한다. 장벽 질화막(23)으로 둘러싸인 도전성 패턴(22)을 포함한 전체 구조상에 층간 절연막으로서의 플로우-필 박막(24)을 약 3500Å 두께 이상으로 증착 한다.
상기에서, 플로우-필 박막(24)은 소오스 기체로 SiH4+ H2O2의 혼합 기체를 사용한다. 이때, SiH4기체는 10 내지 300sccm으로 하고, H2O2기체는 0.1 내지 3g/min으로 한다. 이러한 혼합 기체는 약 0.1 내지 3Toor 의 반응실 압력과 -20 내지 +20℃ 의 기판 온도에서 합성된다. 50 내지 150℃의 샤워 헤드(shower head)를 통해 반응실 내로 들어오는 SiH4+ H2O2의 혼합 기체는 기상 반응하여 Si(OH)4상태로 웨이퍼에 흡착, 응축되어 SiOx의 젤(gel) 상태로 되는데, 이러한 젤 상태의 SiOx는 플로우 특성이 스핀 온 글라스(SOG)와 같이 아주 우수하기 때문에 0.1㎛ 이하의 좁은 도전성 패턴(22) 사이의 갭(gap)을 보이드(void) 없이 채울 수 있고, 플로우-필 박막(24) 상부 표면도 완전 평탄화 된다. 그런데, 플로우-필 박막(24)은 자체 내에 수분(25)을 다량 함유하고 있는 단점이 있다. 기존의 수분 제거 방식은 300 내지 400℃의 N2열처리(baking)에 의한 방식인데, 이러한 기존의 수분 제거 방식으로는, 전술한 바와 같이, 약 3000Å의 이하 두께의 얕은 곳에 존재하는 수분(25)은 잘 제거되어 산화막(SiO2)으로 변환되는데, 그 이하의 깊은 곳에 존재하는 수분(25)은 빠져나가지 못하고 그대로 존재하게 된다.
도 2b는 플로우-필 박막(24) 내에 존재하는 수분(25)을 플라즈마 처리 혹은 전자 빔(e-beam) 처리 등으로 완전히 제거한 상태를 도시한 단면도이다.
본 발명에 의한 수분 제거 방식인 플라즈마 처리 방식은 다음과 같다. 플라즈마 처리 장비는 주파수가 13.56MHz인 캐패시티브-커플러드 플라즈마 타입(capacitive-coupled plasma type)을 이용하고, 반응실 압력은 0.01 내지 10Torr, RF 전력은 50 내지 1000W, 기판 온도는 200 내지 450℃이고, 플라즈마 처리 기체는 플로우-필 박막(24)의 SiOx성분을 변화시키지 않는 10 내지 10000sccm의 O2혹은 N2O 기체를 사용하거나 0 내지 10000sccm의 Ar 혹은 He 등과 같은 불활성 기체 등을 사용한다. 플로우-필 박막(24)이 증착된 웨이퍼가 플라즈마 처리 장비에 들어가서 약 350℃의 일정 온도로 유지되는 히터(heater) 위에 놓이고, 기체가 일정 압력으로 유지되면서 O2혹은 N2O 플라즈마 처리하는 동안에는 플라즈마가 닿는 부분인 플로우-필 박막(24)의 표면은 플라즈마 가열, 즉 활기찬(energetic) 이온들과 플라즈마 방열(radiation)에 의한 국부적 온도 상승 및 플라즈마 내의 산소기(oxygen radical)가 수분기와의 반응으로 인하여 플로우-필 박막(24)의 표면부에 존재하는 수분의 밀도 기울기가 발생되면서 밀도 기울기에 의한 수분(25)의 확산이 표면 방향으로 보다 빨리 진행되어 깊은 곳에 존재하는 수분(25)이 완전히 제거된다. 즉, 본 발명의 플라즈마 처리에 의한 수분 제거 방식은 기존의 순수한 열적 어닐에 의한 것보다도 수분기의 확산 계수가 수분기의 깊이 방향 밀도 기울기뿐만 아니라 표면 국부적 가열에 의한 깊이 방향 온도 차이에 의하여 커지므로 급속히 플로우-필 박막(24) 내의 수분이 탈착하게 되고, 플로우-필 박막(24)의 깊은 곳에 존재하는 수분기(25)를 제거할 수 있게된다.
본 발명에 의한 수분 제거 방식인 전자 빔 처리 방식은 다음과 같다. 전자 빔 처리 방식은 전술한 플라즈마 처리 방식과 대부분 유사하다. 장비 내 압력은 전자 빔이 충분히 가속될 수 있도록 10-6내지 10-3Torr 의 고진공으로 하고, 플라즈마를 발생시키는 소오스가 따로 있고, 장비내 설치된 전·자장으로 발생된 플라즈마 내 전자만을 웨이퍼 표면으로 가속시켜서 플로우-필 박막(24) 내의 수분기(25)를 제거한다. 전자 빔의 가속 에너지는 10 내지 1000V로 조절하여 전자 빔 처리한다. 전자는 이온 혹은 중성 입자들에 비해 크기 및 질량이 수 천배 작으므로, 활기찬(energetic) 전자들이 플로우-필 박막(24) 내에 깊숙이 침투하여 그곳에 존재하는 Si-OH 결합을 분해하여 탈착시키는 효과가 크다. 또한, 전자는 플라즈마 처리와는 달리 전자들만을 가속시켜 처리하는 방법이므로, 가속 에너지 조절에 의해 Si-OH기만을 분해하여 탈착시키는 것이 가능하다. 한편, 8inch 웨이퍼 이상의 대면적을 균일하게 전자 빔 처리해주기 위하여, 전자 빔 소오스와 웨이퍼가 놓이는 전극 사이에 cursp형 자장을 인가하여 전자 빔을 균일하게 퍼뜨린다. 본 발명의 전자 빔 처리에 의한 수분 제거 방식은 기존의 순수한 열적 어닐에 의한 것보다도 수분기의 확산 계수가 수분기의 깊이 방향 밀도 기울기뿐만 아니라 표면 국부적 가열에 의한 깊이 방향 온도 차이에 의하여 커지므로 급속히 플로우-필 박막(24) 내의 수분이 탈착하게 되고, 플로우-필 박막(24)의 깊은 곳에 존재하는 수분기(25)를 제거할 수 있게된다.
상술한 바와 같이, 본 발명은 반도체 소자의 층간 절연막으로 플로우-필 박막을 적용하기 위하여, 플로우-필 박막을 두껍게 증착한 후에 플라즈마 처리 혹은 전자 빔 처리로 플로우-필 박막 내에 존재하는 수분을 원활히 제거하므로써, 수분에 의해 깊이 방향으로 식각 속도가 빨라짐에 의해 발생되는 건식 식각 혹은 습식 식각 특성 불량을 개선시킴에 의해 후속 콘택 형성 공정에서 콘택간 쇼트를 방지할 수 있고, 후속 열 버짓(thermal budget)에도 열적 안정성을 갖게되며, 박막 증착시 자체 평탄화가 이루어지므로 화학기계적 연마 공정에 의한 별도의 평탄화 공정이 필요 없어 공정의 단순화를 이룰 수 있어, 소자의 신뢰성 및 고집적화를 실현할 수 있다.

Claims (8)

  1. 다수의 도전성 패턴이 형성된 기판이 제공되는 단계;
    상기 도전성 패턴을 포함한 기판 상에 플로우-필 박막을 증착하는 단계; 및
    상기 플로우-필 박막 내에 존재하는 수분을 플라즈마 처리를 통해 제거하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 플로우-필 박막을 이용한 층간 절연막 형성 방법.
  2. 제 1 항에 있어서,
    상기 도전성 패턴은 게이트 라인이나 비트 라인인 것을 특징으로 하는 반도체 소자의 플로우-필 박막을 이용한 층간 절연막 형성 방법.
  3. 제 1 항에 있어서,
    상기 플로우-필 박막은 소오스 기체로 10 내지 300sccm의 SiH4기체와 0.1 내지 3g/min의 H2O2기체의 혼합 기체를 사용하여 0.1 내지 3Toor 의 반응실 압력과 -20 내지 +20℃ 의 기판 온도와 50 내지 150℃의 샤워 헤드 온도에서 화학기상증착으로 증착하는 것을 특징으로 하는 반도체 소자의 플로우-필 박막을 이용한 층간 절연막 형성 방법.
  4. 제 1 항에 있어서,
    상기 플라즈마 처리는 주파수가 13.56MHz인 캐패시티브-커플러드 플라즈마 타입의 플라즈마 처리 장비를 이용하고, 반응실 압력은 0.01 내지 10Torr, RF 전력은 50 내지 1000W, 기판 온도는 200 내지 450℃이고, 플라즈마 처리 기체는 10 내지 10000sccm의 O2혹은 N2O 기체를 사용하거나 이 처리 기체에 0 내지 10000sccm의 Ar 혹은 He 와 같은 불활성 기체 첨가하여 진행하는 것을 특징으로 반도체 소자의 플로우-필 박막을 이용한 층간 절연막 형성 방법.
  5. 다수의 도전성 패턴이 형성된 기판이 제공되는 단계;
    상기 도전성 패턴을 포함한 기판 상에 플로우-필 박막을 증착하는 단계; 및
    상기 플로우-필 박막 내에 존재하는 수분을 전자 빔 처리를 통해 제거하는 단계로 이루어지는 것을 특징으로 하는 반도체 소자의 플로우-필 박막을 이용한 층간 절연막 형성 방법.
  6. 제 5 항에 있어서,
    상기 도전성 패턴은 게이트 라인이나 비트 라인인 것을 특징으로 하는 반도체 소자의 플로우-필 박막을 이용한 층간 절연막 형성 방법.
  7. 제 5 항에 있어서,
    상기 플로우-필 박막은 소오스 기체로 10 내지 300sccm의 SiH4기체와 0.1 내지 3g/min의 H2O2기체의 혼합 기체를 사용하여 0.1 내지 3Toor 의 반응실 압력과 -20 내지 +20℃ 의 기판 온도와 50 내지 150℃의 샤워 헤드 온도에서 화학기상증착으로 증착하는 것을 특징으로 하는 반도체 소자의 플로우-필 박막을 이용한 층간 절연막 형성 방법.
  8. 제 5 항에 있어서,
    상기 전자 빔 처리는 10-6내지 10-3Torr의 고진공하에서 10 내지 1000V의 가속 에너지로 진행하는 것을 특징으로 하는 반도체 소자의 플로우-필 박막을 이용한 층간 절연막 형성 방법.
KR1019980061393A 1998-12-30 1998-12-30 반도체 소자의 플로우-필 박막을 이용한 층간 절연막형성 방법 KR20000044890A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1019980061393A KR20000044890A (ko) 1998-12-30 1998-12-30 반도체 소자의 플로우-필 박막을 이용한 층간 절연막형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1019980061393A KR20000044890A (ko) 1998-12-30 1998-12-30 반도체 소자의 플로우-필 박막을 이용한 층간 절연막형성 방법

Publications (1)

Publication Number Publication Date
KR20000044890A true KR20000044890A (ko) 2000-07-15

Family

ID=19568145

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019980061393A KR20000044890A (ko) 1998-12-30 1998-12-30 반도체 소자의 플로우-필 박막을 이용한 층간 절연막형성 방법

Country Status (1)

Country Link
KR (1) KR20000044890A (ko)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100418568B1 (ko) * 2001-05-02 2004-02-14 주식회사 하이닉스반도체 수소배리어막을 구비하는 반도체 소자의 제조 방법
KR100431085B1 (ko) * 2001-06-29 2004-05-12 주식회사 하이닉스반도체 반도체 소자의 트랜지스터 제조 방법
KR100431741B1 (ko) * 2001-12-29 2004-05-17 주식회사 하이닉스반도체 반도체소자 제조 방법
KR100670670B1 (ko) * 2000-12-11 2007-01-17 주식회사 하이닉스반도체 랜딩 플러그 콘택 구조를 가진 반도체 소자 제조방법
WO2020045873A1 (ko) * 2018-08-28 2020-03-05 주식회사 엘지화학 원통형 전지 및 이의 제조 방법

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100670670B1 (ko) * 2000-12-11 2007-01-17 주식회사 하이닉스반도체 랜딩 플러그 콘택 구조를 가진 반도체 소자 제조방법
KR100418568B1 (ko) * 2001-05-02 2004-02-14 주식회사 하이닉스반도체 수소배리어막을 구비하는 반도체 소자의 제조 방법
KR100431085B1 (ko) * 2001-06-29 2004-05-12 주식회사 하이닉스반도체 반도체 소자의 트랜지스터 제조 방법
KR100431741B1 (ko) * 2001-12-29 2004-05-17 주식회사 하이닉스반도체 반도체소자 제조 방법
WO2020045873A1 (ko) * 2018-08-28 2020-03-05 주식회사 엘지화학 원통형 전지 및 이의 제조 방법
CN112514142A (zh) * 2018-08-28 2021-03-16 株式会社Lg化学 圆柱形电池及其制造方法

Similar Documents

Publication Publication Date Title
US5426076A (en) Dielectric deposition and cleaning process for improved gap filling and device planarization
KR100403630B1 (ko) 고밀도 플라즈마를 이용한 반도체 장치의 층간 절연막 형성방법
US6114259A (en) Process for treating exposed surfaces of a low dielectric constant carbon doped silicon oxide dielectric material to protect the material from damage
JP4160277B2 (ja) 半導体装置の製造方法
KR20090033449A (ko) 보텀-업 방식의 갭필을 위한 유전체 증착 및 에치 백 공정
KR100489456B1 (ko) 반도체장치및그제조방법
TWI240366B (en) Method of manufacturing semiconductor device
US5635425A (en) In-situ N2 plasma treatment for PE TEOS oxide deposition
JP3250518B2 (ja) 半導体装置及びその製造方法
KR0138853B1 (ko) 플라즈마에 의한 SOG(Spin-On Glass) 경화(Curing) 방법
KR20000044890A (ko) 반도체 소자의 플로우-필 박막을 이용한 층간 절연막형성 방법
KR100248159B1 (ko) 반도체장치에 있어서 이온주입을 통한 에스오지층형성방법
KR100616187B1 (ko) 반도체 소자의 절연막 형성 방법
KR20040040911A (ko) 반도체소자의 다공성 물질막을 형성하는 방법
JP3204041B2 (ja) 絶縁膜の形成方法
KR100547243B1 (ko) 반도체 소자의 층간절연막 형성 방법
KR20110024513A (ko) 반도체 소자 제조 방법
KR100670670B1 (ko) 랜딩 플러그 콘택 구조를 가진 반도체 소자 제조방법
KR100459686B1 (ko) 반도체장치의콘택홀형성방법
KR20000029182A (ko) 반도체장치의 제조방법
KR100437541B1 (ko) 반도체소자의소자분리절연막형성방법
KR100821484B1 (ko) 반도체 소자 제조 방법
KR100403638B1 (ko) 반도체 장치의 제조방법
KR100297105B1 (ko) 반도체 소자의 층간 절연막 형성 방법
KR100507857B1 (ko) 반도체 소자의 제조방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination