JP3061558B2 - 半導体装置の絶縁層の形成方法 - Google Patents
半導体装置の絶縁層の形成方法Info
- Publication number
- JP3061558B2 JP3061558B2 JP7287009A JP28700995A JP3061558B2 JP 3061558 B2 JP3061558 B2 JP 3061558B2 JP 7287009 A JP7287009 A JP 7287009A JP 28700995 A JP28700995 A JP 28700995A JP 3061558 B2 JP3061558 B2 JP 3061558B2
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- film
- plasma
- forming
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
- H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
- H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
- H01L21/76828—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. thermal treatment
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Formation Of Insulating Films (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、半導体装置の絶縁
層の形成方法に関し、特に、超高集積回路（ＵＬＳＩ）
の多数層の金属配線間を絶縁させる絶縁層の形成方法に
関するものである。
層の形成方法に関し、特に、超高集積回路（ＵＬＳＩ）
の多数層の金属配線間を絶縁させる絶縁層の形成方法に
関するものである。
【０００２】
【従来の技術】半導体装置が高集積化されるにつれ、回
路が複雑になって、電気配線で利用される金属が多数の
層にて配線されている。このため、各金属配線層間に層
間絶縁層を形成させて互に絶縁させている。
路が複雑になって、電気配線で利用される金属が多数の
層にて配線されている。このため、各金属配線層間に層
間絶縁層を形成させて互に絶縁させている。
【０００３】上記層間絶縁層は、通常、シリコン酸化膜
（Silicon Dioxide)で形成するが、電気配線を成す金属
の溶融と半導体基板にドーピングされた不純物の拡散と
による欠陥が発生することを防止するために、４００℃
以下の低い温度で形成することができるプラズマ化学気
相蒸着（Plasma Enhanced Chemical Vapor Deposion：
以下、ＰＥＣＶＤと呼ぶ）法で形成することが好まし
い。上記ＰＥＣＶＤ法によりシリコン酸化膜を形成する
場合、シラン（ＳｉＨ4）ガス、または、ＴＥＯＳ（テ
トラエトキシシラン：tetra ethoxi silane)をソース
（source）として使用することができる。
（Silicon Dioxide)で形成するが、電気配線を成す金属
の溶融と半導体基板にドーピングされた不純物の拡散と
による欠陥が発生することを防止するために、４００℃
以下の低い温度で形成することができるプラズマ化学気
相蒸着（Plasma Enhanced Chemical Vapor Deposion：
以下、ＰＥＣＶＤと呼ぶ）法で形成することが好まし
い。上記ＰＥＣＶＤ法によりシリコン酸化膜を形成する
場合、シラン（ＳｉＨ4）ガス、または、ＴＥＯＳ（テ
トラエトキシシラン：tetra ethoxi silane)をソース
（source）として使用することができる。
【０００４】上記シランガスによる酸化膜は、上記シラ
ンガスが酸素（Ｏ2）または酸化窒素（Ｎ2Ｏ）とプラズ
マ状態で反応して形成されるが、段部での被覆性、すな
わち、ステップカバレージ（step coverage)が不良であ
る。また、微細な金属導線間にボイド（ｖｏｉｄ）が生
成されて電界強度が低下する。したがって、シランガス
により蒸着される酸化膜に比べ、ステップカバレージが
優秀なＴＥＯＳをソースとする酸化膜の導入が避けられ
なくなった。
ンガスが酸素（Ｏ2）または酸化窒素（Ｎ2Ｏ）とプラズ
マ状態で反応して形成されるが、段部での被覆性、すな
わち、ステップカバレージ（step coverage)が不良であ
る。また、微細な金属導線間にボイド（ｖｏｉｄ）が生
成されて電界強度が低下する。したがって、シランガス
により蒸着される酸化膜に比べ、ステップカバレージが
優秀なＴＥＯＳをソースとする酸化膜の導入が避けられ
なくなった。
【０００５】しかし、このような場合でも、サブミクロ
ン（submicron)以下の微細な金属パタンの層間絶縁膜で
使用する時は、金属パターン間にボイドが形成されない
で、膜が完全に形成されることはむずかしい。
ン（submicron)以下の微細な金属パタンの層間絶縁膜で
使用する時は、金属パターン間にボイドが形成されない
で、膜が完全に形成されることはむずかしい。
【０００６】したがって、ステップカバレージを向上さ
せてボイドが形成されることを防止し、また、層間絶縁
膜の平坦化のための酸化膜間にガラス（ｇｌａｓｓ）が
回転塗布されて形成されたＳＯＧ（Spin-on Glass)膜を
有する多層構造の絶縁層が開発された。
せてボイドが形成されることを防止し、また、層間絶縁
膜の平坦化のための酸化膜間にガラス（ｇｌａｓｓ）が
回転塗布されて形成されたＳＯＧ（Spin-on Glass)膜を
有する多層構造の絶縁層が開発された。
【０００７】
【発明が解決しようとする課題】上記従来技術に基づい
た半導体装置の絶縁層は、ＳＯＧ膜の上部および下部に
酸化膜が形成された構造を有する。上記のＳＯＧ膜は、
回転塗布された後、いろいろな種類の溶剤成分、揮発性
の有機成分および水分を、熱処理温度により種類別に徐
々に蒸発または揮発させて、亀裂発生が防止されるよう
に、数回の低温熱処理されて、つづけて高温熱処理によ
り硬化される。
た半導体装置の絶縁層は、ＳＯＧ膜の上部および下部に
酸化膜が形成された構造を有する。上記のＳＯＧ膜は、
回転塗布された後、いろいろな種類の溶剤成分、揮発性
の有機成分および水分を、熱処理温度により種類別に徐
々に蒸発または揮発させて、亀裂発生が防止されるよう
に、数回の低温熱処理されて、つづけて高温熱処理によ
り硬化される。
【０００８】しかし、シロキサン（siloxane）系ＳＯＧ
を使用する場合、ＳＯＧ膜内にＳｉ−ＣＨ3等の物質が
残留することになって、ＳＯＧ膜の硬化処理の過程が充
分な熱処理でなかった場合に、ＳＯＧ膜内には、水分お
よびＳｉ−ＯＨ物質が残留することになる。
を使用する場合、ＳＯＧ膜内にＳｉ−ＣＨ3等の物質が
残留することになって、ＳＯＧ膜の硬化処理の過程が充
分な熱処理でなかった場合に、ＳＯＧ膜内には、水分お
よびＳｉ−ＯＨ物質が残留することになる。
【０００９】上記残有物等は、ビアホール（ｖｉａ ｈ
ｏｌｅ）を形成する等の工程が後続する場合に、マスク
として利用された感光膜をＯ2プラズマ除去（photo res
istashing)時、Ｏ2プラズマによりＳＯＧ膜にＳｉ−Ｏ
Ｈ（シラノール系）および水分が含有されて、電流電圧
の特性が低下する問題点がある。
ｏｌｅ）を形成する等の工程が後続する場合に、マスク
として利用された感光膜をＯ2プラズマ除去（photo res
istashing)時、Ｏ2プラズマによりＳＯＧ膜にＳｉ−Ｏ
Ｈ（シラノール系）および水分が含有されて、電流電圧
の特性が低下する問題点がある。
【００１０】したがって、本発明の目的は、残有物等が
生成されないようにＳＯＧ膜を硬化させることができる
半導体装置の絶縁膜の形成方法を提供することにある。
生成されないようにＳＯＧ膜を硬化させることができる
半導体装置の絶縁膜の形成方法を提供することにある。
【００１１】本発明の他の目的は、後続するマスク工程
後、感光膜を除去する時、水分が生成されて電流電圧の
特性が低下されることを防ぐことができる半導体装置の
絶縁膜の形成方法を提供することにある。
後、感光膜を除去する時、水分が生成されて電流電圧の
特性が低下されることを防ぐことができる半導体装置の
絶縁膜の形成方法を提供することにある。
【００１２】
【課題を解決するための手段】上記目的を達成するため
の本発明による半導体装置の絶縁層の形成方法は、基板
上に第１絶縁膜を形成する工程と、上記第１絶縁膜の上
部にＳＯＧ（スピンオングラス）膜物質を回転塗布して
第２絶縁膜を形成する工程と、上記第２絶縁膜に含んだ
溶剤成分、揮発性の有機成分および水分が除去されるよ
うに温度を順次的に上昇させながら数回の低温熱処理す
る工程と、プラズマ反応盧で、水素もしくは酸化窒素、
または、アルゴンもしくはヘリウム等の不活性ガスを使
用し、２００〜４５０℃程度の温度でプラズマ処理し
て、上記第２絶縁膜を稠密化させるように硬化させる工
程と、上記硬化された第２絶縁膜の上部にシランガスま
たはＴＥＯＳソースとするシリコン酸化膜をＰＥＣＶＤ
法により成膜して第３絶縁膜を形成する工程とを有す
る。
の本発明による半導体装置の絶縁層の形成方法は、基板
上に第１絶縁膜を形成する工程と、上記第１絶縁膜の上
部にＳＯＧ（スピンオングラス）膜物質を回転塗布して
第２絶縁膜を形成する工程と、上記第２絶縁膜に含んだ
溶剤成分、揮発性の有機成分および水分が除去されるよ
うに温度を順次的に上昇させながら数回の低温熱処理す
る工程と、プラズマ反応盧で、水素もしくは酸化窒素、
または、アルゴンもしくはヘリウム等の不活性ガスを使
用し、２００〜４５０℃程度の温度でプラズマ処理し
て、上記第２絶縁膜を稠密化させるように硬化させる工
程と、上記硬化された第２絶縁膜の上部にシランガスま
たはＴＥＯＳソースとするシリコン酸化膜をＰＥＣＶＤ
法により成膜して第３絶縁膜を形成する工程とを有す
る。
【００１３】
【発明の実施の形態】以下、添附した図を参照して、本
発明を詳細に説明する。
発明を詳細に説明する。
【００１４】図１は、一般的な多層構造の絶縁層を有す
る半導体装置の断面図である。
る半導体装置の断面図である。
【００１５】図１に示す半導体装置は、基板１の上部に
電気導線で利用される金属配線３と、この金属配線３と
この後に形成される上部の金属配線（図示せず）間を絶
縁させる第１、第２および第３絶縁膜５，７，９で構成
される絶縁層１１とで形成される。
電気導線で利用される金属配線３と、この金属配線３と
この後に形成される上部の金属配線（図示せず）間を絶
縁させる第１、第２および第３絶縁膜５，７，９で構成
される絶縁層１１とで形成される。
【００１６】上記基板１は、シリコンＳｉまたはガリウ
ム砒素（ＧａＡｓ）等で構成される半導体基板か、また
は、上記金属配線３の形成以前に形成された下部に、金
属配線（図示せず）間を絶縁させる上記絶縁層１１と同
一な構造を有する絶縁層であってもよい。
ム砒素（ＧａＡｓ）等で構成される半導体基板か、また
は、上記金属配線３の形成以前に形成された下部に、金
属配線（図示せず）間を絶縁させる上記絶縁層１１と同
一な構造を有する絶縁層であってもよい。
【００１７】上記金属配線３は、アルミニウムＡｌまた
はチタンＴｉ等のように電気的な特性がよい導電性金属
にサブミクロン（sub-micron）またはハーフミクロン
（half-micron)程度の幅、例えば、０．３−１μｍの幅
を有するように形成される。
はチタンＴｉ等のように電気的な特性がよい導電性金属
にサブミクロン（sub-micron）またはハーフミクロン
（half-micron)程度の幅、例えば、０．３−１μｍの幅
を有するように形成される。
【００１８】絶縁層１１は、第１、第２および第３絶縁
膜５，７，９がシリコン酸化膜／ＳＯＧ膜／シリコン酸
化膜のサンドウイッチ構造を有するように形成される。
膜５，７，９がシリコン酸化膜／ＳＯＧ膜／シリコン酸
化膜のサンドウイッチ構造を有するように形成される。
【００１９】上記のシリコン酸化膜で構成される第１絶
縁膜５は、ステップカバレージがすぐれたＴＥＯＳをソ
ースとするＰＥＣＶＤ法により形成されて、金属配線３
と、ＳＯＧ膜で構成される第２絶縁膜７とのよくない親
和力により発生する接着不良を防ぐ。
縁膜５は、ステップカバレージがすぐれたＴＥＯＳをソ
ースとするＰＥＣＶＤ法により形成されて、金属配線３
と、ＳＯＧ膜で構成される第２絶縁膜７とのよくない親
和力により発生する接着不良を防ぐ。
【００２０】第２絶縁膜７は、ＳＯＧのフローイング
（flowing)により間隔埋め(gap fill)特性が良好なの
で、金属配線３により表面が出入りの基板１の上部に表
面が平坦に形成される。
（flowing)により間隔埋め(gap fill)特性が良好なの
で、金属配線３により表面が出入りの基板１の上部に表
面が平坦に形成される。
【００２１】第３絶縁膜９を成すシリコン酸化膜は、第
２絶縁膜７の表面が平坦化してボイドが形成されないの
で、シランガスまたはＴＥＯＳをソースとするＰＥＣＶ
Ｄ法により形成される。
２絶縁膜７の表面が平坦化してボイドが形成されないの
で、シランガスまたはＴＥＯＳをソースとするＰＥＣＶ
Ｄ法により形成される。
【００２２】上述した構造の半導体装置の製造におい
て、上記第３絶縁膜を形成する前に第２絶縁膜を形成す
るためのＳＯＧを塗布した後、溶剤成分および水分を揮
発させて硬化させなければならない。
て、上記第３絶縁膜を形成する前に第２絶縁膜を形成す
るためのＳＯＧを塗布した後、溶剤成分および水分を揮
発させて硬化させなければならない。
【００２３】上記プラズマ反応盧において、ガスのマス
流量（mass flow rate）の範囲は、例えば、１００〜１
０００ｓｃｃｍとすることができる。また、チャンバ内
の圧力は、例えば、５０〜１０００ｍＴｏｒｒとするこ
とができる。ガスとしては、例えば、水素、酸化窒素、
アルゴン、ヘリウム等のうちの１種を使用することがで
きる。
流量（mass flow rate）の範囲は、例えば、１００〜１
０００ｓｃｃｍとすることができる。また、チャンバ内
の圧力は、例えば、５０〜１０００ｍＴｏｒｒとするこ
とができる。ガスとしては、例えば、水素、酸化窒素、
アルゴン、ヘリウム等のうちの１種を使用することがで
きる。
【００２４】上記プラズマ反応盧は、例えば、１３．５
６ＭＨｚの高周波（ＲＦ）で０．２〜２．０Ｗ／ｃｍ2
のパワー密度のプラズマを生成する平行板プラズマ反応
盧を用いることができる。また、上記プラズマ処理は、
例えば、上記第２絶縁膜に残留するＳｉ−ＯＨおよびＳ
ｉ−ＣＨ3の結合を破ってＳｉ−Ｏの結合を強化させて
稠密化させるように硬化させることができる。
６ＭＨｚの高周波（ＲＦ）で０．２〜２．０Ｗ／ｃｍ2
のパワー密度のプラズマを生成する平行板プラズマ反応
盧を用いることができる。また、上記プラズマ処理は、
例えば、上記第２絶縁膜に残留するＳｉ−ＯＨおよびＳ
ｉ−ＣＨ3の結合を破ってＳｉ−Ｏの結合を強化させて
稠密化させるように硬化させることができる。
【００２５】本発明の実施形態の一例としては、基板上
に第１絶縁膜を形成する工程と、上記第１絶縁膜の上部
にＳＯＧを回転塗布して第２絶縁膜を形成する工程と、
上記第２絶縁膜に含まれる溶剤成分、揮発性の有機成分
および水分が除かれるように、温度を順次的に上昇させ
ながら数回の低温熱処理する工程と、平行板プラズマ反
応盧で、水素もしくは酸化窒素、または、アルゴンもし
くはヘリウムの不活性ガスを使用して、０．２〜２．０
Ｗ／ｃｍ2のパワー密度を有する高周波電力でプラズマ
を生成して、２００〜４５０℃程度の温度において、上
記第２絶縁膜を処理して、稠密化させるように硬化させ
る工程と、上記硬化された第２絶縁膜の上部にシランガ
スまたはＴＥＯＳをソースとするシリコン酸化膜をＰＥ
ＣＶＤ法により成膜して第３絶縁膜を形成する工程とを
有するものが挙げられる。
に第１絶縁膜を形成する工程と、上記第１絶縁膜の上部
にＳＯＧを回転塗布して第２絶縁膜を形成する工程と、
上記第２絶縁膜に含まれる溶剤成分、揮発性の有機成分
および水分が除かれるように、温度を順次的に上昇させ
ながら数回の低温熱処理する工程と、平行板プラズマ反
応盧で、水素もしくは酸化窒素、または、アルゴンもし
くはヘリウムの不活性ガスを使用して、０．２〜２．０
Ｗ／ｃｍ2のパワー密度を有する高周波電力でプラズマ
を生成して、２００〜４５０℃程度の温度において、上
記第２絶縁膜を処理して、稠密化させるように硬化させ
る工程と、上記硬化された第２絶縁膜の上部にシランガ
スまたはＴＥＯＳをソースとするシリコン酸化膜をＰＥ
ＣＶＤ法により成膜して第３絶縁膜を形成する工程とを
有するものが挙げられる。
【００２６】
【実施例】図２は、本発明に基づいた半導体装置の絶縁
膜の形成方法の一実施例を示すフロー図であり、図１の
半導体装置を引用して説明する。
膜の形成方法の一実施例を示すフロー図であり、図１の
半導体装置を引用して説明する。
【００２７】第１段階２１は、金属配線３が形成された
基板１の上部にシランガスをソースとする酸化膜をＰＥ
ＣＶＤ法により成膜して第１絶縁膜５を形成する。
基板１の上部にシランガスをソースとする酸化膜をＰＥ
ＣＶＤ法により成膜して第１絶縁膜５を形成する。
【００２８】上記酸化膜で形成された第１絶縁膜５は、
上記基板１および金属配線３と親和力がよくて接着力が
向上される。
上記基板１および金属配線３と親和力がよくて接着力が
向上される。
【００２９】第２段階２２は、上記第１絶縁膜３の上部
に、結合剤として利用されて膜の内亀裂性を向上させる
メチル（ＣＨ3）またはフェニル（Ｃ6Ｈ5）等の有機物
を含むシロキサン（siloxane）系ＳＯＧ物質を、表面が
平坦化することになるように回転塗布して第２絶縁膜７
を形成する。シロキサン系のＳＯＧ物質としては、例え
ば、アライド・シグナル社（Allied Signal Company）
製のアキュグラス（Accuglass）２１１，アキュグラス
Ｔ−１４シリーズのうちの一つが用いられる。上記の第
２絶縁膜７の結合剤はＳｉ−ＣＨ3状態で結合される。
に、結合剤として利用されて膜の内亀裂性を向上させる
メチル（ＣＨ3）またはフェニル（Ｃ6Ｈ5）等の有機物
を含むシロキサン（siloxane）系ＳＯＧ物質を、表面が
平坦化することになるように回転塗布して第２絶縁膜７
を形成する。シロキサン系のＳＯＧ物質としては、例え
ば、アライド・シグナル社（Allied Signal Company）
製のアキュグラス（Accuglass）２１１，アキュグラス
Ｔ−１４シリーズのうちの一つが用いられる。上記の第
２絶縁膜７の結合剤はＳｉ−ＣＨ3状態で結合される。
【００３０】第３段階２３は、温度を順次的に上昇させ
ながら数回の低温熱処理して、上記第２絶縁膜７に含ん
でいる結合剤として利用される有機物を除いた溶剤成
分、揮発性の有機成分および水分を除去する。上記の第
２絶縁膜７は、含んでいた上記のいろいろな種類の有機
溶剤と水分とが短い時間に急激に除去されることによる
亀裂の発生を防ぐため、温度を順次に上昇させながら数
回の低温熱処理を行なう。例えば、第１段階が７０〜９
０℃，第２段階が１４０〜１６０℃および第３段階が２
００〜２３０℃のように、階段状に順次昇温し、各段階
で各々１〜２分程度熱処理して、計３回の低温熱処理を
行なう。上記のいろいろな種類の溶剤成分、揮発性の有
機成分および水分を、熱処理した温度により、徐々に種
類別に蒸発または揮発させる。
ながら数回の低温熱処理して、上記第２絶縁膜７に含ん
でいる結合剤として利用される有機物を除いた溶剤成
分、揮発性の有機成分および水分を除去する。上記の第
２絶縁膜７は、含んでいた上記のいろいろな種類の有機
溶剤と水分とが短い時間に急激に除去されることによる
亀裂の発生を防ぐため、温度を順次に上昇させながら数
回の低温熱処理を行なう。例えば、第１段階が７０〜９
０℃，第２段階が１４０〜１６０℃および第３段階が２
００〜２３０℃のように、階段状に順次昇温し、各段階
で各々１〜２分程度熱処理して、計３回の低温熱処理を
行なう。上記のいろいろな種類の溶剤成分、揮発性の有
機成分および水分を、熱処理した温度により、徐々に種
類別に蒸発または揮発させる。
【００３１】第４段階２４は、熱処理を遂行した後、上
記第２絶縁膜７をプラズマ処理して、Ｓｉ−ＯＨ、Ｈ2
Ｏ、溶剤および揮発性の有機物等の残有物を除去して、
弾性が高い膜質を形成する。
記第２絶縁膜７をプラズマ処理して、Ｓｉ−ＯＨ、Ｈ2
Ｏ、溶剤および揮発性の有機物等の残有物を除去して、
弾性が高い膜質を形成する。
【００３２】上記プラズマ処理は、１３．５６ＭＨｚの
高周波（ＲＦ）を有する平行板プラズマ反応盧(paralle
l plate plasma reactor）で遂行する。プラズマ処理
時、水素（Ｈ2）もしくは酸化窒素（Ｎ2Ｏ）等、また
は、アルゴン（Ａｒ）もしくはヘリウム（Ｈｅ）等の不
活性ガスが使用される。プラズマを形成するために必要
なＲＦパワー密度は、０．２〜２．０Ｗ／ｃｍ2であ
る。また、ガスのマス流量（flow rate)は、１００〜１
０００ｓｃｃｍの範囲に使用し、チャンバ（chamber)内
の圧力は５０〜１０００ｍＴｏｒｒで維持する。
高周波（ＲＦ）を有する平行板プラズマ反応盧(paralle
l plate plasma reactor）で遂行する。プラズマ処理
時、水素（Ｈ2）もしくは酸化窒素（Ｎ2Ｏ）等、また
は、アルゴン（Ａｒ）もしくはヘリウム（Ｈｅ）等の不
活性ガスが使用される。プラズマを形成するために必要
なＲＦパワー密度は、０．２〜２．０Ｗ／ｃｍ2であ
る。また、ガスのマス流量（flow rate)は、１００〜１
０００ｓｃｃｍの範囲に使用し、チャンバ（chamber)内
の圧力は５０〜１０００ｍＴｏｒｒで維持する。
【００３３】上記の外部から電場が印加されれば、上記
プラズマが形成された反応盧で、イオンまたはラジカル
（radical)らが励起されて、上記第２絶縁膜７内で拡散
されて残留するＳｉ−ＯＨおよびＳｉ−ＣＨ3の結合を
破って、Ｓｉ−Ｏの結合を強化させる。結果として、上
記第２絶縁膜７を稠密化させるように硬化させる。
プラズマが形成された反応盧で、イオンまたはラジカル
（radical)らが励起されて、上記第２絶縁膜７内で拡散
されて残留するＳｉ−ＯＨおよびＳｉ−ＣＨ3の結合を
破って、Ｓｉ−Ｏの結合を強化させる。結果として、上
記第２絶縁膜７を稠密化させるように硬化させる。
【００３４】上記の−ＯＨおよび−ＣＨ3は、漏泄電流
の発生および絶縁破壊電圧を低くするので、炭素（Ｃ）
はＣＯ2の形で、水素（Ｈ）はＨ2Ｏの形で外部へ拡散さ
せて、第２絶縁膜７を稠密化させる。
の発生および絶縁破壊電圧を低くするので、炭素（Ｃ）
はＣＯ2の形で、水素（Ｈ）はＨ2Ｏの形で外部へ拡散さ
せて、第２絶縁膜７を稠密化させる。
【００３５】上記プラズマ処理時、２００〜４５０℃程
度の温度が適正であるが、処理時の温度が高ければ高い
ほどウェットエッチング率および稠密化（densificatio
n)が向上されて、第２絶縁膜７の電気的な特性を向上さ
せることができる。
度の温度が適正であるが、処理時の温度が高ければ高い
ほどウェットエッチング率および稠密化（densificatio
n)が向上されて、第２絶縁膜７の電気的な特性を向上さ
せることができる。
【００３６】第５段階２５は、上記硬化された第２絶縁
膜７の上部にシランガスまたはＴＥＯＳをソースとする
シリコン酸化膜をＰＥＣＶＤ法により成膜して第３絶縁
膜９を形成して、絶縁層１１を完成させる。
膜７の上部にシランガスまたはＴＥＯＳをソースとする
シリコン酸化膜をＰＥＣＶＤ法により成膜して第３絶縁
膜９を形成して、絶縁層１１を完成させる。
【００３７】図３は、従来技術に基づいた熱によって硬
化処理されたＳＯＧ膜と本発明によるプラズマによって
硬化処理されたＳＯＧ膜とのウェットエッチング率を比
較図示したグラフである。上記グラフにおいて、（ａ）
は従来技術に基づいた熱によって硬化処理された場合を
表し、（ｂ）、（ｃ）および（ｄ）は本発明に基づいた
プラズマ処理によって硬化された場合を表し、プラズマ
処理に使用したガスが（ｂ）はアルゴン、（ｃ）は水
素、および、（ｄ）は酸化窒素に対応する。
化処理されたＳＯＧ膜と本発明によるプラズマによって
硬化処理されたＳＯＧ膜とのウェットエッチング率を比
較図示したグラフである。上記グラフにおいて、（ａ）
は従来技術に基づいた熱によって硬化処理された場合を
表し、（ｂ）、（ｃ）および（ｄ）は本発明に基づいた
プラズマ処理によって硬化された場合を表し、プラズマ
処理に使用したガスが（ｂ）はアルゴン、（ｃ）は水
素、および、（ｄ）は酸化窒素に対応する。
【００３８】上記のウェットエッチング率は、（ａ）が
約１４００オングストローム／分程度であり、（ｂ）は
約３９０オングストローム／分程度であり、（ｃ）は約
４１０オングストローム／分程度であり、（ｄ）は約７
００オングストローム／分程度である。したがって、従
来技術に基づいた硬化処理方法による場合に比べ、本発
明の硬化処理の方法による場合は、ウェットエッチング
率が２〜３．５倍程度おくれる。上記ウェットエッチン
グ率の減少は、プラズマ処理によりＳＯＧ膜が構造的に
精密に硬化されるからである。
約１４００オングストローム／分程度であり、（ｂ）は
約３９０オングストローム／分程度であり、（ｃ）は約
４１０オングストローム／分程度であり、（ｄ）は約７
００オングストローム／分程度である。したがって、従
来技術に基づいた硬化処理方法による場合に比べ、本発
明の硬化処理の方法による場合は、ウェットエッチング
率が２〜３．５倍程度おくれる。上記ウェットエッチン
グ率の減少は、プラズマ処理によりＳＯＧ膜が構造的に
精密に硬化されるからである。
【００３９】図４は、従来技術に基づいた熱処理によっ
て硬化処理されたＳＯＧ膜と本発明の一実施例によるア
ルゴンプラズマによって硬化処理されたＳＯＧ膜とのプ
ラズマ処理時間による電流−電圧（Ｉ−Ｖ）の特性を比
較図示したグラフである。上記グラフにおいて、（ａ）
は従来技術に基づいて熱によって硬化処理された場合で
あり、（ｂ）、（ｃ）および（ｄ）は本発明の一実施例
によりアルゴンプラズマによって硬化された場合であ
る。（ｂ）、（ｃ）および（ｄ）は、各々１０分、３０
分および６０分間硬化処理されたことに対応している。
て硬化処理されたＳＯＧ膜と本発明の一実施例によるア
ルゴンプラズマによって硬化処理されたＳＯＧ膜とのプ
ラズマ処理時間による電流−電圧（Ｉ−Ｖ）の特性を比
較図示したグラフである。上記グラフにおいて、（ａ）
は従来技術に基づいて熱によって硬化処理された場合で
あり、（ｂ）、（ｃ）および（ｄ）は本発明の一実施例
によりアルゴンプラズマによって硬化された場合であ
る。（ｂ）、（ｃ）および（ｄ）は、各々１０分、３０
分および６０分間硬化処理されたことに対応している。
【００４０】上記の試料として使用されたＳＯＧ膜の各
々は、１０００オングストロームの厚さを有して、電流
−電圧特性をモス（ＭＯＳ）構造のキャパシタで測定し
た。
々は、１０００オングストロームの厚さを有して、電流
−電圧特性をモス（ＭＯＳ）構造のキャパシタで測定し
た。
【００４１】上記の測定結果、本発明の一実施例による
アルゴンプラズマによって硬化処理されたＳＯＧ膜が、
従来技術に示されているように熱によって硬化処理され
たＳＯＧ膜より、電流−電圧特性が良好で、その中で、
（ｄ）、すなわち、処理時間が６０分の場合が、一番良
好な電流−電圧特性を示す。
アルゴンプラズマによって硬化処理されたＳＯＧ膜が、
従来技術に示されているように熱によって硬化処理され
たＳＯＧ膜より、電流−電圧特性が良好で、その中で、
（ｄ）、すなわち、処理時間が６０分の場合が、一番良
好な電流−電圧特性を示す。
【００４２】上記の本発明の一実施例によるアルゴンプ
ラズマにより硬化処理されたＳＯＧ膜が良好な電流−電
圧特性を有することは、ＳＯＧ膜内の−ＯＨおよび−Ｃ
Ｈ3等の漏泄電流を発生させる欠陥等が減少されたこと
による。
ラズマにより硬化処理されたＳＯＧ膜が良好な電流−電
圧特性を有することは、ＳＯＧ膜内の−ＯＨおよび−Ｃ
Ｈ3等の漏泄電流を発生させる欠陥等が減少されたこと
による。
【００４３】上述したような本発明に基づいた半導体装
置の絶縁層の形成方法は、第２絶縁膜であるＳＯＧ膜を
回転塗布し、いろいろな種類の有機溶剤と水分が短い時
間内に急激に除去されることによる亀裂発生を防止する
ように、数回の低温熱処理した後、平行板プラズマ反応
盧において、水素、酸化窒素、アルゴン、ヘリウム等の
うちいずれかのガスを使用して、高周波（例えば１３．
５６ＭＨｚ）で発生されるプラズマで硬化処理して、第
２絶縁膜内のＳｉ−ＯＨ、Ｈ2Ｏ、溶剤および揮発性の
有機物等の残有物を除去して、弾性が高くなるように形
成する。
置の絶縁層の形成方法は、第２絶縁膜であるＳＯＧ膜を
回転塗布し、いろいろな種類の有機溶剤と水分が短い時
間内に急激に除去されることによる亀裂発生を防止する
ように、数回の低温熱処理した後、平行板プラズマ反応
盧において、水素、酸化窒素、アルゴン、ヘリウム等の
うちいずれかのガスを使用して、高周波（例えば１３．
５６ＭＨｚ）で発生されるプラズマで硬化処理して、第
２絶縁膜内のＳｉ−ＯＨ、Ｈ2Ｏ、溶剤および揮発性の
有機物等の残有物を除去して、弾性が高くなるように形
成する。
【００４４】
【発明の効果】したがって、本発明は、ビアホールを形
成する等の後続工程にマスクとして利用される感光膜除
去時、水分が生成されて、ＳＯＧ膜の電流−電圧特性が
低下されることを防止することができる効果がある。
成する等の後続工程にマスクとして利用される感光膜除
去時、水分が生成されて、ＳＯＧ膜の電流−電圧特性が
低下されることを防止することができる効果がある。
【図１】一般的な多層構造の絶縁層を有する半導体装置
の断面図である。
の断面図である。
【図２】本発明による半導体装置の絶縁層の形成方法を
示すフロー図である。
示すフロー図である。
【図３】従来技術の熱処理によって硬化処理されたＳＯ
Ｇ膜と本発明によるプラズマによって硬化処理されたＳ
ＯＧ膜とのウェットエッチング率を比較図示したグラフ
である。
Ｇ膜と本発明によるプラズマによって硬化処理されたＳ
ＯＧ膜とのウェットエッチング率を比較図示したグラフ
である。
【図４】従来技術の熱処理によって硬化処理されたＳＯ
Ｇ膜と本発明の一実施例によるアルゴンプラズマによっ
て硬化処理されたＳＯＧ膜とのプラズマ処理時間による
電流−電圧（Ｉ−Ｖ）特性を比較図示したグラフであ
る。
Ｇ膜と本発明の一実施例によるアルゴンプラズマによっ
て硬化処理されたＳＯＧ膜とのプラズマ処理時間による
電流−電圧（Ｉ−Ｖ）特性を比較図示したグラフであ
る。
１…基板、３…金属配線、５…第１絶縁膜、７…第２絶
縁膜、９…第３絶縁膜
縁膜、９…第３絶縁膜
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平２−237030（ＪＰ，Ａ) 特開 平４−116825（ＪＰ，Ａ) 特開 平４−174520（ＪＰ，Ａ) 特開 平４−196537（ＪＰ，Ａ) 特開 平７−78816（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H01L 21/316
Claims (3)
- 【請求項１】 基板上に第１絶縁膜を形成する工程と、 上記第１絶縁膜の上部にＳＯＧ（スピンオングラス）物
質を回転塗布して第２絶縁膜を形成する工程と、 上記第２絶縁膜に含んだ溶剤成分、揮発性の有機成分お
よび水分が除去されるように温度を順次的に上昇させな
がら数回の低温熱処理する工程と、 プラズマ反応盧で、水素もしくは酸化窒素、または、ア
ルゴンもしくはヘリウム等の不活性ガスを使用し、２０
０〜４５０℃程度の温度でプラズマ処理して、上記第２
絶縁膜を稠密化させるように硬化させる工程と、 上記硬化された第２絶縁膜の上部にシランガスまたはＴ
ＥＯＳソースとするシリコン酸化膜をＰＥＣＶＤ法によ
り成膜して第３絶縁膜を形成する工程とを備えた半導体
装置の絶縁層の形成方法。 - 【請求項２】 第１項において、 上記プラズマ反応盧において、ガスのマス流量（mass f
low rate）の範囲が１００〜１０００ｓｃｃｍであり、
チャンバ内の圧力は５０〜１０００ｍＴｏｒｒであるこ
とを特徴とする半導体装置の絶縁層の形成方法。 - 【請求項３】 第１項または第２項において、 プラズマ反応盧は、１３．５６ＭＨｚの高周波（ＲＦ）
で、０．２〜２．０Ｗ／ｃｍ2のパワー密度でプラズマ
を生成する平行板プラズマ反応盧であり、上記プラズマ
処理は、上記第２絶縁膜に残留するＳｉ−ＯＨおよびＳ
ｉ−ＣＨ3の結合を破ってＳｉ−Ｏの結合を強化させて
稠密化させるように硬化させることを特徴とする半導体
装置の絶縁層の形成方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1019940028804A KR0138853B1 (ko) | 1994-11-03 | 1994-11-03 | 플라즈마에 의한 SOG(Spin-On Glass) 경화(Curing) 방법 |
| KR94-28804 | 1994-11-03 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08236520A JPH08236520A (ja) | 1996-09-13 |
| JP3061558B2 true JP3061558B2 (ja) | 2000-07-10 |
Family
ID=19397052
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7287009A Expired - Fee Related JP3061558B2 (ja) | 1994-11-03 | 1995-11-06 | 半導体装置の絶縁層の形成方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JP3061558B2 (ja) |
| KR (1) | KR0138853B1 (ja) |
Families Citing this family (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR19990004889A (ko) * | 1997-06-30 | 1999-01-25 | 김영환 | 반도체 장치의 층간절연막 형성 방법 |
| JP3226021B2 (ja) * | 1997-09-02 | 2001-11-05 | 日本電気株式会社 | 半導体装置の製造方法 |
| KR100440265B1 (ko) * | 1997-12-30 | 2004-09-18 | 주식회사 하이닉스반도체 | 반도체 소자의 스핀 온 글래스막 형성 방법 |
| KR100492906B1 (ko) * | 2000-10-04 | 2005-06-02 | 주식회사 하이닉스반도체 | 반도체소자의 층간절연막 형성 방법 |
| US6534921B1 (en) * | 2000-11-09 | 2003-03-18 | Samsung Electronics Co., Ltd. | Method for removing residual metal-containing polymer material and ion implanted photoresist in atmospheric downstream plasma jet system |
| KR20030090191A (ko) * | 2002-05-21 | 2003-11-28 | 삼성전자주식회사 | 반도체 장치에서 산화 실리콘막 형성 방법 |
| US7569497B2 (en) | 2002-07-30 | 2009-08-04 | Tokyo Electron Limited | Method and apparatus for forming insulating layer |
| WO2004012252A1 (ja) * | 2002-07-30 | 2004-02-05 | Tokyo Electron Limited | 絶縁膜の形成方法 |
| KR102201698B1 (ko) * | 2013-06-20 | 2021-01-12 | 주성엔지니어링(주) | 반도체 장치 및 반도체 장치의 제조방법 |
| CN111788664B (zh) | 2018-03-01 | 2024-04-16 | 株式会社半导体能源研究所 | 半导体装置的制造方法 |
-
1994
- 1994-11-03 KR KR1019940028804A patent/KR0138853B1/ko not_active IP Right Cessation
-
1995
- 1995-11-06 JP JP7287009A patent/JP3061558B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| KR0138853B1 (ko) | 1998-06-01 |
| JPH08236520A (ja) | 1996-09-13 |
| KR960019505A (ko) | 1996-06-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4090740B2 (ja) | 集積回路の作製方法および集積回路 | |
| US8778814B2 (en) | Silicon oxycarbide, growth method of silicon oxycarbide layer, semiconductor device and manufacture method for semiconductor device | |
| US6514855B1 (en) | Semiconductor device manufacturing method having a porous insulating film | |
| US7071107B2 (en) | Method for manufacturing a semiconductor device | |
| US8349722B2 (en) | Silicon oxycarbide, growth method of silicon oxycarbide layer, semiconductor device and manufacture method for semiconductor device | |
| US5270259A (en) | Method for fabricating an insulating film from a silicone resin using O.sub. | |
| US5866945A (en) | Borderless vias with HSQ gap filled patterned metal layers | |
| JP3568537B2 (ja) | マイクロエレクトロニクス構造体用電子ビーム加工膜 | |
| KR100358545B1 (ko) | 반도체 장치 및 그 제조 공정 | |
| US7193325B2 (en) | Reliability improvement of SiOC etch with trimethylsilane gas passivation in Cu damascene interconnects | |
| US20050087517A1 (en) | Adhesion between carbon doped oxide and etch stop layers | |
| US7960279B2 (en) | Semiconductor device and manufacturing method therefor | |
| JP3193335B2 (ja) | 半導体装置の製造方法 | |
| JP3061558B2 (ja) | 半導体装置の絶縁層の形成方法 | |
| KR100443028B1 (ko) | 반도체 장치 및 반도체 장치 제조 방법 | |
| JP2005243903A (ja) | 半導体装置の製造方法 | |
| JP2985789B2 (ja) | 半導体装置の製造方法 | |
| US6093635A (en) | High integrity borderless vias with HSQ gap filled patterned conductive layers | |
| JP2004296476A (ja) | 半導体装置の製造方法 | |
| KR100391992B1 (ko) | 저유전율 층간절연막을 가지는 반도체 장치 형성 방법 | |
| US20030087534A1 (en) | Surface modification for barrier to ionic penetration | |
| US20040219795A1 (en) | Method to improve breakdown voltage by H2 plasma treat | |
| JPH01319942A (ja) | 絶縁膜の形成方法 | |
| KR100909757B1 (ko) | 반도체 소자의 층간절연막 형성 방법 | |
| JP2004221104A (ja) | 半導体装置とその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000404 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090428 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090428 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100428 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100428 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110428 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120428 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |