JPH01319942A - 絶縁膜の形成方法 - Google Patents

絶縁膜の形成方法

Info

Publication number
JPH01319942A
JPH01319942A JP63151102A JP15110288A JPH01319942A JP H01319942 A JPH01319942 A JP H01319942A JP 63151102 A JP63151102 A JP 63151102A JP 15110288 A JP15110288 A JP 15110288A JP H01319942 A JPH01319942 A JP H01319942A
Authority
JP
Japan
Prior art keywords
film
insulating film
silicone resin
forming
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63151102A
Other languages
English (en)
Other versions
JP2829301B2 (ja
Inventor
Chikaichi Ito
伊藤 親市
Yoshio Honma
喜夫 本間
Eiji Sasaki
英二 佐々木
Natsuki Yokoyama
夏樹 横山
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi ULSI Engineering Corp
Hitachi Ltd
Original Assignee
Hitachi ULSI Engineering Corp
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi ULSI Engineering Corp, Hitachi Ltd filed Critical Hitachi ULSI Engineering Corp
Priority to JP63151102A priority Critical patent/JP2829301B2/ja
Priority to KR89008563A priority patent/KR0124148B1/ko
Publication of JPH01319942A publication Critical patent/JPH01319942A/ja
Priority to US07/667,364 priority patent/US5270259A/en
Application granted granted Critical
Publication of JP2829301B2 publication Critical patent/JP2829301B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Drying Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Local Oxidation Of Silicon (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、多層配線の層間絶縁膜としてシリコーン樹脂
を用いた場合の絶縁膜の形成方法に係り。
特にLSI等の微細配線構造の平坦化に好適なアッシン
グ処理に対して耐性を有する絶縁膜の製造方法に関する
〔従来の技術〕
従来、半導体装置に用いる塗布型の絶縁膜としては、大
別して無機系と、有機系との二種類の絶縁膜が知られて
いる。無機系の絶縁膜はシラノールを水、アルコールに
溶解した原料液を半導体基板にスピン塗布し、加熱する
ことにより容易にガラス化する通称S OG (Spi
n−on−Glass)と呼ばれている材料である。S
OGは耐熱性、化学的安定性に優れており、また、原液
を塗布することにより形成できるため、例えば在来のC
VDによる無機膜の形成に比較し平坦化特性にも優れて
おり従来から広く用いられて来た。しかし、半導体装置
の微細化、高密度化が進むにつれ、サブミクロンオーダ
の微細加工技術が要求される今日においては、最早、S
OGの平坦化技術では不十分で、更に平坦化特性を向上
させる必要があった。周知のように微細化構造の半導体
装置においては、基板の表面平坦化が必須で、そのため
には絶縁膜を成る程度厚くする必要があるが、厚みを増
加させるとこの種の無機系絶縁膜の場合、膜自体にクラ
ックが発生することから高々0.2.どまりで、これ以
上の膜厚を得るのは困難であった。
この点有機系の塗布型絶縁膜は膜厚化が可能で、クラッ
クなしで1−程度の厚さを得ることも可能である。この
種の有機系の絶縁物としてシリコーン樹脂が知られてい
る。シリコーン樹脂は、シロキサン結合のくり返し+S
i−○hを主鎖とし、側基としてアルキル、アリール基
などをもつ有機重合体を総称するものであるが、平坦化
については前述のとおり無機系絶縁物よりも格段に優れ
ている。なお、この種のシリコーン樹脂に関連するもの
として、例えば特開昭62−106632号を挙げるこ
とができる。
〔発明が解決しようとする課題〕
しかしながら、上記シリコーン樹脂絶縁膜は。
無機系絶縁膜に比べ厚膜化の点では優れているが耐熱性
に劣り、また半導体製造工程にて必須のプロセスである
アッシング処理を行なうとクラックが発生するという問
題があった。
このアッシング処理とは、半導体製造プロセスにおいて
、半導体基板上に形成されるレジスト等の有機物を酸素
プラズマにより酸化し、ガス化することにより除去する
ものであるが、一般にはバレル型のプラズマ装置を用い
て処理される。このアッシング処理で使用される02ガ
ス圧は通常1〜5 Torrと比較的高く、平均自由行
程が短いためプラズマの主成分はラジカルである。シリ
コーン樹脂をアッシング処理すると急激な酸化作用のた
め有機成分が燃焼してSio2化する。アッシング処理
の際、基板はプラズマにより加熱され、それにより反応
が一層促進される。ラジカルとの反応により生成したS
io2はポーラスなため、新たなラジカルは表面のSi
O□層を通過して下層のシリコーン樹脂層と反応する。
このような反応が急速に起り、Sio、化に伴う収縮作
用のためクラックが発生する。例えば、ここに本発明者
らの比較実験した結果について紹介してみると以下のと
おりである。
先ず、RS l(OH) a、Rz S x (OH)
z及び5i(OH)4(ただし、Rはメチル基)のモノ
マ及びオリゴマを適当な割合でアルコール系溶媒に溶解
した市販の塗布液を半導体基板にスピン塗布して厚さ0
.6−の塗布膜を得た。これをN2気流中で200℃×
30分加熱処理したもの、及びその後450’c x3
0分加熱したものをそれぞれ試料としてバレル型のプラ
ズマ・アッシャにより、02プラズマアツシング処理し
た。0□ガス圧は5 Torr、プラズマ出力は300
Wである。第2図は、上記2種の試料について赤外吸収
光測定におけるメチル基Rのピーク強度の処理時間依存
性を示したものである。
なお、同図の縦軸は、絶縁膜中のメチル基Rの吸収強度
(I i*h)と5L−0結合の吸収強度(Is+−0
)との比(%表示)を、横軸は処理時間(分)を示した
ものである。この図から、短時間の02プラズマ処理に
よりメチル基量がほぼゼロにまで急減し、クラックが全
面に発生した。なお、このプラズマ装置におけるアッシ
ング処理(レジスト剥離等)の標準条件は、300w、
1層分である。
このようにシリコーン樹脂塗膜は、加熱以外の処理を何
ら施さない場合にはアッシング処理により容易にクラッ
クが発生してしまう。この現象は、この塗膜に限ったこ
とでなく、その他類似構造を有する市販のオルガノシロ
キサン塗膜についても同様であった。
最近、上記従来の技術の中で紹介した特開昭62−10
6632号の記載によれば、塗膜の耐プラズマエツチン
グ性を向上させるために125 X 10−’Torr
 (=Q、125mTorr)という低圧下で、5分間
の02プラズマ処理(反応性イオンエツチング)を行な
うと重合体塗膜の表面層500人が無機化(実質的に5
io2)し、この変質層の下部層は処理前の塗膜組成に
ほぼ均しく、明白な変質層とそうでない部分との2層に
分かれることが述べられている。しかし、この変質層を
有する絶縁膜を多層配線の層間絶縁膜として用いようと
すると、応力がこの変質層とそうでない部分との界面に
集中し、配線構造体の信頼性を著しく低下する。また、
この塗膜はポリイミド膜の下地に用い、ポリイミド膜の
ドライエツチング時のストッパー層ならびに接着層とし
てごく薄い膜を形成するものであるが、この場合には、
耐ドライエツチング性を有することからストッパーとし
て又接着層として有効と思われるが、多層配線構造体の
層間絶縁膜として平坦化のために用いる場合には、少な
くとも0.4〜0.6゜の膜厚は必要となり、この種の
厚い膜厚になると、やはりアッシング処理時においてク
ラックの問題が発生する。これらが発明の解決しようと
する課題である。
本発明の目的は上記課題を解決することにあり、シリコ
ーン樹脂を多層配線構造体の層間絶縁膜に用いる場合の
改良された絶縁膜の形成方法を提供することにある。
〔課題を解決するための手段〕
上記目的は、(1)基板上に多層配線構造体を実現する
際の層間絶縁膜として、少なくともシリコーン樹脂を含
む絶縁膜を形成する方法において、前記基板上にシリコ
ーン樹脂を塗布し、この塗膜が熱分解しない温度条件下
で加熱固化したのち、前記シリコーン樹脂塗膜面を、少
なくとも酸素ガスを含有するガス圧10〜400 m 
Torrの雰囲気下で反応性プラズマエツチング処理し
、その表面層を無機化すると共に膜の内部深さ方向に有
機基の残基が漸次増大する組成となるよう残存させて膜
を変質させて成ることを特徴とする絶縁膜の形成方法に
より、また(2)上記絶縁膜の形成に引続き、上記プラ
ズマ処理されたシリコーン樹脂塗膜上に所定の回路パタ
ーンに応じたレジストパターンを形成し、これをマスク
として前記シリコーン樹脂塗膜を選択エツチングするこ
とにより所定の開孔を設け、少なくともこの露出された
開孔内壁面を再度酸素ガスを含有するガス圧10〜40
0 m Torrの雰囲気下で反応性プラズマエツチン
グ処理することを特徴とする絶縁膜の形成方法により、
また(3)基板上に多層配線構造体を実現する際の層間
絶縁膜として、少なくともシリコーン樹脂を含む絶縁膜
を形成する方法において、前記基板上にシリコーン樹脂
を塗布し、この塗膜が熱分解しない温度条件下で加熱固
化したのち、前記シリコーン樹脂塗膜上に所定の回路パ
ターンに応じたレジストパターンを形成し、これをマス
クとして前記シリコーン樹脂塗膜を選択エツチングする
ことにより所定の開孔を設け、少なくともこの露出され
た開孔内壁面を、少なくとも酸素ガス圧10〜400m
 Torrの雰囲気下で反応性プラズマエツチング処理
し、前記開孔内壁表層を無機化すると共に、前記内壁表
面から内部に行くに従い漸次有機基の残基が増大する組
成となるよう残存させて変質させて成ることを特徴とす
る絶縁膜の形成方法により、また(4)上記シリコーン
樹脂塗膜の開孔部は上記基板上に設けられた内部配線導
体を露出する位置に形成することを特徴とする絶縁膜の
形成方法により、また(5)上記プラズマエツチング処
理のガス雰囲気として酸素ガスを主成分とすると共に炭
素、窒素及びフッ素から成る群の少なくとも1種を成分
元素とするガスを副成分とすることを特徴とする絶縁膜
の形成方法により、また(6)上記プラズマエツチング
処理時に上記基板を保持するサセプタを、少なくとも炭
素を含む材料で構成して成ることを特徴とする絶縁膜の
形成方法により達成される。
上記酸素ガス含有反応性プラズマエツチング処理は、以
後略して○、RIE処理と呼ぶが、ガス圧10〜400
mTorrの02を主成分とするガスのプラズマに晒す
処理を云う。
本発明においては、上述のとおり、O,RIE処理によ
り、処理された塗膜の表面は無機化され殆んどSiO□
に近い状態に改質されているが、内部に行くに従かい漸
次アルキル基やアリール基等の有機基の濃度が高くなる
分布で残存し、膜の全体が改質されている。02RIE
処理には1通常子行平板電極のプラズマ発生装置を用い
るが、プラズマ発生手段としてその他マイクロ波を用い
た電子サイクロトロン共鳴によるプラズマ発生装置を用
いてもよい0本発明においては、上記のように塗膜の処
理表面から内部方向に有機基の残基の濃度分布を持たせ
ることが重要であるが、これを実現するために上記のよ
うな02ガス圧が必要であり、10 m Torrより
低いガス圧でも、400mTorrより高いガス圧でも
改質効果はあまり認められない、また、0.ガスの他副
成分となる炭素、窒素、フッ素を成分元素とするガスの
例としては、例えばC01Co、、No、No、、CF
4等が挙げられ、これらは改質反応を促進する効果を有
している。さらにまた、O,RIE処理においては、処
理時の基板の保持温度も重要であり、通常150’C以
下が実用的であり、好ましくは50〜80℃である。
温度が高いと反応が急激に進み好ましくない。したがっ
て、基板温度を好ましい状態に維持するために通常は冷
却することになる。
なお1本発明に用いるシリコーン樹脂については、従来
から定義されているもので、シロキサン結合のくり返し
−f S i −Oh を主鎖とし、側基としてアルキ
ル基、アリール基などをもつ有機重合体を総称して呼ば
れているものである。
〔作  用〕
プラズマの構成要素のうち作用を及ぼすものはイオンと
ラジカルである。イオンはプラズマ中で電界中で加速さ
れ大きな運動エネルギを有する一方、ラジカルは励起さ
れた原子あるいは分子であり運動エネルギは大きくない
が化学的には活性である。先に、02プラズマによるア
ッシング処理は、このラジカル反応を利用して、レジス
ト等の有機膜を除去する処理であることを述べた。本発
明の02プラズマ処理は前述のとおりO,RIE処理で
あり、同じo2プラズマ処理ではあるが、アッシング処
理とは本質的に異なる。つまり、本発明の0□RIEプ
ラズマ処理の場合は0□ガス圧が遥かに低いので、イオ
ンの割合が多く、平行平板型電極を用いた場合にはこの
イオンの入射方向は基板に垂直な成分が多い。この傾向
はガス圧が低いほど顕著になる。また、ガス圧が低くな
るとイオンの運動エネルギは増加する。
0□RIEプラズマ処理を受けたシリコーン樹脂膜の表
面には高エネルギのイオンの衝突により緻密な5i02
層が形成される。表面層の緻密化の為にイオンの膜内部
への浸入は妨げられ、表面のSun、層の厚さはある上
限値より大きくはならない。但しこの表面のSin、層
の厚さおよび緻密度はプラズマのガス種およびガス圧に
大きく依存する。0.100%の場合にはガス圧が低い
とき厚く。
ガス圧が高くなるに従い薄くなる傾向がある。しかしガ
ス圧が低いときは高エネルギイオンのスパッタ効果の為
に膜厚減少が著しい、従ってO,RIEプラズマ処理時
の膜厚減少が少く、シがもアッシング処理時のプラズマ
侵入を防ぐのに充分な厚さの表面Sin、層を形成する
為に最適なガス圧範囲が存在する。
特にパターン加工によりシリコーン樹脂膜に設けられた
開孔側壁を改質する為に有効なプラズマ侵入は限定され
る6低圧では粒子のエネルギは高くSio2表面層を緻
密化する能力は高いが運動方向が基板面に垂直であるの
で基板面に垂直な面からなる側壁の改質には役立たない
、一方、高圧では粒子のエネルギが低いので表面5i0
2層の緻密化には役立たない。中間の気圧で水平方向の
ベクトル成分も有するイオンの数が増加し、しかも側壁
表面層の緻密化に充分なエネルギを有する圧力範囲が存
在する。
本発明では詳細な実験の結果この圧力範囲は10〜40
0 m Torrであることが分った。
〔実施例〕
実施例 1 第1図は、半導体基板1上にあらかじめ第1層の配線パ
ターン2が形成されたものを基板として用い、その上に
シリコーン樹脂絶縁膜層3を形成し、それに開孔4を設
けたのち第2の配線層5を形成して、シリコーン樹脂絶
縁膜3を層間絶縁膜とする2層配線構造体を実現する工
程図を示したものである。以下、この工程に本発明の0
2RIE処理を施したシリコーン樹脂絶縁膜の形成方法
の実施例につき第1図を用いて工程順に説明する。
先ず第1図(a)に示す断面図は、その内部に半導体装
置(図面省略)が組み込まれ、その表面に予め0,7.
lkn、%の配線パターン2の形成された基板1を示す
第1図(b)は、上記基板上にR51(OH)、、R2
S i(OH)*、及びS i(OH)4 (ただり、
Rはメチル基CH,)のモノマ及びオリゴマを適当な割
合でアルコール系溶液に溶解した市販のポリメチルシロ
キサン塗布液を塗布して1.OIlmの塗膜3を形成し
1次いでN2気流中で200℃×30分のベーキングを
行ない塗膜を固化した状態を示す図である。
第1図(c)は、上記第1図(b)の塗膜3に0、RI
Eプラズマ処理6を施した状態を示したものである。処
理条件としては、02圧力50mTorr、500Wで
30分間処理、サセプタはグラファイト(C)サセプタ
使用である。このO,RIEプラズマ処理済みの塗膜は
その表面層がほとんどSin、に無機化され、その無機
化された表層部に続いてその内部深さ方向には、メチル
基が深さに比例して漸次その濃度が増加して残存してい
た。
なお、この○、RIEプラズマ処理済みの上記試料をア
ッシング処理装置にて02ガス圧7 Torr、10分
にて通常のアッシング処理を行なったところ、メチル基
含有量にはほとんど変化が見られず、クラックも発生し
なかった。
一方、比較のために本発明のO,RIEプラズマ処理を
施さなかった試料及びO,RIEプラズマ処理は行なっ
たが02ガス圧を1樅低下させて0.5mTorrで処
理した試料については、いずれもクラックが発生し、そ
の後の2層配線形成の試料としては不適であった。
第1図(d)は、上記第1図(c)での02RIEプラ
ズマ処理した試料にホトレジスト7を塗布し、所定の回
路パターンのマスクを介し、c2F、によるプラズマエ
ツチングによる、いわゆる通常のドライエツチング方法
で開孔6を配線パターン2の表面が露出する深さまで設
け、このあと上記第1図(c)と同様のO,RIEプラ
ズマ処理を繰返した状態を示したものである。
第1図(8)は、第1図(c)に引続き、図面は省略し
たが、いわゆる0□アツシヤにより、上記ホトレジスト
マを除去し、その後周知の蒸着法により基板1全表面に
第2の配線層5として一層を設け1周知の選択エツチン
グにより上記第1の配線パターン2に電気的に接続され
た第2の配線パターン5を形成した状態を示す図である
。また、図面は省略しているが、この第2の配[!25
の選択エツチング時にもホトレジストマスクパターンを
用い、選択エツチング終了後このレジストマスクをアッ
シャで除去するが、その際にも塗膜3内のメチル基残存
量にはほとんど変化なく、クランクの発生も全く見られ
なかった。
上記のようにこの実施例では、0 、50 m Tor
rのRIEプラズマ処理を第1図(C)と第1図(d)
(この場合は開孔4の内部側壁処理)との2回にわたり
施したが、開孔内壁の処理は絶縁膜層3が比較的厚い場
合に特に有効である。なお、絶縁膜3の厚みとレジスト
除去のプロセスの種類によっては、第1図(Q)の02
RIEプラズマ処理を省略し、開孔4を設けた状態での
O,RIEプラズマ処理のみでも効果がある。
実施例 2 RSi(OH)、、 R,SL(OH)!、および5i
(OH)4(ここでR:メチル基)のモノマおよびオリ
ゴマを適当な割合でアルコール系溶媒に溶解した市販の
ポリメチルシロキサン塗布液をSi基板に塗布して、0
.3−〜1.2−の間の種々の膜厚のポリメチルシロキ
サン塗布膜を得た。N2中200’CX 30分のキュ
アをおこなった。これらの膜につき平行平板型のRIE
 (反応性イオンエツチング)装置を用いて02プラズ
マ処理を行なった。0.の圧力はIO〜400mTor
r、出力は200〜500W、処理時間は20〜160
分と変化させた。サセプタにはグラファイトあるいはS
iO□を用いた。
上記の処理を行なった塗布膜においては全てその後のア
ッシング処理においてクラックの発生はなかった。しか
し、上記処理後、孔明は加工を行なった膜においては、
その後のアッシング処理によりクラックが発生する場合
が有った。第3図に上記処理を行なった膜におけるクラ
ック発生状況を示す。図においては、膜厚が薄く、メチ
ル基濃度の低い膜でクラック発生がないことがわかる。
図中の一点鎖線は赤外吸光測定におけるメチル基吸収帯
と5i−0結合の吸収帯の吸収強度の比をy(%、  
I iph*/ I s+−o) 、膜厚をx(a=)
とすると xy=2.4 であられされ、クラック発生の有無を別ける境界線とな
っている。なお、0印はグラファイトサセプタ、0印は
5in2サセプタをもちいた場合をそれぞれ示している
。また、0や口はクラックなし、0や口は低密度のクラ
ック発生を、・や■は高低密度のクラック発生を示して
いる。
第3図において、クラック発生の無い0や口は1.0≦
y≦4.5 の範囲に有ることが分かる。
一方、バレル型の02プラズマ装置(アッ°シャ)によ
り処理した膜は前述の第2図で示したと同様メチル基濃
度が急速に低下しく0□5 Torr、300wで10
分以内に0.5%になる)、同時に高密度のクランクが
発生することが分かった。
つぎに、第3図において0や口で示したシロキサン膜に
つき膜厚を変化させて赤外吸光測定を行なった。測定結
果の代表例を第4図に示す。この場合、○250 m 
Torr、200W、グラファイトサセプタ使用の処理
条件である。メチル基吸収帯の吸収強度I、、4は I t*hX= I。(1−EXP (−μm))で示
され、第4図の測定値を近似すると上式のμ(吸収係数
)はほぼ膜厚D)に比例することが分かった。すなわち
μ;μ、1 で表わされる。μはメチル基の濃度に比例すると考えら
れるので第4図の結果はメチル基の濃度が膜の深さに比
例して分布するシロキサン膜において耐クラツク性が優
れていることが分かる。
なお、第3図においてyの値が1.0〜4.5%の範囲
にあるにも係わらずクラックが発生したのは開孔部側壁
を新たな表面としたとき側壁表面に垂直な方向の残基メ
チル基濃度の分布が表面が無機化されほとんどゼロで内
部に行くに従い高くなる条件とはかけ離れたためである
上記条件は上記実施例で示したように開孔加工後に前記
0□RIE処理を再度施すことにより達成される。
実施例 3 熱酸化の5in2膜を形成したSi基板上に0.2゜の
プラズマCVD5iO膜/平坦部で0.4〜0.8゜の
実施例1と同じポリメチルシロキサン塗膜10.2pの
プラズマCVD5iO膜の3層積層膜を形成した。ポリ
メチルシロキサン塗布膜(以下シリコーン樹脂膜と呼ぶ
)形成後上層のプラズマSiO膜形成前にシリコーン樹
脂膜に○、RIEプラズマ処理を施した。処理条件はグ
ラファイトサセプタ、0.50 m Torr、500
W X 30分である。上記3層膜にアッシング処理を
行なったがクラック発生はなかった。上記3層膜に配線
接続の為のダイア孔を開孔した。ヴイア孔加工の際マス
クとして用いたレジストをアッシング処理により除去し
た。
この際02RIE処理を施さない比較の試料については
ダイア孔の側壁を基点としてクラックが発生した。一方
、アッシング処理の前に上記のように予めO,RIEプ
ラズマ処理を施した試料についてはダイア孔側壁でのク
ラック発生はなかった。
o2圧力を種々変化させてみたが10mTorr〜40
0mTorrでの02RIEプラズマ処理がクラック発
生防止に特に効果のあることが実施例1と同様に確認さ
れた。また、Sio、サセプタよりもグラファイトサセ
プタの方がクラック防止効果が大きかった。上記の効果
はガス種としてo2の一部をN2、No、N、O,Co
、Co2の少なくとも1種で置換え併用しても認められ
た。さらにCF4を加えると耐クラック性、耐湿性およ
び金属との接着性の向上等の効果が認められた6 なお、本実施例に於けるO、RIE処理を行なりないと
きには時々ヴイア孔部の上層配線材料が劣化するという
問題点が有った。これは上層配線材料をスパッタ法等に
より形成する際のプラズマの効果によりダイア孔側壁に
露出するシロキサン膜が変質しその際発生するガスが上
層配線材料の材質を劣化させるものと考えられる。上記
の本実施例に於ける02RIE処理のうち特にダイア孔
加工後の処理を行なうことにより、上記配線材料を劣化
させる反応を、抑制する効果があることがわかった。
以上の実施例においてはいずれもシリコーン樹脂塗膜と
して、RS i(OH)3、R25i(OH)Z及び5
i(OH)、からなる市販の塗布液を塗布し、200℃
で固化したものについて述べたが、この効果はその他の
市販のオルガノシロキサンにおいても同様で、いわゆる
シリコーン樹脂と総称されるSiの有機化合物に共通に
適用できるものである。
また、同化温度も200℃に限らず、塗膜の分解しない
温度に適宜選定し得ることは云うまでもない。
〔発明の効果〕
本発明によれば半導体処理プロセスに耐えるより厚い塗
布膜絶縁層の形成が可能となるので、半導体装置におけ
る配線層間の平坦化絶縁膜として好適な塗布膜を得るこ
とができる。   ・
【図面の簡単な説明】
第1図は、本発明の一実施例を示す2層配線構造体を製
造する工程図を示した要部断面図、第2図は、比較のた
めに示したアッシング処理によるメチル基含有量の変化
とクラックの発生状況とを示した特性図、第3図は本発
明実施例における0、RIEプラズマ処理後の膜厚と塗
膜の赤外吸収によるメチル基強度との関係をクラックの
発生状況と共に示した分布図、そして第4図は、02R
IEプラズマ処理後の塗膜の表面から深さ方向の残存メ
チル基量(濃度分布)を赤外吸収によるメチル基帯吸収
強度で表示した本発明実施例の特性図である。 図において、 1・・・基板 2・・・第1の配線層パターン 3・・・シリコーン樹脂塗膜 4・・・開孔 5・・・第2の配線層パターン 6・・・○、RIEプラズマ 7・・・レジストパターン

Claims (1)

  1. 【特許請求の範囲】 1、基板上に多層配線構造体を実現する際の層間絶縁膜
    として、少なくともシリコーン樹脂を含む絶縁膜を形成
    する方法において、前記基板上にシリコーン樹脂を塗布
    し、この塗膜が熱分解しない温度条件下で加熱固化した
    のち、前記シリコーン樹脂塗膜面を、少なくとも酸素ガ
    スを含有するガス圧10〜400mTorrの雰囲気下
    で反応性プラズマエッチング処理し、その表面層を無機
    化すると共に膜の内部深さ方向に有機基の残基が漸次増
    大する組成となるよう残存させて膜を変質させて成るこ
    とを特徴とする絶縁膜の形成方法。 2、請求項1記載の絶縁膜の形成に引続き、上記プラズ
    マ処理されたシリコーン樹脂塗膜上に所定の回路パター
    ンに応じたレジストパターンを形成し、これをマスクと
    して前記シリコーン樹脂塗膜を選択エッチングすること
    により所定の開孔を設け、少なくともこの露出された開
    孔内壁面を再度酸素ガスを含有するガス圧10〜400
    mTorrの雰囲気下で反応性プラズマエッチング処理
    することを特徴とする絶縁膜の形成方法。 3、基板上に多層配線構造体を実現する際の層間絶縁膜
    として、少なくともシリコーン樹脂を含む絶縁膜を形成
    する方法において、前記基板上にシリコーン樹脂を塗布
    し、この塗膜が熱分解しない温度条件下で加熱固化した
    のち、前記シリコーン樹脂塗膜上に所定の回路パターン
    に応じたレジストパターンを形成し、これをマスクとし
    て前記シリコーン樹脂塗膜を選択エッチングすることに
    より所定の開孔を設け、少なくともこの露出された開孔
    内壁面を、少なくとも酸素ガス圧10〜400mTor
    rの雰囲気下で反応性プラズマエッチング処理し、前記
    開孔内壁表層を無機化すると共に、前記内壁表面から内
    部に行くに従い漸次有機基の残基が増大する組成となる
    よう残存させて変質させて成ることを特徴とする絶縁膜
    の形成方法。 4、上記シリコーン樹脂塗膜の開孔部は上記基板上に設
    けられた内部配線導体を露出する位置に形成することを
    特徴とする請求項2もしくは3記載の絶縁膜の形成方法
    。 5、上記プラズマエッチング処理のガス雰囲気として酸
    素ガスを主成分とすると共に炭素、窒素及びフッ素から
    成る群の少なくとも1種を成分元素とするガスを副成分
    とすることを特徴とする請求項1、2、3もしくは4記
    載の絶縁膜の形成方法。 6、上記プラズマエッチング処理時に上記基板を保持す
    るサセプタを、少なくとも炭素を含む材料で構成して成
    ることを特徴とする請求項1、2、3、4もしくは5記
    載の絶縁膜の形成方法。
JP63151102A 1988-06-21 1988-06-21 絶縁膜の形成方法 Expired - Fee Related JP2829301B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP63151102A JP2829301B2 (ja) 1988-06-21 1988-06-21 絶縁膜の形成方法
KR89008563A KR0124148B1 (en) 1988-06-21 1989-06-21 Forming method of dielectric film
US07/667,364 US5270259A (en) 1988-06-21 1991-03-11 Method for fabricating an insulating film from a silicone resin using O.sub.

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63151102A JP2829301B2 (ja) 1988-06-21 1988-06-21 絶縁膜の形成方法

Publications (2)

Publication Number Publication Date
JPH01319942A true JPH01319942A (ja) 1989-12-26
JP2829301B2 JP2829301B2 (ja) 1998-11-25

Family

ID=15511387

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63151102A Expired - Fee Related JP2829301B2 (ja) 1988-06-21 1988-06-21 絶縁膜の形成方法

Country Status (2)

Country Link
JP (1) JP2829301B2 (ja)
KR (1) KR0124148B1 (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001313333A (ja) * 2000-02-23 2001-11-09 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US6479380B2 (en) 2000-05-25 2002-11-12 Hitachi, Ltd. Semiconductor device and manufacturing method thereof
JP2004056123A (ja) * 2000-02-23 2004-02-19 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US6815341B2 (en) 2000-02-23 2004-11-09 Matsushita Electric Industrial Co., Ltd. Method for fabricating metal interconnect in a carbon-containing silicon oxide film
US6917110B2 (en) 2001-12-07 2005-07-12 Sanyo Electric Co., Ltd. Semiconductor device comprising an interconnect structure with a modified low dielectric insulation layer
JP2005244111A (ja) * 2004-02-27 2005-09-08 Seiko Epson Corp 成膜方法、SiO2膜、電子部品および電子機器

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001313333A (ja) * 2000-02-23 2001-11-09 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2004056123A (ja) * 2000-02-23 2004-02-19 Matsushita Electric Ind Co Ltd 半導体装置の製造方法
US6815341B2 (en) 2000-02-23 2004-11-09 Matsushita Electric Industrial Co., Ltd. Method for fabricating metal interconnect in a carbon-containing silicon oxide film
US7030009B2 (en) 2000-02-23 2006-04-18 Matsushita Electric Industrial Co., Ltd. Method for forming metal interconnect in a carbon containing silicon oxide film
US6479380B2 (en) 2000-05-25 2002-11-12 Hitachi, Ltd. Semiconductor device and manufacturing method thereof
US6599830B2 (en) 2000-05-25 2003-07-29 Hitachi, Ltd. Semiconductor device and manufacturing method thereof
US6917110B2 (en) 2001-12-07 2005-07-12 Sanyo Electric Co., Ltd. Semiconductor device comprising an interconnect structure with a modified low dielectric insulation layer
JP2005244111A (ja) * 2004-02-27 2005-09-08 Seiko Epson Corp 成膜方法、SiO2膜、電子部品および電子機器

Also Published As

Publication number Publication date
JP2829301B2 (ja) 1998-11-25
KR0124148B1 (en) 1997-11-25
KR900001011A (ko) 1990-01-31

Similar Documents

Publication Publication Date Title
US5270259A (en) Method for fabricating an insulating film from a silicone resin using O.sub.
KR0135486B1 (ko) 반도체 장치 제조방법
TWI425569B (zh) 多孔低k值介電薄膜之紫外光輔助孔洞密封
US6114259A (en) Process for treating exposed surfaces of a low dielectric constant carbon doped silicon oxide dielectric material to protect the material from damage
KR100696033B1 (ko) 반도체 기판 프로세싱 방법
KR101236474B1 (ko) 층간 부착 개선 방법
US6503840B2 (en) Process for forming metal-filled openings in low dielectric constant dielectric material while inhibiting via poisoning
US8481422B2 (en) Prevention and reduction of solvent and solution penetration into porous dielectrics using a thin barrier layer
KR20080107270A (ko) 무기 실라잔계 유전체 막의 제조 방법
WO2007027165A1 (en) Ultraviolet curing process for spin-on dielectric materials used in pre-metal and/or shallow trench isolation applications
JP2003503849A (ja) 基材上にフィルムを形成する方法及び装置
JP2001223269A (ja) 半導体装置およびその製造方法
JPH01319942A (ja) 絶縁膜の形成方法
JP3061558B2 (ja) 半導体装置の絶縁層の形成方法
JP4119542B2 (ja) 半導体装置の製造方法及び絶縁膜の形成方法
JP3610745B2 (ja) 層間絶縁膜の形成方法
JP2004296476A (ja) 半導体装置の製造方法
JP3877472B2 (ja) 層間絶縁膜の形成方法
US20030087534A1 (en) Surface modification for barrier to ionic penetration
US6420277B1 (en) Process for inhibiting crack formation in low dielectric constant dielectric films of integrated circuit structure
JPH10209275A (ja) 半導体装置の製造方法
JP2004522315A (ja) 半導体構造
JP3501407B2 (ja) 有機シリコーン系樹脂膜の形成方法、及び半導体装置の製造方法
JP3008996B2 (ja) 絶縁膜の形成方法
JPH08111458A (ja) 半導体装置およびその製造方法

Legal Events

Date Code Title Description
S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees