JP2004522315A - 半導体構造 - Google Patents

半導体構造 Download PDF

Info

Publication number
JP2004522315A
JP2004522315A JP2003514589A JP2003514589A JP2004522315A JP 2004522315 A JP2004522315 A JP 2004522315A JP 2003514589 A JP2003514589 A JP 2003514589A JP 2003514589 A JP2003514589 A JP 2003514589A JP 2004522315 A JP2004522315 A JP 2004522315A
Authority
JP
Japan
Prior art keywords
layer
semiconductor structure
dielectric
etch stop
etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2003514589A
Other languages
English (en)
Inventor
エドワード ブキャナン，キース
ヤオー，ジョーン−チャイ
Original Assignee
トリコン ホールディングス リミティド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by トリコン ホールディングス リミティド filed Critical トリコン ホールディングス リミティド
Publication of JP2004522315A publication Critical patent/JP2004522315A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76807—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics for dual damascene structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers

Abstract

本発明は、デュアルダマシン工程のための半導体構造に関し、そして、下部層の上部表面が、上部層の堆積の前に如何なる前のアニールを行うことなくＨ2プラズマに該下部層の前記上部表面を露出することによって形成されるとき、スタックに形成された上部および下部の低ｋ誘電体層を含む。

Description

【技術分野】
【０００１】
本発明は、デュアルダマシン工程（dual damascene processing）のための半導体構造に関する。
【背景技術】
【０００２】
半導体装置の形成において、ダマシン工程は、銅の堆積に最も適した方法であるため、特に重要となって来ている。ダマシン工程を行うために、異なるがオーバーラップする構造を連続するエッチング工程によって誘電体のスタック層にエッチングすることが必要であり、これが、エッチングがスタックにおける２つの層間の境界に達した時を検出するのが可能な時に最も評価される。検出されるこの段階のために、境界にエッチング停止層を形成するのが典型的であり、これは、典型的に、２つの誘電体層の間に窒化珪素やカーバイドの薄い層を堆積することによって行われる。これらの材料は、比較的高い誘電定数を有し、また、デバイスの厚さおよび誘電体スタックの誘電定数を増加する。
【発明の開示】
【０００３】
本発明は、スタックに形成された上部および下部の低い誘電定数（ｋ）誘電体層を含むデュアルダマシン処理に適した半導体構造において、前記下部層の上部表面は、前記上部層の堆積の前に如何なる前のアニールを行うことなくＨ2プラズマに該下部層の前記上部表面を露出することによって形成された全体エッチング停止層を有することにある。
【０００４】
少なくとも前記下部誘電体層の材料は、ＳiＣＨＯ型材料であり、例えば、テトラメチルシランおよび酸素の反応により形成される。
【０００５】
前記エッチング停止層は、１００ｎｍ（１０００Å）の厚さよりも薄くて前記下部誘電体層に一致して形成されるのが好ましく、そのため、前記誘電体層を正式に形成するために必要とされる時間、材料或いは設備資源の如何なる付加的な処理を浪費することがない。
【０００６】
他の形態において、本発明は、エッチング停止層としてＳiＣＨＯ型材料の低ｋ誘電体のＨ2プラズマ処理によって形成された表面層を利用することを含む誘電体層のエッチング方法にある。
【０００７】
前記エッチングは、ダマシン工程の一部を構成する。
【０００８】
本発明は上述したように定義されるが、本発明が前に詳述された構成或いは以下の記載の如何なる独創的な組み合わせも含むことは理解されるであろう。
【０００９】
本発明は様々な方法で遂行され、それは、添付図面を参照した例によってここで記述される。
【００１０】
図１において、デュアルダマシン構造は、半導体または絶縁体のウエハ上でエッチングされる。そのため、金属化されたビア１は、表面にエッチング停止層３を有する低い誘電定数の絶縁層２によって境界が設けられる。この停止層は、トレンチエッチング工程の停止を提供する機能を有する。そして、エッチング停止層は、その後、トレンチ内で続いている金属がエッチング停止層に接触するのを許容すべく、スパッタエッチングされてビアにおける金属の上部から取り除かれる。トレンチは、マスク５を使用して低い誘電定数の絶縁体４においてエッチングされる。典型的に、層２および４は、本質的に同じ材料であり、しばしばバリア層６およびキャップ層７のような他の層によって境界が設けられる。
【００１１】
本発明の一実施例は、図２に描かれている。ここで、ビアは低い誘電定数の絶縁体層８に形成された金属または有機のプラグ１ａで充填されているが、必ずしもそうする必要はない。ビアがエッチングされ、また、金属が充填される厳密なシーケンスは、上方に横たわるトレンチ構造のためにエッチング停止層を必要とすることは重要ではない。この層は、バリア層６ａを有する。第２の誘電体層は、従来技術において、マスク５ａとして設けられている。
【００１２】
ここで、参照によって組み入れられる本願と同一出願人による国際特許出願第ＷＯ０１／０１４７２号において、テトラメチルシランおよび酸素の反応による低ｋ誘電体材料を構成し、且つ、続いてそれをＨ2プラズマで処理する方法が述べられている。本願では図４として再現された上記文献の図１９において、そのような膜が層のバルクと異なるように化学処理された表面層を有することが示されている。ここで、出願人は、上記層が調和した誘電体材料となるようにそれらが取り除かれるものと推測したが、とにかくデュアルダマシンおよび関連する工程のいずれの場合にも、それらは伝統的なエッチング停止層を提供しなければならなかった。そこで、本出願人は、この表面層すなわち外皮はエッチング停止層として活用し得ることを規定した。従って、図２において、図４の符号１６で示される外皮部分は、誘電体層８のエッチング停止層を構成し、それどころか誘電定数層９のキャップ層１１を構成する。
【００１３】
そのようなエッチング停止層を作り出す典型的な処理は、４００℃のプラテン、４Ｔｏｒｒの圧力、１０００ｓｃｃｍのＨ2および１３．５６ＭＨｚで１ＫＷが印加された上部シャワーヘッド電極に存する水素プラズマ処理であろう。典型的には、純粋な水素が使用されるが、不活性なキャリアガスと混合された水素すなわち水素含有ガスが適当であるかも知れない。
【００１４】
ここで、トレンチエッチングが述べられたが、例えば、図３に示されるように、ビアのマスクが誤って整合されると、トレンチ上のビアのエッチングも本発明の表面層によって改良される。このとき、金属化されたトレンチ１２は、接触を取るためにエッチングされたビア１３を有する。もし、適切に整合および境界が設けられたこのビアのエッチングは、トレンチ金属上で完全に終端するが、もし、ビアのエッチングが誤った整合だと、トレンチ金属およびトレンチ絶縁層１４の混合体上で終端することが必要になる。もし、全体エッチング停止層を構成するために、トレンチ絶縁層上部１５の表面の変更が行われるならば、ビアのエッチングは改善される。従って、トレンチ絶縁層の表面変更は、ビアのマスクの誤った整合を許容するビアのエッチングを助け、従って、ウエハの歩留りを増加させる。
【図面の簡単な説明】
【００１５】
【図１】デュアルダマシン工程の従来の配置を示す切り抜き断面図である。
【図２】本発明に係るデュアルダマシン工程の配置を示す切り抜き断面図である。
【図３】図２に対応する図であるが、エッチング部は部分的にオフセットされた図である。
【図４】５分間のＨ2プラズマで形成されたＴＭＳおよびＯ2堆積膜のＳＩＭプロファイルを示す図である。

Claims (6)

  1. スタックに形成された上部および下部の低ｋ誘電体層を含むダマシン処理に適した半導体構造であって、前記下部層の上部表面は、前記上部層の堆積の前に如何なる前のアニールを行うことなくＨ2プラズマに該下部層の前記上部表面を露出することによって形成された全体エッチング停止層を有することを特徴とする半導体構造。
  2. 請求項１に記載の半導体構造において、少なくとも前記下部誘電体層の材料は、ＳiＣＨＯ型材料であることを特徴とする半導体構造。
  3. 請求項１または２に記載の半導体構造において、少なくとも前記下部層の材料は、テトラメチルシランおよび酸素の反応により形成されることを特徴とする半導体構造。
  4. 請求項１〜３のいずれか１項に記載の半導体構造において、前記層は、１００ｎｍの厚さよりも薄いことを特徴とする半導体構造。
  5. エッチング停止層としてＳiＣＨＯ型材料の低ｋ誘電体のＨ2プラズマ処理によって形成された表面層を利用することを含むことを特徴とする誘電体層をエッチングする方法。
  6. 請求項５に記載の方法において、前記エッチングは、ダマシン工程の一部を構成することを特徴とする方法。
JP2003514589A 2001-07-19 2002-07-15 半導体構造 Pending JP2004522315A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GBGB0117600.7A GB0117600D0 (en) 2001-07-19 2001-07-19 Semiconductor structure
PCT/GB2002/003208 WO2003009341A2 (en) 2001-07-19 2002-07-15 Damascene structure with integral etch stop layer

Publications (1)

Publication Number Publication Date
JP2004522315A true JP2004522315A (ja) 2004-07-22

Family

ID=9918797

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2003514589A Pending JP2004522315A (ja) 2001-07-19 2002-07-15 半導体構造

Country Status (6)

Country Link
US (2) US7199474B2 (ja)
JP (1) JP2004522315A (ja)
AU (1) AU2002319427A1 (ja)
GB (2) GB0117600D0 (ja)
TW (1) TW578211B (ja)
WO (1) WO2003009341A2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7132369B2 (en) * 2002-12-31 2006-11-07 Applied Materials, Inc. Method of forming a low-K dual damascene interconnect structure
US9318378B2 (en) * 2004-08-21 2016-04-19 Globalfoundries Singapore Pte. Ltd. Slot designs in wide metal lines
US7777296B2 (en) * 2006-12-05 2010-08-17 International Business Machines Corporation Nano-fuse structural arrangements having blow protection barrier spaced from and surrounding fuse link
US7955968B2 (en) * 2009-03-06 2011-06-07 Freescale Semiconductor, Inc. Pseudo hybrid structure for low K interconnect integration
US9064850B2 (en) * 2012-11-15 2015-06-23 Taiwan Semiconductor Manufacturing Company, Ltd. Through-substrate via formation with improved topography control
TWI579918B (zh) * 2015-04-12 2017-04-21 東京威力科創股份有限公司 開放式特徵部中用以建立介電隔離結構之消去法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5283173A (en) * 1990-01-24 1994-02-01 The Research Foundation Of State University Of New York System to detect protein-protein interactions
ATE331797T1 (de) * 1990-11-29 2006-07-15 Cropdesign Nv Kontrolle von pflanzenzellvermehrung und - wachstum
US5583210A (en) * 1993-03-18 1996-12-10 Pioneer Hi-Bred International, Inc. Methods and compositions for controlling plant development
US5688665A (en) * 1994-01-07 1997-11-18 Fred Hutchinson Cancer Research Center Isolated nucleic acid molecules encoding the p27 KIP-1 protein
US7001848B1 (en) * 1997-11-26 2006-02-21 Texas Instruments Incorporated Hydrogen plasma photoresist strip and polymeric residue cleanup process for oxygen-sensitive materials
US6340435B1 (en) * 1998-02-11 2002-01-22 Applied Materials, Inc. Integrated low K dielectrics and etch stops
GB2361809B (en) * 1999-02-26 2003-11-05 Trikon Holdings Ltd A method of processing a polymer layer
DE10081808T1 (de) 1999-06-26 2002-11-07 Trikon Holdings Ltd Verfahren und Vorrichtung zur Ausbildung eines Filmes auf einem Substrat
GB0001179D0 (en) 2000-01-19 2000-03-08 Trikon Holdings Ltd Methods & apparatus for forming a film on a substrate
US6528432B1 (en) * 2000-12-05 2003-03-04 Advanced Micro Devices, Inc. H2-or H2/N2-plasma treatment to prevent organic ILD degradation
US6720247B2 (en) * 2000-12-14 2004-04-13 Texas Instruments Incorporated Pre-pattern surface modification for low-k dielectrics using A H2 plasma
US6962869B1 (en) * 2002-10-15 2005-11-08 Taiwan Semiconductor Manufacturing Company, Ltd. SiOCH low k surface protection layer formation by CxHy gas plasma treatment

Also Published As

Publication number Publication date
GB2394835A (en) 2004-05-05
US20040219794A1 (en) 2004-11-04
GB0117600D0 (en) 2001-09-12
GB0400480D0 (en) 2004-02-11
GB2394835B (en) 2005-07-06
US20070145007A1 (en) 2007-06-28
AU2002319427A1 (en) 2003-03-03
WO2003009341A3 (en) 2003-03-27
TW578211B (en) 2004-03-01
US7199474B2 (en) 2007-04-03
WO2003009341A2 (en) 2003-01-30

Similar Documents

Publication Publication Date Title
US6352921B1 (en) Use of boron carbide as an etch-stop and barrier layer for copper dual damascene metallization
JP2978748B2 (ja) 半導体装置の製造方法
US20090104774A1 (en) Method of manufacturing a semiconductor device
WO2003060977A3 (en) Method for preventing undesirable etching of contact hole sidewalls in a preclean etching step
US6433433B1 (en) Semiconductor device with misaligned via hole
KR20010078207A (ko) 반도체 디바이스 밀착층 구조 및 구조를 형성하기 위한 공정
US20070145007A1 (en) Semiconductor structure
JPH09321045A (ja) 半導体装置およびその製造方法
JPH06349950A (ja) 半導体装置及びその製造方法
KR100732773B1 (ko) 절연층들간의 들뜸을 방지한 반도체 소자 제조 방법
JP3781729B2 (ja) 半導体装置の製造方法
US20050133931A1 (en) SiOC properties and its uniformity in bulk for damascene applications
KR100780680B1 (ko) 반도체 소자의 금속배선 형성방법
TWI237869B (en) Methods for forming aluminum metal wirings
JP2008305921A (ja) 半導体装置及びその製造方法
US20070037378A1 (en) Method for forming metal pad in semiconductor device
US7488681B2 (en) Method for fabricating Al metal line
US7214608B2 (en) Interlevel dielectric layer and metal layer sealing
KR100454257B1 (ko) 구리를 사용한 대머신 금속배선 형성 방법
JP2871943B2 (ja) 半導体装置の製造方法
JPH1022390A (ja) 半導体装置の製造方法
TWI282602B (en) Dual damascene process
JP2000323569A (ja) 半導体集積回路装置およびその製造方法
KR20000048042A (ko) 알루미늄 배선과 반도체 장치 및 그 제조방법
JP2007115763A (ja) 半導体製造方法