JP2001313333A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JP2001313333A JP2001313333A JP2000338744A JP2000338744A JP2001313333A JP 2001313333 A JP2001313333 A JP 2001313333A JP 2000338744 A JP2000338744 A JP 2000338744A JP 2000338744 A JP2000338744 A JP 2000338744A JP 2001313333 A JP2001313333 A JP 2001313333A
- Authority
- JP
- Japan
- Prior art keywords
- silicon oxide
- wiring groove
- film
- insulating film
- oxide layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【課題】 炭素含有シリコン酸化膜からなる絶縁膜に埋
め込まれた金属配線を有する半導体装置において、金属
配線間の寄生容量を確実に低減できるようにする。 【解決手段】 シリコン基板１上の第１の絶縁膜２の上
には炭素含有シリコン酸化膜からなる第２の絶縁膜３が
形成されており、該第２の絶縁膜３には配線溝５が形成
されている。配線溝５の壁部及び底部には、２０ｎｍ程
度以下の均一な厚さを有すると共に２．０ｇ／ｃｍ3 以
上の高い密度を有するシリコン酸化層６が形成されてい
る。配線溝５のシリコン酸化層６の内側には金属配線７
が埋め込まれている。
め込まれた金属配線を有する半導体装置において、金属
配線間の寄生容量を確実に低減できるようにする。 【解決手段】 シリコン基板１上の第１の絶縁膜２の上
には炭素含有シリコン酸化膜からなる第２の絶縁膜３が
形成されており、該第２の絶縁膜３には配線溝５が形成
されている。配線溝５の壁部及び底部には、２０ｎｍ程
度以下の均一な厚さを有すると共に２．０ｇ／ｃｍ3 以
上の高い密度を有するシリコン酸化層６が形成されてい
る。配線溝５のシリコン酸化層６の内側には金属配線７
が埋め込まれている。
Description
【０００１】
【発明の属する技術分野】本発明は、低い比誘電率を有
する絶縁膜（以下、低誘電率膜と称する）に金属配線が
埋め込まれてなる半導体装置及びその製造方法に関す
る。
する絶縁膜（以下、低誘電率膜と称する）に金属配線が
埋め込まれてなる半導体装置及びその製造方法に関す
る。
【０００２】
【従来の技術】以下、図９を参照しながら、低誘電率膜
に金属配線が埋め込まれてなる半導体装置の構造につい
て説明する。
に金属配線が埋め込まれてなる半導体装置の構造につい
て説明する。
【０００３】図９に示すように、半導体基板１００の上
に形成された第１の絶縁膜１０１の上に例えばシリコン
酸化膜からなる第２の絶縁膜１０２が形成されており、
該第２の絶縁膜１０２には、例えばタンタルナイトライ
ドからなるバリアメタル層１０５ａと例えば銅膜からな
る主配線層１０５ｂとから構成される金属配線１０５が
埋め込まれている。
に形成された第１の絶縁膜１０１の上に例えばシリコン
酸化膜からなる第２の絶縁膜１０２が形成されており、
該第２の絶縁膜１０２には、例えばタンタルナイトライ
ドからなるバリアメタル層１０５ａと例えば銅膜からな
る主配線層１０５ｂとから構成される金属配線１０５が
埋め込まれている。
【０００４】ところで、前述の半導体装置においては、
金属配線１０５同士の間に介在する第２の絶縁膜１０２
がシリコン酸化膜（比誘電率は３．９〜４．２程度であ
る）からなるため、金属配線１０５同士の間に発生する
寄生容量が大きくなるので、半導体装置の高速動作が妨
げられるという問題がある。
金属配線１０５同士の間に介在する第２の絶縁膜１０２
がシリコン酸化膜（比誘電率は３．９〜４．２程度であ
る）からなるため、金属配線１０５同士の間に発生する
寄生容量が大きくなるので、半導体装置の高速動作が妨
げられるという問題がある。
【０００５】そこで、第２の絶縁膜１０２として、比誘
電率が低い炭素含有シリコン酸化膜（比誘電率は２．５
程度である）を用いることが考慮される。
電率が低い炭素含有シリコン酸化膜（比誘電率は２．５
程度である）を用いることが考慮される。
【０００６】以下、図１０（ａ）〜（ｅ）を参照しなが
ら、炭素含有シリコン酸化膜からなる絶縁膜に金属配線
が埋め込まれてなる半導体装置の製造方法について説明
する。
ら、炭素含有シリコン酸化膜からなる絶縁膜に金属配線
が埋め込まれてなる半導体装置の製造方法について説明
する。
【０００７】まず、図１０（ａ）に示すように、半導体
基板１００の上に形成された第１の絶縁膜１０１の上
に、炭素含有シリコン酸化膜からなる第２の絶縁膜１１
０を形成した後、図１０（ｂ）に示すように、第２の絶
縁膜１１０の上に、配線溝形成用開口部を有するレジス
トパターン１１１を形成する。
基板１００の上に形成された第１の絶縁膜１０１の上
に、炭素含有シリコン酸化膜からなる第２の絶縁膜１１
０を形成した後、図１０（ｂ）に示すように、第２の絶
縁膜１１０の上に、配線溝形成用開口部を有するレジス
トパターン１１１を形成する。
【０００８】次に、図１０（ｃ）に示すように、第２の
絶縁膜１１０に対して、レジストパターン１１１をマス
クにして、フッ素及び炭素を主成分とするエッチングガ
スを用いるプラズマエッチングを行なって、第２の絶縁
膜１１０に配線溝１１２を形成する。このようにする
と、レジストパターン１１１の表面には、プラズマエッ
チングされる前のレジスト材料に比べて結合状態が変化
し、フッ素及び炭素を主成分とするポリマーからなり５
０ｎｍ程度の厚さを持つ硬化層１１１ａが形成される。
硬化層１１１ａは、ウェットエッチングによっては除去
することができず、酸素ガスを用いるプラズマエッチン
グにより除去することができる。
絶縁膜１１０に対して、レジストパターン１１１をマス
クにして、フッ素及び炭素を主成分とするエッチングガ
スを用いるプラズマエッチングを行なって、第２の絶縁
膜１１０に配線溝１１２を形成する。このようにする
と、レジストパターン１１１の表面には、プラズマエッ
チングされる前のレジスト材料に比べて結合状態が変化
し、フッ素及び炭素を主成分とするポリマーからなり５
０ｎｍ程度の厚さを持つ硬化層１１１ａが形成される。
硬化層１１１ａは、ウェットエッチングによっては除去
することができず、酸素ガスを用いるプラズマエッチン
グにより除去することができる。
【０００９】そこで、図１０（ｄ）に示すように、酸素
プラズマを用いるアッシングによりレジストパターン１
１１を除去する。この場合のアッシングは、例えば、２
６７〜４００Ｐａ程度の真空度で、１５０〜２５０℃程
度の比較的高い基板温度でダウンフロー方式（基板にバ
イアス電圧を印加しない方式）により行なう。このよう
にすると、表面に硬化層１１１ａが形成されているレジ
ストパターン１１１を確実に除去することができると共
に、炭素含有シリコン酸化膜からなる第２の絶縁膜１１
０の表面に例えば２００ｎｍの厚さを有するシリコン酸
化膜１１３が形成される。
プラズマを用いるアッシングによりレジストパターン１
１１を除去する。この場合のアッシングは、例えば、２
６７〜４００Ｐａ程度の真空度で、１５０〜２５０℃程
度の比較的高い基板温度でダウンフロー方式（基板にバ
イアス電圧を印加しない方式）により行なう。このよう
にすると、表面に硬化層１１１ａが形成されているレジ
ストパターン１１１を確実に除去することができると共
に、炭素含有シリコン酸化膜からなる第２の絶縁膜１１
０の表面に例えば２００ｎｍの厚さを有するシリコン酸
化膜１１３が形成される。
【００１０】ここで、酸素プラズマを用いるアッシング
工程において、第２の絶縁膜１１０を構成する炭素含有
酸化シリコンから炭素成分が取り除かれて酸化シリコン
が形成されるメカニズムについて、図１１及び図１２を
参照しながら説明する。
工程において、第２の絶縁膜１１０を構成する炭素含有
酸化シリコンから炭素成分が取り除かれて酸化シリコン
が形成されるメカニズムについて、図１１及び図１２を
参照しながら説明する。
【００１１】図１１は、炭素含有酸化シリコンの化学式
の一例を示しており、該化学式を持つ炭素含有酸化シリ
コンに酸素が結合すると、２ＣＨ3＋７Ｏ→２ＣＯ2↑＋
３Ｈ2Ｏ↑の化学反応が起こって、Ｓｉに結合していた
ＣＨ3 は消滅し、ＣＨ3 が消滅した後のＳｉには新たな
Ｏが結合するので、図１２に示すような化学式を有する
酸化シリコンが形成される。
の一例を示しており、該化学式を持つ炭素含有酸化シリ
コンに酸素が結合すると、２ＣＨ3＋７Ｏ→２ＣＯ2↑＋
３Ｈ2Ｏ↑の化学反応が起こって、Ｓｉに結合していた
ＣＨ3 は消滅し、ＣＨ3 が消滅した後のＳｉには新たな
Ｏが結合するので、図１２に示すような化学式を有する
酸化シリコンが形成される。
【００１２】次に、第２の絶縁膜１１０の上つまりシリ
コン酸化膜１１３の上に、スパッタリング法によりタン
タルナイトライド膜を堆積した後、該タンタルナイトラ
イド膜の上に電解めっき法により銅膜を堆積し、その
後、ＣＭＰ法により、銅膜及びタンタルナイトライド膜
における第２の絶縁膜１１０の上に存在する部分を除去
して、図１２（ｅ）に示すように、タンタルナイトライ
ド膜からなるなるバリアメタル層１１４ａと銅膜からな
る主配線層１１４ｂとから構成される金属配線１１４を
形成する。
コン酸化膜１１３の上に、スパッタリング法によりタン
タルナイトライド膜を堆積した後、該タンタルナイトラ
イド膜の上に電解めっき法により銅膜を堆積し、その
後、ＣＭＰ法により、銅膜及びタンタルナイトライド膜
における第２の絶縁膜１１０の上に存在する部分を除去
して、図１２（ｅ）に示すように、タンタルナイトライ
ド膜からなるなるバリアメタル層１１４ａと銅膜からな
る主配線層１１４ｂとから構成される金属配線１１４を
形成する。
【００１３】
【発明が解決しようとする課題】しかしながら、前述の
方法により得られる半導体装置においては、以下に説明
するような問題がある。
方法により得られる半導体装置においては、以下に説明
するような問題がある。
【００１４】まず、レジストパターン１１１を酸素プラ
ズマにより除去する工程において、炭素含有シリコン酸
化膜からなる第２の絶縁膜１１０の表面に例えば２００
ｎｍの厚さを有し比誘電率の高いシリコン酸化膜１１３
が形成されてしまうので、第２の絶縁膜１１０として炭
素含有シリコン酸化膜を用いたにもかかわらず、金属配
線１１４間の寄生容量を十分に低減することができない
という問題がある。
ズマにより除去する工程において、炭素含有シリコン酸
化膜からなる第２の絶縁膜１１０の表面に例えば２００
ｎｍの厚さを有し比誘電率の高いシリコン酸化膜１１３
が形成されてしまうので、第２の絶縁膜１１０として炭
素含有シリコン酸化膜を用いたにもかかわらず、金属配
線１１４間の寄生容量を十分に低減することができない
という問題がある。
【００１５】また、シリコン酸化膜１１３の密度は、
１．７〜１．８ｇ／ｃｍ3 であって例えばプラズマＣＶ
Ｄ法により形成されたシリコン酸化膜に比べて低いの
で、後工程（例えば、金属配線１１４の上にヴィアホー
ルを形成するためのレジストパターン又はヴィアホール
の上に形成される上層の金属配線用の配線溝を形成する
ためのレジストパターンをアッシングにより除去する工
程）において酸素プラズマが供給されると、酸素イオン
がシリコン酸化膜１１３を透過して、その外側の炭素含
有シリコン膜に到達し、炭素含有シリコン膜を酸化させ
るので、シリコン酸化膜１１３の膜厚が拡大してしまう
という問題がある。
１．７〜１．８ｇ／ｃｍ3 であって例えばプラズマＣＶ
Ｄ法により形成されたシリコン酸化膜に比べて低いの
で、後工程（例えば、金属配線１１４の上にヴィアホー
ルを形成するためのレジストパターン又はヴィアホール
の上に形成される上層の金属配線用の配線溝を形成する
ためのレジストパターンをアッシングにより除去する工
程）において酸素プラズマが供給されると、酸素イオン
がシリコン酸化膜１１３を透過して、その外側の炭素含
有シリコン膜に到達し、炭素含有シリコン膜を酸化させ
るので、シリコン酸化膜１１３の膜厚が拡大してしまう
という問題がある。
【００１６】以上のように、炭素含有シリコン酸化膜か
らなる絶縁膜に埋め込まれた金属配線を有する従来の半
導体装置においては、絶縁膜における金属配線に接する
領域に膜厚の大きいシリコン酸化膜が形成されてしまう
ために、金属配線間の寄生容量が増大してしまうという
問題がある。
らなる絶縁膜に埋め込まれた金属配線を有する従来の半
導体装置においては、絶縁膜における金属配線に接する
領域に膜厚の大きいシリコン酸化膜が形成されてしまう
ために、金属配線間の寄生容量が増大してしまうという
問題がある。
【００１７】前記に鑑み、本発明は、炭素含有シリコン
酸化膜からなる絶縁膜に埋め込まれた金属配線を有する
半導体装置において、金属配線間の寄生容量を確実に低
減できるようにすることを目的とする。
酸化膜からなる絶縁膜に埋め込まれた金属配線を有する
半導体装置において、金属配線間の寄生容量を確実に低
減できるようにすることを目的とする。
【００１８】
【課題を解決するための手段】前記の目的を達成するた
め、本発明に係る第１の半導体装置は、基板上に形成さ
れた炭素含有シリコン膜からなる絶縁膜と、絶縁膜に形
成された配線溝と、配線溝の壁部及び底部に形成されて
おり、酸素を殆ど透過させないような高い密度を持つシ
リコン酸化層と、配線溝の内部におけるシリコン酸化層
の内側に形成された金属配線とを備えている。
め、本発明に係る第１の半導体装置は、基板上に形成さ
れた炭素含有シリコン膜からなる絶縁膜と、絶縁膜に形
成された配線溝と、配線溝の壁部及び底部に形成されて
おり、酸素を殆ど透過させないような高い密度を持つシ
リコン酸化層と、配線溝の内部におけるシリコン酸化層
の内側に形成された金属配線とを備えている。
【００１９】本発明に係る第１の半導体装置によると、
配線溝の壁部及び底部に、酸素を殆ど透過させないよう
な高い密度を持つシリコン酸化層が形成されているた
め、後工程において、酸素プラズマが供給されても、酸
素イオンはシリコン酸化層を透過できないので、シリコ
ン酸化層の外側の炭素含有シリコン膜は酸化されない。
このため、配線溝の壁部及び底部に形成されているシリ
コン酸化層の厚さが増大しないので、金属配線間の寄生
容量を確実に低減することができる。
配線溝の壁部及び底部に、酸素を殆ど透過させないよう
な高い密度を持つシリコン酸化層が形成されているた
め、後工程において、酸素プラズマが供給されても、酸
素イオンはシリコン酸化層を透過できないので、シリコ
ン酸化層の外側の炭素含有シリコン膜は酸化されない。
このため、配線溝の壁部及び底部に形成されているシリ
コン酸化層の厚さが増大しないので、金属配線間の寄生
容量を確実に低減することができる。
【００２０】第１の半導体装置において、シリコン酸化
層の密度は、２．０ｇ／ｃｍ3 以上であることが好まし
い。
層の密度は、２．０ｇ／ｃｍ3 以上であることが好まし
い。
【００２１】このようにすると、シリコン酸化層は酸素
イオンの透過を確実に阻止するため、配線溝の壁部及び
底部に形成されているシリコン酸化層の厚さが増大を確
実に防止することができる。
イオンの透過を確実に阻止するため、配線溝の壁部及び
底部に形成されているシリコン酸化層の厚さが増大を確
実に防止することができる。
【００２２】本発明に係る第２の半導体装置は、基板上
に形成された炭素含有シリコン膜からなる絶縁膜と、絶
縁膜に形成された配線溝と、配線溝の壁部及び底部に形
成されており、均一で且つ小さい膜厚を有するシリコン
酸化層と、配線溝の内部におけるシリコン酸化層の内側
に形成された金属配線とを備えている。
に形成された炭素含有シリコン膜からなる絶縁膜と、絶
縁膜に形成された配線溝と、配線溝の壁部及び底部に形
成されており、均一で且つ小さい膜厚を有するシリコン
酸化層と、配線溝の内部におけるシリコン酸化層の内側
に形成された金属配線とを備えている。
【００２３】本発明に係る第２の半導体装置によると、
配線溝の壁部及び底部に、均一で且つ小さい膜厚を有す
るシリコン酸化層が形成されているため、つまり、金属
配線間に介在する比誘電率の高いシリコン酸化層は均一
で且つ小さい膜厚を有しているため、金属配線間の寄生
容量を確実に低減することができる。
配線溝の壁部及び底部に、均一で且つ小さい膜厚を有す
るシリコン酸化層が形成されているため、つまり、金属
配線間に介在する比誘電率の高いシリコン酸化層は均一
で且つ小さい膜厚を有しているため、金属配線間の寄生
容量を確実に低減することができる。
【００２４】第２の半導体装置において、シリコン酸化
層の厚さは２０ｎｍ以下であることが好ましい。
層の厚さは２０ｎｍ以下であることが好ましい。
【００２５】このようにすると、金属配線間の寄生容量
をより一層低減することができる。
をより一層低減することができる。
【００２６】本発明に係る第１の半導体装置の製造方法
は、基板上に、炭素含有シリコン酸化膜からなる絶縁膜
を形成する工程と、絶縁膜に対してレジストパターンを
マスクにエッチングを行なって、絶縁膜に配線溝を形成
する工程と、酸素を含むエッチングガスを用いるドライ
エッチングにより、絶縁膜に対するエッチング工程によ
りレジストパターンの表面に形成された硬化層を除去す
ると共に配線溝の壁部及び底部にシリコン酸化層を形成
する工程と、ウェットエッチングにより、レジストパタ
ーンを除去する工程と、配線溝に金属膜を埋め込んで金
属配線を形成する工程とを備えている。
は、基板上に、炭素含有シリコン酸化膜からなる絶縁膜
を形成する工程と、絶縁膜に対してレジストパターンを
マスクにエッチングを行なって、絶縁膜に配線溝を形成
する工程と、酸素を含むエッチングガスを用いるドライ
エッチングにより、絶縁膜に対するエッチング工程によ
りレジストパターンの表面に形成された硬化層を除去す
ると共に配線溝の壁部及び底部にシリコン酸化層を形成
する工程と、ウェットエッチングにより、レジストパタ
ーンを除去する工程と、配線溝に金属膜を埋め込んで金
属配線を形成する工程とを備えている。
【００２７】本発明に係る第１の半導体装置の製造方法
によると、酸素を含むエッチングガスを用いるドライエ
ッチングにより、絶縁膜に対するエッチング工程により
レジストパターンの表面に形成された硬化層を除去する
と共に配線溝の壁部及び底部にシリコン酸化層を形成す
るため、配線溝の壁部及び底部は、酸素を含むエッチン
グガスに短い時間しか曝されないので、配線溝の壁部及
び底部には、均一で且つ小さい膜厚を有するシリコン酸
化層が形成される。また、硬化層が除去されたレジスト
パターンはウェットエッチングにより除去されるため、
レジストパターンを除去する工程において、配線溝の壁
部及び底部は酸素プラズマに曝されないので、シリコン
酸化層の厚さは拡大しない。従って、金属配線間の寄生
容量を確実に低減することができる。
によると、酸素を含むエッチングガスを用いるドライエ
ッチングにより、絶縁膜に対するエッチング工程により
レジストパターンの表面に形成された硬化層を除去する
と共に配線溝の壁部及び底部にシリコン酸化層を形成す
るため、配線溝の壁部及び底部は、酸素を含むエッチン
グガスに短い時間しか曝されないので、配線溝の壁部及
び底部には、均一で且つ小さい膜厚を有するシリコン酸
化層が形成される。また、硬化層が除去されたレジスト
パターンはウェットエッチングにより除去されるため、
レジストパターンを除去する工程において、配線溝の壁
部及び底部は酸素プラズマに曝されないので、シリコン
酸化層の厚さは拡大しない。従って、金属配線間の寄生
容量を確実に低減することができる。
【００２８】第１の半導体装置の製造方法において、酸
素を含むエッチングガスを用いるドライエッチングは、
１３．３Ｐａ以下の圧力下のプラズマ雰囲気中で行なう
ことが好ましい。
素を含むエッチングガスを用いるドライエッチングは、
１３．３Ｐａ以下の圧力下のプラズマ雰囲気中で行なう
ことが好ましい。
【００２９】このようにすると、配線溝の壁部及び底部
に２０ｎｍ程度以下の厚さを持つシリコン酸化層を形成
することができるので、金属配線間の寄生容量をより一
層低減することができる。
に２０ｎｍ程度以下の厚さを持つシリコン酸化層を形成
することができるので、金属配線間の寄生容量をより一
層低減することができる。
【００３０】この場合、酸素を含むエッチングガスを用
いるドライエッチングは、異方性ＲＩＥであることが特
に好ましい。
いるドライエッチングは、異方性ＲＩＥであることが特
に好ましい。
【００３１】このようにすると、配線溝の壁部及び底部
に、２０ｎｍ程度以下の厚さを有すると共に酸素を殆ど
透過させないような高い密度を持つシリコン酸化層を形
成することができるため、後工程において、酸素プラズ
マが供給されても、酸素イオンはシリコン酸化層を透過
できないので、シリコン酸化層の外側の炭素含有シリコ
ン膜は酸化されない。このため、配線溝の壁部及び底部
に形成されているシリコン酸化層の厚さが増大しないの
で、金属配線間の寄生容量を確実に低減することができ
る。
に、２０ｎｍ程度以下の厚さを有すると共に酸素を殆ど
透過させないような高い密度を持つシリコン酸化層を形
成することができるため、後工程において、酸素プラズ
マが供給されても、酸素イオンはシリコン酸化層を透過
できないので、シリコン酸化層の外側の炭素含有シリコ
ン膜は酸化されない。このため、配線溝の壁部及び底部
に形成されているシリコン酸化層の厚さが増大しないの
で、金属配線間の寄生容量を確実に低減することができ
る。
【００３２】第１の半導体装置の製造方法は、ウェット
エッチングにより、配線溝の壁部及び底部に形成されて
いるシリコン酸化層を除去する工程をさらに備えている
ことが好ましい。
エッチングにより、配線溝の壁部及び底部に形成されて
いるシリコン酸化層を除去する工程をさらに備えている
ことが好ましい。
【００３３】このようにすると、金属配線間には、比誘
電率の高いシリコン酸化膜が介在しないので、金属配線
間の寄生容量をより一層低減することができる。
電率の高いシリコン酸化膜が介在しないので、金属配線
間の寄生容量をより一層低減することができる。
【００３４】本発明に係る第２の半導体装置の製造方法
は、基板上に、炭素含有シリコン酸化膜からなる絶縁膜
を形成する工程と、絶縁膜に対してレジストパターンを
マスクにエッチングを行なって、絶縁膜に配線溝を形成
する工程と、配線溝にレジスト膜を埋め込む工程と、酸
素を含むエッチングガスを用いるドライエッチングによ
り、レジスト膜における配線溝の外側に存在する部分
と、絶縁膜に対するエッチング工程により表面に硬化層
が形成されているレジストパターンとを除去する工程
と、ウェットエッチングにより、レジスト膜における配
線溝の内部に存在する部分を除去する工程と、配線溝に
金属膜を埋め込んで金属配線を形成する工程とを備えて
いる。
は、基板上に、炭素含有シリコン酸化膜からなる絶縁膜
を形成する工程と、絶縁膜に対してレジストパターンを
マスクにエッチングを行なって、絶縁膜に配線溝を形成
する工程と、配線溝にレジスト膜を埋め込む工程と、酸
素を含むエッチングガスを用いるドライエッチングによ
り、レジスト膜における配線溝の外側に存在する部分
と、絶縁膜に対するエッチング工程により表面に硬化層
が形成されているレジストパターンとを除去する工程
と、ウェットエッチングにより、レジスト膜における配
線溝の内部に存在する部分を除去する工程と、配線溝に
金属膜を埋め込んで金属配線を形成する工程とを備えて
いる。
【００３５】本発明に係る第２の半導体装置の製造方法
によると、配線溝にレジスト膜を埋め込んでおいてか
ら、酸素を含むエッチングガスを用いるドライエッチン
グにより、レジストパターンの表面に形成されている硬
化層を除去するため、配線溝の壁部及び底部は、酸素を
含むエッチングガスに曝されないので、配線溝の壁部及
び底部にはシリコン酸化膜が形成されない。また、硬化
層が除去されたレジストパターンはウェットエッチング
により除去されるため、レジストパターンを除去する工
程において、配線溝の壁部及び底部は酸素プラズマに曝
されないので、配線溝の壁部及び底部にはシリコン酸化
膜が形成されない。従って、金属配線間の寄生容量を確
実に低減することができる。
によると、配線溝にレジスト膜を埋め込んでおいてか
ら、酸素を含むエッチングガスを用いるドライエッチン
グにより、レジストパターンの表面に形成されている硬
化層を除去するため、配線溝の壁部及び底部は、酸素を
含むエッチングガスに曝されないので、配線溝の壁部及
び底部にはシリコン酸化膜が形成されない。また、硬化
層が除去されたレジストパターンはウェットエッチング
により除去されるため、レジストパターンを除去する工
程において、配線溝の壁部及び底部は酸素プラズマに曝
されないので、配線溝の壁部及び底部にはシリコン酸化
膜が形成されない。従って、金属配線間の寄生容量を確
実に低減することができる。
【００３６】第２の半導体装置の製造方法は、レジスト
膜における配線溝の内部に存在する部分を除去する工程
と、配線溝に金属膜を埋め込んで金属配線を形成する工
程との間に、１３．３Ｐａ以下の圧力下で且つ酸素を含
むプラズマ雰囲気中において異方性ＲＩＥを行なうこと
により、配線溝の壁部及び底部にシリコン酸化層を形成
する工程をさらに備えていることが好ましい。
膜における配線溝の内部に存在する部分を除去する工程
と、配線溝に金属膜を埋め込んで金属配線を形成する工
程との間に、１３．３Ｐａ以下の圧力下で且つ酸素を含
むプラズマ雰囲気中において異方性ＲＩＥを行なうこと
により、配線溝の壁部及び底部にシリコン酸化層を形成
する工程をさらに備えていることが好ましい。
【００３７】このようにすると、配線溝の壁部及び底部
に、２０ｎｍ程度以下の厚さを有すると共に酸素を殆ど
透過させないような高い密度を持つシリコン酸化層を形
成することができるため、後工程において、酸素プラズ
マが供給されても、酸素イオンはシリコン酸化層を透過
できないので、シリコン酸化層の外側の炭素含有シリコ
ン膜は酸化されない。このため、金属配線間の寄生容量
を確実に低減することができる。
に、２０ｎｍ程度以下の厚さを有すると共に酸素を殆ど
透過させないような高い密度を持つシリコン酸化層を形
成することができるため、後工程において、酸素プラズ
マが供給されても、酸素イオンはシリコン酸化層を透過
できないので、シリコン酸化層の外側の炭素含有シリコ
ン膜は酸化されない。このため、金属配線間の寄生容量
を確実に低減することができる。
【００３８】
【発明の実施の形態】（第１の実施形態）以下、本発明
の第１の実施形態に係る半導体装置について、図１を参
照しながら説明する。
の第１の実施形態に係る半導体装置について、図１を参
照しながら説明する。
【００３９】図１は第１の実施形態に係る半導体装置の
断面構造を示しており、シリコン基板１の上に形成され
たシリコン酸化膜からなる第１の絶縁膜２の上に、例え
ばプラズマＣＶＤ法又はＳＯＧ法により形成され、１０
００ｎｍの厚さを有する炭素含有シリコン酸化膜からな
る第２の絶縁膜３が形成されている。
断面構造を示しており、シリコン基板１の上に形成され
たシリコン酸化膜からなる第１の絶縁膜２の上に、例え
ばプラズマＣＶＤ法又はＳＯＧ法により形成され、１０
００ｎｍの厚さを有する炭素含有シリコン酸化膜からな
る第２の絶縁膜３が形成されている。
【００４０】第２の絶縁膜３には配線溝５が形成されて
おり、該配線溝５の壁部及び底部には、２０ｎｍ程度以
下、好ましくは１０〜１５ｎｍ程度の均一な厚さを有す
ると共に２．０〜２．１ｇ／ｃｍ3 程度の高い密度を有
するシリコン酸化層６が形成されている。
おり、該配線溝５の壁部及び底部には、２０ｎｍ程度以
下、好ましくは１０〜１５ｎｍ程度の均一な厚さを有す
ると共に２．０〜２．１ｇ／ｃｍ3 程度の高い密度を有
するシリコン酸化層６が形成されている。
【００４１】配線溝５のシリコン酸化層６の内側には、
タンタルナイトライド膜からなるなるバリアメタル層７
ａと銅膜からなる主配線層７ｂとから構成される金属配
線７が埋め込まれている。
タンタルナイトライド膜からなるなるバリアメタル層７
ａと銅膜からなる主配線層７ｂとから構成される金属配
線７が埋め込まれている。
【００４２】第１の実施形態に係る半導体装置による
と、配線溝５の壁部及び底部には、２０ｎｍ程度以下の
均一な厚さを有するシリコン酸化層６が形成されている
ため、金属配線７同士の間に発生する寄生容量は大きく
低減する。また、シリコン酸化層６は、炭素含有シリコ
ン酸化膜からなる第２の絶縁膜３と金属配線７との密着
性を向上させる機能を有するため、金属配線７の配線溝
５に対する密着性が向上する。
と、配線溝５の壁部及び底部には、２０ｎｍ程度以下の
均一な厚さを有するシリコン酸化層６が形成されている
ため、金属配線７同士の間に発生する寄生容量は大きく
低減する。また、シリコン酸化層６は、炭素含有シリコ
ン酸化膜からなる第２の絶縁膜３と金属配線７との密着
性を向上させる機能を有するため、金属配線７の配線溝
５に対する密着性が向上する。
【００４３】また、配線溝５の壁部及び底部に２．０〜
２．１ｇ／ｃｍ3 程度の高い密度を有するシリコン酸化
層６が形成されており、該シリコン酸化層６は酸素を殆
ど透過させないため、後工程（例えば、金属配線７の上
にヴィアホールを形成するためのレジストパターン又は
ヴィアホールの上に形成される上層の金属配線用の配線
溝を形成するためのレジストパターンをアッシングによ
り除去する工程）において、酸素プラズマが供給されて
も、酸素イオンはシリコン酸化層６を透過できない。こ
のため、シリコン酸化層６の外側の炭素含有シリコン膜
は酸化されず、配線溝５の壁部及び底部に形成されてい
るシリコン酸化層６の厚さが増大しないので、金属配線
間の寄生容量を確実に低減することができる。
２．１ｇ／ｃｍ3 程度の高い密度を有するシリコン酸化
層６が形成されており、該シリコン酸化層６は酸素を殆
ど透過させないため、後工程（例えば、金属配線７の上
にヴィアホールを形成するためのレジストパターン又は
ヴィアホールの上に形成される上層の金属配線用の配線
溝を形成するためのレジストパターンをアッシングによ
り除去する工程）において、酸素プラズマが供給されて
も、酸素イオンはシリコン酸化層６を透過できない。こ
のため、シリコン酸化層６の外側の炭素含有シリコン膜
は酸化されず、配線溝５の壁部及び底部に形成されてい
るシリコン酸化層６の厚さが増大しないので、金属配線
間の寄生容量を確実に低減することができる。
【００４４】（第２の実施形態）以下、本発明の第２の
実施形態に係る半導体装置の製造方法について、図２
（ａ）〜（ｃ）及び図３（ａ）〜（ｃ）を参照しながら
説明する。
実施形態に係る半導体装置の製造方法について、図２
（ａ）〜（ｃ）及び図３（ａ）〜（ｃ）を参照しながら
説明する。
【００４５】まず、図２（ａ）に示すように、シリコン
基板１１の上に形成されたシリコン酸化膜からなる第１
の絶縁膜１２の上に、例えばプラズマＣＶＤ法又はＳＯ
Ｇ法により、１０００ｎｍの厚さを有する炭素含有シリ
コン酸化膜からなる第２の絶縁膜１３を形成する。
基板１１の上に形成されたシリコン酸化膜からなる第１
の絶縁膜１２の上に、例えばプラズマＣＶＤ法又はＳＯ
Ｇ法により、１０００ｎｍの厚さを有する炭素含有シリ
コン酸化膜からなる第２の絶縁膜１３を形成する。
【００４６】次に、第２の絶縁膜１３の上にレジスト膜
を塗布した後、該レジスト膜に対してＫｒＦエキシマレ
ーザを照射してパターン露光を行ない、その後、パター
ン露光されたレジスト膜を現像することにより、図２
（ｂ）に示すように、配線溝形成用の開口部を有するレ
ジストパターン１４を形成する。
を塗布した後、該レジスト膜に対してＫｒＦエキシマレ
ーザを照射してパターン露光を行ない、その後、パター
ン露光されたレジスト膜を現像することにより、図２
（ｂ）に示すように、配線溝形成用の開口部を有するレ
ジストパターン１４を形成する。
【００４７】次に、第２の絶縁膜１３に対して、炭素及
びフッ素を主成分とするエッチングガス、例えば、ＣＦ
4 ガス及びＣＨＦ3 ガスのうちの少なくとも１つを含む
ガスに、アルゴンガス又は酸素ガスが添加されてなるエ
ッチングガスからなるプラズマを用いてドライエッチン
グを行なって、図２（ｃ）に示すように、第２の絶縁膜
１３に５００ｎｍ程度の深さを持つ配線溝１５を形成す
る。このようにすると、レジストパターン１４の表面に
は、プラズマエッチングされる前のレジスト材料に比べ
て結合状態が変化し、炭素及びフッ素を主成分とするポ
リマーからなり５０ｎｍ程度の厚さを持つ硬化層１４ａ
が形成される。
びフッ素を主成分とするエッチングガス、例えば、ＣＦ
4 ガス及びＣＨＦ3 ガスのうちの少なくとも１つを含む
ガスに、アルゴンガス又は酸素ガスが添加されてなるエ
ッチングガスからなるプラズマを用いてドライエッチン
グを行なって、図２（ｃ）に示すように、第２の絶縁膜
１３に５００ｎｍ程度の深さを持つ配線溝１５を形成す
る。このようにすると、レジストパターン１４の表面に
は、プラズマエッチングされる前のレジスト材料に比べ
て結合状態が変化し、炭素及びフッ素を主成分とするポ
リマーからなり５０ｎｍ程度の厚さを持つ硬化層１４ａ
が形成される。
【００４８】次に、図３（ａ）に示すように、酸素ガス
を用いるプラズマエッチングにより硬化層１４ａを除去
する。この際、硬化層１４ａの下側のレジストパターン
１４も若干除去されるが差し支えはない。また、このよ
うにすると、第２の絶縁膜１３における配線溝１５の表
面も酸素プラズマに曝されるので、配線溝１５の壁部及
び底部にはシリコン酸化層１６が形成されるが、酸素ガ
スを用いるプラズマエッチングは、硬化層１４ａのみを
除去することを目的として行なわれるので、プラズマエ
ッチングの時間は、レジストパターン１４の全体を除去
する場合に比べて著しく減少する。このため、プラズマ
中の酸素イオンは、炭素含有シリコン酸化膜からなる第
２の絶縁膜１３において表面から内部方向に深く侵入し
ないので、配線溝１５の壁部及び底部には厚さの小さい
シリコン酸化層１６が形成される。
を用いるプラズマエッチングにより硬化層１４ａを除去
する。この際、硬化層１４ａの下側のレジストパターン
１４も若干除去されるが差し支えはない。また、このよ
うにすると、第２の絶縁膜１３における配線溝１５の表
面も酸素プラズマに曝されるので、配線溝１５の壁部及
び底部にはシリコン酸化層１６が形成されるが、酸素ガ
スを用いるプラズマエッチングは、硬化層１４ａのみを
除去することを目的として行なわれるので、プラズマエ
ッチングの時間は、レジストパターン１４の全体を除去
する場合に比べて著しく減少する。このため、プラズマ
中の酸素イオンは、炭素含有シリコン酸化膜からなる第
２の絶縁膜１３において表面から内部方向に深く侵入し
ないので、配線溝１５の壁部及び底部には厚さの小さい
シリコン酸化層１６が形成される。
【００４９】ここで、酸素ガスを用いるプラズマエッチ
ングの条件について説明する。
ングの条件について説明する。
【００５０】第１のエッチング方法としては、１３．３
Ｐａ以下の真空度でダウンフロー方式のエッチングを短
時間行なって、レジストパターン１４を大部分残した状
態で硬化層１４ａを除去する方法が挙げられる。このよ
うにすると、プラズマ中の酸素イオンは、炭素含有シリ
コン酸化膜からなる第２の絶縁膜１３において表面から
内部方向に深く侵入しないので、配線溝１５の壁部及び
底部には、２０ｎｍ程度以下の厚さを持つシリコン酸化
層１６が形成される。
Ｐａ以下の真空度でダウンフロー方式のエッチングを短
時間行なって、レジストパターン１４を大部分残した状
態で硬化層１４ａを除去する方法が挙げられる。このよ
うにすると、プラズマ中の酸素イオンは、炭素含有シリ
コン酸化膜からなる第２の絶縁膜１３において表面から
内部方向に深く侵入しないので、配線溝１５の壁部及び
底部には、２０ｎｍ程度以下の厚さを持つシリコン酸化
層１６が形成される。
【００５１】第２のエッチング方法としては、シリコン
基板１１にバイアス電圧を印加する異方性ＲＩＥ（Reac
tive Ion Etching）を行なって、レジストパターン１４
を大部分残した状態で硬化層１４ａを除去する方法が挙
げられる。このようにすると、配線溝１５の壁部及び底
部には、２．０〜２．１ｇ／ｃｍ3 程度の高い密度を持
つと共に２０ｎｍ程度以下の厚さを持つシリコン酸化層
１６が形成される。この場合、１３．３Ｐａ以下の真空
度で酸素プラズマを用いる異方性ＲＩＥを行なうと、
２．０〜２．１ｇ／ｃｍ3 程度の高い密度を持ち且つ１
０〜１５ｎｍ程度の厚さを持つシリコン酸化層１６を形
成することができる。
基板１１にバイアス電圧を印加する異方性ＲＩＥ（Reac
tive Ion Etching）を行なって、レジストパターン１４
を大部分残した状態で硬化層１４ａを除去する方法が挙
げられる。このようにすると、配線溝１５の壁部及び底
部には、２．０〜２．１ｇ／ｃｍ3 程度の高い密度を持
つと共に２０ｎｍ程度以下の厚さを持つシリコン酸化層
１６が形成される。この場合、１３．３Ｐａ以下の真空
度で酸素プラズマを用いる異方性ＲＩＥを行なうと、
２．０〜２．１ｇ／ｃｍ3 程度の高い密度を持ち且つ１
０〜１５ｎｍ程度の厚さを持つシリコン酸化層１６を形
成することができる。
【００５２】次に、レジスト溶解性を有する薬液、例え
ばアミン系薬液を用いるウェットエッチングにより、図
３（ｂ）に示すように、残存しているレジストパターン
１４を除去する。
ばアミン系薬液を用いるウェットエッチングにより、図
３（ｂ）に示すように、残存しているレジストパターン
１４を除去する。
【００５３】次に、配線溝１５の内部を含む第２の絶縁
膜１３の上つまりシリコン酸化層１６の上に、スパッタ
リング法によりタンタルナイトライド膜を堆積した後、
該タンタルナイトライド膜の上に電解めっき法により銅
膜を堆積し、その後、ＣＭＰ法により、銅膜及びタンタ
ルナイトライド膜における第２の絶縁膜１３の上に存在
する部分を除去して、図３（ｃ）に示すように、配線溝
１５の内部に、タンタルナイトライド膜からなるなるバ
リアメタル層１７ａと銅膜からなる主配線層１７ｂとか
ら構成される金属配線１７を形成する。
膜１３の上つまりシリコン酸化層１６の上に、スパッタ
リング法によりタンタルナイトライド膜を堆積した後、
該タンタルナイトライド膜の上に電解めっき法により銅
膜を堆積し、その後、ＣＭＰ法により、銅膜及びタンタ
ルナイトライド膜における第２の絶縁膜１３の上に存在
する部分を除去して、図３（ｃ）に示すように、配線溝
１５の内部に、タンタルナイトライド膜からなるなるバ
リアメタル層１７ａと銅膜からなる主配線層１７ｂとか
ら構成される金属配線１７を形成する。
【００５４】第２の実施形態において、酸素ガスを用い
るプラズマエッチングにより硬化層１４ａを除去する工
程に、前述の第１のエッチング方法を用いると、配線溝
１５の壁部及び底部に、２０ｎｍ程度以下の厚さを持つ
シリコン酸化層１６を形成できるため、比誘電率の高い
シリコン酸化層１６の厚さを小さくできるので、金属配
線１７間の寄生容量を確実に低減することができる。
るプラズマエッチングにより硬化層１４ａを除去する工
程に、前述の第１のエッチング方法を用いると、配線溝
１５の壁部及び底部に、２０ｎｍ程度以下の厚さを持つ
シリコン酸化層１６を形成できるため、比誘電率の高い
シリコン酸化層１６の厚さを小さくできるので、金属配
線１７間の寄生容量を確実に低減することができる。
【００５５】また、第２の実施形態において、酸素ガス
を用いるプラズマエッチングにより硬化層１４ａを除去
する工程に、前述の第２のエッチング方法を用いると、
配線溝１５の壁部及び底部に、２．０〜２．１ｇ／ｃｍ
3 程度の高い密度を持つと共に２０ｎｍ程度以下の厚さ
を持つシリコン酸化層１６を形成できる。この場合、１
３．３Ｐａ以下の真空度で酸素プラズマを用いる異方性
ＲＩＥを行なうと、２．０〜２．１ｇ／ｃｍ3 程度の高
い密度を持ち且つ１０〜１５ｎｍ程度の厚さを持つシリ
コン酸化層１６を形成することができる。
を用いるプラズマエッチングにより硬化層１４ａを除去
する工程に、前述の第２のエッチング方法を用いると、
配線溝１５の壁部及び底部に、２．０〜２．１ｇ／ｃｍ
3 程度の高い密度を持つと共に２０ｎｍ程度以下の厚さ
を持つシリコン酸化層１６を形成できる。この場合、１
３．３Ｐａ以下の真空度で酸素プラズマを用いる異方性
ＲＩＥを行なうと、２．０〜２．１ｇ／ｃｍ3 程度の高
い密度を持ち且つ１０〜１５ｎｍ程度の厚さを持つシリ
コン酸化層１６を形成することができる。
【００５６】第２のエッチング方法によると、従来から
行なわれている酸素プラズマを用いるアッシングに比べ
て、真空度が高く（圧力が低く）且つ基板温度が低い一
方、酸素イオンのエネルギーが高いので、２．０ｇ／ｃ
ｍ3 以上の高い密度を有するシリコン酸化層１６を形成
することができるため、後工程において、酸素プラズマ
が供給されても、酸素イオンはシリコン酸化層１６を透
過できず、シリコン酸化層６の厚さが増大しないので、
金属配線１７間の寄生容量を確実に低減することができ
る。
行なわれている酸素プラズマを用いるアッシングに比べ
て、真空度が高く（圧力が低く）且つ基板温度が低い一
方、酸素イオンのエネルギーが高いので、２．０ｇ／ｃ
ｍ3 以上の高い密度を有するシリコン酸化層１６を形成
することができるため、後工程において、酸素プラズマ
が供給されても、酸素イオンはシリコン酸化層１６を透
過できず、シリコン酸化層６の厚さが増大しないので、
金属配線１７間の寄生容量を確実に低減することができ
る。
【００５７】（第３の実施形態）以下、本発明の第３の
実施形態に係る半導体装置の製造方法について、図４
（ａ）〜（ｃ）及び図５（ａ）〜（ｃ）を参照しながら
説明する。
実施形態に係る半導体装置の製造方法について、図４
（ａ）〜（ｃ）及び図５（ａ）〜（ｃ）を参照しながら
説明する。
【００５８】まず、図４（ａ）に示すように、シリコン
基板２１の上に形成されたシリコン酸化膜からなる第１
の絶縁膜２２の上に、例えばプラズマＣＶＤ法又はＳＯ
Ｇ法により、１０００ｎｍの厚さを有する炭素含有シリ
コン酸化膜からなる第２の絶縁膜２３を形成した後、図
４（ｂ）に示すように、第２の絶縁膜２３の上に、配線
溝形成用の開口部を有するレジストパターン２４を形成
する。
基板２１の上に形成されたシリコン酸化膜からなる第１
の絶縁膜２２の上に、例えばプラズマＣＶＤ法又はＳＯ
Ｇ法により、１０００ｎｍの厚さを有する炭素含有シリ
コン酸化膜からなる第２の絶縁膜２３を形成した後、図
４（ｂ）に示すように、第２の絶縁膜２３の上に、配線
溝形成用の開口部を有するレジストパターン２４を形成
する。
【００５９】次に、第２の絶縁膜２３に対して、炭素及
びフッ素を主成分とするエッチングガス、例えば、ＣＦ
4 ガス及びＣＨＦ3 ガスのうちの少なくとも１つのガス
に、アルゴンガス又は酸素ガスが添加されてなるエッチ
ングガスからなるプラズマを用いてドライエッチングを
行なって、図４（ｃ）に示すように、第２の絶縁膜２３
に５００ｎｍ程度の深さを持つ配線溝２５を形成する。
このようにすると、レジストパターン２４の表面には、
炭素及びフッ素を主成分とするポリマーからなり５０ｎ
ｍ程度の厚さを持つ硬化層２４ａが形成される。
びフッ素を主成分とするエッチングガス、例えば、ＣＦ
4 ガス及びＣＨＦ3 ガスのうちの少なくとも１つのガス
に、アルゴンガス又は酸素ガスが添加されてなるエッチ
ングガスからなるプラズマを用いてドライエッチングを
行なって、図４（ｃ）に示すように、第２の絶縁膜２３
に５００ｎｍ程度の深さを持つ配線溝２５を形成する。
このようにすると、レジストパターン２４の表面には、
炭素及びフッ素を主成分とするポリマーからなり５０ｎ
ｍ程度の厚さを持つ硬化層２４ａが形成される。
【００６０】次に、図５（ａ）に示すように、酸素ガス
を用いるプラズマエッチングにより硬化層２４ａを除去
する。この際、硬化層２４ａの下側のレジストパターン
２４も若干除去されるが差し支えはない。また、第２の
絶縁膜２３における配線溝２５の壁部及び底部には厚さ
の小さいシリコン酸化層２６が形成される。酸素ガスを
用いるプラズマエッチングの条件については、第２の実
施形態と同様であるから、ここでは説明を省略する。
を用いるプラズマエッチングにより硬化層２４ａを除去
する。この際、硬化層２４ａの下側のレジストパターン
２４も若干除去されるが差し支えはない。また、第２の
絶縁膜２３における配線溝２５の壁部及び底部には厚さ
の小さいシリコン酸化層２６が形成される。酸素ガスを
用いるプラズマエッチングの条件については、第２の実
施形態と同様であるから、ここでは説明を省略する。
【００６１】次に、レジスト溶解性を有する薬液、例え
ばアミンを含む薬液を用いるウェットエッチングによ
り、図５（ｂ）に示すように、残存しているレジストパ
ターン２４を除去した後、酸化膜除去性を有する薬液、
例えばフッ化アンモンを含む薬液を用いるウェットエッ
チングにより、配線溝２５の壁部及び底部に形成されて
いるシリコン酸化層２６を除去する。
ばアミンを含む薬液を用いるウェットエッチングによ
り、図５（ｂ）に示すように、残存しているレジストパ
ターン２４を除去した後、酸化膜除去性を有する薬液、
例えばフッ化アンモンを含む薬液を用いるウェットエッ
チングにより、配線溝２５の壁部及び底部に形成されて
いるシリコン酸化層２６を除去する。
【００６２】次に、配線溝２５の内部を含む第２の絶縁
膜２３の上に、スパッタリング法によりタンタルナイト
ライド膜を堆積した後、該タンタルナイトライド膜の上
に電解めっき法により銅膜を堆積し、その後、ＣＭＰ法
により、銅膜及びタンタルナイトライド膜における第２
の絶縁膜２３の上に存在する部分を除去して、図５
（ｃ）に示すように、配線溝２５の内部に、タンタルナ
イトライド膜からなるなるバリアメタル層２７ａと銅膜
からなる主配線層２７ｂとから構成される金属配線２７
を形成する。
膜２３の上に、スパッタリング法によりタンタルナイト
ライド膜を堆積した後、該タンタルナイトライド膜の上
に電解めっき法により銅膜を堆積し、その後、ＣＭＰ法
により、銅膜及びタンタルナイトライド膜における第２
の絶縁膜２３の上に存在する部分を除去して、図５
（ｃ）に示すように、配線溝２５の内部に、タンタルナ
イトライド膜からなるなるバリアメタル層２７ａと銅膜
からなる主配線層２７ｂとから構成される金属配線２７
を形成する。
【００６３】第３の実施形態によると、配線溝２５の壁
部に形成されているシリコン酸化層２６を除去した後
に、配線溝２５の内部に金属配線２７を形成するため、
金属配線２７同士の間にはシリコン酸化層２６が全く介
在していないので、金属配線２７間の寄生容量は一層大
きく低減する。
部に形成されているシリコン酸化層２６を除去した後
に、配線溝２５の内部に金属配線２７を形成するため、
金属配線２７同士の間にはシリコン酸化層２６が全く介
在していないので、金属配線２７間の寄生容量は一層大
きく低減する。
【００６４】（第４の実施形態）以下、本発明の第４の
実施形態に係る半導体装置の製造方法について、図６
（ａ）〜（ｄ）及び図７（ａ）〜（ｃ）を参照しながら
説明する。
実施形態に係る半導体装置の製造方法について、図６
（ａ）〜（ｄ）及び図７（ａ）〜（ｃ）を参照しながら
説明する。
【００６５】まず、図６（ａ）に示すように、シリコン
基板３１の上に形成されたシリコン酸化膜からなる第１
の絶縁膜３２の上に、例えばプラズマＣＶＤ法又はＳＯ
Ｇ法により、１０００ｎｍの厚さを有する炭素含有シリ
コン酸化膜からなる第２の絶縁膜３３を形成した後、図
６（ｂ）に示すように、第２の絶縁膜３３の上に、配線
溝形成用の開口部を有するレジストパターン３４を形成
する。
基板３１の上に形成されたシリコン酸化膜からなる第１
の絶縁膜３２の上に、例えばプラズマＣＶＤ法又はＳＯ
Ｇ法により、１０００ｎｍの厚さを有する炭素含有シリ
コン酸化膜からなる第２の絶縁膜３３を形成した後、図
６（ｂ）に示すように、第２の絶縁膜３３の上に、配線
溝形成用の開口部を有するレジストパターン３４を形成
する。
【００６６】次に、第２の絶縁膜３３に対して、炭素及
びフッ素を主成分とするエッチングガス、例えば、ＣＦ
4 ガス及びＣＨＦ3 ガスのうちを少なくとも１つを含む
ガスに、アルゴンガス又は酸素ガスが添加されてなるエ
ッチングガスからなるプラズマを用いてドライエッチン
グを行なって、図６（ｃ）に示すように、第２の絶縁膜
３３に５００ｎｍ程度の深さを持つ配線溝３５を形成す
る。このようにすると、レジストパターン３４の表面に
は、炭素及びフッ素を主成分とするポリマーからなり５
０ｎｍ程度の厚さを持つ硬化層３４ａが形成される。
びフッ素を主成分とするエッチングガス、例えば、ＣＦ
4 ガス及びＣＨＦ3 ガスのうちを少なくとも１つを含む
ガスに、アルゴンガス又は酸素ガスが添加されてなるエ
ッチングガスからなるプラズマを用いてドライエッチン
グを行なって、図６（ｃ）に示すように、第２の絶縁膜
３３に５００ｎｍ程度の深さを持つ配線溝３５を形成す
る。このようにすると、レジストパターン３４の表面に
は、炭素及びフッ素を主成分とするポリマーからなり５
０ｎｍ程度の厚さを持つ硬化層３４ａが形成される。
【００６７】次に、図６（ｄ）に示すように、配線溝３
５の内部が埋まるようにレジストパターン３４の上に全
面に亘ってレジスト膜３６を形成する。
５の内部が埋まるようにレジストパターン３４の上に全
面に亘ってレジスト膜３６を形成する。
【００６８】次に、図７（ａ）に示すように、酸素プラ
ズマを用いるアッシングにより、レジスト膜３６におけ
る第２の絶縁膜３３の上に存在する部分と、硬化層３４
ａが形成されているレジストパターン３４の全てを除去
する。ここで行なう酸素ガスを用いるプラズマエッチン
グとしては、１３．３Ｐａ以下の真空度でダウンフロー
方式のエッチングを第２の実施形態よりも長い時間行な
う。このようにすると、レジスト膜３６及びレジストパ
ターン３４はエッチバックされると共に、炭素含有シリ
コン酸化膜からなる第２の絶縁膜３３の上面（配線溝３
５の側面及び底部を除く面）は、レジストパターン３４
が除去された後に、短時間ではあるが酸素プラズマに曝
されるので、第２の絶縁膜３３の上面に、厚さの小さい
シリコン酸化層３７が形成される。一方、配線溝３５の
内部にはレジスト膜３６が埋め込まれているため、配線
溝３５の側面及び底部にはシリコン酸化層は形成されな
い。
ズマを用いるアッシングにより、レジスト膜３６におけ
る第２の絶縁膜３３の上に存在する部分と、硬化層３４
ａが形成されているレジストパターン３４の全てを除去
する。ここで行なう酸素ガスを用いるプラズマエッチン
グとしては、１３．３Ｐａ以下の真空度でダウンフロー
方式のエッチングを第２の実施形態よりも長い時間行な
う。このようにすると、レジスト膜３６及びレジストパ
ターン３４はエッチバックされると共に、炭素含有シリ
コン酸化膜からなる第２の絶縁膜３３の上面（配線溝３
５の側面及び底部を除く面）は、レジストパターン３４
が除去された後に、短時間ではあるが酸素プラズマに曝
されるので、第２の絶縁膜３３の上面に、厚さの小さい
シリコン酸化層３７が形成される。一方、配線溝３５の
内部にはレジスト膜３６が埋め込まれているため、配線
溝３５の側面及び底部にはシリコン酸化層は形成されな
い。
【００６９】次に、図７（ｂ）に示すように、レジスト
溶解性の有る薬液、例えばアミンを含む薬液を用いるウ
ェットエッチ法により、配線溝３５の内部に埋め込まれ
ているレジスト膜３６を除去する。
溶解性の有る薬液、例えばアミンを含む薬液を用いるウ
ェットエッチ法により、配線溝３５の内部に埋め込まれ
ているレジスト膜３６を除去する。
【００７０】次に、配線溝３５の内部を含む第２の絶縁
膜３３の上に、スパッタリング法によりタンタルナイト
ライド膜を堆積した後、該タンタルナイトライド膜の上
に電解めっき法により銅膜を堆積し、その後、ＣＭＰ法
により、銅膜及びタンタルナイトライド膜における第２
の絶縁膜３３の上に存在する部分を除去して、図７
（ｃ）に示すように、配線溝３５の内部に、タンタルナ
イトライド膜からなるなるバリアメタル層３８ａと銅膜
からなる主配線層３８ｂとから構成される金属配線３８
を形成する。この際、ＣＭＰ法のオーバー研磨を行なう
ことにより、第２の絶縁膜３３の上面に形成されている
シリコン酸化層３７を除去する。
膜３３の上に、スパッタリング法によりタンタルナイト
ライド膜を堆積した後、該タンタルナイトライド膜の上
に電解めっき法により銅膜を堆積し、その後、ＣＭＰ法
により、銅膜及びタンタルナイトライド膜における第２
の絶縁膜３３の上に存在する部分を除去して、図７
（ｃ）に示すように、配線溝３５の内部に、タンタルナ
イトライド膜からなるなるバリアメタル層３８ａと銅膜
からなる主配線層３８ｂとから構成される金属配線３８
を形成する。この際、ＣＭＰ法のオーバー研磨を行なう
ことにより、第２の絶縁膜３３の上面に形成されている
シリコン酸化層３７を除去する。
【００７１】第４の実施形態によると、レジストパター
ン３５を酸素プラズマにより除去する工程において、配
線溝３５の内部にはレジスト膜３６が埋め込まれている
ため、配線溝３５の側面及び底部にシリコン酸化層が形
成されないため、金属配線３８間の寄生容量を低減する
ことができる。
ン３５を酸素プラズマにより除去する工程において、配
線溝３５の内部にはレジスト膜３６が埋め込まれている
ため、配線溝３５の側面及び底部にシリコン酸化層が形
成されないため、金属配線３８間の寄生容量を低減する
ことができる。
【００７２】（第４の実施形態の変形例）以下、第４の
実施形態の変形例に係る半導体装置の製造方法につい
て、図８（ａ）〜（ｄ）を参照しながら説明する。
実施形態の変形例に係る半導体装置の製造方法につい
て、図８（ａ）〜（ｄ）を参照しながら説明する。
【００７３】第４の実施形態と同様のプロセスを経た
後、酸素プラズマを用いるアッシングを行なって、図８
（ａ）に示すように、レジスト膜３６における第２の絶
縁膜３３の上に存在する部分と、硬化層３４ａが形成さ
れているレジストパターン３４の全てを除去する。ここ
で行なう酸素ガスを用いるプラズマエッチングとして
は、１３．３Ｐａ以下の真空度でダウンフロー方式のエ
ッチングを第２の実施形態よりも長い時間行なう。この
ようにすると、第４の実施形態と同様、第２の絶縁膜３
３の上面には、厚さの小さい第１のシリコン酸化層３７
が形成される一方、配線溝３５の側面及び底部にはシリ
コン酸化層は形成されない。
後、酸素プラズマを用いるアッシングを行なって、図８
（ａ）に示すように、レジスト膜３６における第２の絶
縁膜３３の上に存在する部分と、硬化層３４ａが形成さ
れているレジストパターン３４の全てを除去する。ここ
で行なう酸素ガスを用いるプラズマエッチングとして
は、１３．３Ｐａ以下の真空度でダウンフロー方式のエ
ッチングを第２の実施形態よりも長い時間行なう。この
ようにすると、第４の実施形態と同様、第２の絶縁膜３
３の上面には、厚さの小さい第１のシリコン酸化層３７
が形成される一方、配線溝３５の側面及び底部にはシリ
コン酸化層は形成されない。
【００７４】次に、図８（ｂ）に示すように、レジスト
溶解性の有る薬液、例えばアミンを含む薬液を用いるウ
ェットエッチ法により、配線溝３５の内部に埋め込まれ
ているレジスト膜３６を除去する。
溶解性の有る薬液、例えばアミンを含む薬液を用いるウ
ェットエッチ法により、配線溝３５の内部に埋め込まれ
ているレジスト膜３６を除去する。
【００７５】次に、シリコン基板３１にバイアス電圧を
印加する異方性ＲＩＥを行なって、配線溝３５の壁部及
び底部に、２．０〜２．１ｇ／ｃｍ3 程度の高い密度を
持つと共に２０ｎｍ程度以下の厚さを持つ第２のシリコ
ン酸化層３９を形成する。この場合、１３．３Ｐａ以下
の真空度で異方性ＲＩＥを行なうと、２．０〜２．１ｇ
／ｃｍ3 程度の高い密度を持ち且つ１０〜１５ｎｍ程度
の厚さを持つ第２のシリコン酸化層３９を形成すること
ができる。尚、この異方性ＲＩＥにより、第２の絶縁膜
３３の上面に形成されている第１のシリコン酸化層３７
は、高密度化されると共に厚さは増大するが、後に行な
われるＣＭＰ法により除去されるので、、特に問題には
ならない。
印加する異方性ＲＩＥを行なって、配線溝３５の壁部及
び底部に、２．０〜２．１ｇ／ｃｍ3 程度の高い密度を
持つと共に２０ｎｍ程度以下の厚さを持つ第２のシリコ
ン酸化層３９を形成する。この場合、１３．３Ｐａ以下
の真空度で異方性ＲＩＥを行なうと、２．０〜２．１ｇ
／ｃｍ3 程度の高い密度を持ち且つ１０〜１５ｎｍ程度
の厚さを持つ第２のシリコン酸化層３９を形成すること
ができる。尚、この異方性ＲＩＥにより、第２の絶縁膜
３３の上面に形成されている第１のシリコン酸化層３７
は、高密度化されると共に厚さは増大するが、後に行な
われるＣＭＰ法により除去されるので、、特に問題には
ならない。
【００７６】次に、図８（ｄ）に示すように、第２のシ
リコン酸化層３９が形成されている配線溝３５の内部を
含む第２の絶縁膜３３の上に、スパッタリング法により
タンタルナイトライド膜を堆積した後、該タンタルナイ
トライド膜の上に電解めっき法により銅膜を堆積し、そ
の後、ＣＭＰ法により、銅膜及びタンタルナイトライド
膜における第２の絶縁膜３３の上に存在する部分を除去
して、図７（ｃ）に示すように、第２のシリコン酸化層
３９が形成されている配線溝３５の内部に、タンタルナ
イトライド膜からなるなるバリアメタル層３８ａと銅膜
からなる主配線層３８ｂとから構成される金属配線３８
を形成する。この際、ＣＭＰ法のオーバー研磨を行なう
ことにより、第２の絶縁膜３３の上面に形成されている
第１のシリコン酸化層３７を除去する。
リコン酸化層３９が形成されている配線溝３５の内部を
含む第２の絶縁膜３３の上に、スパッタリング法により
タンタルナイトライド膜を堆積した後、該タンタルナイ
トライド膜の上に電解めっき法により銅膜を堆積し、そ
の後、ＣＭＰ法により、銅膜及びタンタルナイトライド
膜における第２の絶縁膜３３の上に存在する部分を除去
して、図７（ｃ）に示すように、第２のシリコン酸化層
３９が形成されている配線溝３５の内部に、タンタルナ
イトライド膜からなるなるバリアメタル層３８ａと銅膜
からなる主配線層３８ｂとから構成される金属配線３８
を形成する。この際、ＣＭＰ法のオーバー研磨を行なう
ことにより、第２の絶縁膜３３の上面に形成されている
第１のシリコン酸化層３７を除去する。
【００７７】第４の実施形態の変形例によると、配線溝
３５の壁部及び底部に、２．０〜２．１ｇ／ｃｍ3 程度
の高い密度を持つと共に２０ｎｍ程度以下の厚さを持つ
第２のシリコン酸化層３９を形成することができるの
で、後工程において、酸素プラズマが供給されても、酸
素イオンは第２のシリコン酸化層３９を透過できず、第
２のシリコン酸化層３９の厚さが増大しないので、金属
配線３８間の寄生容量を確実に低減することができる。
３５の壁部及び底部に、２．０〜２．１ｇ／ｃｍ3 程度
の高い密度を持つと共に２０ｎｍ程度以下の厚さを持つ
第２のシリコン酸化層３９を形成することができるの
で、後工程において、酸素プラズマが供給されても、酸
素イオンは第２のシリコン酸化層３９を透過できず、第
２のシリコン酸化層３９の厚さが増大しないので、金属
配線３８間の寄生容量を確実に低減することができる。
【００７８】
【発明の効果】本発明に係る第１の半導体装置による
と、後工程において、酸素プラズマが供給されても、配
線溝の壁部及び底部に形成されているシリコン酸化層の
厚さが増大しないので、金属配線間の寄生容量を確実に
低減することができる。
と、後工程において、酸素プラズマが供給されても、配
線溝の壁部及び底部に形成されているシリコン酸化層の
厚さが増大しないので、金属配線間の寄生容量を確実に
低減することができる。
【００７９】本発明に係る第２の半導体装置によると、
金属配線間に介在する比誘電率の高いシリコン酸化層は
均一で且つ小さい膜厚を有しているため、金属配線間の
寄生容量を確実に低減することができる。
金属配線間に介在する比誘電率の高いシリコン酸化層は
均一で且つ小さい膜厚を有しているため、金属配線間の
寄生容量を確実に低減することができる。
【００８０】本発明に係る第１の半導体装置の製造方法
によると、酸素を含むエッチングガスを用いるドライエ
ッチングにより、レジストパターン表面の硬化層を除去
した後、ウェットエッチングによりレジストパターンを
除去するため、レジストパターンを除去する工程におい
て、配線溝の壁部及び底部は酸素プラズマに曝されない
ので、金属配線間の寄生容量を確実に低減することがで
きる。
によると、酸素を含むエッチングガスを用いるドライエ
ッチングにより、レジストパターン表面の硬化層を除去
した後、ウェットエッチングによりレジストパターンを
除去するため、レジストパターンを除去する工程におい
て、配線溝の壁部及び底部は酸素プラズマに曝されない
ので、金属配線間の寄生容量を確実に低減することがで
きる。
【００８１】本発明に係る第２の半導体装置の製造方法
によると、配線溝にレジスト膜を埋め込んでおいてか
ら、酸素を含むエッチングガスを用いるドライエッチン
グにより、レジストパターン表面の硬化層を除去した
後、ウェットエッチングによりレジストパターンを除去
するため、レジストパターンを除去する工程において、
配線溝の壁部及び底部は酸素プラズマに曝されないの
で、金属配線間の寄生容量を確実に低減することができ
る。
によると、配線溝にレジスト膜を埋め込んでおいてか
ら、酸素を含むエッチングガスを用いるドライエッチン
グにより、レジストパターン表面の硬化層を除去した
後、ウェットエッチングによりレジストパターンを除去
するため、レジストパターンを除去する工程において、
配線溝の壁部及び底部は酸素プラズマに曝されないの
で、金属配線間の寄生容量を確実に低減することができ
る。
【図１】第１の実施形態に係る半導体装置の断面図であ
る。
る。
【図２】（ａ）〜（ｃ）は、第２の実施形態に係る半導
体装置の製造方法の各工程を示す断面図である。
体装置の製造方法の各工程を示す断面図である。
【図３】（ａ）〜（ｃ）は、第２の実施形態に係る半導
体装置の製造方法の各工程を示す断面図である。
体装置の製造方法の各工程を示す断面図である。
【図４】（ａ）〜（ｃ）は、第３の実施形態に係る半導
体装置の製造方法の各工程を示す断面図である。
体装置の製造方法の各工程を示す断面図である。
【図５】（ａ）〜（ｃ）は、第３の実施形態に係る半導
体装置の製造方法の各工程を示す断面図である。
体装置の製造方法の各工程を示す断面図である。
【図６】（ａ）〜（ｄ）は、第４の実施形態に係る半導
体装置の製造方法の各工程を示す断面図である。
体装置の製造方法の各工程を示す断面図である。
【図７】（ａ）〜（ｃ）は、第４の実施形態に係る半導
体装置の製造方法の各工程を示す断面図である。
体装置の製造方法の各工程を示す断面図である。
【図８】（ａ）〜（ｄ）は、第４の実施形態の変形例に
係る半導体装置の製造方法の各工程を示す断面図であ
る。
係る半導体装置の製造方法の各工程を示す断面図であ
る。
【図９】従来の半導体装置の断面図である。
【図１０】従来の半導体装置の製造方法の各工程を示す
断面図である。
断面図である。
【図１１】炭素含有酸化シリコンの化学式の一例を示す
図である。
図である。
【図１２】炭素含有酸化シリコンに酸素が結合すること
により得られる酸化シリコンの化学式を示す図である。
により得られる酸化シリコンの化学式を示す図である。
１ シリコン基板 ２ 第１の絶縁膜 ３ 第２の絶縁膜 ５ 配線溝 ６ シリコン酸化層 ７ 金属配線 ７ａ バリアメタル層 ７ｂ 主配線層 １１ シリコン基板 １２ 第１の絶縁膜 １３ 第２の絶縁膜 １４ レジストパターン １４ａ 硬化層 １５ 配線溝 １６ シリコン酸化層 １７ 金属配線 １７ａ バリアメタル層 １７ｂ 主配線層 ２１ シリコン基板 ２２ 第１の絶縁膜 ２３ 第２の絶縁膜 ２４ レジストパターン ２４ａ 硬化層 ２５ 配線溝 ２６ シリコン酸化層 ２７ 金属配線 ２７ａ バリアメタル層 ２７ｂ 主配線層 ３１ シリコン基板 ３２ 第１の絶縁膜 ３３ 第２の絶縁膜 ３４ レジストパターン ３４ａ 硬化層 ３５ 配線溝 ３６ レジスト膜 ３７ シリコン酸化層（第１のシリコン酸化層） ３８ 金属配線 ３８ａ バリアメタル層 ３８ｂ 主配線層 ３９ 第２のシリコン酸化層
Claims (10)
- 【請求項１】 基板上に形成された炭素含有シリコン膜
からなる絶縁膜と、 前記絶縁膜に形成された配線溝と、 前記配線溝の壁部及び底部に形成されており、酸素を殆
ど透過させないような高い密度を持つシリコン酸化層
と、 前記配線溝の内部における前記シリコン酸化層の内側に
形成された金属配線とを備えていることを特徴とする半
導体装置。 - 【請求項２】 前記シリコン酸化層の密度は、２．０ｇ
／ｃｍ3 以上であることを特徴とする請求項１に記載の
半導体装置。 - 【請求項３】 基板上に形成された炭素含有シリコン膜
からなる絶縁膜と、前記絶縁膜に形成された配線溝と、 前記配線溝の壁部及び底部に形成されており、均一で且
つ小さい膜厚を有するシリコン酸化層と、 前記配線溝の内部における前記シリコン酸化層の内側に
形成された金属配線とを備えていることを特徴とする半
導体装置。 - 【請求項４】 前記シリコン酸化層の厚さは、２０ｎｍ
以下であることを特徴とする請求項３に記載の半導体装
置。 - 【請求項５】 基板上に、炭素含有シリコン酸化膜から
なる絶縁膜を形成する工程と、 前記絶縁膜に対してレジストパターンをマスクにエッチ
ングを行なって、前記絶縁膜に配線溝を形成する工程
と、 酸素を含むエッチングガスを用いるドライエッチングに
より、前記絶縁膜に対するエッチング工程により前記レ
ジストパターンの表面に形成された硬化層を除去すると
共に前記配線溝の壁部及び底部にシリコン酸化層を形成
する工程と、 ウェットエッチングにより、前記レジストパターンを除
去する工程と、 前記配線溝に金属膜を埋め込んで金属配線を形成する工
程とを備えていることを特徴とする半導体装置の製造方
法。 - 【請求項６】 酸素を含むエッチングガスを用いる前記
ドライエッチングは、１３．３Ｐａ以下の圧力下のプラ
ズマ雰囲気中で行なうことを特徴とする請求項５に記載
の半導体装置の製造方法。 - 【請求項７】 酸素を含むエッチングガスを用いる前記
ドライエッチングは、異方性ＲＩＥであることを特徴と
する請求項６に記載の半導体装置の製造方法。 - 【請求項８】 ウェットエッチングにより、前記配線溝
の壁部及び底部に形成されている前記シリコン酸化層を
除去する工程をさらに備えていることを特徴とする請求
項５に記載の半導体装置の製造方法。 - 【請求項９】 基板上に、炭素含有シリコン酸化膜から
なる絶縁膜を形成する工程と、 前記絶縁膜に対してレジストパターンをマスクにエッチ
ングを行なって、前記絶縁膜に配線溝を形成する工程
と、 前記配線溝にレジスト膜を埋め込む工程と、 酸素を含むエッチングガスを用いるドライエッチングに
より、前記レジスト膜における前記配線溝の外側に存在
する部分と、前記絶縁膜に対するエッチング工程により
表面に硬化層が形成されている前記レジストパターンと
を除去する工程と、 ウェットエッチングにより、前記レジスト膜における前
記配線溝の内部に存在する部分を除去する工程と、 前記配線溝に金属膜を埋め込んで金属配線を形成する工
程とを備えていることを特徴とする半導体装置の製造方
法。 - 【請求項１０】 前記レジスト膜における前記配線溝の
内部に存在する部分を除去する工程と、前記配線溝に金
属膜を埋め込んで金属配線を形成する工程との間に、１
３．３Ｐａ以下の圧力下で且つ酸素を含むプラズマ雰囲
気中において異方性ＲＩＥを行なうことにより、前記配
線溝の壁部及び底部にシリコン酸化層を形成する工程を
さらに備えていることを特徴とする請求項９に記載の半
導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000338744A JP2001313333A (ja) | 2000-02-23 | 2000-11-07 | 半導体装置及びその製造方法 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000-45504 | 2000-02-23 | ||
| JP2000045504 | 2000-02-23 | ||
| JP2000338744A JP2001313333A (ja) | 2000-02-23 | 2000-11-07 | 半導体装置及びその製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003169121A Division JP2004056123A (ja) | 2000-02-23 | 2003-06-13 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2001313333A true JP2001313333A (ja) | 2001-11-09 |
Family
ID=26585890
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000338744A Pending JP2001313333A (ja) | 2000-02-23 | 2000-11-07 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2001313333A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004335847A (ja) * | 2003-05-09 | 2004-11-25 | Mitsubishi Electric Corp | 半導体集積回路ウエハの製造方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01319942A (ja) * | 1988-06-21 | 1989-12-26 | Hitachi Ltd | 絶縁膜の形成方法 |
| JPH1022473A (ja) * | 1996-07-04 | 1998-01-23 | Nec Corp | 半導体装置の製造方法 |
| JPH10209272A (ja) * | 1997-01-16 | 1998-08-07 | Sony Corp | 半導体装置及びその製造方法 |
| JPH1187503A (ja) * | 1997-09-10 | 1999-03-30 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| JPH11297829A (ja) * | 1998-04-15 | 1999-10-29 | Nec Corp | 半導体装置及びその製造方法 |
| JP2000058642A (ja) * | 1998-08-07 | 2000-02-25 | Toshiba Corp | 半導体装置の製造方法 |
-
2000
- 2000-11-07 JP JP2000338744A patent/JP2001313333A/ja active Pending
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01319942A (ja) * | 1988-06-21 | 1989-12-26 | Hitachi Ltd | 絶縁膜の形成方法 |
| JPH1022473A (ja) * | 1996-07-04 | 1998-01-23 | Nec Corp | 半導体装置の製造方法 |
| JPH10209272A (ja) * | 1997-01-16 | 1998-08-07 | Sony Corp | 半導体装置及びその製造方法 |
| JPH1187503A (ja) * | 1997-09-10 | 1999-03-30 | Hitachi Ltd | 半導体集積回路装置およびその製造方法 |
| JPH11297829A (ja) * | 1998-04-15 | 1999-10-29 | Nec Corp | 半導体装置及びその製造方法 |
| JP2000058642A (ja) * | 1998-08-07 | 2000-02-25 | Toshiba Corp | 半導体装置の製造方法 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004335847A (ja) * | 2003-05-09 | 2004-11-25 | Mitsubishi Electric Corp | 半導体集積回路ウエハの製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4492947B2 (ja) | 半導体装置の製造方法 | |
| JP3619597B2 (ja) | 半導体装置の絶縁膜形成方法 | |
| US20060128141A1 (en) | Semiconductor device and method for fabricating the same | |
| JP2008218999A (ja) | 半導体装置の製造方法 | |
| JP3775354B2 (ja) | 半導体装置およびその製造方法 | |
| US7566924B2 (en) | Semiconductor device with gate spacer of positive slope and fabrication method thereof | |
| US20040018695A1 (en) | Methods of forming trench isolation within a semiconductor substrate | |
| US7384823B2 (en) | Method for manufacturing a semiconductor device having a stabilized contact resistance | |
| US20040188842A1 (en) | Interconnect structure | |
| JP2004282082A (ja) | 金属埋立て方法 | |
| KR100299379B1 (ko) | 반도체소자의금속배선형성방법 | |
| JP2001313333A (ja) | 半導体装置及びその製造方法 | |
| JP4661004B2 (ja) | 半導体装置の製造方法 | |
| JP2888213B2 (ja) | 半導体装置の製造方法 | |
| JP2004056123A (ja) | 半導体装置の製造方法 | |
| KR100587602B1 (ko) | 반도체소자의 엠아이엠 캐패시터 형성방법 | |
| KR100313785B1 (ko) | 반도체소자의 층간절연막 형성방법 | |
| US7205243B2 (en) | Process for producing a mask on a substrate | |
| KR100923760B1 (ko) | 반도체 소자의 소자분리막 형성방법 | |
| JPH1012868A (ja) | 半導体装置及びその製造方法 | |
| US20010029091A1 (en) | Method for manufacturing an electronic device comprising an organic- containing material | |
| JP3833603B2 (ja) | 半導体素子の製造方法 | |
| JP2002026020A (ja) | 半導体装置の製造方法 | |
| JP3449444B2 (ja) | 半導体装置の製造方法 | |
| KR20050068363A (ko) | 하드 마스크를 이용한 미세 패턴 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040330 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040803 |