JPH11297829A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH11297829A JPH11297829A JP10104439A JP10443998A JPH11297829A JP H11297829 A JPH11297829 A JP H11297829A JP 10104439 A JP10104439 A JP 10104439A JP 10443998 A JP10443998 A JP 10443998A JP H11297829 A JPH11297829 A JP H11297829A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- film
- interlayer insulating
- manufacturing
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- A—HUMAN NECESSITIES
- A01—AGRICULTURE; FORESTRY; ANIMAL HUSBANDRY; HUNTING; TRAPPING; FISHING
- A01G—HORTICULTURE; CULTIVATION OF VEGETABLES, FLOWERS, RICE, FRUIT, VINES, HOPS OR SEAWEED; FORESTRY; WATERING
- A01G31/00—Soilless cultivation, e.g. hydroponics
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P60/00—Technologies relating to agriculture, livestock or agroalimentary industries
- Y02P60/20—Reduction of greenhouse gas [GHG] emissions in agriculture, e.g. CO2
- Y02P60/21—Dinitrogen oxide [N2O], e.g. using aquaponics, hydroponics or efficiency measures
Landscapes
- Life Sciences & Earth Sciences (AREA)
- Environmental Sciences (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Formation Of Insulating Films (AREA)
Abstract
(57)【要約】
【課題】 フォトレジストを酸素プラズマ処理で除去
か、エッチング残さをウェット剥離液で除去する際に、
ＨＳＱ膜および有機ＳＯＧが劣化されないようにして比
誘電率の低い絶縁層間膜を持った半導体装置を提供す
る。 【解決手段】 基板１０１上に形成されている層間絶縁
膜１０５の間に設けられている開口部１０８内に、一端
部が当該基板１０１に接する配線部１０３と当該配線部
１０３の他端部上に配置せしめられている金属層１２１
からなるビア部１２０とが形成されている半導体装置２
００であって、当該開口部１０８に於ける少なくとも該
ビア部１２０に対向する内壁部の表面部に保護膜１０９
が形成されている半導体装置２００が示されている。
か、エッチング残さをウェット剥離液で除去する際に、
ＨＳＱ膜および有機ＳＯＧが劣化されないようにして比
誘電率の低い絶縁層間膜を持った半導体装置を提供す
る。 【解決手段】 基板１０１上に形成されている層間絶縁
膜１０５の間に設けられている開口部１０８内に、一端
部が当該基板１０１に接する配線部１０３と当該配線部
１０３の他端部上に配置せしめられている金属層１２１
からなるビア部１２０とが形成されている半導体装置２
００であって、当該開口部１０８に於ける少なくとも該
ビア部１２０に対向する内壁部の表面部に保護膜１０９
が形成されている半導体装置２００が示されている。
Description
【０００１】
【発明の属する技術分野】本発明は半導体装置及び半導
体装置の製造方法に関し、特に詳しくは、低比誘電率を
もつ材料で形成された絶縁層間膜を有する半導体装置に
於て、配線層等を形成する際のエッチング処理後のフォ
トレジスト層の剥離処理に際して、当該絶縁層間膜の劣
化を防止した半導体装置及びその製造方法に関するもの
である。
体装置の製造方法に関し、特に詳しくは、低比誘電率を
もつ材料で形成された絶縁層間膜を有する半導体装置に
於て、配線層等を形成する際のエッチング処理後のフォ
トレジスト層の剥離処理に際して、当該絶縁層間膜の劣
化を防止した半導体装置及びその製造方法に関するもの
である。
【０００２】
【従来の技術】近年、ＬＳＩの信号処理の高速化の要求
は年々増加している。ＬＳＩの信号処理速度は、主にト
ランジスタ自体の動作速度及び配線での信号伝播遅延時
間の大小で決まってくる。従来、大きく影響を及ぼして
いたトランジスタの動作速度は、トランジスタのサイズ
を縮小化することで向上させてきた。しかし、設計ルー
ルが０．２５ミクロンをきるＬＳＩでは、後者の配線の
信号伝播遅延に関する影響が大きく現れはじめている。
特に配線層が４層を超える多層配線層を有するＬＳＩデ
バイスにおいては、その影響は大きい。
は年々増加している。ＬＳＩの信号処理速度は、主にト
ランジスタ自体の動作速度及び配線での信号伝播遅延時
間の大小で決まってくる。従来、大きく影響を及ぼして
いたトランジスタの動作速度は、トランジスタのサイズ
を縮小化することで向上させてきた。しかし、設計ルー
ルが０．２５ミクロンをきるＬＳＩでは、後者の配線の
信号伝播遅延に関する影響が大きく現れはじめている。
特に配線層が４層を超える多層配線層を有するＬＳＩデ
バイスにおいては、その影響は大きい。
【０００３】そこで、配線の信号伝播遅延を改善する方
法として、従来のシリコン酸化膜による層間絶縁膜に代
わり、比誘電率の低い層間絶縁膜が検討されている。そ
の中で3.0 程度の比誘電率を得ることができるＨＳＱお
よび有機ＳＯＧは完成度が高く量産化が期待されてい
る。まずはじめにＨＳＱについて説明を行う。ＨＳＱは
シリコン酸化膜のＳｉ−Ｏ結合の一部をＳｉ―Ｈ結合で
置き換えた形の樹脂であり、基板上に塗布し加熱焼成す
ることで層間絶縁膜として使用する。
法として、従来のシリコン酸化膜による層間絶縁膜に代
わり、比誘電率の低い層間絶縁膜が検討されている。そ
の中で3.0 程度の比誘電率を得ることができるＨＳＱお
よび有機ＳＯＧは完成度が高く量産化が期待されてい
る。まずはじめにＨＳＱについて説明を行う。ＨＳＱは
シリコン酸化膜のＳｉ−Ｏ結合の一部をＳｉ―Ｈ結合で
置き換えた形の樹脂であり、基板上に塗布し加熱焼成す
ることで層間絶縁膜として使用する。
【０００４】ＨＳＱはそのほとんどが従来のシリコン酸
化膜と同様のＳｉ−Ｏ結合から形成されていることか
ら、５００℃程度まで誘電率が低い状態で耐熱性を有し
ている。しかし、ＨＳＱ膜を層間絶縁膜に適用し、通常
のリソグラフィー法及びエッチング法により各種パター
ンを形成した場合、パターニングに使用したフォトレジ
ストを除去する工程で、ＨＳＱ膜が劣化し、タングステ
ン等のプラグ形成工程で、ヴィアが埋設されないポイズ
ンドヴィア等の問題が発生する。
化膜と同様のＳｉ−Ｏ結合から形成されていることか
ら、５００℃程度まで誘電率が低い状態で耐熱性を有し
ている。しかし、ＨＳＱ膜を層間絶縁膜に適用し、通常
のリソグラフィー法及びエッチング法により各種パター
ンを形成した場合、パターニングに使用したフォトレジ
ストを除去する工程で、ＨＳＱ膜が劣化し、タングステ
ン等のプラグ形成工程で、ヴィアが埋設されないポイズ
ンドヴィア等の問題が発生する。
【０００５】これは、フォトレジスト剥離工程でＨＳＱ
膜中の水成分が増加することに起因している。フォトレ
ジストの剥離工程は、通常、酸素プラズマ処理で殆どの
フォトレジストを剥離し、その後ウェット剥離液にてフ
ォトレジストの剥離残り及びエッチング残さを除去す
る。しかし、酸素プラズマ処置を実施すると、ＨＳＱ膜
中のＳｉ−Ｈ結合が破壊され、容易にＳｉ−ＯＨ結合に
変換形成されてしまう。さらに、その後のウェット剥離
液による処理工程において、ヒドロキシルアミンやエタ
ノールアミン等のアミン原子団が含有されたウェット剥
離液を使用すると、酸素プラズマ処理と同様に、ＨＳＱ
膜中のＳｉ−Ｈ結合が殆ど破壊されＳｉ−ＯＨ結合が形
成される。
膜中の水成分が増加することに起因している。フォトレ
ジストの剥離工程は、通常、酸素プラズマ処理で殆どの
フォトレジストを剥離し、その後ウェット剥離液にてフ
ォトレジストの剥離残り及びエッチング残さを除去す
る。しかし、酸素プラズマ処置を実施すると、ＨＳＱ膜
中のＳｉ−Ｈ結合が破壊され、容易にＳｉ−ＯＨ結合に
変換形成されてしまう。さらに、その後のウェット剥離
液による処理工程において、ヒドロキシルアミンやエタ
ノールアミン等のアミン原子団が含有されたウェット剥
離液を使用すると、酸素プラズマ処理と同様に、ＨＳＱ
膜中のＳｉ−Ｈ結合が殆ど破壊されＳｉ−ＯＨ結合が形
成される。
【０００６】また、ウェット剥離液としてフッ化アンモ
ニウムが含有されたものを使用した場合、ＨＳＱ膜の劣
化とともにＨＳＱ膜自体がエッチングされ、ヴィアホー
ル等の形状がボーイング形状になり、ヴィア間リークや
ショートの問題を引き起こす。さらにタングステン等の
金属の埋め込み不良を招く。また、次に有機ＳＯＧはＳ
ｉ−ＣＨ3 結合をもつ膜で前記ＨＳＱと同様に酸素プラ
ズマによるアッシングに弱くＳｉ−ＣＨ3 結合が容易に
Ｓｉ−ＯＨになってしまう。また酸化膜に比べ比較的ポ
ーラスなためフッ化アンモニウムに対しエッチング耐性
がない点もＨＳＱと同様である。
ニウムが含有されたものを使用した場合、ＨＳＱ膜の劣
化とともにＨＳＱ膜自体がエッチングされ、ヴィアホー
ル等の形状がボーイング形状になり、ヴィア間リークや
ショートの問題を引き起こす。さらにタングステン等の
金属の埋め込み不良を招く。また、次に有機ＳＯＧはＳ
ｉ−ＣＨ3 結合をもつ膜で前記ＨＳＱと同様に酸素プラ
ズマによるアッシングに弱くＳｉ−ＣＨ3 結合が容易に
Ｓｉ−ＯＨになってしまう。また酸化膜に比べ比較的ポ
ーラスなためフッ化アンモニウムに対しエッチング耐性
がない点もＨＳＱと同様である。
【０００７】図６に従来の方法により製造された半導体
装置の例を示し、その問題点を詳細に説明をする。ここ
ではＨＳＱを用いた例を示す。つまり、基板１上にＡｌ
等の金属による第１配線３と、第１層間絶縁膜としてシ
リコン酸化膜４を形成し、その後に第２層間絶縁膜５と
して塗布膜であるＨＳＱ膜を形成する。その後、第３層
間絶縁膜６としてプラズマＣＶＤ法等を使用してシリコ
ン酸化膜を形成した半導体装置１０の例を示す。
装置の例を示し、その問題点を詳細に説明をする。ここ
ではＨＳＱを用いた例を示す。つまり、基板１上にＡｌ
等の金属による第１配線３と、第１層間絶縁膜としてシ
リコン酸化膜４を形成し、その後に第２層間絶縁膜５と
して塗布膜であるＨＳＱ膜を形成する。その後、第３層
間絶縁膜６としてプラズマＣＶＤ法等を使用してシリコ
ン酸化膜を形成した半導体装置１０の例を示す。
【０００８】係る従来例に於て、パターンを周知のフォ
トリソグラフィー及びエッチングにより形成し、その
後、フォトレジストを酸素プラズマで剥離する工程にお
いて、ＨＳＱ膜５中Ｓｉ−ＯＨ結合が形成され、当該Ｈ
ＳＱ５の膜質が劣化する（図６（Ａ））。さらにフォト
レジスト剥離残り及びエッチング残さを除去するため
に、アミン原子団を有するウェット剥離液、或いはフッ
化アンモニウムを含むウェット剥離液による処理を実施
すると、ＨＳＱ膜５中にＳｉ−ＯＨ結合が形成される。
トリソグラフィー及びエッチングにより形成し、その
後、フォトレジストを酸素プラズマで剥離する工程にお
いて、ＨＳＱ膜５中Ｓｉ−ＯＨ結合が形成され、当該Ｈ
ＳＱ５の膜質が劣化する（図６（Ａ））。さらにフォト
レジスト剥離残り及びエッチング残さを除去するため
に、アミン原子団を有するウェット剥離液、或いはフッ
化アンモニウムを含むウェット剥離液による処理を実施
すると、ＨＳＱ膜５中にＳｉ−ＯＨ結合が形成される。
【０００９】また、特にフッ化アンモニウムが含有され
たウェット剥離液を使用すると、ＨＳＱ膜５がエッチン
グされ、図６（Ｂ）のようにボーイング形状となる。こ
れは、フッ化アンモニウムがシリコン酸化膜をエッチン
グするからであり、特にＨＳＱ膜はＣＶＤ法等で形成し
た膜よりも、エッチングレートが非常に大きいからであ
る。
たウェット剥離液を使用すると、ＨＳＱ膜５がエッチン
グされ、図６（Ｂ）のようにボーイング形状となる。こ
れは、フッ化アンモニウムがシリコン酸化膜をエッチン
グするからであり、特にＨＳＱ膜はＣＶＤ法等で形成し
た膜よりも、エッチングレートが非常に大きいからであ
る。
【００１０】このようなボーイング形状になると、ヴィ
ア間リークやショートを引き起こすだけでなく、タング
ステン等の金属の埋め込み不良を招く。また、ＨＳＱ膜
５中にＳｉ−ＯＨが形成されることにより、ＨＳＱ膜の
比誘電率が上昇する。従って、比誘電率を低下させて半
導体装置を製造するには、問題で有った。尚、特開平１
−１９２１３７号公報には、ＳＯＧ法を使用した絶縁層
間膜にヴィアホールを形成する際、フォトレジスト層を
剥離除去する際に当該絶縁層間膜が劣化する問題を解決
する為の技術思想は開示されていない。
ア間リークやショートを引き起こすだけでなく、タング
ステン等の金属の埋め込み不良を招く。また、ＨＳＱ膜
５中にＳｉ−ＯＨが形成されることにより、ＨＳＱ膜の
比誘電率が上昇する。従って、比誘電率を低下させて半
導体装置を製造するには、問題で有った。尚、特開平１
−１９２１３７号公報には、ＳＯＧ法を使用した絶縁層
間膜にヴィアホールを形成する際、フォトレジスト層を
剥離除去する際に当該絶縁層間膜が劣化する問題を解決
する為の技術思想は開示されていない。
【００１１】又、特開平１−１９１４５０号公報には、
絶縁層間膜にエッチングによって開口部を形成した後、
当該開口部に対してコリン液による処理と酸素プラズマ
処理を行う事により、金属電極部の抵抗値の変化を防止
する技術が開示されているが、低誘電率材料であるＨＳ
Ｑ及び有機ＳＯＧを絶縁層間膜に使用した場合の当該絶
縁層間膜の劣化を防止する技術に関しては開示がない。
絶縁層間膜にエッチングによって開口部を形成した後、
当該開口部に対してコリン液による処理と酸素プラズマ
処理を行う事により、金属電極部の抵抗値の変化を防止
する技術が開示されているが、低誘電率材料であるＨＳ
Ｑ及び有機ＳＯＧを絶縁層間膜に使用した場合の当該絶
縁層間膜の劣化を防止する技術に関しては開示がない。
【００１２】一方、特開平４−２６２５３１号公報及び
特開平４−２６３４２８号公報には、絶縁層間膜の耐ア
ッシング性向上を目的として、絶縁層間膜にコンタクト
ホールを形成した後、当該コンタクトホール内に酸素プ
ラズマを適用して無機化処理を行う方法が示されている
が、上記と同様に低誘電率材料であるＨＳＱ及び有機Ｓ
ＯＧを絶縁層間膜に使用した場合の当該絶縁層間膜の劣
化を防止する技術に関しては開示がない。
特開平４−２６３４２８号公報には、絶縁層間膜の耐ア
ッシング性向上を目的として、絶縁層間膜にコンタクト
ホールを形成した後、当該コンタクトホール内に酸素プ
ラズマを適用して無機化処理を行う方法が示されている
が、上記と同様に低誘電率材料であるＨＳＱ及び有機Ｓ
ＯＧを絶縁層間膜に使用した場合の当該絶縁層間膜の劣
化を防止する技術に関しては開示がない。
【００１３】又、特開平５−１１４６５６号公報には、
絶縁層間膜に設けたヴィアホール内の金属電極のコンタ
クト性を向上すると共に、当該ヴィアホールの側壁部か
ら発生する脱ガスを抑制する事を目的として、当該ヴィ
アホール内をプラズマ処理する技術が開示されている
が、上記と同様に低誘電率材料であるＨＳＱ及び有機Ｓ
ＯＧを絶縁層間膜に使用した場合の当該絶縁層間膜の劣
化を防止する技術に関しては開示がない。
絶縁層間膜に設けたヴィアホール内の金属電極のコンタ
クト性を向上すると共に、当該ヴィアホールの側壁部か
ら発生する脱ガスを抑制する事を目的として、当該ヴィ
アホール内をプラズマ処理する技術が開示されている
が、上記と同様に低誘電率材料であるＨＳＱ及び有機Ｓ
ＯＧを絶縁層間膜に使用した場合の当該絶縁層間膜の劣
化を防止する技術に関しては開示がない。
【００１４】
【発明が解決しようとする課題】従って、本発明の目的
は、前記で記述した課題を解決することである。つま
り、各種パターン形成に使用したフォトレジストを酸素
プラズマ処理で除去する際、及びエッチング残さを除去
する際に使用するウェット剥離液で、ＨＳＱ膜および有
機ＳＯＧが劣化、及びそれらの膜自体がエッチングされ
ないようにすることによって、比誘電率の低い絶縁層間
膜を持った半導体装置を製造する技術を提供するもので
ある。
は、前記で記述した課題を解決することである。つま
り、各種パターン形成に使用したフォトレジストを酸素
プラズマ処理で除去する際、及びエッチング残さを除去
する際に使用するウェット剥離液で、ＨＳＱ膜および有
機ＳＯＧが劣化、及びそれらの膜自体がエッチングされ
ないようにすることによって、比誘電率の低い絶縁層間
膜を持った半導体装置を製造する技術を提供するもので
ある。
【００１５】
【課題を解決するための手段】本発明は上記した目的を
達成するため、以下に記載されたような技術構成を採用
するものである。即ち、本発明に係る第１の態様として
は、基板上に形成されている層間絶縁膜間に設けられて
いる開口部内に、一端部が当該基板に接する配線部と当
該配線部の他端部上に配置せしめられている金属層から
なるヴィア部とが形成されている半導体装置であって、
当該開口部に於ける少なくとも該ヴィア部に対向する内
壁部の表面部に保護膜が形成されている半導体装置であ
り、又本発明に係る第２の態様としては、基板上に形成
されている層間絶縁膜間に設けられている開口部を有す
る溝部内に、一端部が当該基板に接する配線部が埋め込
まれており、且つ当該開口部に於ける当該配線部に対向
する内壁部の表面部に保護膜が形成されている半導体装
置である。
達成するため、以下に記載されたような技術構成を採用
するものである。即ち、本発明に係る第１の態様として
は、基板上に形成されている層間絶縁膜間に設けられて
いる開口部内に、一端部が当該基板に接する配線部と当
該配線部の他端部上に配置せしめられている金属層から
なるヴィア部とが形成されている半導体装置であって、
当該開口部に於ける少なくとも該ヴィア部に対向する内
壁部の表面部に保護膜が形成されている半導体装置であ
り、又本発明に係る第２の態様としては、基板上に形成
されている層間絶縁膜間に設けられている開口部を有す
る溝部内に、一端部が当該基板に接する配線部が埋め込
まれており、且つ当該開口部に於ける当該配線部に対向
する内壁部の表面部に保護膜が形成されている半導体装
置である。
【００１６】更に、本発明に係る第３の態様としては、
基板上に形成されている層間絶縁膜間に配線部が設けら
れている半導体装置の製造方法であって、当該半導体装
置の製造方法は、当該半導体基板上に適宜の配線部を形
成する第１の工程、当該配線部を有する半導体基板上に
低比誘電率を呈する材料で構成された層間絶縁膜を形成
する第２の工程、当該層間絶縁膜上にフォトレジストを
塗布し、当該フォトレジスト層に設けた所定のパターン
開口部をマスクとして、当該層間絶縁膜をエッチングし
て当該配線部に迄到達する溝部状の開口部を形成する第
３の工程、当該半導体基板に於ける当該溝部状の開口部
の内壁部表面に保護膜を形成する第４の工程、当該フォ
トレジスト層を剥離する第５の工程、とから構成されて
いる半導体装置の製造方法であり、又、本発明に係る第
４の態様としては、基板上に形成されている層間絶縁膜
間に配線部が設けられている半導体装置の製造方法であ
って、当該半導体装置の製造方法は、当該半導体基板上
に低比誘電率を呈する材料で構成された層間絶縁膜を形
成する第１の工程、当該層間絶縁膜上にフォトレジスト
を塗布し、当該フォトレジスト層に設けた所定のパター
ン開口部をマスクとして、当該層間絶縁膜をエッチング
して当該基板に迄到達する溝部状の開口部を形成する第
２の工程、当該フォトレジスト層を剥離する第３の工
程、当該半導体基板に於ける当該溝部状の開口部の内壁
部表面に保護膜を形成する第４の工程、当該溝部状開口
部内に金属配線層を埋め込む第５の工程、とから構成さ
れている半導体装置の製造方法である。
基板上に形成されている層間絶縁膜間に配線部が設けら
れている半導体装置の製造方法であって、当該半導体装
置の製造方法は、当該半導体基板上に適宜の配線部を形
成する第１の工程、当該配線部を有する半導体基板上に
低比誘電率を呈する材料で構成された層間絶縁膜を形成
する第２の工程、当該層間絶縁膜上にフォトレジストを
塗布し、当該フォトレジスト層に設けた所定のパターン
開口部をマスクとして、当該層間絶縁膜をエッチングし
て当該配線部に迄到達する溝部状の開口部を形成する第
３の工程、当該半導体基板に於ける当該溝部状の開口部
の内壁部表面に保護膜を形成する第４の工程、当該フォ
トレジスト層を剥離する第５の工程、とから構成されて
いる半導体装置の製造方法であり、又、本発明に係る第
４の態様としては、基板上に形成されている層間絶縁膜
間に配線部が設けられている半導体装置の製造方法であ
って、当該半導体装置の製造方法は、当該半導体基板上
に低比誘電率を呈する材料で構成された層間絶縁膜を形
成する第１の工程、当該層間絶縁膜上にフォトレジスト
を塗布し、当該フォトレジスト層に設けた所定のパター
ン開口部をマスクとして、当該層間絶縁膜をエッチング
して当該基板に迄到達する溝部状の開口部を形成する第
２の工程、当該フォトレジスト層を剥離する第３の工
程、当該半導体基板に於ける当該溝部状の開口部の内壁
部表面に保護膜を形成する第４の工程、当該溝部状開口
部内に金属配線層を埋め込む第５の工程、とから構成さ
れている半導体装置の製造方法である。
【００１７】
【発明の実施の形態】本発明に係る当該半導体装置及び
半導体装置の製造方法は、上記した様な技術構成を採用
しており、その技術的な特徴部分は、ＨＳＱまたは有機
ＳＯＧを一部に含んだ層間膜をフォトレジストマスクで
加工したのち、そのフォトレジストを酸素プラズマアッ
シングを行い、次にウエット剥離という順番で除去する
場合、フォトレジストを酸素プラズマを用いて剥離する
前、或いはウェット剥離液による処理を実施する前に、
ＨＳＱ膜および有機ＳＯＧの側面表面を酸化および窒化
或いは水素化することにより内部のそれらの膜を保護す
る構造を持たせる様にしたことである。
半導体装置の製造方法は、上記した様な技術構成を採用
しており、その技術的な特徴部分は、ＨＳＱまたは有機
ＳＯＧを一部に含んだ層間膜をフォトレジストマスクで
加工したのち、そのフォトレジストを酸素プラズマアッ
シングを行い、次にウエット剥離という順番で除去する
場合、フォトレジストを酸素プラズマを用いて剥離する
前、或いはウェット剥離液による処理を実施する前に、
ＨＳＱ膜および有機ＳＯＧの側面表面を酸化および窒化
或いは水素化することにより内部のそれらの膜を保護す
る構造を持たせる様にしたことである。
【００１８】また、その保護膜を形成する方法として、
水素或いは窒素を含有したガスによるプラズマ処理によ
り、ＨＳＱまたは有機ＳＯＧ膜の表面部分を改質する方
法と更には、ＵＶ光処理を併用して、上記保護膜を形成
する方法も提供する。
水素或いは窒素を含有したガスによるプラズマ処理によ
り、ＨＳＱまたは有機ＳＯＧ膜の表面部分を改質する方
法と更には、ＵＶ光処理を併用して、上記保護膜を形成
する方法も提供する。
【００１９】
【実施例】以下に、本発明に係る半導体装置及び半導体
装置の製造方法の具体例を図１〜図４を参照しながら詳
細に説明する。即ち、図１は、本発明に係る半導体装置
の一具体例の構成を示す断面図であり、図中、基板１０
１上に形成されている層間絶縁膜１０５の間に設けられ
ている開口部１０８内に、一端部が当該基板１０１に接
する配線部１０３と当該配線部１０３の他端部上に配置
せしめられている金属層１２１からなるビア部１２０と
が形成されている半導体装置２００であって、当該開口
部１０８に於ける少なくとも該ビア部１２０に対向する
内壁部の表面部に保護膜１０９が形成されている半導体
装置２００が示されている。
装置の製造方法の具体例を図１〜図４を参照しながら詳
細に説明する。即ち、図１は、本発明に係る半導体装置
の一具体例の構成を示す断面図であり、図中、基板１０
１上に形成されている層間絶縁膜１０５の間に設けられ
ている開口部１０８内に、一端部が当該基板１０１に接
する配線部１０３と当該配線部１０３の他端部上に配置
せしめられている金属層１２１からなるビア部１２０と
が形成されている半導体装置２００であって、当該開口
部１０８に於ける少なくとも該ビア部１２０に対向する
内壁部の表面部に保護膜１０９が形成されている半導体
装置２００が示されている。
【００２０】本発明に於ける当該半導体装置に於て使用
される当該層間絶縁膜１０５は、低比誘電率を呈する材
料で構成されている事が望ましく、当該当該低比誘電率
を呈する材料としては、例えばＳｉ−Ｈ結合若しくはＳ
ｉ−ＣＨ3 結合を含む絶縁材料から選択された一つの絶
縁材料で構成されるものである事が望ましい。又、本発
明に於ける当該半導体装置に於ける当該開口部１０８の
少なくとも該配線部１０３に対向する内壁部の表面部１
２２には、当該層間絶縁膜１０５とは異なる絶縁膜の層
１０４が形成されているものである。
される当該層間絶縁膜１０５は、低比誘電率を呈する材
料で構成されている事が望ましく、当該当該低比誘電率
を呈する材料としては、例えばＳｉ−Ｈ結合若しくはＳ
ｉ−ＣＨ3 結合を含む絶縁材料から選択された一つの絶
縁材料で構成されるものである事が望ましい。又、本発
明に於ける当該半導体装置に於ける当該開口部１０８の
少なくとも該配線部１０３に対向する内壁部の表面部１
２２には、当該層間絶縁膜１０５とは異なる絶縁膜の層
１０４が形成されているものである。
【００２１】尚、当該半導体装置２００に於て、前記し
た当該層間絶縁膜１０５の上に更に別の絶縁層間膜１０
６を積層し、当該絶縁層間膜１０６の上には第２の配線
１０７が形成されている。前記第１の配線１０３と第２
の配線１０７はヴィア１２０で接続されている構造を持
つ。以下に本発明に係る上記した具体例の当該半導体装
置２００を製造する方法の例を以下に説明する。
た当該層間絶縁膜１０５の上に更に別の絶縁層間膜１０
６を積層し、当該絶縁層間膜１０６の上には第２の配線
１０７が形成されている。前記第１の配線１０３と第２
の配線１０７はヴィア１２０で接続されている構造を持
つ。以下に本発明に係る上記した具体例の当該半導体装
置２００を製造する方法の例を以下に説明する。
【００２２】即ち、図２（Ａ）〜図２（Ｃ）及び図３
（Ａ）〜図３（Ｄ）に示す様に、シリコン基板１０１の
上に適宜の下地層１０２を形成した後、当該下地層１０
２上に、第１の配線１０３を形成する。次いで、当該第
１の配線１０３を上から覆う様に、例えば酸化シリコン
膜等からなる、第１の層間絶縁膜１０４を塗布し、その
上に、更に低誘電率である第２の層間絶縁膜１０５が形
成される。
（Ａ）〜図３（Ｄ）に示す様に、シリコン基板１０１の
上に適宜の下地層１０２を形成した後、当該下地層１０
２上に、第１の配線１０３を形成する。次いで、当該第
１の配線１０３を上から覆う様に、例えば酸化シリコン
膜等からなる、第１の層間絶縁膜１０４を塗布し、その
上に、更に低誘電率である第２の層間絶縁膜１０５が形
成される。
【００２３】その後、当該第２の層間絶縁膜１０５上に
は第３の層間絶縁膜１０６が形成されている。それらの
絶縁膜の上には第２の配線１０７が形成されている。前
記第１の配線１０３と第２の配線１０７はヴィア１２０
で接続されている構造を持つ。そのヴィア１２０の側面
部の絶縁膜として、本発明に於て、定義する保護膜１０
９が薄く形成されている。
は第３の層間絶縁膜１０６が形成されている。それらの
絶縁膜の上には第２の配線１０７が形成されている。前
記第１の配線１０３と第２の配線１０７はヴィア１２０
で接続されている構造を持つ。そのヴィア１２０の側面
部の絶縁膜として、本発明に於て、定義する保護膜１０
９が薄く形成されている。
【００２４】ヴィア１２０の側面部の保護膜１０９があ
るところが本発明の構造上の特徴である。ここでそれぞ
れの構成される要素を記述する。前記第１の層間絶縁膜
１０４としてはプラズマＴＥＯＳ酸化膜、モノシラン系
のプラズマシリコン酸化膜、モノシラン系プラズマシリ
コン酸窒化膜、モノシラン系シリコン窒化膜、フッ素を
含有するプラズマシリコン酸化膜のなかのいずれかが使
用できる。
るところが本発明の構造上の特徴である。ここでそれぞ
れの構成される要素を記述する。前記第１の層間絶縁膜
１０４としてはプラズマＴＥＯＳ酸化膜、モノシラン系
のプラズマシリコン酸化膜、モノシラン系プラズマシリ
コン酸窒化膜、モノシラン系シリコン窒化膜、フッ素を
含有するプラズマシリコン酸化膜のなかのいずれかが使
用できる。
【００２５】次に低誘電率膜である第２の層間絶縁膜１
０５は、例えば、ＨＳＱ、有機ＳＯＧ、またはＳｉ−Ｈ
結合、Ｓｉ−ＣＨ3 結合で少なくとも一部が形成されて
いるものが構成されている。この第２の層間絶縁膜１０
５のヴィア１２０の周りの保護膜１０９に接するところ
と他の部分の膜質変化はない。
０５は、例えば、ＨＳＱ、有機ＳＯＧ、またはＳｉ−Ｈ
結合、Ｓｉ−ＣＨ3 結合で少なくとも一部が形成されて
いるものが構成されている。この第２の層間絶縁膜１０
５のヴィア１２０の周りの保護膜１０９に接するところ
と他の部分の膜質変化はない。
【００２６】本発明に於いては、当該保護膜１０９は、
前記第２の層間絶縁膜１０５が酸化された層、或いは窒
化された層、或いは水素化された層の何れかで構成され
る。係る保護層１０９は、特性的には、通常の第２の層
間絶縁膜１０５の部分に比べて硬化された状態を呈して
いる。その他、当該保護膜１０９を形成する方法として
は、例えば、オゾンを使用する方法或いは、酸素原子、
窒素原子、水素原子或いはオゾンを含む雰囲気に紫外線
（ＵＶ）を照射して所定の保護膜１０９を形成するもの
であっても良い。
前記第２の層間絶縁膜１０５が酸化された層、或いは窒
化された層、或いは水素化された層の何れかで構成され
る。係る保護層１０９は、特性的には、通常の第２の層
間絶縁膜１０５の部分に比べて硬化された状態を呈して
いる。その他、当該保護膜１０９を形成する方法として
は、例えば、オゾンを使用する方法或いは、酸素原子、
窒素原子、水素原子或いはオゾンを含む雰囲気に紫外線
（ＵＶ）を照射して所定の保護膜１０９を形成するもの
であっても良い。
【００２７】またヴィア１２０は窒化チタン膜、チタン
膜または両方をバリアメタルに使用したタングステンＣ
ＶＤ膜が使用される。本発明に係る当該半導体装置の製
造方法の一具体例を説明するならば、基板１０１上に形
成されている層間絶縁膜間１０５に配線部１０３が設け
られている半導体装置の製造方法であって、当該半導体
装置の製造方法は、当該半導体基板上に適宜の配線部を
形成する第１の工程、当該配線部を有する半導体基板上
に低比誘電率を呈する材料で構成された層間絶縁膜を形
成する第２の工程、当該層間絶縁膜上にフォトレジスト
を塗布し、当該フォトレジスト層に設けた所定のパター
ン開口部をマスクとして、当該層間絶縁膜をエッチング
して当該配線部に迄到達する溝部状の開口部を形成する
第３の工程、当該半導体基板に於ける当該溝部状の開口
部の内壁部表面に保護膜を形成する第４の工程、及び当
該フォトレジスト層を剥離する第５の工程、とから構成
されている半導体装置の製造方法である。
膜または両方をバリアメタルに使用したタングステンＣ
ＶＤ膜が使用される。本発明に係る当該半導体装置の製
造方法の一具体例を説明するならば、基板１０１上に形
成されている層間絶縁膜間１０５に配線部１０３が設け
られている半導体装置の製造方法であって、当該半導体
装置の製造方法は、当該半導体基板上に適宜の配線部を
形成する第１の工程、当該配線部を有する半導体基板上
に低比誘電率を呈する材料で構成された層間絶縁膜を形
成する第２の工程、当該層間絶縁膜上にフォトレジスト
を塗布し、当該フォトレジスト層に設けた所定のパター
ン開口部をマスクとして、当該層間絶縁膜をエッチング
して当該配線部に迄到達する溝部状の開口部を形成する
第３の工程、当該半導体基板に於ける当該溝部状の開口
部の内壁部表面に保護膜を形成する第４の工程、及び当
該フォトレジスト層を剥離する第５の工程、とから構成
されている半導体装置の製造方法である。
【００２８】本発明に係る当該半導体装置の製造方法に
於いては、当該低比誘電率を呈する材料は、Ｓｉ−Ｈ結
合若しくはＳｉ−ＣＨ3 結合を含む絶縁材料から選択さ
れた一つの絶縁材料で構成されるものである。又、本発
明に於いては、上記した当該第４の工程は、酸素、窒
素、水素の内から選択された少なくとも一つの原子を含
むプラズマを使用して当該保護膜を形成するものであっ
ても良く、又当該第４の工程は、オゾンを使用して当該
保護膜を形成するものであっても良い。
於いては、当該低比誘電率を呈する材料は、Ｓｉ−Ｈ結
合若しくはＳｉ−ＣＨ3 結合を含む絶縁材料から選択さ
れた一つの絶縁材料で構成されるものである。又、本発
明に於いては、上記した当該第４の工程は、酸素、窒
素、水素の内から選択された少なくとも一つの原子を含
むプラズマを使用して当該保護膜を形成するものであっ
ても良く、又当該第４の工程は、オゾンを使用して当該
保護膜を形成するものであっても良い。
【００２９】更に、本発明に於いては、当該第４の工程
は、酸素、窒素、水素の内から選択された少なくとも一
つの原子を含む雰囲気中若しくはオゾンを含む雰囲気中
で紫外線照射を行うことにより当該保護膜を形成するも
のであっても良い。一方、本発明に係る当該半導体装置
の製造法に於て、当該第５の工程が、少なくとも酸素プ
ラズマを使用して当該フォトレジスト層を剥離除去する
工程とフッ化アンモニウムもしくはアミンを含む剥離液
により当該フォトレジスト層を剥離除去する工程の何れ
かを含んでいるものである事が望ましい。
は、酸素、窒素、水素の内から選択された少なくとも一
つの原子を含む雰囲気中若しくはオゾンを含む雰囲気中
で紫外線照射を行うことにより当該保護膜を形成するも
のであっても良い。一方、本発明に係る当該半導体装置
の製造法に於て、当該第５の工程が、少なくとも酸素プ
ラズマを使用して当該フォトレジスト層を剥離除去する
工程とフッ化アンモニウムもしくはアミンを含む剥離液
により当該フォトレジスト層を剥離除去する工程の何れ
かを含んでいるものである事が望ましい。
【００３０】以下に、本発明に係る半導体装置の製造方
法に付いてより詳細に具体例を説明する。先ず、本発明
に於いては、シリコン基板１０１にトランジスタ等の素
子（図示せず）が形成され、表面に絶縁膜を有する下地
１０２上に、スパッタ法によりアルミニウムＡｌ（銅を
使用する場合もある）層１０３を３００ｎｍ〜８００ｎ
ｍの厚みに形成する。
法に付いてより詳細に具体例を説明する。先ず、本発明
に於いては、シリコン基板１０１にトランジスタ等の素
子（図示せず）が形成され、表面に絶縁膜を有する下地
１０２上に、スパッタ法によりアルミニウムＡｌ（銅を
使用する場合もある）層１０３を３００ｎｍ〜８００ｎ
ｍの厚みに形成する。
【００３１】かかるＡｌ配線１０３は、図２（Ａ）に示
す様に、その下部に下層素子等との接合のための、厚み
が３０ｎｍ〜２００ｎｍであるＴｉＮ／Ｔｉ等のバリア
メタル１３０が設けられており、また、その上部にはリ
ソグラフィー時の反射防止膜としてＴｉＮ等の膜１３１
が１０ｎｍ〜１００ｎｍの厚みで形成されている。続い
て当該下地１０２と当該配線部１０３の表面全体に、後
述する低誘電率を呈する第２の層間絶縁膜であるＨＳＱ
樹脂と基板１０１若しくは当該下地１０２との密着性を
向上させる目的で、第１層間絶縁膜１０４を塗布成膜す
る。
す様に、その下部に下層素子等との接合のための、厚み
が３０ｎｍ〜２００ｎｍであるＴｉＮ／Ｔｉ等のバリア
メタル１３０が設けられており、また、その上部にはリ
ソグラフィー時の反射防止膜としてＴｉＮ等の膜１３１
が１０ｎｍ〜１００ｎｍの厚みで形成されている。続い
て当該下地１０２と当該配線部１０３の表面全体に、後
述する低誘電率を呈する第２の層間絶縁膜であるＨＳＱ
樹脂と基板１０１若しくは当該下地１０２との密着性を
向上させる目的で、第１層間絶縁膜１０４を塗布成膜す
る。
【００３２】当該第１層間絶縁膜１０４は、例えば、プ
ラズマＣＶＤ法等でシリコン酸化膜あるいは、フッ素含
有シリコン酸化膜、またはシリコン酸化膜をパターンに
沿って２０ｎｍ〜１００ｎｍの厚みを以てコンフォーマ
ルに成膜する。当該第１層間絶縁膜１０４は、層間絶縁
膜１０５全体の比誘電率を下げるために、可能な限り薄
く成膜する方がよい。
ラズマＣＶＤ法等でシリコン酸化膜あるいは、フッ素含
有シリコン酸化膜、またはシリコン酸化膜をパターンに
沿って２０ｎｍ〜１００ｎｍの厚みを以てコンフォーマ
ルに成膜する。当該第１層間絶縁膜１０４は、層間絶縁
膜１０５全体の比誘電率を下げるために、可能な限り薄
く成膜する方がよい。
【００３３】次に本発明に於いては、当該第１の層間絶
縁膜１０４の表面にＨＳＱ樹脂で形成される第２層間絶
縁膜１０５を２００ｎｍ〜１０００ｎｍの厚さになるよ
うに塗布し、１００〜１５０℃、１５０〜２５０℃、２
５０〜３００℃の温度条件で各１〜１０分程度、窒素雰
囲気下において加熱を行い仮焼成する。この仮焼成した
ＨＳＱからなる第２の層間絶縁膜１０５を有する半導体
装置を焼成炉へ入炉し、３５０〜５００℃窒素雰囲気下
で約１時間程度焼成する事によって図２（Ａ）に示す構
造の半導体装置が形成される。
縁膜１０４の表面にＨＳＱ樹脂で形成される第２層間絶
縁膜１０５を２００ｎｍ〜１０００ｎｍの厚さになるよ
うに塗布し、１００〜１５０℃、１５０〜２５０℃、２
５０〜３００℃の温度条件で各１〜１０分程度、窒素雰
囲気下において加熱を行い仮焼成する。この仮焼成した
ＨＳＱからなる第２の層間絶縁膜１０５を有する半導体
装置を焼成炉へ入炉し、３５０〜５００℃窒素雰囲気下
で約１時間程度焼成する事によって図２（Ａ）に示す構
造の半導体装置が形成される。
【００３４】次いで、当該第２の層間絶縁膜１０５の上
に、第３層間絶縁膜１０６をプラズマＣＶＤ法で１００
ｎｍ〜２０００ｎｍの厚みになる様に形成し、更に当該
第３層間絶縁膜１０６の上にフォトレジスト層１１０を
積層させた後、当該フォトレジスト層１１０を所定のパ
ターンを使用して開口部を形成する。その後、当該パタ
ーニングされたフォトレジスト層１１０をマスクとし
て、当該第３と第２の層間絶縁膜１０６と１０５及び第
１の層間絶縁膜１０４にエッチング処理を行い、図２
（Ｂ）に示す様に、ヴィアホール１１１を形成する。
に、第３層間絶縁膜１０６をプラズマＣＶＤ法で１００
ｎｍ〜２０００ｎｍの厚みになる様に形成し、更に当該
第３層間絶縁膜１０６の上にフォトレジスト層１１０を
積層させた後、当該フォトレジスト層１１０を所定のパ
ターンを使用して開口部を形成する。その後、当該パタ
ーニングされたフォトレジスト層１１０をマスクとし
て、当該第３と第２の層間絶縁膜１０６と１０５及び第
１の層間絶縁膜１０４にエッチング処理を行い、図２
（Ｂ）に示す様に、ヴィアホール１１１を形成する。
【００３５】ここで、基板１０１をプラズマが発生させ
ることができるチャンバーへ導入する。本発明に於い
て、プラズマを発生させる方法としては、例えば、平行
平板型リアクターあるいは、ＩＣＰ，ヘリコン，ＥＣ
Ｒ，マイクロ波等のソースを使用してプラズマを発生さ
せることが可能である。これらのチャンバーに、例え
ば、窒素を１００ＳＣＣＭ〜１０００ＳＣＣＭ、また
は、水素を５０ＳＣＣＭ〜５００ＳＣＣＭ、あるいは両
方、または窒素、水素を構成元素中に含むアンモニアガ
ス等を導入し、チャンバー内温度を１００℃〜３００℃
に設定する。
ることができるチャンバーへ導入する。本発明に於い
て、プラズマを発生させる方法としては、例えば、平行
平板型リアクターあるいは、ＩＣＰ，ヘリコン，ＥＣ
Ｒ，マイクロ波等のソースを使用してプラズマを発生さ
せることが可能である。これらのチャンバーに、例え
ば、窒素を１００ＳＣＣＭ〜１０００ＳＣＣＭ、また
は、水素を５０ＳＣＣＭ〜５００ＳＣＣＭ、あるいは両
方、または窒素、水素を構成元素中に含むアンモニアガ
ス等を導入し、チャンバー内温度を１００℃〜３００℃
に設定する。
【００３６】マイクロ波を使用する場合は、パワーを５
００Ｗ〜１５００Ｗかけて、窒素プラズマ、または水素
プラズマ、或いは両方のプラズマを発生さる。この処理
により、ＨＳＱ膜表面部の膜が緻密になり、図２（Ｃ）
に示す様に、表面の一部にＳｉ−Ｎ結合及びＳｉ−Ｈ結
合が形成された保護膜１０９ができる。
００Ｗ〜１５００Ｗかけて、窒素プラズマ、または水素
プラズマ、或いは両方のプラズマを発生さる。この処理
により、ＨＳＱ膜表面部の膜が緻密になり、図２（Ｃ）
に示す様に、表面の一部にＳｉ−Ｎ結合及びＳｉ−Ｈ結
合が形成された保護膜１０９ができる。
【００３７】この処理により、３００〜６００Ｗのパワ
ーで、酸素を１００〜４００ｓｃｃｍ程度導入すること
によるフォトレジスト剥離処理を５分程度行って、図３
（Ａ）に示す様に、当該フォトレジストを剥離処理した
後でも、ＨＳＱ膜は殆ど劣化しない事が判明した。係る
構造の半導体装置のヴィアホール１１１に所定の金属を
埋め込む事により、コンタクトを形成し、図３（Ｄ）に
示す様に当該コンタクトの上面に第２の配線１０７を形
成して、所望の半導体装置が完成する。
ーで、酸素を１００〜４００ｓｃｃｍ程度導入すること
によるフォトレジスト剥離処理を５分程度行って、図３
（Ａ）に示す様に、当該フォトレジストを剥離処理した
後でも、ＨＳＱ膜は殆ど劣化しない事が判明した。係る
構造の半導体装置のヴィアホール１１１に所定の金属を
埋め込む事により、コンタクトを形成し、図３（Ｄ）に
示す様に当該コンタクトの上面に第２の配線１０７を形
成して、所望の半導体装置が完成する。
【００３８】しかし、実験の結果、当該フォトレジスト
の剥離処理に際し、１０分以上酸素プラズマ処理を実施
すると、当該ＨＳＱ膜１０５の表面が劣化しはじめる。
そこで、図３（Ｂ）に示す様に、再び図２（Ｃ）と同様
な条件で、窒素或いは水素を含有するガスによるプラズ
マ処理を行う。その結果、酸素プラズマ処理により一部
形成されたＳｉ−ＯＨ結合を、Ｓｉ−Ｎ結合或いはＳｉ
−Ｈ結合に変換することができる。また、この処理によ
りＨＳＱ膜層表面は再び緻密なり、Ｓｉ−Ｎ結合やＳｉ
−Ｈ結合が形成される。すなわち保護膜１０９が再形成
される。
の剥離処理に際し、１０分以上酸素プラズマ処理を実施
すると、当該ＨＳＱ膜１０５の表面が劣化しはじめる。
そこで、図３（Ｂ）に示す様に、再び図２（Ｃ）と同様
な条件で、窒素或いは水素を含有するガスによるプラズ
マ処理を行う。その結果、酸素プラズマ処理により一部
形成されたＳｉ−ＯＨ結合を、Ｓｉ−Ｎ結合或いはＳｉ
−Ｈ結合に変換することができる。また、この処理によ
りＨＳＱ膜層表面は再び緻密なり、Ｓｉ−Ｎ結合やＳｉ
−Ｈ結合が形成される。すなわち保護膜１０９が再形成
される。
【００３９】このＨＳＱ膜の保護膜１０９により、続い
て実施されるウェット剥離液による、フォトレジスト剥
離残りの除去、及びエッチング残さ処理においてアミン
原子団を有するエタノールアミン等の剥離液や、フッ化
アンモニウムを含むウェット剥離液を使用しても保護膜
１０９に守られている第２の層間絶縁膜１０５であるＨ
ＳＱ膜の膜質劣化が起こらない。
て実施されるウェット剥離液による、フォトレジスト剥
離残りの除去、及びエッチング残さ処理においてアミン
原子団を有するエタノールアミン等の剥離液や、フッ化
アンモニウムを含むウェット剥離液を使用しても保護膜
１０９に守られている第２の層間絶縁膜１０５であるＨ
ＳＱ膜の膜質劣化が起こらない。
【００４０】特に、フッ化アンモニウムを含むウェット
剥離液を使用した場合に懸念される、ＨＳＱ膜自身のエ
ッチングも全く起こらず、図３（Ｃ）に示す様に、ヴィ
アパターンがボーイング形状のようになる事はない。
又、本発明に於いて、アミンを含有する剥離液は、エタ
ノールアミンを１０〜９０ｖｏｌ％含有しており、フッ
化アンモニウムを含有した剥離液の場合は、０．１ｖｏ
ｌ％から５ｖｏｌ％のフッ化アンモニウムを含有してい
るものを使用する場合もある。
剥離液を使用した場合に懸念される、ＨＳＱ膜自身のエ
ッチングも全く起こらず、図３（Ｃ）に示す様に、ヴィ
アパターンがボーイング形状のようになる事はない。
又、本発明に於いて、アミンを含有する剥離液は、エタ
ノールアミンを１０〜９０ｖｏｌ％含有しており、フッ
化アンモニウムを含有した剥離液の場合は、０．１ｖｏ
ｌ％から５ｖｏｌ％のフッ化アンモニウムを含有してい
るものを使用する場合もある。
【００４１】係る場合には、処理温度は２５℃から９０
℃で、１０秒から１０分程度行う事が望ましい。最後に
ヴィアパターン部１２０にタングステン等の金属でヴィ
ア１２１を埋め込み、続いて第２配線層１０７を形成す
る事によって図３（Ｄ）に示す様な半導体装置２００が
完成する。
℃で、１０秒から１０分程度行う事が望ましい。最後に
ヴィアパターン部１２０にタングステン等の金属でヴィ
ア１２１を埋め込み、続いて第２配線層１０７を形成す
る事によって図３（Ｄ）に示す様な半導体装置２００が
完成する。
【００４２】尚、本実施例においては、酸素プラズマ剥
離を実施する前、及び、ウェット剥離液による処理を実
施する前に、窒素或いは水素を含有するガスによるプラ
ズマ処理の例を示したが、何れか一方のみの処理の前に
実施する場合もある。上記した本発明に係る第１の具体
例に於いては、窒素或いは水素によるプラズマ処理を実
施し、ＨＳＱ膜の表面改質し、保護膜を形成することに
より、酸素プラズマ処理によるＨＳＱ膜が劣化を防止す
ることができる。
離を実施する前、及び、ウェット剥離液による処理を実
施する前に、窒素或いは水素を含有するガスによるプラ
ズマ処理の例を示したが、何れか一方のみの処理の前に
実施する場合もある。上記した本発明に係る第１の具体
例に於いては、窒素或いは水素によるプラズマ処理を実
施し、ＨＳＱ膜の表面改質し、保護膜を形成することに
より、酸素プラズマ処理によるＨＳＱ膜が劣化を防止す
ることができる。
【００４３】さらに、アミン原子団を含有する剥離液、
フッ化アンモニウムを含有する剥離液による処理を実施
しても、ＨＳＱ膜の膜質劣化が起こらないだけでなく、
ＨＳＱ膜自身がフッ化アンモニウムでエッチングされる
こともなくなり、ヴィアのボーイング形状等の形成を防
止できる。よって、ヴィア間リークやショート、さらに
次工程での金属埋設不良等が起こらなくなる。また、Ｓ
ｉ−ＯＨ結合が処理後に形成されていないため、ＨＳＱ
膜の比誘電率が増加しないと言う効果が期待出来る。
フッ化アンモニウムを含有する剥離液による処理を実施
しても、ＨＳＱ膜の膜質劣化が起こらないだけでなく、
ＨＳＱ膜自身がフッ化アンモニウムでエッチングされる
こともなくなり、ヴィアのボーイング形状等の形成を防
止できる。よって、ヴィア間リークやショート、さらに
次工程での金属埋設不良等が起こらなくなる。また、Ｓ
ｉ−ＯＨ結合が処理後に形成されていないため、ＨＳＱ
膜の比誘電率が増加しないと言う効果が期待出来る。
【００４４】次に、本発明に係る半導体装置及びその製
造方法に係る第２の具体例を図４及び図５を参照しなが
ら詳細に説明する。即ち、本発明に係る当該第２の具体
例に於ける半導体装置２００としては、例えば、図４に
示されている様に、基板２０１上に形成されている層間
絶縁膜２０４間に設けられている開口部２１０を有する
溝部２１１内に、一端部が当該基板２０１又は下地２０
２に接する配線部２０８が埋め込まれており、且つ当該
開口部２１０に於ける当該配線部２０８に対向する内壁
部の表面部に保護膜２０７が形成されている半導体装置
２００である。
造方法に係る第２の具体例を図４及び図５を参照しなが
ら詳細に説明する。即ち、本発明に係る当該第２の具体
例に於ける半導体装置２００としては、例えば、図４に
示されている様に、基板２０１上に形成されている層間
絶縁膜２０４間に設けられている開口部２１０を有する
溝部２１１内に、一端部が当該基板２０１又は下地２０
２に接する配線部２０８が埋め込まれており、且つ当該
開口部２１０に於ける当該配線部２０８に対向する内壁
部の表面部に保護膜２０７が形成されている半導体装置
２００である。
【００４５】本具体例に於ける当該層間絶縁膜２０４
は、前記具体例と同様に低比誘電率を呈する材料で構成
されている事が望ましく又、当該低比誘電率を呈する材
料は、Ｓｉ−Ｈ結合若しくはＳｉ−ＣＨ3 結合を含む絶
縁材料から選択された一つの絶縁材料で構成されるもの
である事が望ましい。更に、本発明に於ける当該第２の
具体例に於いては、当該開口部２１０を除く当該層間絶
縁膜２０４の表面には、当該層間絶縁膜２０４とは異な
る絶縁膜層、例えばＴＥＯＳ酸化膜等で構成された絶縁
膜層２０５が形成されている事が望ましい。
は、前記具体例と同様に低比誘電率を呈する材料で構成
されている事が望ましく又、当該低比誘電率を呈する材
料は、Ｓｉ−Ｈ結合若しくはＳｉ−ＣＨ3 結合を含む絶
縁材料から選択された一つの絶縁材料で構成されるもの
である事が望ましい。更に、本発明に於ける当該第２の
具体例に於いては、当該開口部２１０を除く当該層間絶
縁膜２０４の表面には、当該層間絶縁膜２０４とは異な
る絶縁膜層、例えばＴＥＯＳ酸化膜等で構成された絶縁
膜層２０５が形成されている事が望ましい。
【００４６】即ち、本発明に係る第２の具体例に於ける
半導体装置の上記第１の具体例と異なる点は、上記第１
の具体例が配線部を形成した後に、当該層間絶縁膜を加
工して保護膜を形成している構造に対して、本第２の具
体例に於いては、層間絶縁膜を加工した後に金属を埋め
込む構造になっている所にある。つまり、それぞれの構
造の要素は第１の具体例の記載と同様なものが可能であ
る。
半導体装置の上記第１の具体例と異なる点は、上記第１
の具体例が配線部を形成した後に、当該層間絶縁膜を加
工して保護膜を形成している構造に対して、本第２の具
体例に於いては、層間絶縁膜を加工した後に金属を埋め
込む構造になっている所にある。つまり、それぞれの構
造の要素は第１の具体例の記載と同様なものが可能であ
る。
【００４７】即ち、当該第２の具体例に於いては、シリ
コン基板２０１に形成されたトランジスタを含む下地２
０２上に、第１のプラズマＴＥＯＳ酸化膜２０３、有機
ＳＯＧ２０４、第２のプラズマＴＥＯＳ酸化膜２０５が
順に下から形成されている。前記上層の３層が加工さ
れ、その加工された溝部２１１に溝配線用メタル２０８
が形成されている。
コン基板２０１に形成されたトランジスタを含む下地２
０２上に、第１のプラズマＴＥＯＳ酸化膜２０３、有機
ＳＯＧ２０４、第２のプラズマＴＥＯＳ酸化膜２０５が
順に下から形成されている。前記上層の３層が加工さ
れ、その加工された溝部２１１に溝配線用メタル２０８
が形成されている。
【００４８】その溝配線用メタル２０８の側壁部に接す
る、当該層間絶縁膜２０４の表面には有機ＳＯＧ保護層
２０７が形成されている。本発明に係る当該半導体装置
の製造方法の一具体例を説明するならば、基板２０１上
に形成されている層間絶縁膜２０４間に配線部２０８が
設けられている半導体装置２００の製造方法であって、
当該半導体装置の製造方法は、当該半導体基板２０１上
に低比誘電率を呈する材料で構成された層間絶縁膜２０
４を形成する第１の工程、当該層間絶縁膜２０４上にフ
ォトレジスト２０６を塗布し、当該フォトレジスト層２
０６に設けた所定のパターン開口部２３０をマスクとし
て、当該層間絶縁膜２０４をエッチングして当該基板２
０１に迄到達する溝部状の開口部２３１を形成する第２
の工程、当該フォトレジスト層２０６を剥離する第３の
工程、当該半導体基板２０１に於ける当該溝部状の開口
部２３１の内壁部表面に保護膜２０７を形成する第４の
工程、当該溝部状開口部２３１内に金属配線層２０８を
埋め込む第５の工程、とから構成されている半導体装置
の製造方法で有る。
る、当該層間絶縁膜２０４の表面には有機ＳＯＧ保護層
２０７が形成されている。本発明に係る当該半導体装置
の製造方法の一具体例を説明するならば、基板２０１上
に形成されている層間絶縁膜２０４間に配線部２０８が
設けられている半導体装置２００の製造方法であって、
当該半導体装置の製造方法は、当該半導体基板２０１上
に低比誘電率を呈する材料で構成された層間絶縁膜２０
４を形成する第１の工程、当該層間絶縁膜２０４上にフ
ォトレジスト２０６を塗布し、当該フォトレジスト層２
０６に設けた所定のパターン開口部２３０をマスクとし
て、当該層間絶縁膜２０４をエッチングして当該基板２
０１に迄到達する溝部状の開口部２３１を形成する第２
の工程、当該フォトレジスト層２０６を剥離する第３の
工程、当該半導体基板２０１に於ける当該溝部状の開口
部２３１の内壁部表面に保護膜２０７を形成する第４の
工程、当該溝部状開口部２３１内に金属配線層２０８を
埋め込む第５の工程、とから構成されている半導体装置
の製造方法で有る。
【００４９】本具体例に於ける当該低比誘電率を呈する
材料は、Ｓｉ−Ｈ結合若しくはＳｉ−ＣＨ3 結合を含む
絶縁材料から選択された一つの絶縁材料で構成されるも
のであり、又、当該第４の工程は、酸素、窒素、水素の
内から選択された少なくとも一つの原子を含むプラズマ
を使用して当該保護膜２０７を形成するものである事が
望ましい。
材料は、Ｓｉ−Ｈ結合若しくはＳｉ−ＣＨ3 結合を含む
絶縁材料から選択された一つの絶縁材料で構成されるも
のであり、又、当該第４の工程は、酸素、窒素、水素の
内から選択された少なくとも一つの原子を含むプラズマ
を使用して当該保護膜２０７を形成するものである事が
望ましい。
【００５０】更には、当該第４の工程は、オゾンを使用
して当該保護膜を形成するものであっても良く、又酸
素、窒素、水素の内から選択された少なくとも一つの原
子を含む雰囲気中若しくはオゾンを含む雰囲気中で紫外
線照射を行うことにより当該保護膜を形成するものであ
っても良い。又、当該第２の具体例に於いては、当該第
４の工程と当該第５の工程の間に、更に、当該フォトレ
ジスト層の残さ及びドライエッチング時の堆積物を剥離
液により除去する第４ａの工程を含んでいる事が望まし
い。
して当該保護膜を形成するものであっても良く、又酸
素、窒素、水素の内から選択された少なくとも一つの原
子を含む雰囲気中若しくはオゾンを含む雰囲気中で紫外
線照射を行うことにより当該保護膜を形成するものであ
っても良い。又、当該第２の具体例に於いては、当該第
４の工程と当該第５の工程の間に、更に、当該フォトレ
ジスト層の残さ及びドライエッチング時の堆積物を剥離
液により除去する第４ａの工程を含んでいる事が望まし
い。
【００５１】当該第４ａの工程が、少なくともフッ化ア
ンモニウムもしくはアミンを含む剥離液により当該フォ
トレジスト層を剥離除去する工程を含んでいる事が好ま
しい。本発明に係る当該第２の具体例の構成をより詳細
に説明するならば、当該第２の具体例に於いては、ま
ず、シリコン基板２０１に形成されたトランジスタを含
む下地２０２に第１のプラズマＴＥＯＳ酸化膜２０３を
約１００ｎｍ形成する。その上にＳｉ−ＣＨ3 結合を含
む有機ＳＯＧ膜２０４（ここでもちいた有機ＳＯＧはメ
チルシルセスキオキサンで誘電率は２．８のものを使
用）を約５００ｎｍを塗布しその後約２００℃程度のホ
ットプレートでの処理を実施し焼成炉で約４００℃で１
時間焼成を実施する。
ンモニウムもしくはアミンを含む剥離液により当該フォ
トレジスト層を剥離除去する工程を含んでいる事が好ま
しい。本発明に係る当該第２の具体例の構成をより詳細
に説明するならば、当該第２の具体例に於いては、ま
ず、シリコン基板２０１に形成されたトランジスタを含
む下地２０２に第１のプラズマＴＥＯＳ酸化膜２０３を
約１００ｎｍ形成する。その上にＳｉ−ＣＨ3 結合を含
む有機ＳＯＧ膜２０４（ここでもちいた有機ＳＯＧはメ
チルシルセスキオキサンで誘電率は２．８のものを使
用）を約５００ｎｍを塗布しその後約２００℃程度のホ
ットプレートでの処理を実施し焼成炉で約４００℃で１
時間焼成を実施する。
【００５２】さらにその上に第２のプラズマＴＥＯＳ酸
化膜２０５を１５０ｎｍ形成する。次に、その上にフォ
トレジスト２０６を形成し露光および現像によりフォト
レジスト２０６の加工を実施する。そのフォトレジスト
２０６をマスクにして、フロロカーボン系のガスにより
第２のプラズマＴＥＯＳ酸化膜２０５、有機ＳＯＧ２０
４そして第１のプラズマＴＥＯＳ酸化膜２０３の加工を
実施する。
化膜２０５を１５０ｎｍ形成する。次に、その上にフォ
トレジスト２０６を形成し露光および現像によりフォト
レジスト２０６の加工を実施する。そのフォトレジスト
２０６をマスクにして、フロロカーボン系のガスにより
第２のプラズマＴＥＯＳ酸化膜２０５、有機ＳＯＧ２０
４そして第１のプラズマＴＥＯＳ酸化膜２０３の加工を
実施する。
【００５３】ここで常圧雰囲気で３００℃に加熱された
プレート上にウエハを設置し、Ｏ3（オゾン）ガス雰囲
気でＵＶ（ウルトラバイオレット）光を照射しながら処
理を行う。前記エッチング加工により有機ＳＯＧ２０４
の側壁がむき出しになったところにこの処理がされた場
合、有機ＳＯＧ２０４の表面部のみのＳｉ−ＣＨ3 結合
部がＵＶ光により励起されたＯ3 ガスにより容易に破壊
されＳｉ−Ｏ結合に置き換わり有機ＳＯＧ保護層２０７
が形成される（図４（Ａ））。
プレート上にウエハを設置し、Ｏ3（オゾン）ガス雰囲
気でＵＶ（ウルトラバイオレット）光を照射しながら処
理を行う。前記エッチング加工により有機ＳＯＧ２０４
の側壁がむき出しになったところにこの処理がされた場
合、有機ＳＯＧ２０４の表面部のみのＳｉ−ＣＨ3 結合
部がＵＶ光により励起されたＯ3 ガスにより容易に破壊
されＳｉ−Ｏ結合に置き換わり有機ＳＯＧ保護層２０７
が形成される（図４（Ａ））。
【００５４】ここでエッチング加工の形状が逆テーパで
あったとしてもリアクテイブイオンエッチ等のイオンの
入りかたよりも、ＵＶ−Ｏ3 処理は等方的におこるた
め、十分に側壁の保護がされ、エッチング加工の形状に
は関係がなく効果を発揮できる。またこの方法では有機
ＳＯＧの側壁部の保護膜２０７の膜厚すなわち酸化深さ
は約５０ｎｍ程度と薄くとどまった。この後、フォトレ
ジストを酸素ガスを用いたＩＣＰのプラズマアッシング
により除去する。
あったとしてもリアクテイブイオンエッチ等のイオンの
入りかたよりも、ＵＶ−Ｏ3 処理は等方的におこるた
め、十分に側壁の保護がされ、エッチング加工の形状に
は関係がなく効果を発揮できる。またこの方法では有機
ＳＯＧの側壁部の保護膜２０７の膜厚すなわち酸化深さ
は約５０ｎｍ程度と薄くとどまった。この後、フォトレ
ジストを酸素ガスを用いたＩＣＰのプラズマアッシング
により除去する。
【００５５】この時有機ＳＯＧ２０４はＵＶ／Ｏ3 処理
により側壁の表面が有機ＳＯＧ保護層２０７で形成され
ているため、その内部は劣化することがなくＳｉ−ＣＨ
3 結合が吸湿を導くＳｉ−ＯＨ結合にかわることがな
い。次にウェット剥離を実施する。そしてこの溝部２３
１にバリアメタルとしてＭＯＣＶＤ法によるＴｉＮ膜を
５０ｎｍ形成し真空を破らずに連続して引き続きＣＶＤ
法によるＣｕ−ＣＶＤ膜を５０ｎｍ形成した。
により側壁の表面が有機ＳＯＧ保護層２０７で形成され
ているため、その内部は劣化することがなくＳｉ−ＣＨ
3 結合が吸湿を導くＳｉ−ＯＨ結合にかわることがな
い。次にウェット剥離を実施する。そしてこの溝部２３
１にバリアメタルとしてＭＯＣＶＤ法によるＴｉＮ膜を
５０ｎｍ形成し真空を破らずに連続して引き続きＣＶＤ
法によるＣｕ−ＣＶＤ膜を５０ｎｍ形成した。
【００５６】その後めっき法によるＣｕ膜を約８００ｎ
ｍ形成し図での溝配線用メタル２０８を前面に形成した
（図５（Ｂ））。そしてその後メタルＣＭＰを実施し溝
配線用メタル２０８を溝部２３１のみに形成する（図５
（Ｃ））。この保護膜形成方法は、ガスをＯ3 ガスを用
いたが、たとえばＮＨ3 、Ｎ2 Ｈ 2, Ｎ2 Ｈ4 ，等Ｎ X
Ｈ Y(X=1,2 y=2〜4)ガスを使用した窒化されるものであ
ってもよい。
ｍ形成し図での溝配線用メタル２０８を前面に形成した
（図５（Ｂ））。そしてその後メタルＣＭＰを実施し溝
配線用メタル２０８を溝部２３１のみに形成する（図５
（Ｃ））。この保護膜形成方法は、ガスをＯ3 ガスを用
いたが、たとえばＮＨ3 、Ｎ2 Ｈ 2, Ｎ2 Ｈ4 ，等Ｎ X
Ｈ Y(X=1,2 y=2〜4)ガスを使用した窒化されるものであ
ってもよい。
【００５７】またここでは有機ＳＯＧの例を説明したが
ＨＳＱ膜であっても同様な効果は期待できる。またＳｉ
−Ｈ結合、Ｓｉ−ＣＨ３結合を含むもの膜に適用できる
ことはいうまでもない。有機ＳＯＧを含む絶縁膜をフォ
トレジストマスクで加工後、フォトレジストを剥離する
前に紫外光ＵＶ(Ultra Violet)光を照射しながらＯ3 ガ
ス雰囲気またはＮX ＨY （X=１〜２、Y=２〜４）ガス雰
囲気でウエハを処理することにより有機ＳＯＧ表面に保
護層が形成される。
ＨＳＱ膜であっても同様な効果は期待できる。またＳｉ
−Ｈ結合、Ｓｉ−ＣＨ３結合を含むもの膜に適用できる
ことはいうまでもない。有機ＳＯＧを含む絶縁膜をフォ
トレジストマスクで加工後、フォトレジストを剥離する
前に紫外光ＵＶ(Ultra Violet)光を照射しながらＯ3 ガ
ス雰囲気またはＮX ＨY （X=１〜２、Y=２〜４）ガス雰
囲気でウエハを処理することにより有機ＳＯＧ表面に保
護層が形成される。
【００５８】その保護層が、後工程の酸素アッシングお
よびウェット剥離処理による有機ＳＯＧの劣化から保護
するため、メタルの埋め込み不良や、有機ＳＯＧの誘電
率の増加がおこならい。
よびウェット剥離処理による有機ＳＯＧの劣化から保護
するため、メタルの埋め込み不良や、有機ＳＯＧの誘電
率の増加がおこならい。
【００５９】
【発明の効果】本発明に係る半導体装置及び当該半導体
装置の製造方法は、上記した様な技術構成を採用してい
ることから、各種パターン形成に使用したフォトレジス
トを酸素プラズマ処理で除去する際、及びエッチング残
さを除去する際に使用するウェット剥離液で、ＨＳＱ膜
および有機ＳＯＧが劣化、及びそれらの膜自体がエッチ
ングされる事がないので、比誘電率の低い絶縁層間膜を
持った半導体装置を製造する事が可能となる。
装置の製造方法は、上記した様な技術構成を採用してい
ることから、各種パターン形成に使用したフォトレジス
トを酸素プラズマ処理で除去する際、及びエッチング残
さを除去する際に使用するウェット剥離液で、ＨＳＱ膜
および有機ＳＯＧが劣化、及びそれらの膜自体がエッチ
ングされる事がないので、比誘電率の低い絶縁層間膜を
持った半導体装置を製造する事が可能となる。
【図１】図１は本発明に係る半導体装置の一具体例の構
造を示す断面図である。
造を示す断面図である。
【図２】図２（Ａ）〜図２（Ｃ）は、本発明に係る半導
体装置の製造方法の一具体例の製造工程をその手順に従
って示した断面図である。
体装置の製造方法の一具体例の製造工程をその手順に従
って示した断面図である。
【図３】図３（Ａ）〜図３（Ｄ）は、本発明に係る半導
体装置の製造方法の一具体例の製造工程をその手順に従
って示した断面図である。
体装置の製造方法の一具体例の製造工程をその手順に従
って示した断面図である。
【図４】図４は、本発明に係る半導体装置の他の具体例
の構造を示す断面図である。
の構造を示す断面図である。
【図５】図５（Ａ）〜図５（Ｃ）は、従来の半導体装置
の製造方法の一具体例をその製造工程手順に従って示し
た断面図である。
の製造方法の一具体例をその製造工程手順に従って示し
た断面図である。
【図６】図６（Ａ）〜図６（Ｂ）は、従来の半導体装置
の構造を示す断面図である。
の構造を示す断面図である。
１、１０１、２０１…シリコン基板 ２、１０２、２０２…下地 ３、１０３…第１の配線部 ４、１０４、２０３…第１の絶縁層間膜 ５、１０５、２０４…第２の絶縁層間膜、ＨＳＱ膜 ６、１０６、２０５…第３の絶縁層間膜 １０、２００…半導体装置 １０７…第２の配線部 １０８…開口部 １０９、２０７…保護膜 １１０、２０６…フォトレジスト層 １１１、１２０…ヴィアホール部 １２１…コネクター部 １２２…開口部内壁の表面部 ２０８…溝配線用メタル
Claims (21)
- 【請求項１】 基板上に形成されている層間絶縁膜間に
設けられている開口部内に、一端部が当該基板に接する
配線部と当該配線部の他端部上に配置せしめられている
金属層からなるビア部とが形成されている半導体装置で
あって、当該開口部に於ける少なくとも該ビア部に対向
する内壁部の表面部に保護膜が形成されている事を特徴
とする半導体装置。 - 【請求項２】 当該層間絶縁膜は、低比誘電率を呈する
材料で構成されている事を特徴とする請求項１記載の半
導体装置。 - 【請求項３】 当該低比誘電率を呈する材料は、Ｓｉ−
Ｈ結合若しくはＳｉ−ＣＨ3 結合を含む絶縁材料から選
択された一つの絶縁材料で構成されるものである事を特
徴とする請求項２記載の半導体装置。 - 【請求項４】 当該開口部に於ける少なくとも該配線部
に対向する内壁部の表面部には、当該層間絶縁膜とは異
なる絶縁膜の層が形成されている事を特徴とする請求項
１乃至３の何れかに記載の半導体装置。 - 【請求項５】 基板上に形成されている層間絶縁膜間に
設けられている開口部を有する溝部内に、一端部が当該
基板に接する配線部が埋め込まれており、且つ当該開口
部に於ける当該配線部に対向する内壁部の表面部に保護
膜が形成されている事を特徴とする半導体装置。 - 【請求項６】 当該層間絶縁膜は、低比誘電率を呈する
材料で構成されている事を特徴とする請求項５記載の半
導体装置。 - 【請求項７】 当該低比誘電率を呈する材料は、Ｓｉ−
Ｈ結合若しくはＳｉ−ＣＨ3 結合を含む絶縁材料から選
択された一つの絶縁材料で構成されるものである事を特
徴とする請求項６記載の半導体装置。 - 【請求項８】 当該開口部を除く当該層間絶縁膜の表面
には、当該層間絶縁膜とは異なる絶縁膜層が形成されて
いる事を特徴とする請求項５乃至７の何れかに記載の半
導体装置。 - 【請求項９】 基板上に形成されている層間絶縁膜間に
配線部が設けられている半導体装置の製造方法であっ
て、当該半導体装置の製造方法は、 当該半導体基板上に適宜の配線部を形成する第１の工
程、 当該配線部を有する半導体基板上に低比誘電率を呈する
材料で構成された層間絶縁膜を形成する第２の工程、 当該層間絶縁膜上にフォトレジストを塗布し、当該フォ
トレジスト層に設けた所定のパターン開口部をマスクと
して、当該層間絶縁膜をエッチングして当該配線部に迄
到達する溝部状の開口部を形成する第３の工程、 当該半導体基板に於ける当該溝部状の開口部の内壁部表
面に保護膜を形成する第４の工程、 当該フォトレジスト層を剥離する第５の工程、とから構
成されている事を特徴とする半導体装置の製造方法。 - 【請求項１０】 当該低比誘電率を呈する材料は、Ｓｉ
−Ｈ結合若しくはＳｉ−ＣＨ3 結合を含む絶縁材料から
選択された一つの絶縁材料で構成されるものである事を
特徴とする請求項９記載の半導体装置の製造方法。 - 【請求項１１】 当該第４の工程は、酸素、窒素、水素
の内から選択された少なくとも一つの原子を含むプラズ
マを使用して当該保護膜を形成するものである事を特徴
とする請求項９記載の半導体装置の製造方法。 - 【請求項１２】 当該第４の工程は、オゾンを使用して
当該保護膜を形成するものである事を特徴とする請求項
９記載の半導体装置の製造方法。 - 【請求項１３】 当該第４の工程は、酸素、窒素、水素
の内から選択された少なくとも一つの原子を含む雰囲気
中若しくはオゾンを含む雰囲気中で紫外線照射を行うこ
とにより当該保護膜を形成するものである事を特徴とす
る請求項９記載の半導体装置の製造方法。 - 【請求項１４】 当該第５の工程が、少なくとも酸素プ
ラズマを使用して当該フォトレジスト層を剥離除去する
工程とフッ化アンモニウムもしくはアミンを含む剥離液
により当該フォトレジスト層を剥離除去する工程の何れ
かを含んでいる事を特徴とする請求項９記載の半導体装
置の製造方法。 - 【請求項１５】 基板上に形成されている層間絶縁膜間
に配線部が設けられている半導体装置の製造方法であっ
て、当該半導体装置の製造方法は、 当該半導体基板上に低比誘電率を呈する材料で構成され
た層間絶縁膜を形成する第１の工程、 当該層間絶縁膜上にフォトレジストを塗布し、当該フォ
トレジスト層に設けた所定のパターン開口部をマスクと
して、当該層間絶縁膜をエッチングして当該基板に迄到
達する溝部状の開口部を形成する第２の工程、 当該フォトレジスト層を剥離する第３の工程、 当該半導体基板に於ける当該溝部状の開口部の内壁部表
面に保護膜を形成する第４の工程、 当該溝部状開口部内に金属配線層を埋め込む第５の工
程、とから構成されている事を特徴とする半導体装置の
製造方法。 - 【請求項１６】 当該低比誘電率を呈する材料は、Ｓｉ
−Ｈ結合若しくはＳｉ−ＣＨ3 結合を含む絶縁材料から
選択された一つの絶縁材料で構成されるものである事を
特徴とする請求項１５記載の半導体装置の製造方法。 - 【請求項１７】 当該第４の工程は、酸素、窒素、水素
の内から選択された少なくとも一つの原子を含むプラズ
マを使用して当該保護膜を形成するものである事を特徴
とする請求項１５記載の半導体装置の製造方法。 - 【請求項１８】 当該第４の工程は、オゾンを使用して
当該保護膜を形成するものである事を特徴とする請求項
１５記載の半導体装置の製造方法。 - 【請求項１９】 当該第４の工程は、酸素、窒素、水素
の内から選択された少なくとも一つの原子を含む雰囲気
中若しくはオゾンを含む雰囲気中で紫外線照射を行うこ
とにより当該保護膜を形成するものである事を特徴とす
る請求項１５記載の半導体装置の製造方法。 - 【請求項２０】 当該半導体装置の製造方法は、当該第
４の工程と当該第５の工程の間に、更に、当該フォトレ
ジスト層の残さ及びドライエッチング時の堆積物を剥離
液により除去する第４ａの工程を含んでいる事を特徴と
する請求項１５記載半導体装置の製造方法。 - 【請求項２１】 当該第４ａの工程が、少なくともフッ
化アンモニウムもしくはアミンを含む剥離液により当該
フォトレジスト層を剥離除去する工程を含んでいる事を
特徴とする請求項２０記載の半導体装置の製造方法。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10443998A JP3250518B2 (ja) | 1998-04-15 | 1998-04-15 | 半導体装置及びその製造方法 |
| KR1019990013347A KR19990083222A (ko) | 1998-04-15 | 1999-04-15 | 반도체기기 및 그 제조방법 |
| TW088106084A TW406333B (en) | 1998-04-15 | 1999-04-15 | Semiconductor device and method for manufacturing same |
| CN99107398A CN1126156C (zh) | 1998-04-15 | 1999-04-15 | 半导体器件及其制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10443998A JP3250518B2 (ja) | 1998-04-15 | 1998-04-15 | 半導体装置及びその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH11297829A true JPH11297829A (ja) | 1999-10-29 |
| JP3250518B2 JP3250518B2 (ja) | 2002-01-28 |
Family
ID=14380705
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10443998A Expired - Fee Related JP3250518B2 (ja) | 1998-04-15 | 1998-04-15 | 半導体装置及びその製造方法 |
Country Status (4)
| Country | Link |
|---|---|
| JP (1) | JP3250518B2 (ja) |
| KR (1) | KR19990083222A (ja) |
| CN (1) | CN1126156C (ja) |
| TW (1) | TW406333B (ja) |
Cited By (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6242340B1 (en) * | 1999-01-20 | 2001-06-05 | Hyundai Electronics Industries Co., Ltd. | Method for forming an interconnection in a semiconductor device |
| US6255732B1 (en) | 1998-08-14 | 2001-07-03 | Nec Corporation | Semiconductor device and process for producing the same |
| JP2001313333A (ja) * | 2000-02-23 | 2001-11-09 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP2002026121A (ja) * | 2000-06-30 | 2002-01-25 | Tokyo Electron Ltd | 半導体装置およびその製造方法、絶縁膜の形成方法 |
| JP2002043422A (ja) * | 2000-07-24 | 2002-02-08 | Tokyo Ohka Kogyo Co Ltd | 被膜の処理方法およびこの方法を用いた半導体素子の製造方法 |
| JP2002043423A (ja) * | 2000-07-24 | 2002-02-08 | Tokyo Ohka Kogyo Co Ltd | 被膜の処理方法およびこの方法を用いた半導体素子の製造方法 |
| WO2003083935A1 (fr) * | 2002-04-03 | 2003-10-09 | Nec Corporation | Dispositif a semiconducteur et son procede de production |
| US6812128B2 (en) | 2002-10-03 | 2004-11-02 | Oki Electric Industry Co., Ltd. | Method of manufacturing multilayer structured semiconductor device |
| US6815341B2 (en) | 2000-02-23 | 2004-11-09 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating metal interconnect in a carbon-containing silicon oxide film |
| US7192858B2 (en) | 2002-09-25 | 2007-03-20 | Oki Electric Industry Co., Ltd. | Method of forming plug |
| US7326641B2 (en) | 2003-12-04 | 2008-02-05 | Renesas Technology Corp. | Semiconductor device and method for manufacturing the same |
| WO2010147141A1 (ja) * | 2009-06-16 | 2010-12-23 | 東京エレクトロン株式会社 | 成膜方法、前処理装置及び処理システム |
| US9941199B2 (en) | 2014-10-24 | 2018-04-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Two step metallization formation |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4057972B2 (ja) | 2003-07-25 | 2008-03-05 | 富士通株式会社 | 半導体装置の製造方法 |
| CN102136451A (zh) * | 2010-01-27 | 2011-07-27 | 中芯国际集成电路制造(上海)有限公司 | 形成金属互连的方法 |
| US11626285B2 (en) * | 2019-09-10 | 2023-04-11 | Taiwan Semiconductor Manufacturing Co., Ltd. | Method of manufacturing a semiconductor device |
-
1998
- 1998-04-15 JP JP10443998A patent/JP3250518B2/ja not_active Expired - Fee Related
-
1999
- 1999-04-15 TW TW088106084A patent/TW406333B/zh not_active IP Right Cessation
- 1999-04-15 CN CN99107398A patent/CN1126156C/zh not_active Expired - Fee Related
- 1999-04-15 KR KR1019990013347A patent/KR19990083222A/ko active IP Right Grant
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6255732B1 (en) | 1998-08-14 | 2001-07-03 | Nec Corporation | Semiconductor device and process for producing the same |
| US6479407B2 (en) * | 1998-08-14 | 2002-11-12 | Nec Corporation | Semiconductor device and process for producing the same |
| US6242340B1 (en) * | 1999-01-20 | 2001-06-05 | Hyundai Electronics Industries Co., Ltd. | Method for forming an interconnection in a semiconductor device |
| JP2001313333A (ja) * | 2000-02-23 | 2001-11-09 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| US6815341B2 (en) | 2000-02-23 | 2004-11-09 | Matsushita Electric Industrial Co., Ltd. | Method for fabricating metal interconnect in a carbon-containing silicon oxide film |
| US7030009B2 (en) | 2000-02-23 | 2006-04-18 | Matsushita Electric Industrial Co., Ltd. | Method for forming metal interconnect in a carbon containing silicon oxide film |
| JP2002026121A (ja) * | 2000-06-30 | 2002-01-25 | Tokyo Electron Ltd | 半導体装置およびその製造方法、絶縁膜の形成方法 |
| JP2002043422A (ja) * | 2000-07-24 | 2002-02-08 | Tokyo Ohka Kogyo Co Ltd | 被膜の処理方法およびこの方法を用いた半導体素子の製造方法 |
| JP2002043423A (ja) * | 2000-07-24 | 2002-02-08 | Tokyo Ohka Kogyo Co Ltd | 被膜の処理方法およびこの方法を用いた半導体素子の製造方法 |
| US7482694B2 (en) | 2002-04-03 | 2009-01-27 | Nec Coporation | Semiconductor device and its manufacturing method |
| WO2003083935A1 (fr) * | 2002-04-03 | 2003-10-09 | Nec Corporation | Dispositif a semiconducteur et son procede de production |
| US7192858B2 (en) | 2002-09-25 | 2007-03-20 | Oki Electric Industry Co., Ltd. | Method of forming plug |
| US6812128B2 (en) | 2002-10-03 | 2004-11-02 | Oki Electric Industry Co., Ltd. | Method of manufacturing multilayer structured semiconductor device |
| US7326641B2 (en) | 2003-12-04 | 2008-02-05 | Renesas Technology Corp. | Semiconductor device and method for manufacturing the same |
| WO2010147141A1 (ja) * | 2009-06-16 | 2010-12-23 | 東京エレクトロン株式会社 | 成膜方法、前処理装置及び処理システム |
| JP2011003569A (ja) * | 2009-06-16 | 2011-01-06 | Tohoku Univ | 成膜方法、前処理装置及び処理システム |
| CN102460653A (zh) * | 2009-06-16 | 2012-05-16 | 东京毅力科创株式会社 | 成膜方法、前处理装置和处理系统 |
| US8865590B2 (en) | 2009-06-16 | 2014-10-21 | Tokyo Electron Limited | Film forming method, pretreatment device, and processing system |
| US9941199B2 (en) | 2014-10-24 | 2018-04-10 | Taiwan Semiconductor Manufacturing Company, Ltd. | Two step metallization formation |
Also Published As
| Publication number | Publication date |
|---|---|
| TW406333B (en) | 2000-09-21 |
| CN1126156C (zh) | 2003-10-29 |
| JP3250518B2 (ja) | 2002-01-28 |
| KR19990083222A (ko) | 1999-11-25 |
| CN1234605A (zh) | 1999-11-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3248492B2 (ja) | 半導体装置及びその製造方法 | |
| JP5031956B2 (ja) | 半導体装置の形成方法 | |
| JP5251033B2 (ja) | 半導体装置の製造方法 | |
| KR100768363B1 (ko) | 반도체 집적회로장치의 제조방법 및 반도체 집적회로장치 | |
| JP3250518B2 (ja) | 半導体装置及びその製造方法 | |
| KR100392888B1 (ko) | 반도체장치의 제조방법 | |
| US6140024A (en) | Remote plasma nitridation for contact etch stop | |
| JP2001223269A (ja) | 半導体装置およびその製造方法 | |
| JPH11176814A (ja) | 半導体装置の製造方法 | |
| JP2004247675A (ja) | 半導体装置の製造方法 | |
| TWI236094B (en) | Method for forming multi-layer metal line of semiconductor device | |
| JP3781729B2 (ja) | 半導体装置の製造方法 | |
| KR0172539B1 (ko) | 반도체 소자의 에스.오.지막 형성방법 | |
| JP3402937B2 (ja) | 半導体装置の製造方法 | |
| KR19990009557A (ko) | 배선 형성 방법 | |
| KR19990057932A (ko) | 콘택홀 프로파일 개선을 위한 반도체 소자 제조 방법 | |
| JPH11274152A (ja) | 半導体装置のｓｏｇ層形成方法 | |
| KR100546108B1 (ko) | 반도체소자의 콘택플러그 형성방법 | |
| KR100315526B1 (ko) | 반도체소자의금속배선형성방법 | |
| KR100509434B1 (ko) | 포토레지스트 점착성 개선 방법 | |
| TWI228311B (en) | Method of preventing corrosion of the metal wire exposed from the unlanded via | |
| KR100532981B1 (ko) | 반도체소자 식각방법 | |
| JP2004221191A (ja) | 半導体装置の製造方法 | |
| US20030087526A1 (en) | Method of etching a mask layer and a protecting layer for metal contact windows | |
| KR19990069064A (ko) | 반도체 소자 내의 플러그 형성 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |