JPH11297829A - 半導体装置及びその製造方法 - Google Patents

半導体装置及びその製造方法

Info

Publication number
JPH11297829A
JPH11297829A JP10104439A JP10443998A JPH11297829A JP H11297829 A JPH11297829 A JP H11297829A JP 10104439 A JP10104439 A JP 10104439A JP 10443998 A JP10443998 A JP 10443998A JP H11297829 A JPH11297829 A JP H11297829A
Authority
JP
Japan
Prior art keywords
semiconductor device
film
interlayer insulating
manufacturing
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP10104439A
Other languages
English (en)
Other versions
JP3250518B2 (ja
Inventor
Koji Yokoyama
孝司 横山
Tatsuya Usami
達矢 宇佐美
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP10443998A priority Critical patent/JP3250518B2/ja
Priority to KR1019990013347A priority patent/KR19990083222A/ko
Priority to TW088106084A priority patent/TW406333B/zh
Priority to CN99107398A priority patent/CN1126156C/zh
Publication of JPH11297829A publication Critical patent/JPH11297829A/ja
Application granted granted Critical
Publication of JP3250518B2 publication Critical patent/JP3250518B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • AHUMAN NECESSITIES
    • A01AGRICULTURE; FORESTRY; ANIMAL HUSBANDRY; HUNTING; TRAPPING; FISHING
    • A01GHORTICULTURE; CULTIVATION OF VEGETABLES, FLOWERS, RICE, FRUIT, VINES, HOPS OR SEAWEED; FORESTRY; WATERING
    • A01G31/00Soilless cultivation, e.g. hydroponics
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02PCLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P60/00Technologies relating to agriculture, livestock or agroalimentary industries
    • Y02P60/20Reduction of greenhouse gas [GHG] emissions in agriculture, e.g. CO2
    • Y02P60/21Dinitrogen oxide [N2O], e.g. using aquaponics, hydroponics or efficiency measures

Landscapes

  • Life Sciences & Earth Sciences (AREA)
  • Environmental Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【課題】 フォトレジストを酸素プラズマ処理で除去
か、エッチング残さをウェット剥離液で除去する際に、
HSQ膜および有機SOGが劣化されないようにして比
誘電率の低い絶縁層間膜を持った半導体装置を提供す
る。 【解決手段】 基板101上に形成されている層間絶縁
膜105の間に設けられている開口部108内に、一端
部が当該基板101に接する配線部103と当該配線部
103の他端部上に配置せしめられている金属層121
からなるビア部120とが形成されている半導体装置2
00であって、当該開口部108に於ける少なくとも該
ビア部120に対向する内壁部の表面部に保護膜109
が形成されている半導体装置200が示されている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は半導体装置及び半導
体装置の製造方法に関し、特に詳しくは、低比誘電率を
もつ材料で形成された絶縁層間膜を有する半導体装置に
於て、配線層等を形成する際のエッチング処理後のフォ
トレジスト層の剥離処理に際して、当該絶縁層間膜の劣
化を防止した半導体装置及びその製造方法に関するもの
である。
【0002】
【従来の技術】近年、LSIの信号処理の高速化の要求
は年々増加している。LSIの信号処理速度は、主にト
ランジスタ自体の動作速度及び配線での信号伝播遅延時
間の大小で決まってくる。従来、大きく影響を及ぼして
いたトランジスタの動作速度は、トランジスタのサイズ
を縮小化することで向上させてきた。しかし、設計ルー
ルが0.25ミクロンをきるLSIでは、後者の配線の
信号伝播遅延に関する影響が大きく現れはじめている。
特に配線層が4層を超える多層配線層を有するLSIデ
バイスにおいては、その影響は大きい。
【0003】そこで、配線の信号伝播遅延を改善する方
法として、従来のシリコン酸化膜による層間絶縁膜に代
わり、比誘電率の低い層間絶縁膜が検討されている。そ
の中で3.0 程度の比誘電率を得ることができるHSQお
よび有機SOGは完成度が高く量産化が期待されてい
る。まずはじめにHSQについて説明を行う。HSQは
シリコン酸化膜のSi−O結合の一部をSi―H結合で
置き換えた形の樹脂であり、基板上に塗布し加熱焼成す
ることで層間絶縁膜として使用する。
【0004】HSQはそのほとんどが従来のシリコン酸
化膜と同様のSi−O結合から形成されていることか
ら、500℃程度まで誘電率が低い状態で耐熱性を有し
ている。しかし、HSQ膜を層間絶縁膜に適用し、通常
のリソグラフィー法及びエッチング法により各種パター
ンを形成した場合、パターニングに使用したフォトレジ
ストを除去する工程で、HSQ膜が劣化し、タングステ
ン等のプラグ形成工程で、ヴィアが埋設されないポイズ
ンドヴィア等の問題が発生する。
【0005】これは、フォトレジスト剥離工程でHSQ
膜中の水成分が増加することに起因している。フォトレ
ジストの剥離工程は、通常、酸素プラズマ処理で殆どの
フォトレジストを剥離し、その後ウェット剥離液にてフ
ォトレジストの剥離残り及びエッチング残さを除去す
る。しかし、酸素プラズマ処置を実施すると、HSQ膜
中のSi−H結合が破壊され、容易にSi−OH結合に
変換形成されてしまう。さらに、その後のウェット剥離
液による処理工程において、ヒドロキシルアミンやエタ
ノールアミン等のアミン原子団が含有されたウェット剥
離液を使用すると、酸素プラズマ処理と同様に、HSQ
膜中のSi−H結合が殆ど破壊されSi−OH結合が形
成される。
【0006】また、ウェット剥離液としてフッ化アンモ
ニウムが含有されたものを使用した場合、HSQ膜の劣
化とともにHSQ膜自体がエッチングされ、ヴィアホー
ル等の形状がボーイング形状になり、ヴィア間リークや
ショートの問題を引き起こす。さらにタングステン等の
金属の埋め込み不良を招く。また、次に有機SOGはS
i−CH3 結合をもつ膜で前記HSQと同様に酸素プラ
ズマによるアッシングに弱くSi−CH3 結合が容易に
Si−OHになってしまう。また酸化膜に比べ比較的ポ
ーラスなためフッ化アンモニウムに対しエッチング耐性
がない点もHSQと同様である。
【0007】図6に従来の方法により製造された半導体
装置の例を示し、その問題点を詳細に説明をする。ここ
ではHSQを用いた例を示す。つまり、基板1上にAl
等の金属による第1配線3と、第1層間絶縁膜としてシ
リコン酸化膜4を形成し、その後に第2層間絶縁膜5と
して塗布膜であるHSQ膜を形成する。その後、第3層
間絶縁膜6としてプラズマCVD法等を使用してシリコ
ン酸化膜を形成した半導体装置10の例を示す。
【0008】係る従来例に於て、パターンを周知のフォ
トリソグラフィー及びエッチングにより形成し、その
後、フォトレジストを酸素プラズマで剥離する工程にお
いて、HSQ膜5中Si−OH結合が形成され、当該H
SQ5の膜質が劣化する(図6(A))。さらにフォト
レジスト剥離残り及びエッチング残さを除去するため
に、アミン原子団を有するウェット剥離液、或いはフッ
化アンモニウムを含むウェット剥離液による処理を実施
すると、HSQ膜5中にSi−OH結合が形成される。
【0009】また、特にフッ化アンモニウムが含有され
たウェット剥離液を使用すると、HSQ膜5がエッチン
グされ、図6(B)のようにボーイング形状となる。こ
れは、フッ化アンモニウムがシリコン酸化膜をエッチン
グするからであり、特にHSQ膜はCVD法等で形成し
た膜よりも、エッチングレートが非常に大きいからであ
る。
【0010】このようなボーイング形状になると、ヴィ
ア間リークやショートを引き起こすだけでなく、タング
ステン等の金属の埋め込み不良を招く。また、HSQ膜
5中にSi−OHが形成されることにより、HSQ膜の
比誘電率が上昇する。従って、比誘電率を低下させて半
導体装置を製造するには、問題で有った。尚、特開平1
−192137号公報には、SOG法を使用した絶縁層
間膜にヴィアホールを形成する際、フォトレジスト層を
剥離除去する際に当該絶縁層間膜が劣化する問題を解決
する為の技術思想は開示されていない。
【0011】又、特開平1−191450号公報には、
絶縁層間膜にエッチングによって開口部を形成した後、
当該開口部に対してコリン液による処理と酸素プラズマ
処理を行う事により、金属電極部の抵抗値の変化を防止
する技術が開示されているが、低誘電率材料であるHS
Q及び有機SOGを絶縁層間膜に使用した場合の当該絶
縁層間膜の劣化を防止する技術に関しては開示がない。
【0012】一方、特開平4−262531号公報及び
特開平4−263428号公報には、絶縁層間膜の耐ア
ッシング性向上を目的として、絶縁層間膜にコンタクト
ホールを形成した後、当該コンタクトホール内に酸素プ
ラズマを適用して無機化処理を行う方法が示されている
が、上記と同様に低誘電率材料であるHSQ及び有機S
OGを絶縁層間膜に使用した場合の当該絶縁層間膜の劣
化を防止する技術に関しては開示がない。
【0013】又、特開平5−114656号公報には、
絶縁層間膜に設けたヴィアホール内の金属電極のコンタ
クト性を向上すると共に、当該ヴィアホールの側壁部か
ら発生する脱ガスを抑制する事を目的として、当該ヴィ
アホール内をプラズマ処理する技術が開示されている
が、上記と同様に低誘電率材料であるHSQ及び有機S
OGを絶縁層間膜に使用した場合の当該絶縁層間膜の劣
化を防止する技術に関しては開示がない。
【0014】
【発明が解決しようとする課題】従って、本発明の目的
は、前記で記述した課題を解決することである。つま
り、各種パターン形成に使用したフォトレジストを酸素
プラズマ処理で除去する際、及びエッチング残さを除去
する際に使用するウェット剥離液で、HSQ膜および有
機SOGが劣化、及びそれらの膜自体がエッチングされ
ないようにすることによって、比誘電率の低い絶縁層間
膜を持った半導体装置を製造する技術を提供するもので
ある。
【0015】
【課題を解決するための手段】本発明は上記した目的を
達成するため、以下に記載されたような技術構成を採用
するものである。即ち、本発明に係る第1の態様として
は、基板上に形成されている層間絶縁膜間に設けられて
いる開口部内に、一端部が当該基板に接する配線部と当
該配線部の他端部上に配置せしめられている金属層から
なるヴィア部とが形成されている半導体装置であって、
当該開口部に於ける少なくとも該ヴィア部に対向する内
壁部の表面部に保護膜が形成されている半導体装置であ
り、又本発明に係る第2の態様としては、基板上に形成
されている層間絶縁膜間に設けられている開口部を有す
る溝部内に、一端部が当該基板に接する配線部が埋め込
まれており、且つ当該開口部に於ける当該配線部に対向
する内壁部の表面部に保護膜が形成されている半導体装
置である。
【0016】更に、本発明に係る第3の態様としては、
基板上に形成されている層間絶縁膜間に配線部が設けら
れている半導体装置の製造方法であって、当該半導体装
置の製造方法は、当該半導体基板上に適宜の配線部を形
成する第1の工程、当該配線部を有する半導体基板上に
低比誘電率を呈する材料で構成された層間絶縁膜を形成
する第2の工程、当該層間絶縁膜上にフォトレジストを
塗布し、当該フォトレジスト層に設けた所定のパターン
開口部をマスクとして、当該層間絶縁膜をエッチングし
て当該配線部に迄到達する溝部状の開口部を形成する第
3の工程、当該半導体基板に於ける当該溝部状の開口部
の内壁部表面に保護膜を形成する第4の工程、当該フォ
トレジスト層を剥離する第5の工程、とから構成されて
いる半導体装置の製造方法であり、又、本発明に係る第
4の態様としては、基板上に形成されている層間絶縁膜
間に配線部が設けられている半導体装置の製造方法であ
って、当該半導体装置の製造方法は、当該半導体基板上
に低比誘電率を呈する材料で構成された層間絶縁膜を形
成する第1の工程、当該層間絶縁膜上にフォトレジスト
を塗布し、当該フォトレジスト層に設けた所定のパター
ン開口部をマスクとして、当該層間絶縁膜をエッチング
して当該基板に迄到達する溝部状の開口部を形成する第
2の工程、当該フォトレジスト層を剥離する第3の工
程、当該半導体基板に於ける当該溝部状の開口部の内壁
部表面に保護膜を形成する第4の工程、当該溝部状開口
部内に金属配線層を埋め込む第5の工程、とから構成さ
れている半導体装置の製造方法である。
【0017】
【発明の実施の形態】本発明に係る当該半導体装置及び
半導体装置の製造方法は、上記した様な技術構成を採用
しており、その技術的な特徴部分は、HSQまたは有機
SOGを一部に含んだ層間膜をフォトレジストマスクで
加工したのち、そのフォトレジストを酸素プラズマアッ
シングを行い、次にウエット剥離という順番で除去する
場合、フォトレジストを酸素プラズマを用いて剥離する
前、或いはウェット剥離液による処理を実施する前に、
HSQ膜および有機SOGの側面表面を酸化および窒化
或いは水素化することにより内部のそれらの膜を保護す
る構造を持たせる様にしたことである。
【0018】また、その保護膜を形成する方法として、
水素或いは窒素を含有したガスによるプラズマ処理によ
り、HSQまたは有機SOG膜の表面部分を改質する方
法と更には、UV光処理を併用して、上記保護膜を形成
する方法も提供する。
【0019】
【実施例】以下に、本発明に係る半導体装置及び半導体
装置の製造方法の具体例を図1〜図4を参照しながら詳
細に説明する。即ち、図1は、本発明に係る半導体装置
の一具体例の構成を示す断面図であり、図中、基板10
1上に形成されている層間絶縁膜105の間に設けられ
ている開口部108内に、一端部が当該基板101に接
する配線部103と当該配線部103の他端部上に配置
せしめられている金属層121からなるビア部120と
が形成されている半導体装置200であって、当該開口
部108に於ける少なくとも該ビア部120に対向する
内壁部の表面部に保護膜109が形成されている半導体
装置200が示されている。
【0020】本発明に於ける当該半導体装置に於て使用
される当該層間絶縁膜105は、低比誘電率を呈する材
料で構成されている事が望ましく、当該当該低比誘電率
を呈する材料としては、例えばSi−H結合若しくはS
i−CH3 結合を含む絶縁材料から選択された一つの絶
縁材料で構成されるものである事が望ましい。又、本発
明に於ける当該半導体装置に於ける当該開口部108の
少なくとも該配線部103に対向する内壁部の表面部1
22には、当該層間絶縁膜105とは異なる絶縁膜の層
104が形成されているものである。
【0021】尚、当該半導体装置200に於て、前記し
た当該層間絶縁膜105の上に更に別の絶縁層間膜10
6を積層し、当該絶縁層間膜106の上には第2の配線
107が形成されている。前記第1の配線103と第2
の配線107はヴィア120で接続されている構造を持
つ。以下に本発明に係る上記した具体例の当該半導体装
置200を製造する方法の例を以下に説明する。
【0022】即ち、図2(A)〜図2(C)及び図3
(A)〜図3(D)に示す様に、シリコン基板101の
上に適宜の下地層102を形成した後、当該下地層10
2上に、第1の配線103を形成する。次いで、当該第
1の配線103を上から覆う様に、例えば酸化シリコン
膜等からなる、第1の層間絶縁膜104を塗布し、その
上に、更に低誘電率である第2の層間絶縁膜105が形
成される。
【0023】その後、当該第2の層間絶縁膜105上に
は第3の層間絶縁膜106が形成されている。それらの
絶縁膜の上には第2の配線107が形成されている。前
記第1の配線103と第2の配線107はヴィア120
で接続されている構造を持つ。そのヴィア120の側面
部の絶縁膜として、本発明に於て、定義する保護膜10
9が薄く形成されている。
【0024】ヴィア120の側面部の保護膜109があ
るところが本発明の構造上の特徴である。ここでそれぞ
れの構成される要素を記述する。前記第1の層間絶縁膜
104としてはプラズマTEOS酸化膜、モノシラン系
のプラズマシリコン酸化膜、モノシラン系プラズマシリ
コン酸窒化膜、モノシラン系シリコン窒化膜、フッ素を
含有するプラズマシリコン酸化膜のなかのいずれかが使
用できる。
【0025】次に低誘電率膜である第2の層間絶縁膜1
05は、例えば、HSQ、有機SOG、またはSi−H
結合、Si−CH3 結合で少なくとも一部が形成されて
いるものが構成されている。この第2の層間絶縁膜10
5のヴィア120の周りの保護膜109に接するところ
と他の部分の膜質変化はない。
【0026】本発明に於いては、当該保護膜109は、
前記第2の層間絶縁膜105が酸化された層、或いは窒
化された層、或いは水素化された層の何れかで構成され
る。係る保護層109は、特性的には、通常の第2の層
間絶縁膜105の部分に比べて硬化された状態を呈して
いる。その他、当該保護膜109を形成する方法として
は、例えば、オゾンを使用する方法或いは、酸素原子、
窒素原子、水素原子或いはオゾンを含む雰囲気に紫外線
(UV)を照射して所定の保護膜109を形成するもの
であっても良い。
【0027】またヴィア120は窒化チタン膜、チタン
膜または両方をバリアメタルに使用したタングステンC
VD膜が使用される。本発明に係る当該半導体装置の製
造方法の一具体例を説明するならば、基板101上に形
成されている層間絶縁膜間105に配線部103が設け
られている半導体装置の製造方法であって、当該半導体
装置の製造方法は、当該半導体基板上に適宜の配線部を
形成する第1の工程、当該配線部を有する半導体基板上
に低比誘電率を呈する材料で構成された層間絶縁膜を形
成する第2の工程、当該層間絶縁膜上にフォトレジスト
を塗布し、当該フォトレジスト層に設けた所定のパター
ン開口部をマスクとして、当該層間絶縁膜をエッチング
して当該配線部に迄到達する溝部状の開口部を形成する
第3の工程、当該半導体基板に於ける当該溝部状の開口
部の内壁部表面に保護膜を形成する第4の工程、及び当
該フォトレジスト層を剥離する第5の工程、とから構成
されている半導体装置の製造方法である。
【0028】本発明に係る当該半導体装置の製造方法に
於いては、当該低比誘電率を呈する材料は、Si−H結
合若しくはSi−CH3 結合を含む絶縁材料から選択さ
れた一つの絶縁材料で構成されるものである。又、本発
明に於いては、上記した当該第4の工程は、酸素、窒
素、水素の内から選択された少なくとも一つの原子を含
むプラズマを使用して当該保護膜を形成するものであっ
ても良く、又当該第4の工程は、オゾンを使用して当該
保護膜を形成するものであっても良い。
【0029】更に、本発明に於いては、当該第4の工程
は、酸素、窒素、水素の内から選択された少なくとも一
つの原子を含む雰囲気中若しくはオゾンを含む雰囲気中
で紫外線照射を行うことにより当該保護膜を形成するも
のであっても良い。一方、本発明に係る当該半導体装置
の製造法に於て、当該第5の工程が、少なくとも酸素プ
ラズマを使用して当該フォトレジスト層を剥離除去する
工程とフッ化アンモニウムもしくはアミンを含む剥離液
により当該フォトレジスト層を剥離除去する工程の何れ
かを含んでいるものである事が望ましい。
【0030】以下に、本発明に係る半導体装置の製造方
法に付いてより詳細に具体例を説明する。先ず、本発明
に於いては、シリコン基板101にトランジスタ等の素
子(図示せず)が形成され、表面に絶縁膜を有する下地
102上に、スパッタ法によりアルミニウムAl(銅を
使用する場合もある)層103を300nm〜800n
mの厚みに形成する。
【0031】かかるAl配線103は、図2(A)に示
す様に、その下部に下層素子等との接合のための、厚み
が30nm〜200nmであるTiN/Ti等のバリア
メタル130が設けられており、また、その上部にはリ
ソグラフィー時の反射防止膜としてTiN等の膜131
が10nm〜100nmの厚みで形成されている。続い
て当該下地102と当該配線部103の表面全体に、後
述する低誘電率を呈する第2の層間絶縁膜であるHSQ
樹脂と基板101若しくは当該下地102との密着性を
向上させる目的で、第1層間絶縁膜104を塗布成膜す
る。
【0032】当該第1層間絶縁膜104は、例えば、プ
ラズマCVD法等でシリコン酸化膜あるいは、フッ素含
有シリコン酸化膜、またはシリコン酸化膜をパターンに
沿って20nm〜100nmの厚みを以てコンフォーマ
ルに成膜する。当該第1層間絶縁膜104は、層間絶縁
膜105全体の比誘電率を下げるために、可能な限り薄
く成膜する方がよい。
【0033】次に本発明に於いては、当該第1の層間絶
縁膜104の表面にHSQ樹脂で形成される第2層間絶
縁膜105を200nm〜1000nmの厚さになるよ
うに塗布し、100〜150℃、150〜250℃、2
50〜300℃の温度条件で各1〜10分程度、窒素雰
囲気下において加熱を行い仮焼成する。この仮焼成した
HSQからなる第2の層間絶縁膜105を有する半導体
装置を焼成炉へ入炉し、350〜500℃窒素雰囲気下
で約1時間程度焼成する事によって図2(A)に示す構
造の半導体装置が形成される。
【0034】次いで、当該第2の層間絶縁膜105の上
に、第3層間絶縁膜106をプラズマCVD法で100
nm〜2000nmの厚みになる様に形成し、更に当該
第3層間絶縁膜106の上にフォトレジスト層110を
積層させた後、当該フォトレジスト層110を所定のパ
ターンを使用して開口部を形成する。その後、当該パタ
ーニングされたフォトレジスト層110をマスクとし
て、当該第3と第2の層間絶縁膜106と105及び第
1の層間絶縁膜104にエッチング処理を行い、図2
(B)に示す様に、ヴィアホール111を形成する。
【0035】ここで、基板101をプラズマが発生させ
ることができるチャンバーへ導入する。本発明に於い
て、プラズマを発生させる方法としては、例えば、平行
平板型リアクターあるいは、ICP,ヘリコン,EC
R,マイクロ波等のソースを使用してプラズマを発生さ
せることが可能である。これらのチャンバーに、例え
ば、窒素を100SCCM〜1000SCCM、また
は、水素を50SCCM〜500SCCM、あるいは両
方、または窒素、水素を構成元素中に含むアンモニアガ
ス等を導入し、チャンバー内温度を100℃〜300℃
に設定する。
【0036】マイクロ波を使用する場合は、パワーを5
00W〜1500Wかけて、窒素プラズマ、または水素
プラズマ、或いは両方のプラズマを発生さる。この処理
により、HSQ膜表面部の膜が緻密になり、図2(C)
に示す様に、表面の一部にSi−N結合及びSi−H結
合が形成された保護膜109ができる。
【0037】この処理により、300〜600Wのパワ
ーで、酸素を100〜400sccm程度導入すること
によるフォトレジスト剥離処理を5分程度行って、図3
(A)に示す様に、当該フォトレジストを剥離処理した
後でも、HSQ膜は殆ど劣化しない事が判明した。係る
構造の半導体装置のヴィアホール111に所定の金属を
埋め込む事により、コンタクトを形成し、図3(D)に
示す様に当該コンタクトの上面に第2の配線107を形
成して、所望の半導体装置が完成する。
【0038】しかし、実験の結果、当該フォトレジスト
の剥離処理に際し、10分以上酸素プラズマ処理を実施
すると、当該HSQ膜105の表面が劣化しはじめる。
そこで、図3(B)に示す様に、再び図2(C)と同様
な条件で、窒素或いは水素を含有するガスによるプラズ
マ処理を行う。その結果、酸素プラズマ処理により一部
形成されたSi−OH結合を、Si−N結合或いはSi
−H結合に変換することができる。また、この処理によ
りHSQ膜層表面は再び緻密なり、Si−N結合やSi
−H結合が形成される。すなわち保護膜109が再形成
される。
【0039】このHSQ膜の保護膜109により、続い
て実施されるウェット剥離液による、フォトレジスト剥
離残りの除去、及びエッチング残さ処理においてアミン
原子団を有するエタノールアミン等の剥離液や、フッ化
アンモニウムを含むウェット剥離液を使用しても保護膜
109に守られている第2の層間絶縁膜105であるH
SQ膜の膜質劣化が起こらない。
【0040】特に、フッ化アンモニウムを含むウェット
剥離液を使用した場合に懸念される、HSQ膜自身のエ
ッチングも全く起こらず、図3(C)に示す様に、ヴィ
アパターンがボーイング形状のようになる事はない。
又、本発明に於いて、アミンを含有する剥離液は、エタ
ノールアミンを10〜90vol%含有しており、フッ
化アンモニウムを含有した剥離液の場合は、0.1vo
l%から5vol%のフッ化アンモニウムを含有してい
るものを使用する場合もある。
【0041】係る場合には、処理温度は25℃から90
℃で、10秒から10分程度行う事が望ましい。最後に
ヴィアパターン部120にタングステン等の金属でヴィ
ア121を埋め込み、続いて第2配線層107を形成す
る事によって図3(D)に示す様な半導体装置200が
完成する。
【0042】尚、本実施例においては、酸素プラズマ剥
離を実施する前、及び、ウェット剥離液による処理を実
施する前に、窒素或いは水素を含有するガスによるプラ
ズマ処理の例を示したが、何れか一方のみの処理の前に
実施する場合もある。上記した本発明に係る第1の具体
例に於いては、窒素或いは水素によるプラズマ処理を実
施し、HSQ膜の表面改質し、保護膜を形成することに
より、酸素プラズマ処理によるHSQ膜が劣化を防止す
ることができる。
【0043】さらに、アミン原子団を含有する剥離液、
フッ化アンモニウムを含有する剥離液による処理を実施
しても、HSQ膜の膜質劣化が起こらないだけでなく、
HSQ膜自身がフッ化アンモニウムでエッチングされる
こともなくなり、ヴィアのボーイング形状等の形成を防
止できる。よって、ヴィア間リークやショート、さらに
次工程での金属埋設不良等が起こらなくなる。また、S
i−OH結合が処理後に形成されていないため、HSQ
膜の比誘電率が増加しないと言う効果が期待出来る。
【0044】次に、本発明に係る半導体装置及びその製
造方法に係る第2の具体例を図4及び図5を参照しなが
ら詳細に説明する。即ち、本発明に係る当該第2の具体
例に於ける半導体装置200としては、例えば、図4に
示されている様に、基板201上に形成されている層間
絶縁膜204間に設けられている開口部210を有する
溝部211内に、一端部が当該基板201又は下地20
2に接する配線部208が埋め込まれており、且つ当該
開口部210に於ける当該配線部208に対向する内壁
部の表面部に保護膜207が形成されている半導体装置
200である。
【0045】本具体例に於ける当該層間絶縁膜204
は、前記具体例と同様に低比誘電率を呈する材料で構成
されている事が望ましく又、当該低比誘電率を呈する材
料は、Si−H結合若しくはSi−CH3 結合を含む絶
縁材料から選択された一つの絶縁材料で構成されるもの
である事が望ましい。更に、本発明に於ける当該第2の
具体例に於いては、当該開口部210を除く当該層間絶
縁膜204の表面には、当該層間絶縁膜204とは異な
る絶縁膜層、例えばTEOS酸化膜等で構成された絶縁
膜層205が形成されている事が望ましい。
【0046】即ち、本発明に係る第2の具体例に於ける
半導体装置の上記第1の具体例と異なる点は、上記第1
の具体例が配線部を形成した後に、当該層間絶縁膜を加
工して保護膜を形成している構造に対して、本第2の具
体例に於いては、層間絶縁膜を加工した後に金属を埋め
込む構造になっている所にある。つまり、それぞれの構
造の要素は第1の具体例の記載と同様なものが可能であ
る。
【0047】即ち、当該第2の具体例に於いては、シリ
コン基板201に形成されたトランジスタを含む下地2
02上に、第1のプラズマTEOS酸化膜203、有機
SOG204、第2のプラズマTEOS酸化膜205が
順に下から形成されている。前記上層の3層が加工さ
れ、その加工された溝部211に溝配線用メタル208
が形成されている。
【0048】その溝配線用メタル208の側壁部に接す
る、当該層間絶縁膜204の表面には有機SOG保護層
207が形成されている。本発明に係る当該半導体装置
の製造方法の一具体例を説明するならば、基板201上
に形成されている層間絶縁膜204間に配線部208が
設けられている半導体装置200の製造方法であって、
当該半導体装置の製造方法は、当該半導体基板201上
に低比誘電率を呈する材料で構成された層間絶縁膜20
4を形成する第1の工程、当該層間絶縁膜204上にフ
ォトレジスト206を塗布し、当該フォトレジスト層2
06に設けた所定のパターン開口部230をマスクとし
て、当該層間絶縁膜204をエッチングして当該基板2
01に迄到達する溝部状の開口部231を形成する第2
の工程、当該フォトレジスト層206を剥離する第3の
工程、当該半導体基板201に於ける当該溝部状の開口
部231の内壁部表面に保護膜207を形成する第4の
工程、当該溝部状開口部231内に金属配線層208を
埋め込む第5の工程、とから構成されている半導体装置
の製造方法で有る。
【0049】本具体例に於ける当該低比誘電率を呈する
材料は、Si−H結合若しくはSi−CH3 結合を含む
絶縁材料から選択された一つの絶縁材料で構成されるも
のであり、又、当該第4の工程は、酸素、窒素、水素の
内から選択された少なくとも一つの原子を含むプラズマ
を使用して当該保護膜207を形成するものである事が
望ましい。
【0050】更には、当該第4の工程は、オゾンを使用
して当該保護膜を形成するものであっても良く、又酸
素、窒素、水素の内から選択された少なくとも一つの原
子を含む雰囲気中若しくはオゾンを含む雰囲気中で紫外
線照射を行うことにより当該保護膜を形成するものであ
っても良い。又、当該第2の具体例に於いては、当該第
4の工程と当該第5の工程の間に、更に、当該フォトレ
ジスト層の残さ及びドライエッチング時の堆積物を剥離
液により除去する第4aの工程を含んでいる事が望まし
い。
【0051】当該第4aの工程が、少なくともフッ化ア
ンモニウムもしくはアミンを含む剥離液により当該フォ
トレジスト層を剥離除去する工程を含んでいる事が好ま
しい。本発明に係る当該第2の具体例の構成をより詳細
に説明するならば、当該第2の具体例に於いては、ま
ず、シリコン基板201に形成されたトランジスタを含
む下地202に第1のプラズマTEOS酸化膜203を
約100nm形成する。その上にSi−CH3 結合を含
む有機SOG膜204(ここでもちいた有機SOGはメ
チルシルセスキオキサンで誘電率は2.8のものを使
用)を約500nmを塗布しその後約200℃程度のホ
ットプレートでの処理を実施し焼成炉で約400℃で1
時間焼成を実施する。
【0052】さらにその上に第2のプラズマTEOS酸
化膜205を150nm形成する。次に、その上にフォ
トレジスト206を形成し露光および現像によりフォト
レジスト206の加工を実施する。そのフォトレジスト
206をマスクにして、フロロカーボン系のガスにより
第2のプラズマTEOS酸化膜205、有機SOG20
4そして第1のプラズマTEOS酸化膜203の加工を
実施する。
【0053】ここで常圧雰囲気で300℃に加熱された
プレート上にウエハを設置し、O3(オゾン)ガス雰囲
気でUV(ウルトラバイオレット)光を照射しながら処
理を行う。前記エッチング加工により有機SOG204
の側壁がむき出しになったところにこの処理がされた場
合、有機SOG204の表面部のみのSi−CH3 結合
部がUV光により励起されたO3 ガスにより容易に破壊
されSi−O結合に置き換わり有機SOG保護層207
が形成される(図4(A))。
【0054】ここでエッチング加工の形状が逆テーパで
あったとしてもリアクテイブイオンエッチ等のイオンの
入りかたよりも、UV−O3 処理は等方的におこるた
め、十分に側壁の保護がされ、エッチング加工の形状に
は関係がなく効果を発揮できる。またこの方法では有機
SOGの側壁部の保護膜207の膜厚すなわち酸化深さ
は約50nm程度と薄くとどまった。この後、フォトレ
ジストを酸素ガスを用いたICPのプラズマアッシング
により除去する。
【0055】この時有機SOG204はUV/O3 処理
により側壁の表面が有機SOG保護層207で形成され
ているため、その内部は劣化することがなくSi−CH
3 結合が吸湿を導くSi−OH結合にかわることがな
い。次にウェット剥離を実施する。そしてこの溝部23
1にバリアメタルとしてMOCVD法によるTiN膜を
50nm形成し真空を破らずに連続して引き続きCVD
法によるCu−CVD膜を50nm形成した。
【0056】その後めっき法によるCu膜を約800n
m形成し図での溝配線用メタル208を前面に形成した
(図5(B))。そしてその後メタルCMPを実施し溝
配線用メタル208を溝部231のみに形成する(図5
(C))。この保護膜形成方法は、ガスをO3 ガスを用
いたが、たとえばNH3 、N2 2, 2 4 ,等N X
Y(X=1,2 y=2〜4)ガスを使用した窒化されるものであ
ってもよい。
【0057】またここでは有機SOGの例を説明したが
HSQ膜であっても同様な効果は期待できる。またSi
−H結合、Si−CH3結合を含むもの膜に適用できる
ことはいうまでもない。有機SOGを含む絶縁膜をフォ
トレジストマスクで加工後、フォトレジストを剥離する
前に紫外光UV(Ultra Violet)光を照射しながらO3
ス雰囲気またはNX Y (X=1〜2、Y=2〜4)ガス雰
囲気でウエハを処理することにより有機SOG表面に保
護層が形成される。
【0058】その保護層が、後工程の酸素アッシングお
よびウェット剥離処理による有機SOGの劣化から保護
するため、メタルの埋め込み不良や、有機SOGの誘電
率の増加がおこならい。
【0059】
【発明の効果】本発明に係る半導体装置及び当該半導体
装置の製造方法は、上記した様な技術構成を採用してい
ることから、各種パターン形成に使用したフォトレジス
トを酸素プラズマ処理で除去する際、及びエッチング残
さを除去する際に使用するウェット剥離液で、HSQ膜
および有機SOGが劣化、及びそれらの膜自体がエッチ
ングされる事がないので、比誘電率の低い絶縁層間膜を
持った半導体装置を製造する事が可能となる。
【図面の簡単な説明】
【図1】図1は本発明に係る半導体装置の一具体例の構
造を示す断面図である。
【図2】図2(A)〜図2(C)は、本発明に係る半導
体装置の製造方法の一具体例の製造工程をその手順に従
って示した断面図である。
【図3】図3(A)〜図3(D)は、本発明に係る半導
体装置の製造方法の一具体例の製造工程をその手順に従
って示した断面図である。
【図4】図4は、本発明に係る半導体装置の他の具体例
の構造を示す断面図である。
【図5】図5(A)〜図5(C)は、従来の半導体装置
の製造方法の一具体例をその製造工程手順に従って示し
た断面図である。
【図6】図6(A)〜図6(B)は、従来の半導体装置
の構造を示す断面図である。
【符号の説明】
1、101、201…シリコン基板 2、102、202…下地 3、103…第1の配線部 4、104、203…第1の絶縁層間膜 5、105、204…第2の絶縁層間膜、HSQ膜 6、106、205…第3の絶縁層間膜 10、200…半導体装置 107…第2の配線部 108…開口部 109、207…保護膜 110、206…フォトレジスト層 111、120…ヴィアホール部 121…コネクター部 122…開口部内壁の表面部 208…溝配線用メタル

Claims (21)

    【特許請求の範囲】
  1. 【請求項1】 基板上に形成されている層間絶縁膜間に
    設けられている開口部内に、一端部が当該基板に接する
    配線部と当該配線部の他端部上に配置せしめられている
    金属層からなるビア部とが形成されている半導体装置で
    あって、当該開口部に於ける少なくとも該ビア部に対向
    する内壁部の表面部に保護膜が形成されている事を特徴
    とする半導体装置。
  2. 【請求項2】 当該層間絶縁膜は、低比誘電率を呈する
    材料で構成されている事を特徴とする請求項1記載の半
    導体装置。
  3. 【請求項3】 当該低比誘電率を呈する材料は、Si−
    H結合若しくはSi−CH3 結合を含む絶縁材料から選
    択された一つの絶縁材料で構成されるものである事を特
    徴とする請求項2記載の半導体装置。
  4. 【請求項4】 当該開口部に於ける少なくとも該配線部
    に対向する内壁部の表面部には、当該層間絶縁膜とは異
    なる絶縁膜の層が形成されている事を特徴とする請求項
    1乃至3の何れかに記載の半導体装置。
  5. 【請求項5】 基板上に形成されている層間絶縁膜間に
    設けられている開口部を有する溝部内に、一端部が当該
    基板に接する配線部が埋め込まれており、且つ当該開口
    部に於ける当該配線部に対向する内壁部の表面部に保護
    膜が形成されている事を特徴とする半導体装置。
  6. 【請求項6】 当該層間絶縁膜は、低比誘電率を呈する
    材料で構成されている事を特徴とする請求項5記載の半
    導体装置。
  7. 【請求項7】 当該低比誘電率を呈する材料は、Si−
    H結合若しくはSi−CH3 結合を含む絶縁材料から選
    択された一つの絶縁材料で構成されるものである事を特
    徴とする請求項6記載の半導体装置。
  8. 【請求項8】 当該開口部を除く当該層間絶縁膜の表面
    には、当該層間絶縁膜とは異なる絶縁膜層が形成されて
    いる事を特徴とする請求項5乃至7の何れかに記載の半
    導体装置。
  9. 【請求項9】 基板上に形成されている層間絶縁膜間に
    配線部が設けられている半導体装置の製造方法であっ
    て、当該半導体装置の製造方法は、 当該半導体基板上に適宜の配線部を形成する第1の工
    程、 当該配線部を有する半導体基板上に低比誘電率を呈する
    材料で構成された層間絶縁膜を形成する第2の工程、 当該層間絶縁膜上にフォトレジストを塗布し、当該フォ
    トレジスト層に設けた所定のパターン開口部をマスクと
    して、当該層間絶縁膜をエッチングして当該配線部に迄
    到達する溝部状の開口部を形成する第3の工程、 当該半導体基板に於ける当該溝部状の開口部の内壁部表
    面に保護膜を形成する第4の工程、 当該フォトレジスト層を剥離する第5の工程、とから構
    成されている事を特徴とする半導体装置の製造方法。
  10. 【請求項10】 当該低比誘電率を呈する材料は、Si
    −H結合若しくはSi−CH3 結合を含む絶縁材料から
    選択された一つの絶縁材料で構成されるものである事を
    特徴とする請求項9記載の半導体装置の製造方法。
  11. 【請求項11】 当該第4の工程は、酸素、窒素、水素
    の内から選択された少なくとも一つの原子を含むプラズ
    マを使用して当該保護膜を形成するものである事を特徴
    とする請求項9記載の半導体装置の製造方法。
  12. 【請求項12】 当該第4の工程は、オゾンを使用して
    当該保護膜を形成するものである事を特徴とする請求項
    9記載の半導体装置の製造方法。
  13. 【請求項13】 当該第4の工程は、酸素、窒素、水素
    の内から選択された少なくとも一つの原子を含む雰囲気
    中若しくはオゾンを含む雰囲気中で紫外線照射を行うこ
    とにより当該保護膜を形成するものである事を特徴とす
    る請求項9記載の半導体装置の製造方法。
  14. 【請求項14】 当該第5の工程が、少なくとも酸素プ
    ラズマを使用して当該フォトレジスト層を剥離除去する
    工程とフッ化アンモニウムもしくはアミンを含む剥離液
    により当該フォトレジスト層を剥離除去する工程の何れ
    かを含んでいる事を特徴とする請求項9記載の半導体装
    置の製造方法。
  15. 【請求項15】 基板上に形成されている層間絶縁膜間
    に配線部が設けられている半導体装置の製造方法であっ
    て、当該半導体装置の製造方法は、 当該半導体基板上に低比誘電率を呈する材料で構成され
    た層間絶縁膜を形成する第1の工程、 当該層間絶縁膜上にフォトレジストを塗布し、当該フォ
    トレジスト層に設けた所定のパターン開口部をマスクと
    して、当該層間絶縁膜をエッチングして当該基板に迄到
    達する溝部状の開口部を形成する第2の工程、 当該フォトレジスト層を剥離する第3の工程、 当該半導体基板に於ける当該溝部状の開口部の内壁部表
    面に保護膜を形成する第4の工程、 当該溝部状開口部内に金属配線層を埋め込む第5の工
    程、とから構成されている事を特徴とする半導体装置の
    製造方法。
  16. 【請求項16】 当該低比誘電率を呈する材料は、Si
    −H結合若しくはSi−CH3 結合を含む絶縁材料から
    選択された一つの絶縁材料で構成されるものである事を
    特徴とする請求項15記載の半導体装置の製造方法。
  17. 【請求項17】 当該第4の工程は、酸素、窒素、水素
    の内から選択された少なくとも一つの原子を含むプラズ
    マを使用して当該保護膜を形成するものである事を特徴
    とする請求項15記載の半導体装置の製造方法。
  18. 【請求項18】 当該第4の工程は、オゾンを使用して
    当該保護膜を形成するものである事を特徴とする請求項
    15記載の半導体装置の製造方法。
  19. 【請求項19】 当該第4の工程は、酸素、窒素、水素
    の内から選択された少なくとも一つの原子を含む雰囲気
    中若しくはオゾンを含む雰囲気中で紫外線照射を行うこ
    とにより当該保護膜を形成するものである事を特徴とす
    る請求項15記載の半導体装置の製造方法。
  20. 【請求項20】 当該半導体装置の製造方法は、当該第
    4の工程と当該第5の工程の間に、更に、当該フォトレ
    ジスト層の残さ及びドライエッチング時の堆積物を剥離
    液により除去する第4aの工程を含んでいる事を特徴と
    する請求項15記載半導体装置の製造方法。
  21. 【請求項21】 当該第4aの工程が、少なくともフッ
    化アンモニウムもしくはアミンを含む剥離液により当該
    フォトレジスト層を剥離除去する工程を含んでいる事を
    特徴とする請求項20記載の半導体装置の製造方法。
JP10443998A 1998-04-15 1998-04-15 半導体装置及びその製造方法 Expired - Fee Related JP3250518B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP10443998A JP3250518B2 (ja) 1998-04-15 1998-04-15 半導体装置及びその製造方法
KR1019990013347A KR19990083222A (ko) 1998-04-15 1999-04-15 반도체기기 및 그 제조방법
TW088106084A TW406333B (en) 1998-04-15 1999-04-15 Semiconductor device and method for manufacturing same
CN99107398A CN1126156C (zh) 1998-04-15 1999-04-15 半导体器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP10443998A JP3250518B2 (ja) 1998-04-15 1998-04-15 半導体装置及びその製造方法

Publications (2)

Publication Number Publication Date
JPH11297829A true JPH11297829A (ja) 1999-10-29
JP3250518B2 JP3250518B2 (ja) 2002-01-28

Family

ID=14380705

Family Applications (1)

Application Number Title Priority Date Filing Date
JP10443998A Expired - Fee Related JP3250518B2 (ja) 1998-04-15 1998-04-15 半導体装置及びその製造方法

Country Status (4)

Country Link
JP (1) JP3250518B2 (ja)
KR (1) KR19990083222A (ja)
CN (1) CN1126156C (ja)
TW (1) TW406333B (ja)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6242340B1 (en) * 1999-01-20 2001-06-05 Hyundai Electronics Industries Co., Ltd. Method for forming an interconnection in a semiconductor device
US6255732B1 (en) 1998-08-14 2001-07-03 Nec Corporation Semiconductor device and process for producing the same
JP2001313333A (ja) * 2000-02-23 2001-11-09 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
JP2002026121A (ja) * 2000-06-30 2002-01-25 Tokyo Electron Ltd 半導体装置およびその製造方法、絶縁膜の形成方法
JP2002043422A (ja) * 2000-07-24 2002-02-08 Tokyo Ohka Kogyo Co Ltd 被膜の処理方法およびこの方法を用いた半導体素子の製造方法
JP2002043423A (ja) * 2000-07-24 2002-02-08 Tokyo Ohka Kogyo Co Ltd 被膜の処理方法およびこの方法を用いた半導体素子の製造方法
WO2003083935A1 (fr) * 2002-04-03 2003-10-09 Nec Corporation Dispositif a semiconducteur et son procede de production
US6812128B2 (en) 2002-10-03 2004-11-02 Oki Electric Industry Co., Ltd. Method of manufacturing multilayer structured semiconductor device
US6815341B2 (en) 2000-02-23 2004-11-09 Matsushita Electric Industrial Co., Ltd. Method for fabricating metal interconnect in a carbon-containing silicon oxide film
US7192858B2 (en) 2002-09-25 2007-03-20 Oki Electric Industry Co., Ltd. Method of forming plug
US7326641B2 (en) 2003-12-04 2008-02-05 Renesas Technology Corp. Semiconductor device and method for manufacturing the same
WO2010147141A1 (ja) * 2009-06-16 2010-12-23 東京エレクトロン株式会社 成膜方法、前処理装置及び処理システム
US9941199B2 (en) 2014-10-24 2018-04-10 Taiwan Semiconductor Manufacturing Company, Ltd. Two step metallization formation

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4057972B2 (ja) 2003-07-25 2008-03-05 富士通株式会社 半導体装置の製造方法
CN102136451A (zh) * 2010-01-27 2011-07-27 中芯国际集成电路制造(上海)有限公司 形成金属互连的方法
US11626285B2 (en) * 2019-09-10 2023-04-11 Taiwan Semiconductor Manufacturing Co., Ltd. Method of manufacturing a semiconductor device

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6255732B1 (en) 1998-08-14 2001-07-03 Nec Corporation Semiconductor device and process for producing the same
US6479407B2 (en) * 1998-08-14 2002-11-12 Nec Corporation Semiconductor device and process for producing the same
US6242340B1 (en) * 1999-01-20 2001-06-05 Hyundai Electronics Industries Co., Ltd. Method for forming an interconnection in a semiconductor device
JP2001313333A (ja) * 2000-02-23 2001-11-09 Matsushita Electric Ind Co Ltd 半導体装置及びその製造方法
US6815341B2 (en) 2000-02-23 2004-11-09 Matsushita Electric Industrial Co., Ltd. Method for fabricating metal interconnect in a carbon-containing silicon oxide film
US7030009B2 (en) 2000-02-23 2006-04-18 Matsushita Electric Industrial Co., Ltd. Method for forming metal interconnect in a carbon containing silicon oxide film
JP2002026121A (ja) * 2000-06-30 2002-01-25 Tokyo Electron Ltd 半導体装置およびその製造方法、絶縁膜の形成方法
JP2002043422A (ja) * 2000-07-24 2002-02-08 Tokyo Ohka Kogyo Co Ltd 被膜の処理方法およびこの方法を用いた半導体素子の製造方法
JP2002043423A (ja) * 2000-07-24 2002-02-08 Tokyo Ohka Kogyo Co Ltd 被膜の処理方法およびこの方法を用いた半導体素子の製造方法
US7482694B2 (en) 2002-04-03 2009-01-27 Nec Coporation Semiconductor device and its manufacturing method
WO2003083935A1 (fr) * 2002-04-03 2003-10-09 Nec Corporation Dispositif a semiconducteur et son procede de production
US7192858B2 (en) 2002-09-25 2007-03-20 Oki Electric Industry Co., Ltd. Method of forming plug
US6812128B2 (en) 2002-10-03 2004-11-02 Oki Electric Industry Co., Ltd. Method of manufacturing multilayer structured semiconductor device
US7326641B2 (en) 2003-12-04 2008-02-05 Renesas Technology Corp. Semiconductor device and method for manufacturing the same
WO2010147141A1 (ja) * 2009-06-16 2010-12-23 東京エレクトロン株式会社 成膜方法、前処理装置及び処理システム
JP2011003569A (ja) * 2009-06-16 2011-01-06 Tohoku Univ 成膜方法、前処理装置及び処理システム
CN102460653A (zh) * 2009-06-16 2012-05-16 东京毅力科创株式会社 成膜方法、前处理装置和处理系统
US8865590B2 (en) 2009-06-16 2014-10-21 Tokyo Electron Limited Film forming method, pretreatment device, and processing system
US9941199B2 (en) 2014-10-24 2018-04-10 Taiwan Semiconductor Manufacturing Company, Ltd. Two step metallization formation

Also Published As

Publication number Publication date
TW406333B (en) 2000-09-21
CN1126156C (zh) 2003-10-29
JP3250518B2 (ja) 2002-01-28
KR19990083222A (ko) 1999-11-25
CN1234605A (zh) 1999-11-10

Similar Documents

Publication Publication Date Title
JP3248492B2 (ja) 半導体装置及びその製造方法
JP5031956B2 (ja) 半導体装置の形成方法
JP5251033B2 (ja) 半導体装置の製造方法
KR100768363B1 (ko) 반도체 집적회로장치의 제조방법 및 반도체 집적회로장치
JP3250518B2 (ja) 半導体装置及びその製造方法
KR100392888B1 (ko) 반도체장치의 제조방법
US6140024A (en) Remote plasma nitridation for contact etch stop
JP2001223269A (ja) 半導体装置およびその製造方法
JPH11176814A (ja) 半導体装置の製造方法
JP2004247675A (ja) 半導体装置の製造方法
TWI236094B (en) Method for forming multi-layer metal line of semiconductor device
JP3781729B2 (ja) 半導体装置の製造方法
KR0172539B1 (ko) 반도체 소자의 에스.오.지막 형성방법
JP3402937B2 (ja) 半導体装置の製造方法
KR19990009557A (ko) 배선 형성 방법
KR19990057932A (ko) 콘택홀 프로파일 개선을 위한 반도체 소자 제조 방법
JPH11274152A (ja) 半導体装置のsog層形成方法
KR100546108B1 (ko) 반도체소자의 콘택플러그 형성방법
KR100315526B1 (ko) 반도체소자의금속배선형성방법
KR100509434B1 (ko) 포토레지스트 점착성 개선 방법
TWI228311B (en) Method of preventing corrosion of the metal wire exposed from the unlanded via
KR100532981B1 (ko) 반도체소자 식각방법
JP2004221191A (ja) 半導体装置の製造方法
US20030087526A1 (en) Method of etching a mask layer and a protecting layer for metal contact windows
KR19990069064A (ko) 반도체 소자 내의 플러그 형성 방법

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees