JP2011003569A - 成膜方法、前処理装置及び処理システム - Google Patents

成膜方法、前処理装置及び処理システム Download PDF

Info

Publication number
JP2011003569A
JP2011003569A JP2009142963A JP2009142963A JP2011003569A JP 2011003569 A JP2011003569 A JP 2011003569A JP 2009142963 A JP2009142963 A JP 2009142963A JP 2009142963 A JP2009142963 A JP 2009142963A JP 2011003569 A JP2011003569 A JP 2011003569A
Authority
JP
Japan
Prior art keywords
film
insulating layer
treatment
film forming
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009142963A
Other languages
English (en)
Other versions
JP5522979B2 (ja
Inventor
Kenji Matsumoto
賢治 松本
Hitoshi Ito
仁 伊藤
Hidenori Miyoshi
秀典 三好
Shigetoshi Hosaka
重敏 保坂
Hiroshi Sato
浩 佐藤
Koji Neishi
浩司 根石
Junichi Koike
淳一 小池
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tohoku University NUC
Tokyo Electron Ltd
Original Assignee
Tohoku University NUC
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tohoku University NUC, Tokyo Electron Ltd filed Critical Tohoku University NUC
Priority to JP2009142963A priority Critical patent/JP5522979B2/ja
Priority to TW099119470A priority patent/TW201118949A/zh
Priority to KR1020117030618A priority patent/KR101399814B1/ko
Priority to CN2010800265642A priority patent/CN102460653A/zh
Priority to US13/378,535 priority patent/US8865590B2/en
Priority to PCT/JP2010/060191 priority patent/WO2010147141A1/ja
Publication of JP2011003569A publication Critical patent/JP2011003569A/ja
Application granted granted Critical
Publication of JP5522979B2 publication Critical patent/JP5522979B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/02Pretreatment of the material to be coated
    • CCHEMISTRY; METALLURGY
    • C23COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23CCOATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40Oxides
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105After-treatment
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/32051Deposition of metallic or metal-silicide layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76843Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76844Bottomless liners
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841Barrier, adhesion or liner layers
    • H01L21/76867Barrier, adhesion or liner layers characterized by methods of formation other than PVD, CVD or deposition from a liquids

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • General Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】比誘電率の低い絶縁層の表面にMn等の第1の金属を含む薄膜、例えばMnOxを効率的に形成することが可能な成膜方法を提供する。
【解決手段】凹部2を有する絶縁層122が表面に形成された被処理体Wに第1の金属を含む薄膜を形成する成膜方法において、絶縁層の表面に親水化処理を施して親水性の表面にする親水化工程と、親水化処理の行われた絶縁層の表面に第1の金属を含む第1の金属含有原料を用いて成膜処理を施すことにより第1の金属を含む薄膜を形成する薄膜形成工程とを有する。これにより、比誘電率の低い絶縁層の表面にMn等の第1の金属を含む薄膜、例えばMnOxを効率的に形成する。
【選択図】図4

Description

本発明は、半導体ウエハ等の被処理体の表面に形成された比誘電率の低い層間絶縁膜の凹部を銅等で埋め込んで配線する時のバリヤ層の成膜方法、前処理装置及び処理システムに関する。
一般に、半導体デバイスを製造するには、半導体ウエハに成膜処理やパターンエッチング処理等の各種の処理を繰り返し行って所望のデバイスを製造するが、半導体デバイスの更なる高集積化及び高微細化の要請より、線幅やホール径が益々微細化されている。そして、配線材料や、トレンチ、ホールなどの凹部内への埋め込み材料としては、各種寸法の微細化により、より電気抵抗を小さくする必要から電気抵抗が非常に小さくて且つ安価である銅を用いる傾向にある(特許文献1)。そして、この配線材料や埋め込み材料として銅を用いる場合には、その下層への銅の拡散バリヤ性等を考慮して、一般的にはタンタル金属(Ta)やタンタル窒化膜(TaN)等がバリヤ層として用いられる。
そして、上記凹部内を銅で埋め込むには、まずプラズマスパッタ装置内にて、この凹部内の壁面全体を含むウエハ表面全面に銅膜よりなる薄いシード膜を形成し、次にウエハ表面全体に銅メッキ処理を施すことにより、凹部内を完全に埋め込むようになっている。その後、ウエハ表面の余分な銅薄膜をCMP(Chemical Mechanical Polishing)処理等により研磨処理して取り除くようになっている。
この点については図13を参照して説明する。図13は半導体ウエハの凹部の従来の埋め込み工程を示す図である。この半導体ウエハWに形成された、例えばSiO 膜よりなる層間絶縁膜などの絶縁層1の表面には、Single Damascene構造、Dual Damascene構造、三次元実装構造等により、ビアホールやスルーホールや溝(トレンチ)等に対応する凹部2が形成されており、この凹部2の底部には、例えば銅よりなる下層の配線層3が露出状態で形成されている。
具体的には、この凹部2は、細長く形成された断面凹状の溝(トレンチ)2Aと、この溝2Aの底部の一部に形成されたホール2Bとよりなり、このホール2Bがビアホールやスルーホールとなる。そして、このホール2Bの底部に上記配線層3が露出しており、下層の配線層やトランジスタ等の素子と電気的な接続を行うようになっている。なお、下層の配線層やトランジスタ等の素子については図示を省略している。上記凹部2は設計ルールの微細化に伴ってその幅、或いは内径は例えば120nm程度と非常に小さくなっており、アスペクト比は例えば2〜4程度になっている。なお、拡散防止膜およびエッチングストップ膜等については、図示を省略し形状を単純化して記載している。
この半導体ウエハWの表面には上記凹部2内の内面も含めて略均一に例えばTaN膜及びTa膜の積層構造よりなるバリヤ層4がプラズマスパッタ装置にて予め形成されている(図13(A)参照)。そして、プラズマスパッタ装置にて上記凹部2内の表面を含むウエハ表面全体に亘って金属膜として薄い銅膜よりなるシード膜6を形成する(図13(B)参照)。上記ウエハ表面に銅メッキ処理を施すことにより上記凹部2内を例えば銅膜よりなる金属膜8で埋め込むようになっている(図13(C)参照)。その後は、上記ウエハ表面の余分な金属膜8、シード膜6及びバリヤ層4を上記したCMP処理等を用いて研磨処理して取り除くことになる。
そして、上記バリヤ層の更なる信頼性の向上を目標として種々の開発がなされており、中でも上記Ta膜やTaN膜に代えてMn膜やCuMn合金膜を用いた自己形成バリヤ層が注目されている(特許文献2)。このMn膜やCuMn合金膜は、スパッタリングにより成膜されて、更にこのMn膜やCuMn合金膜自体がシード膜となるので、この上方にCuメッキ層を直接形成できメッキ後にアニールを施すことで自己整合的に下層の絶縁膜であるSiO 層と反応して、このSiO 層とMn膜やCuMn合金膜との境界部分にMnSixOy(x、y:任意の正数)膜、或いはMnとSiO 層の酸素とが反応することにより生ずるマンガン酸化物MnOx(x:任意の正数)膜というバリヤ膜が形成されるため、製造工程数も削減できる、という利点を有する。なおマンガン酸化物は、Mnの価数によってMnO、Mn、Mn、MnO等の種類が存在する が、本明細書中では、これらを総称してMnOxと記述する。
またスパッタ法に比べて微細な線幅やホール径に対して良好な段差被覆性で膜を堆積することができるCVD法によりMnSixOy膜、あるいはMnOx膜の成膜をおこなうことが検討されている(特許文献3)。
特開2004−107747号公報 特開2005−277390号公報 特開2008−013848号公報
ところで、最近にあっては、半導体装置の更なる高速動作の要請から層間絶縁膜の比誘電率をより低くすることが求められており、このような要請から、層間絶縁膜の材料としてTEOSにより形成したシリコン酸化膜から、より比誘電率の低い材料として例えばメチル基等の有機基を含んだSiOC、SiCOHなどからなるLow−k膜を用いることが検討されている。ここで上記TEOSを用いて形成したシリコン酸化膜の比誘電率は4.1程度であり、SiOCの比誘電率は3.0程度である。しかしながら、層間絶縁膜として上記Low−k膜(SiOC)等の比誘電率の低い材料を用いた場合には、この凹部内の露出面を含めて比誘電率の低い層間絶縁膜の表面にCVD法によりMn含有膜の成膜処理を施してもMnOx膜がほとんど堆積しないので、バリヤ層を形成することができない、といった問題があった。
本発明は、以上のような問題点に着目し、これを有効に解決すべく創案されたものである。本発明の目的は、比誘電率の低い絶縁層の表面にMn等の第1の金属を含む薄膜、例えばMnOxを効率的に形成することが可能な成膜方法、前処理装置及び処理システムを提供することにある。
本発明者等は、比誘電率の低い絶縁層の表面にMnOxを堆積させる方法について鋭意研究した結果、MnOxの成膜処理を行う前に絶縁層の表面をプラズマに曝す等の親水化処理を施して絶縁層の濡れ性を良好にすることにより、MnOxの薄膜を効率的に堆積させることができる、という知見を得ることにより本発明に至ったものである。
請求項1の発明は、凹部を有する絶縁層が表面に形成された被処理体に第1の金属を含む薄膜を形成する成膜方法において、前記絶縁層の表面に親水化処理を施して親水性の表面にする親水化工程と、前記親水化処理の行われた前記絶縁層の表面に前記第1の金属を含む第1の金属含有原料を用いて成膜処理を施すことにより前記第1の金属を含む薄膜を形成する薄膜形成工程と、を有することを特徴とする成膜方法である。
このように、凹部を有する絶縁層が表面に形成された被処理体に第1の金属を含む薄膜を形成する際に、絶縁層の表面に親水化処理を施して親水性の表面にする親水化工程と、親水化処理の行われた絶縁層の表面に第1の金属を含む第1の金属含有原料を用いて成膜処理を施すことにより第1の金属を含む薄膜を形成する薄膜形成工程とを行うようにしたので、比誘電率の低い絶縁層の表面にMn等の第1の金属を含む薄膜、例えばMnOxを効率的に形成することが可能となる。
請求項2の発明は、凹部を有する絶縁層が表面に形成された被処理体に第1の金属を含む薄膜を形成する成膜方法において、前記絶縁層の表面に親水化処理を施して親水性の表面にする親水化工程と、前記親水化処理の行われた前記絶縁層の表面に前記第1の金属を含む第1の金属含有原料ガスを用いて成膜処理を施すことにより前記第1の金属を含む薄膜を形成する薄膜形成工程と、を有することを特徴とする成膜方法である。
このように、凹部を有する絶縁層が表面に形成された被処理体に第1の金属を含む薄膜を形成する際に、絶縁層の表面に親水化処理を施して親水性の表面にする親水化工程と、親水化処理の行われた絶縁層の表面に第1の金属を含む第1の金属含有原料ガスを用いて成膜処理を施すことにより第1の金属を含む薄膜を形成する薄膜形成工程とを行うようにしたので、比誘電率の低い絶縁層の表面にMn等の第1の金属を含む薄膜、例えばMnOxを効率的に形成することが可能となる。
請求項3の発明は、請求項1又は2の発明において、前記親水化処理は、前記絶縁層に対してプラズマ処理を施すことを特徴とする。
請求項4の発明は、請求項3の発明において、前記プラズマ処理では、酸素含有ガス及び/又は希ガスが用いられることを特徴とする。
請求項5の発明は、請求項1又は2の発明において、前記親水化処理は、紫外線と酸素含有ガスとを用いて前記絶縁層の表面の改質を行う紫外線オゾン処理を施すことを特徴とする。
請求項6の発明は、請求項1又は2の発明において、前記親水化処理は、前記絶縁層の表面に対してガスクラスターイオンビームを照射するGCIB処理を施すことを特徴とする。
請求項7の発明は、請求項1又は2の発明において、前記親水化処理は、前記絶縁層の表面に波長が425nmの可視光を照射する可視光照射処理を施すことを特徴とする。
請求項8の発明は、請求項1乃至7のいずれか一項に記載の発明において、前記薄膜形成工程の前には、前記絶縁層を前記薄膜形成工程におけるプロセス温度よりも高い温度でアニール処理して前記絶縁層中の水分を抜くアニール工程を行うようにしたことを特徴とする。
請求項9の発明は、請求項1乃至8のいずれか一項に記載の発明において、前記薄膜形成工程の前には、前記絶縁層の表面に水及び/又は酸素含有ガスを付着させる付着処理を施す付着工程を行うようにしたことを特徴とする。
請求項10の発明は、請求項1乃至9のいずれか一項に記載の発明において、前記絶縁層は、比誘電率が4.1よりも小さい誘電率材料よりなることを特徴とする。
請求項11の発明は、請求項1乃至10のいずれか一項に記載の発明において、前記絶縁層は、SiOC膜とSiO膜とSiOF膜とSiC膜とSiCOH膜とSiCN膜とポーラスシリカ膜とポーラスメチルシルセスキオキサン膜とポリアリレン膜とSiLK(登録商標)膜とフロロカーボン膜とよりなる群から選択される1つ以上の膜よりなることを特徴とする。
請求項12の発明は、請求項1乃至11のいずれか一項に記載の発明において、前記第1の金属は、Mn、Mg、Al、Ti、V、Cr、Ni、Ge、Y、Zr、Nb、Tc、Rh、Pd、Sn、Re、Ptとよりなる群から選択される1つ以上の元素よりなることを特徴とする。
請求項13の発明は、請求項1乃至12のいずれか一項に記載の発明において、前記第1の金属はマンガン(Mn)よりなり、該マンガンを含む有機金属材料は、Cp Mn[=Mn(C ]、(MeCp) Mn[=Mn(CH ]、(EtCp) Mn[=Mn(C ]、(i−PrCp) Mn[=Mn(C ]、MeCpMn(CO) [=(CH)Mn(CO) ]、(t−BuCp) Mn[=M n(C ]、CH Mn(CO) 、Mn(DPM) [= Mn(C1119 ]、Mn(DMPD)(EtCp)[=Mn(C11 )]、Mn(acac) [=Mn(C ]、Mn(DPM)[=Mn(C1119]、Mn(acac)[=Mn(C]、Mn(hfac)[=Mn(CHF]、(( CHCp)Mn[=Mn((CH]、[Mn(iPr−AMD)][=Mn(CNC(CH)NC]、[ Mn(tBu−AMD)][=Mn(CNC(CH)NC ]よりなる群から 選択される1以上の材料であることを特徴とする。
請求項14の発明は、凹部を有する絶縁層が表面に形成された被処理体に第1の金属を含む薄膜を形成する前に行われる前処理を実施する前処理装置において、排気が可能になされた処理容器と、前記処理容器内に設けられて前記被処理体を載置するための載置台構造と、前記被処理体を加熱する加熱手段と、前記処理容器内へガスを導入するガス導入手段と、前記ガス導入手段へ、希ガスと水蒸気と酸素含有ガスとを供給することができるガス供給手段と、前記絶縁層の表面を親水化する親水化手段と、装置全体を制御して前記被処理体にアニール処理と付着処理と親水化処理とを施すようにする装置制御部と、を備えたことを特徴とする前処理装置である。
請求項15の発明は、請求項14の発明において、前記親水化手段は、プラズマ発生手段と紫外線照射手段とGCIB処理手段と波長が425nmの可視光照射手段の内のいずれか1つの手段よりなることを特徴とする。
請求項16の発明は、凹部を有する絶縁層が表面に形成された被処理体に第1の金属を含む薄膜を形成する処理システムにおいて、内部に前記被処理体を搬送するための搬送機構を有する共通搬送室と、前記共通搬送室に連結されて前記被処理体に対して親水化処理を施す親水化処理装置と、前記共通搬送室に連結されて前記被処理体に対して第1の金属を含む薄膜を形成する成膜処理を施す成膜処理装置と、処理システム全体の動作を制御するシステム制御部と、を備えたことを特徴とする処理システムである。
請求項17の発明は、請求項16の発明において、前記親水化処理装置は、プラズマ処理装置と紫外線照射処理装置とガスクラスターイオンビーム照射処理装置と波長が425nmの可視光を照射する可視光照射処理装置の内のいずれか1つの処理装置であることを特徴とする。
請求項18の発明は、請求項16又は17の発明において、前記共通搬送室には、前記被処理体に対してアニール処理を施すアニール処理装置が連結されていることを特徴とする。
請求項19の発明は、請求項16乃至18のいずれか一項に記載の発明において、前記共通搬送室には、前記被処理体に対して水及び/又は酸素含有ガスを付着させる付着処理を施す付着処理装置が連結されていることを特徴とする。
請求項20の発明は、凹部を有する絶縁層が表面に形成された被処理体に第1の金属を含む薄膜を形成する処理システムにおいて、内部に前記被処理体を搬送するための搬送機構を有する共通搬送室と、前記共通搬送室に連結されて請求項14又は15に記載の前処理装置と、前記共通搬送室に連結されて前記被処理体に対して第1の金属を含む薄膜を形成する成膜処理を施す成膜処理装置と、処理システム全体の動作を制御するシステム制御部と、を備えたことを特徴とする処理システムである。
本発明に係る成膜方法、前処理装置及び処理システムによれば、次のような優れた作用効果を発揮することができる。
凹部を有する絶縁層が表面に形成された被処理体に第1の金属を含む薄膜を形成する際に、絶縁層の表面に親水化処理を施して親水性の表面にする親水化工程と、親水化処理の行われた絶縁層の表面に第1の金属を含む第1の金属含有原料(ガスを含む)を用いて成膜処理を施すことにより第1の金属を含む薄膜を形成する薄膜形成工程とを行うようにしたので、比誘電率の低い絶縁層の表面にMn等の第1の金属を含む薄膜、例えばMnOxを効率的に形成することができる。
本発明方法を実施するための処理システムの一例を示す概略構成図である。 親水化処理とアニール処理と付着処理の3つの処理を行うことができる前処理装置を示す概略断面図である。 マンガン酸化物を成膜する成膜装置を示す概略断面図である。 本発明の成膜方法の全体を説明するための全体説明図である。 本発明の成膜方法の第1実施例を示すフローチャートである。 本発明の成膜方法の第2実施例を示すフローチャートである。 本発明の成膜方法の第3実施例を示すフローチャートである。 絶縁層の表面を親水化処理した時の変化の態様の一例を示す図である。 プラズマ処理時間とXRF膜厚(MnOx換算)との関係を示すグラフである。 Low−k膜(SiOC)の表面の濡れ性の状態を示す図である。 加速負荷試験をおこなった時のウエハのMnOx膜を中心とする断面を示す模式図である。 図11中の特定部分の元素の分析結果を示すグラフである。 半導体ウエハの凹部の従来の埋め込み工程を示す図である。
以下に、本発明に係る成膜方法、前処理装置及び処理システムの一実施例を添付図面に基づいて詳述する。図1は本発明方法を実施するための処理システムの一例を示す概略構成図、図2は親水化処理とアニール処理と付着処理の3つの処理を行うことができる前処理装置を示す概略断面図、図3はマンガン酸化物を成膜する成膜装置を示す概略断面図、図4は本発明の成膜方法の全体を説明するための全体説明図、図5は本発明の成膜方法の第1実施例を示すフローチャート、図6は本発明の成膜方法の第2実施例を示すフローチャート、図7は本発明の成膜方法の第3実施例を示すフローチャート、図8は絶縁層の表面を親水化処理した時の変化の態様の一例を示す図である。
図1に示すように、本発明に係る処理システム10は、被処理体である半導体ウエハWを搬送する搬送機構12を内部に備えた共通搬送室14を有している。この共通搬送室14は、内部が真空排気が可能になされており、通常の運用時には減圧雰囲気になされている。上記搬送機構12は、ウエハWを保持するために2つのピック12A、12Bを有しており、旋回及び屈伸可能になされて、後述するように各種処理装置やロードロック室に対してウエハWを搬入・搬出させることができるようになっている。
図示例では上記共通搬送室14は、六角形状に成形されており、この六角形の内の隣り合う2辺に対して開閉可能になされたゲートバルブGを介してロードロック室16、18が連結されている。このロードロック室16、18は、真空排気及び大気圧復帰が可能になされており、ウエハWの搬入、搬出時に大気圧雰囲気と真空雰囲気とに交互に繰り返され、共通搬送室14内の真空状態を維持したままウエハWを搬出入させることができるようになっている。そして、各ロードロック室16、18の内部には、ウエハWを一時的に支持する支持台20がそれぞれ設けられている。
また上記各ロードロック室16、18の反対側には、ゲートバルブGを介して横長の箱状になされたローダ室22が連結されている。このローダ室22の長手方向の一辺には、複数のカセット台24が取り付けられており、この上に複数枚のウエハWを収容することができるカセット26を載置できるようになっている。そして、この各カセット26が取り付けられたローダ室22の側壁には、開閉可能になされたゲートドア27が設けられており、このゲートドア27を開いてローダ室22内との間でウエハWの搬出入を行うことができるようになっている。
また、このローダ室22内には、その長手方向に沿って移動可能になされた搬送アーム28が設けられている。この搬送アーム28は、旋回及び屈伸可能になされた2つのピック28A、28Bを有しており、このピック28A、28BでウエハWを保持して搬送できるようになっている。また上記横長のローダ室22の一端には、ウエハWの位置合わせ及び方向合わせを行うオリエンタ30が設けられている。
ここでウエハWの一連の流れについて説明すると、まず未処理のウエハWを収容したカセット26がローダ室22に設けたいずれかのカセット台24に載置されると、このカセット26内のウエハWは搬送アーム28によって大気圧雰囲気のローダ室22内に取り込まれる。そして、このウエハWは、搬送アーム28によってオリエンタ30まで搬送されて、ここでウエハWに形成されているノッチやオリエンテーションフラットを基に位置合わせ及び方向合わせが行われる。このウエハWは再度、搬送アーム28により搬送されていずれか一方のロードロック室、例えばロードロック室16内へ搬入される。
このロードロック室16内は大気圧から真空雰囲気になされた後に、このロードロック室16内に収容されたウエハWは、共通搬送室14内に設けられた搬送機構12により受け取られて、この共通搬送室14内へ搬入されることになる。そして、この未処理のウエハWは、上記搬送機構12により後述する各処理装置内へ搬入されると共に、各処理装置において所定の各処理が施されることになる。その後、この処理済みのウエハWは、上記いずれか一方のロードロック室、例えばロードロック室18を介してローダ室22側へ搬出され、更に、処理済みのウエハWを収容する所定のカセット26内へ収容されることになる。
次に、上記共通搬送室14に連結される各処理装置について説明する。図1においては、六角形状の共通搬送室14に対して複数、すなわちここでは4つの処理装置が、それぞれゲートバルブGを介して連結されて、いわゆるクラスタツール構造になされている。
上記4つの処理装置は、ウエハWに対して親水化処理を行う親水化処理装置32と、ウエハWに対してアニール処理を行うアニール処理装置34と、ウエハWに対して水分等を付着させる付着処理装置36と、ウエハWに対してMn等の第1の金属を含む薄膜、例えばMnOxを形成する成膜処理装置38よりなる。
ここで、本発明方法を実施するために必要な処理装置は、親水化処理装置32と成膜処理装置38であり、他の処理装置、すなわちアニール処理装置34と付着処理装置36は必要に応じて設けるようにすればよい。上記親水化処理装置32は、ウエハWの表面に形成されている絶縁層の表面に対して親水化処理を施して親水性の表面にするものである。この親水化処理の方法としては、ここでは以下に示す4種類を挙げることができ、いずれの親水化処理を行ってもよい。
第1の親水化処理は、ウエハWの絶縁層に対して酸素含有ガス及び/又は希ガスを用いてプラズマ処理を施すことを内容とし、この場合には親水化処理装置32としてはプラズマ処理装置が用いられ、図1ではプラズマ処理装置が用いられている場合を示している。第2の親水化処理装置は、ウエハWの絶縁層に対して紫外線と酸素含有ガスとを用いて表面の改質を行う表面改質処理を施すことを内容とし、この場合には親水化処理装置32としては紫外線照射処理装置が用いられる。
第3の親水化処理は、ウエハWの絶縁層の表面に対してガスクラスターイオンビームを照射するGCIB(Gass Cluster Ion Beam)処理を施すことを内容とし、この場合には親水化処理装置32としてガスクラスターイオンビーム照射処理装置が用いられる。第4の親水化処理は、ウエハWの絶縁層の表面に対して波長が425nmの可視光を照射して可視光照射処理を施すことを内容とし、この場合には親水化処理装置32として可視光照射処理装置が用いられる。尚、波長425nmの可視光(紫色)はシリコンとメチル基(Si−CH )の結合エネルギーに相当し、このメチル基を効率的に切断することができる波長である。上述したように、上記親水化処理装置32としては、上記4種類の処理装置のいずれか1つの処理装置を用いる。
また、上記アニール処理装置34では、ウエハWを所定のプロセス温度に加熱し、ウエハWに形成されている絶縁層中の水分を蒸発させて抜くようになっている。この場合、プロセス温度は、上記成膜処理装置38におけるプロセス温度よりも高い温度になるように設定する。このアニール処理においては、処理装置内に不活性ガス、例えばN やAr、He等の希ガスを流すのがよい。また上記付着処理装置36では、ウエハWの絶縁層の表面に薄膜の堆積を促進させるために水(水蒸気)及び/又は酸素含有ガスを付着させるようになっている。
<前処理装置>
また上記3つの処理装置、すなわち親水化処理装置32とアニール処理装置34と付着処理装置36をまとめて1つの前処理装置として構成することができる。図2は、このような前処理装置を示す断面図である。図示するように、この前処理装置42は、アルミニウム合金等により成形された円筒体状の処理容器44を有しており、この処理容器44は接地されている。この処理容器44の側壁には搬出入口46が設けられ、この搬出入口46はゲートバルブGを介して共通搬送室14に連結されており、ウエハWを搬出入できるようになっている。
またこの処理容器44の底部には排気口48が形成されており、この排気口48には排気手段50が接続されている。この排気手段50は、上記排気口48に接続された排気通路51を有しており、この排気通路51には、バタフライ弁のような圧力調整弁52及び真空ポンプ54が順次介設されて、処理容器44内の雰囲気を圧力調整しつつ真空引きできるようになっている。また、上記処理容器44の天井部には、ガス導入手段として例えばシャワーヘッド56が設けられており、このガス噴射面に設けたガス孔56Aより必要なガスを処理容器44内へ導入するようになっている。そして、このシャワーヘッド56には、必要なガスを供給するガス供給手段58が接続されている。
このガス供給手段58は、上記シャワーヘッド56のガス入口56Bに接続されたガス通路60を有している。このガス通路60の上流側は複数に分岐されて分岐路62となっており、各分岐路62の途中には、マスフローコントローラのような流量制御器64や開閉弁66がそれぞれ介設されており、必要なガスを流量制御しつつ供給できるようになっている。ここでは希ガスとしてAr、酸素含有ガスとして酸素、またはオゾン、或いは両者の混合ガス、不活性ガスとしてN 、水分(水蒸気、H O)をそれぞれ必要に応じて供給できるようになっている。なお水分は不活性ガスによるバブリング法での供給としてもよい。
また処理容器44内には、上記ウエハWを載置するための載置台構造68が設けられている。この載置台構造68は、容器底部より起立された支柱70と、この支柱70の上端部に設けられた円板状の例えばセラミック製の載置台72とにより構成されている。そして、この載置台72に加熱手段として例えば抵抗加熱ヒータ74が設けられており、この載置台72上に載置されたウエハWを所望の温度に加熱するようになっている。そして、この抵抗加熱ヒータ74には、給電線76を介してヒータ電源78が接続されており、必要な給電を行うようになっている。
そして、この前処理装置42は、ウエハWの絶縁層の表面を親水化する親水化手段80を有している。具体的には、ここでは親水化手段80として、処理容器44内にプラズマを発生させるプラズマ発生手段82が設けられている。このプラズマ発生手段82は、上記載置台72内の上部に埋め込まれた下部電極84を有しており、この下部電極84には給電線86が接続されている。そして、この給電線86は、途中にマッチング回路88を介して高周波電源90に接続されており、この下部電極84と、これに対向する上部電極であるシャワーヘッド56との間に必要に応じて高周波電力を印加して処理空間92にプラズマを生成できるようになっている。この高周波電力の周波数としては、例えば13.56MHzを用いることができるが、この周波数に特に限定されるものではない。
また、この前処理装置42の全体動作を制御するために、例えばコンピュータ等よりなる装置制御部94を有しており、この装置制御部94は動作に必要なコンピュータに読み取り可能なプログラムを記憶する記憶媒体96を有している。この記憶媒体96は、フレキシブルディスク、CD(Compact Disc)、ハードディスク、フラッシュメモリ或いはDVD等よりなる。
これにより、この前処理装置42において、上記親水化処理、アニール処理及び付着処理を連続的に行うことができるようになっている。尚、この前処理装置42で、親水化処理のみ、或いは親水化処理に加えてアニール処理と付着処理の内のいずれか一方のみを行うようにしてもよい。また、ここではプラズマ発生手段82として平行平板型(容量結合型)のプラズマ発生手段を用いた場合を例にとって説明したが、これに代えて、誘導結合型のプラズマ発生手段、ヘリコン波励起型のプラズマ発生手段、マイクロ波励起表面波プラズマ発生手段[RLSA(Radial Line Slot Antenna)マイクロ波プラズマやSPA(Slot Plane Antenna)プラズマを含む]、電子サイクロトロン共鳴プラズマ発生手段、リモートプラズマ発生手段等を用いることができる。
<成膜処理装置>
次に図3も参照して成膜処理装置38の概略構成について説明する。この成膜処理装置38は、前述したようにウエハWの絶縁層の表面に第1の金属を含む第1の金属含有原料ガスを用いて第1の金属を含む薄膜を形成するものであり、ここでは第1の金属として遷移金属のMn(マンガン)を適用し、第1の金属含有原料ガスとしてMn原料ガスを用いた場合を例にとって説明する。この成膜処理装置38としては、例えば特開2009−016782号公報に開示されたような成膜装置に類似する成膜装置を用いることができる。
図3に示すように、この成膜処理装置38は、内部雰囲気が真空排気可能になされた処理容器100を有しており、この処理容器100の側壁には搬出入口102が設けられ、この搬出入口102はゲートバルブGを介して共通搬送室14に連結されている。この処理容器100内には、容器底部より起立された載置台104が設けられており、この載置台104内には加熱手段として抵抗加熱ヒータ106が埋め込まれている。これにより、載置台104の上面に載置したウエハWを所定の温度に加熱し得るようになっている。
また処理容器100の天井部には、ガス導入手段としてシャワーヘッド108が設けられている。このシャワーヘッド108内には、ガス拡散空間110が形成されており、このガス拡散空間110と処理空間112とを連通させてガス噴出孔114が形成されている。そして、このガス拡散空間にMn原料ガスを流量制御しつつ流すようになっている。この場合、上記Mn原料ガスは、H やN や希ガス等のキャリアガスと共に流され、ここではキャリアガスとしてH ガスが用いられている。
またMn原料ガスとしては、マンガンを含む有機金属材料である(EtCp) Mn[=Mn(C ]を用いることができる。そして、上記Mn原料ガスは、ガス噴出孔114より処理空間112に供給されてウエハWの表面に到達し、そこで分解して熱CVD反応によってウエハW上の絶縁層の表面に第1の金属を含む薄膜としてMnOx膜を成膜するようになっている。この場合、ウエハWの表面で分解して生じたマンガンが絶縁層の酸素成分と結合して上記MnOx膜が形成される。尚、この成膜処理装置38は単に一例を説明したに過ぎず、これに限定されず、他の成膜方法、例えばPVD法によってMnOx膜を形成するようにしてもよい。
そして、図1に戻って、このように形成された処理システム10の全体動作を制御するために、例えばコンピュータ等よりなるシステム制御部116を有しており、このシステム制御部116は動作に必要なコンピュータに読み取り可能なプログラムを記憶する記憶媒体120を有している。この記憶媒体120は、フレキシブルディスク、CD(Compact Disc)、ハードディスク、フラッシュメモリ或いはDVD等よりなる。各処理装置32〜38の動作は、このシステム制御部116の支配下で動作することになり、これにより後述する各処理が行われる。
<本発明方法の説明>
次に、以上のように構成された処理システム10を用いて行われる本発明方法について説明する。図4は本発明の成膜方法の全体を説明するための全体説明図、図5は本発明の成膜方法の第1実施例を示すフローチャート、図6は本発明の成膜方法の第2実施例を示すフローチャート、図7は本発明の成膜方法の第3実施例を示すフローチャート、図8は絶縁層の表面を親水化処理した時の変化の態様の一例を示す図である。
まず、半導体ウエハWが本発明方法に関して未処理の状態では、図4(A)に示す状態になされており、絶縁層がTEOSにより形成されたSiO 膜から比誘電率の低い絶縁層122に変更した点を除いて図13(A)に示す構造(バリヤ層4を除く)と同様な構造になされている。すなわち、半導体ウエハWに形成された例えばLow−k膜(SiCO)等の比誘電率の低い材料よりなる層間絶縁膜などの絶縁層122の表面には、Single Damascene構造、Dual Damascene構造、三次元実装構造等により、ビアホールやスルーホールや溝(トレンチ)等に対応する凹部2が形成されており、この凹部2の底部には、例えば銅よりなる下層の配線層3が露出状態で形成されている。ここで比誘電率の低い材料とは、Low−k材料とも称され、SiO 膜の比誘電率である4.1より低い比誘電率を有する材料を指す。
具体的には、上記凹部2は、細長く形成された断面凹状の溝(トレンチ)2Aと、この溝2Aの底部の一部に形成されたホール2Bとよりなり、このホール2Bがコンタクトホールやスルーホールとなる。そして、このホール2Bの底部に上記配線層3が露出しており、下層の配線層やトランジスタ等の素子と電気的な接続を行うようになっている。なお、下層の配線層やトランジスタ等の素子については図示を省略している。上記凹部2は設計ルールの微細化に伴ってその幅、或いは内径は例えば120nm程度と非常に小さくなっており、アスペクト比は例えば2〜4程度になっている。なお、拡散防止膜およびエッチングストップ膜等については、図示を省略して形状を単純化して記載している。
そして、図4(A)に示すようなウエハWに対して、前処理として図4(B)に示すような前処理を施して絶縁層122の表面を親水化する(S1)。その後、図4(C)に示すように上記絶縁層122の表面及び凹部2内の露出面に第1の金属を含む薄膜124を形成する薄膜形成工程を行う(S2)。そして絶縁層122の表面が親水性表面になっているので、薄膜124は効率的に堆積されることになる。ここで薄膜124は前述したように、MnOx膜よりなり、このMnOx膜はバリヤ層として機能する。
そして、この薄膜124の表面(凹部2内の露出面も含む)にスパッタリング等により銅のシード膜を形成し、更に銅メッキ処理を施すことにより上記凹部2内を例えば銅膜よりなる金属膜8で埋め込むようになっている(図4(D)参照)。その後は、上記ウエハ表面の余分な金属膜8、シード膜及びバリヤ層124を上記したCMP処理等を用いて研磨処理して取り除くことになる。
ここで図4(B)に示す前処理について詳しく説明する。この前処理には、図5に示す第1実施例と図6に示す第2実施例と図7に示す第3実施例が存在し、いずれの実施例を行ってもよい。
<第1実施例>
まず、図5に示す第1実施例は絶縁層122の表面に親水化処理を施す上記親水化工程S1を行って、次に薄膜124、ここではMnOx膜を形成する成膜処理を施す薄膜形成工程S2を行っている。上記親水化処理には、前述したようにプラズマ処理と紫外線オゾン処理とGCIB処理と可視光照射処理の4つの処理方法があり、これらの4つの処理方法の内のいずれか1つの処理方法を選択して行う。
(プラズマ処理)
ここでは、親水化処理の第1例としてプラズマ処理を選択した場合について主に説明する。このプラズマ処理は、図1中の親水化処理装置32で行うことができる(図2に示す前処理装置42で行うこともできる)。このプラズマ処理ではAr等の希ガスの雰囲気中、またはO 等の酸素含有雰囲気中、或いは両ガスの混合ガス雰囲気中でプラズマを発生し、絶縁層122の表面を親水化する。この絶縁層122を構成するLow−k膜(SiOC)は、一般的にはトリメチルシラン等の有機材料を用いて形成するので、図8(A)に示すように、表面はメチル基(−CH )で終端しており、疎水面となっている。そして、この絶縁層122の表面をプラズマに曝して親水化処理を施すことにより、上記メチル基は切断されて図8(B)に示すように−OH基やSi−O−Siの結合となり、これによって表面は親水化されることになる。このように絶縁層122の表面が親水化されると、この後工程における薄膜形成工程においてMnOx膜の堆積を効率的に行うことが可能となる。
このプラズマ処理は、後述するように少なくとも僅か数秒程度行えば、その効果を発揮することができる。またプラズマ処理時のプロセス圧力や印加する高周波の電力も特に限定されないが、実用的にはプロセス圧力は10〜10Pa の範囲内、高周波電力は10〜10ワットの範囲内である。尚、このプラズ マ処理は、図2に示す前処理装置においても行うことができるのは前述した通りである。また、上記プラズマ処理時にO ガスを用いた場合には、絶縁層の表面において−OH基の形成が促進されるので、その分、MnOx膜の堆積を更に効率的に行うことができる。なおLow−k絶縁層122の分子構造や構成元素によっては、Hを含む処理ガスのプラズマや、Cを含む処理ガスのプラズマや、Nを含む処理ガスのプラズマや、F等のハロゲンを含む処理ガスのプラズマを用いてもよい。
(紫外線オゾン処理)
次に親水化処理の第2例である表面改質処理は、紫外線オゾン処理を行うことを内容とし、図1中の親水化処理装置32として周知の紫外線オゾン処理装置を設置することにより実施することができる。この紫外線オゾン処理では、オゾンやO ガスを含む酸素含有ガスの雰囲気中にウエハWを曝すと同時に紫外線を照射し、絶縁層122の表面を改質して親水化させる。この紫外線の照射には、低圧水銀ランプ(波長:185〜254nm)やXeエキシマランプ(波長:172nm)等を用いることができ、好ましくは短波長紫外線(波長:240nm以下)を用いる。
この紫外線の照射によってO ガスの内の少なくとも一部がオゾンや酸素ラジカルとなり、絶縁層122の疎水性表面が親水性表面に改質されることになる。このように絶縁層122の表面が親水化されると、この後工程における薄膜形成工程においてMnOx膜の堆積を効率的に行うことが可能となる。なおLow−k膜の種類によっては紫外線照射がなくとも、希釈した微量のオゾンによる処理で親水化できることもある。
(GCIB処理)
次に親水化処理の第3例であるGCIB処理は、ガスクラスターイオンビーム処理を行うことを内容とし、図1中の親水化処理装置32として周知のGCIB処理装置を設置することにより実施することができる。このGCIB処理では、数個から数千の原子や分子が緩やかに結合したクラスターを正電荷にイオン化させ、これを2.5〜80kVの加速電圧で加速して絶縁層122の表面に照射させるようにしている。ここで用いられるガスは、例えばO 、N 、H 、CH 、ArやHe等の希ガス等であり、これらの混合ガスを用いてもよい。上述のようにガスクラスターイオンビームを絶縁層122の表面に照射することで疎水性表面が親水性表面に改質されることになる。このように絶縁層122の表面が親水化されると、この後工程における薄膜形成工程においてMnOx膜の堆積を効率的に行うことが可能となる。
(可視光照射処理)
次に親水化処理の第4例である可視光照射処理は、波長が425nmの可視光を照射処理することを内容とし、図1中の親水化処理装置32として可視光照射処理装置を設置することにより実施することができる。この可視光照射処理装置では、上述したように波長が425nm(紫光)の可視光を絶縁層122の表面に照射する。ここで、前述したように絶縁層122の表面で終端しているシリコンとメチル基(Si−CH )の結合エネルギーは、425nmのエネルギーに相当するので、このメチル基を効率的に切断して前述したように−OH基やSi−O−Si結合(図8参照)に変換することにより、疎水性表面を親水性表面に改質することができる。このように絶縁層122の表面が親水化されると、この後工程における薄膜形成工程においてMnOx膜の堆積を効率的に行うことが可能となる。
以上のように、親水化処理工程S1が終了したならば、次に成膜処理装置38において薄膜形成工程S2を行う。この第1実施例を行う場合には、図1中のアニール処理装置34及び付着処理装置36は共に設置しなくてもよい。この薄膜形成工程では、図3に示すような成膜処理装置38を用いて行われる。すなわち、載置台104上のウエハWを抵抗加熱ヒータ106により所定の温度に加熱し、処理容器100内を真空引きしつつ、この処理容器100内にシャワーヘッド108よりキャリアガスであるH ガスと共にMn原料ガスを供給してウエハ表面において分解反応を生ぜしめて、上記ウエハWの表面に形成されている絶縁層122の表面に第1の金属を含む薄膜124としてMnOx膜(図4(C)参照)を形成する。上記Mn原料ガスは、ここでは上述のようにH ガスをキャリアガスとして用いて供給されている。
この場合、上記Mn原料ガスは加熱中に酸素に触れると分解し、またマンガンは酸素と強く結合し易い性質をもっているので、酸素成分を含む絶縁層122中の酸素成分と反応してMnOx膜が形成されることになる。従って、凹部2内の底部に露出する配線層3である銅の露出面にはMnOx膜がほとんど堆積しない状態となる。そして、前述したように絶縁層122の表面は親水性表面となっているので、上記MnOx膜よりなる薄膜124は、迅速に且つ容易に堆積することになり、絶縁層122の表面のみならず、凹部2内の露出面にも効率的に成膜することができる。
この時のプロセス条件は、プロセス温度が100〜400℃の範囲内、例えば200℃程度であり、プロセス圧力は10〜10Paの範囲内、例えば13 3Paである。またガス流量は、Mn原料ガスが0.2〜10sccm程度、キャリアガスは10〜100sccm程度であり、1〜7nm程度の厚さのMnOx膜を形成する。このようにして薄膜形成工程(S2)が終了したならば、前述したように、スパッタリングによりCuシード膜を形成し、更にメッキ処理により凹部内を銅により埋め込むことになる(図4(D)参照)。
<第2実施例>
次に、本発明方法の第2実施例について説明する。この第2実施例では、図4(B)に示すように、第1実施例で行った親水化処理に加えてアニール処理を行うようにしている。具体的には、図6に示すように、先に説明した親水化工程S1と薄膜形成工程S2との間で、ウエハWを所定の温度に加熱してアニール処理するアニール工程S1−1を行っている。このアニール処理では、ウエハWを上記薄膜形成工程におけるプロセス温度よりも高い温度で加熱しており、絶縁層122中の水分を抜くようにしている。
このアニール処理は、図1中のアニール処理装置34で行うことができ、処理中には、不活性ガス、例えばN ガス、或いはArやHe等の希ガスを流すようにして、絶縁層122中の含まれる水分を除去する。このアニール処理は、以下の理由で行われる。すなわち、このアニール工程の後工程である薄膜形成工程S2で用いるMn原料ガスは、水分と非常に反応し易い特性を有していることから、薄膜形成工程において絶縁層122中から水分が発生すると、この発生した水分の量に依存して形成されるMnOx膜の膜厚が変動してしまい、成膜処理の再現性が劣ってしまうからである。
そこで、薄膜形成工程S2を行うに先立って、ウエハWにアニール処理を施すことにより、絶縁層122中の水分を予め抜いてしまい、後工程で行う薄膜形成工程における膜厚の再現性を向上させるようにしている。この場合、上記のように、アニール処理時のプロセス温度を薄膜形成工程におけるプロセス温度よりも高く設定しておくのが好ましく、これによれば、薄膜形成工程では絶縁層122から水分が出ることを確実に防止することができる。例えば薄膜形成工程におけるプロセス温度が200℃の場合には、アニール工程におけるプロセス温度を上記温度よりも高い温度、例えば220℃に設定すればよい。尚、このアニール工程S1−1は、上記ステップS1、S2の間ではなく、ステップS1の親水化工程の直前に行うようにしてもよい。また、このアニール処理は図2に示す前処理装置で行うことができるのは勿論である。
<第3実施例>
次に本発明方法の第3実施例について説明する。この第3実施例では、図4(B)で示すように、先の第1実施例、或いは第2実施例に加えて、絶縁層122の表面に水(水蒸気)及び/又は酸素含有ガスを付着させる付着処理を行うようにしている。具体的には、図7に示すように、ここでは第2実施例のアニール工程S1−1と薄膜形成工程S2との間で上記付着処理を施す付着工程S1−2を行っている。
この付着処理は、図1中の付着処理装置36で行うことができ、水(水蒸気)や酸素含有ガス、例えばO ガスの雰囲気中にウエハWを曝すことにより水蒸気やO ガスを絶縁層122の表面に付着させて−OH基やSi−O−Si結合を形成し、より親水性を増すことによって、後工程におけるMnOx膜の堆積量を増加させるようにしている。尚、この付着処理は、上記付着処理装置36を用いないで、一定の湿度を有する雰囲気中にウエハWを曝すことによって行うようにしてもよい。
また、上記付着工程S1−2は、第1実施例においてアニール工程S1−1の直前、或いは親水化処理工程S1の直前に行うようにしてもよい。また、図7に示すフローチャートにおいて親水化工程S1とアニール工程S1−1の順序を逆にするようにしてもよい。またこの付着処理は、図2に示す前処理装置42で行うことができるのは勿論である。従って、図2に示す前処理装置42を設ければ、この装置内で親水化処理(プラズマ処理)、アニール処理及び付着処理を連続的に行うことができるのみならず、処理工程数を減少させたい場合には、親水化処理(プラズマ処理)に加えてアニール処理と付着処理の内のいずれか一方の処理を行うことができる。
<本発明方法の評価>
次に、本発明方法を実際に実施して絶縁層の表面にMnOx膜を形成したので、その評価結果について説明する。
[Arプラズマ処理の場合]
まず、ウエハWの表面にLow−k材料(比誘電率が4.1よりも小さい)の1つであるメチル基等を含んだSiOC膜よりなる絶縁層を形成し、この絶縁層を有するウエハに対して親水化処理として前述したようなプラズマ処理を施し、このウエハに前述したようなMnOx成膜処理を行った時のMnOx膜の堆積量について検討を行ったので、その評価結果について説明する。図9はプラズマ処理時間とXRF膜厚(MnOx換算)との関係を示すグラフである。尚、上記XRFとは蛍光X線分析装置である。ここではプラズマ処理としてArプラズマ処理を行った。またMnOx膜の成膜時間は600secである。
図9に示すように、プラズマ処理を行っていない場合(処理時間=0sec)には、ほとんどMnOx膜が堆積していない。これに対して、プラズマ処理を例えば15sec程度行っただけで堆積するMnOx膜の膜厚は1nmに達して良好な結果を示しており、更に117sec程度以上行うと、堆積するMnOx膜の膜厚は2.3nm以上に達し、非常に優れていることが判った。
[濡れ性]
次に、上述したようなSiOC膜よりなる絶縁層の表面の濡れ性とO プラズマ処理による濡れ性の変化について検討を行った。比較のためにTEOSを用いて形成したSiO 膜よりなる絶縁層についても濡れ性を評価した。図10はSiOC膜の表面の濡れ性の状態を示す図であり、図10(A)はTEOS膜(SiO 膜)とSiOC膜の濡れ性の結果を示す図、図10(B)は濡れ性のO プラズマ処理時間の依存性を示す図である。
ここでは、H O(水分)とC OH(エチルアルコール)について評価を行った。この図10(A)から明らかなように、TEOSのSiO 膜は、H Oとエチルアルコールの両方に対して濡れ性が有るのに対して、SiOC膜はエチルアルコールに対しては濡れ性は有るが、H Oに対しては濡れ性が無い、或いは劣ることが判る。このように濡れ性に差が生ずるのは、TEOSのSiO 膜の表面ではSi−O−Si結合やSi−OH結合が存在するのに対して、SiOC膜の表面ではSi−CH 結合が存在するためであると予想される。
そして、このSiOC膜に対してO プラズマ処理を0〜30secの期間だけ行った場合、図10(B)に示すように、僅かに5secの期間だけO プラズマ処理を行っただけでHOに対する濡れ性が改善していることが判る。
[MnOx膜のCu拡散バリヤ性の評価]
次に、上述のように親水化処理としてO プラズマ処理を行った絶縁膜の表面にMnOx膜を実際に成膜した膜にCu膜を堆積し、更に加速負荷試験(アニール)を行った時のCu拡散バリヤ性について検討したのでその評価結果について説明する。図11は加速負荷試験をおこなった時のウエハのMnOx膜を中心とする断面を示す模式図、図12は図11中の特定部分の元素の分析結果を示すグラフであり、図12(A)は図11中のMnOx膜の境界部分であるA部(MnOx膜の成膜直後)の元素の分布を示すグラフ、図12(B)は図11中のMnOx膜の境界部分の僅かに下方のSiOC膜中のB部(加速負荷試験後)の元素の分布を示すグラフである。
ここでは親水化処理としてO プラズマ処理を10sec間だけ施し、そして、薄膜形成処理としてMnOx膜を30min成膜した。この時のプロセス条件は、プロセス温度が200℃、プロセス圧力が133Pa、H キャリアガスが25sccm、Mn原料ガス:(EtCp) Mnが7sccmである。そして、このMnOx膜上に、スパッタリングによりCu膜を堆積した。そして、このようなウエハに対して加速負荷試験として400℃内の雰囲気中に100時間放置してアニール処理を行った(圧力:5×10−5Pa以下)。この結果、MnOx膜の厚さは3.2nm程度であり、十分な厚さのMnOx膜が堆積した。
また図12(A)に示すようにMnOx膜の境界付近にはMnやCuが存在することが判る。これに対して、図12(B)に示すようにSiOC膜中にはCuが存在せず、加速負荷試験を行ってもCu元素は拡散しておらず、MnOx膜が十分にバリヤ層としての機能を果たしていることが判る。
尚、以上の各実施例では、比誘電率の低い絶縁層122としてSiOC膜を例にとって説明したが、これに限定されず、SiOC膜とSiO膜とSiOF膜とSiC膜とSiCOH膜とSiCN膜とポーラスシリカ膜とポーラスメチルシルセスキオキサン膜とポリアリレン膜とSiLK(登録商標)膜とフロロカーボン膜とよりなる群から選択される1つ以上の膜を用いることができる。
また、以上の各実施例では第1の金属としてMnを例にとって説明したが、これに限定されず、Mn、Mg、Al、Ti、V、Cr、Ni、Ge、Y、Zr、Nb、Tc、Rh、Pd、Sn、Re、Ptとよりなる群から選択される1つ以上の元素を用いることができる。
また上記MnOx膜を形成する有機金属材料の原料ガスとしては、(EtCp) Mnに限定されず、Cp Mn[=Mn(C ]、(MeCp) Mn[=Mn(CH ]、(EtCp) Mn[=Mn(C ]、(i−PrCp) Mn[=Mn(C ]、MeCpMn(CO) [=(CH)Mn(CO) ]、(t−BuCp) Mn[=Mn(C ]、CH Mn(CO) 、 Mn(DPM) [=Mn(C1119 ]、Mn(DMPD)(EtCp)[=Mn(C11 )]、Mn(acac) [=Mn(C ]、Mn(DPM)[=Mn(C1119]、Mn(acac)[=Mn(C]、Mn(hfac)[=Mn(CHF ]、((CHCp)Mn[=Mn((CH]、[Mn(iPr−AMD)][=Mn(CNC(CH)N C]、[Mn(tBu−AMD)][=Mn(CNC(CH )NC]よりなる群から選択される1以上の材料を用いることができる。
また上記MnOx膜はCVD法により形成されていたがこれに限定されず、PVD法を用いてMnOx(あるいはMnSixOy膜)を形成する場合においても本願発明を適用することができる。例えば親水性を有する絶縁膜上にMnを含んだCu膜を堆積すると共に200℃で熱処理を施すと、Cuと絶縁膜との界面にMnOxが形成された。一方疎水性を有する絶縁膜上にMnを含んだCu膜を堆積すると共に200℃で熱処理を施すと、Cuと絶縁膜との界面にはMnOxが形成されなかった。これらの事実より、Cu層中を固溶・拡散したMn原子がCu層に隣接する絶縁膜のO原子と反応してその界面にMnOx薄膜を形成する条件は、絶縁膜表面が親水性となっていることであり、従って絶縁膜表面が疎水性を有する場合には、その表面に親水化処理を施すことが有効である。
また、ここでは被処理体として半導体ウエハを例にとって説明したが、この半導体ウエハにはシリコン基板やGaAs、SiC、GaNなどの化合物半導体基板も含まれ、更にはこれらの基板に限定されず、液晶表示装置に用いるガラス基板やセラミック基板等にも本発明を適用することができる。
更に、上述した本発明の成膜方法によって形成された膜構造を有する半導体装置及びこの半導体装置を備える電子機器も本発明の適用範囲である。
2 凹部
10 処理システム
12 搬送機構
14 共通搬送室
16,18 ロードロック室
22 ローダ室
28 搬送アーム
32 親水化処理装置
34 アニール処理装置
36 付着処理装置
38 成膜処理装置
42 前処理装置
44 処理容器
50 排気手段
54 真空ポンプ
56 シャワーヘッド(ガス導入手段)
58 ガス供給手段
68 載置台構造
72 載置台
74 抵抗加熱ヒータ(加熱手段)
80 親水化手段
82 プラズマ発生手段
84 下部電極
90 高周波電源
94 装置制御部
96 記憶媒体
100 処理容器
104 処理台
106 抵抗加熱ヒータ(加熱手段)
108 シャワーヘッド(ガス導入手段)
116 システム制御部
120 記憶媒体
122 絶縁層
124 第1の金属を含む薄膜(MnOx)
W 半導体ウエハ(被処理体)

Claims (22)

  1. 凹部を有する絶縁層が表面に形成された被処理体に第1の金属を含む薄膜を形成する成膜方法において、
    前記絶縁層の表面に親水化処理を施して親水性の表面にする親水化工程と、
    前記親水化処理の行われた前記絶縁層の表面に前記第1の金属を含む第1の金属含有原料を用いて成膜処理を施すことにより前記第1の金属を含む薄膜を形成する薄膜形成工程と、
    を有することを特徴とする成膜方法。
  2. 凹部を有する絶縁層が表面に形成された被処理体に第1の金属を含む薄膜を形成する成膜方法において、
    前記絶縁層の表面に親水化処理を施して親水性の表面にする親水化工程と、
    前記親水化処理の行われた前記絶縁層の表面に前記第1の金属を含む第1の金属含有原料ガスを用いて成膜処理を施すことにより前記第1の金属を含む薄膜を形成する薄膜形成工程と、
    を有することを特徴とする成膜方法。
  3. 前記親水化処理は、前記絶縁層に対してプラズマ処理を施すことを特徴とする請求項1又は2記載の成膜方法。
  4. 前記プラズマ処理では、酸素含有ガス及び/又は希ガスが用いられることを特徴とする請求項3記載の成膜方法。
  5. 前記親水化処理は、紫外線と酸素含有ガスとを用いて前記絶縁層の表面の改質を行う紫外線オゾン処理を施すことを特徴とする請求項1記載の成膜方法。
  6. 前記親水化処理は、前記絶縁層の表面に対してガスクラスターイオンビームを照射するGCIB処理を施すことを特徴とする請求項1又は2記載の成膜方法。
  7. 前記親水化処理は、前記絶縁層の表面に波長が425nmの可視光を照射する可視光照射処理を施すことを特徴とする請求項1又は2記載の成膜方法。
  8. 前記薄膜形成工程の前には、前記絶縁層を前記薄膜形成工程におけるプロセス温度よりも高い温度でアニール処理して前記絶縁層中の水分を抜くアニール工程を行うようにしたことを特徴とする請求項1乃至7のいずれか一項に記載の成膜方法。
  9. 前記薄膜形成工程の前には、前記絶縁層の表面に水及び/又は酸素含有ガスを付着させる付着処理を施す付着工程を行うようにしたことを特徴とする請求項1乃至8のいずれか一項に記載の成膜方法。
  10. 前記絶縁層は、比誘電率が4.1よりも小さい誘電率材料よりなることを特徴とする請求項1乃至9のいずれか一項に記載の成膜方法。
  11. 前記絶縁層は、SiOC膜とSiO膜とSiOF膜とSiC膜とSiCOH膜とSiCN膜とポーラスシリカ膜とポーラスメチルシルセスキオキサン膜とポリアリレン膜とSiLK(登録商標)膜とフロロカーボン膜とよりなる群から選択される1つ以上の膜よりなることを特徴とする請求項1乃至10のいずれか一項に記載の成膜方法。
  12. 前記第1の金属は、Mn、Mg、Al、Ti、V、Cr、Ni、Ge、Y、Zr、Nb、Tc、Rh、Pd、Sn、Re、Ptとよりなる群から選択される1つ以上の元素よりなることを特徴とする請求項1乃至11のいずれか一項に記載の成膜方法。
  13. 前記第1の金属はマンガン(Mn)よりなり、該マンガンを含む有機金属材料は、Cp Mn[=Mn(C ]、(MeCp) Mn[=Mn(CH ]、(EtCp) Mn[=Mn(C ]、(i−PrCp) Mn[=Mn(C ]、MeCpMn(CO) [=(CH)Mn(CO) ]、(t−BuCp ) Mn[=Mn(C ]、CH Mn(CO) 、Mn( DPM) [=Mn(C1119 ]、Mn(DMPD)(EtCp)[=Mn(C11 )]、Mn(acac) [=Mn(C ]、Mn(DPM)[=Mn(C1119]、Mn(acac ) [=Mn(C]、Mn(hfac)[=Mn(CHF]、((CHCp)Mn[=Mn((CH ]、[Mn(iPr−AMD)][=Mn(CNC(CH)NC]、[Mn(tBu−AMD)][=Mn(CNC(CH)N C]よりなる群から選択される1以上の材料であることを特徴とする 請求項1乃至12のいずれか一項に記載の成膜方法。
  14. 凹部を有する絶縁層が表面に形成された被処理体に第1の金属を含む薄膜を形成する前に行われる前処理を実施する前処理装置において、
    排気が可能になされた処理容器と、
    前記処理容器内に設けられて前記被処理体を載置するための載置台構造と、
    前記被処理体を加熱する加熱手段と、
    前記処理容器内へガスを導入するガス導入手段と、
    前記ガス導入手段へ、希ガスと水蒸気と酸素含有ガスとを供給することができるガス供給手段と、
    前記絶縁層の表面を親水化する親水化手段と、
    装置全体を制御して前記被処理体にアニール処理と付着処理と親水化処理とを施すようにする装置制御部と、
    を備えたことを特徴とする前処理装置。
  15. 前記親水化手段は、プラズマ発生手段と紫外線照射手段とGCIB処理手段と波長が425nmの可視光照射手段の内のいずれか1つの手段よりなることを特徴とする請求項14記載の前処理装置。
  16. 凹部を有する絶縁層が表面に形成された被処理体に第1の金属を含む薄膜を形成する処理システムにおいて、
    内部に前記被処理体を搬送するための搬送機構を有する共通搬送室と、
    前記共通搬送室に連結されて前記被処理体に対して親水化処理を施す親水化処理装置と、
    前記共通搬送室に連結されて前記被処理体に対して第1の金属を含む薄膜を形成する成膜処理を施す成膜処理装置と、
    処理システム全体の動作を制御するシステム制御部と、
    を備えたことを特徴とする処理システム。
  17. 前記親水化処理装置は、プラズマ処理装置と紫外線照射処理装置とガスクラスターイオンビーム照射処理装置と波長が425nmの可視光を照射する可視光照射処理装置の内のいずれか1つの処理装置であることを特徴とする請求項16記載の処理システム。
  18. 前記共通搬送室には、前記被処理体に対してアニール処理を施すアニール処理装置が連結されていることを特徴とする請求項16又は17記載の処理システム。
  19. 前記共通搬送室には、前記被処理体に対して水及び/又は酸素含有ガスを付着させる付着処理を施す付着処理装置が連結されていることを特徴とする請求項16乃至18のいずれか一項に記載の処理システム。
  20. 凹部を有する絶縁層が表面に形成された被処理体に第1の金属を含む薄膜を形成する処理システムにおいて、
    内部に前記被処理体を搬送するための搬送機構を有する共通搬送室と、
    前記共通搬送室に連結されて請求項14又は15に記載の前処理装置と、
    前記共通搬送室に連結されて前記被処理体に対して第1の金属を含む薄膜を形成する成膜処理を施す成膜処理装置と、
    処理システム全体の動作を制御するシステム制御部と、
    を備えたことを特徴とする処理システム。
  21. 請求項1乃至13のいずれか一項に記載の成膜方法によって形成された膜構造を有することを特徴とする半導体装置。
  22. 請求項1乃至13のいずれか一項に記載の成膜方法によって形成された膜構造を有する半導体装置を備えることを特徴とする電子機器。
JP2009142963A 2009-06-16 2009-06-16 成膜方法及び処理システム Expired - Fee Related JP5522979B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2009142963A JP5522979B2 (ja) 2009-06-16 2009-06-16 成膜方法及び処理システム
TW099119470A TW201118949A (en) 2009-06-16 2010-06-15 Film deposition method, pretreatment device, and treating system
KR1020117030618A KR101399814B1 (ko) 2009-06-16 2010-06-16 성막 방법, 전처리 장치 및 처리 시스템
CN2010800265642A CN102460653A (zh) 2009-06-16 2010-06-16 成膜方法、前处理装置和处理系统
US13/378,535 US8865590B2 (en) 2009-06-16 2010-06-16 Film forming method, pretreatment device, and processing system
PCT/JP2010/060191 WO2010147141A1 (ja) 2009-06-16 2010-06-16 成膜方法、前処理装置及び処理システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009142963A JP5522979B2 (ja) 2009-06-16 2009-06-16 成膜方法及び処理システム

Publications (2)

Publication Number Publication Date
JP2011003569A true JP2011003569A (ja) 2011-01-06
JP5522979B2 JP5522979B2 (ja) 2014-06-18

Family

ID=43356457

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009142963A Expired - Fee Related JP5522979B2 (ja) 2009-06-16 2009-06-16 成膜方法及び処理システム

Country Status (6)

Country Link
US (1) US8865590B2 (ja)
JP (1) JP5522979B2 (ja)
KR (1) KR101399814B1 (ja)
CN (1) CN102460653A (ja)
TW (1) TW201118949A (ja)
WO (1) WO2010147141A1 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011023706A (ja) * 2009-06-17 2011-02-03 Tokyo Electron Ltd 金属酸化物膜の形成方法及び成膜装置
JP2014135465A (ja) * 2012-12-12 2014-07-24 Tokyo Electron Ltd Cu配線の形成方法
JP2018172551A (ja) * 2017-03-31 2018-11-08 富士フイルム株式会社 熱可塑性樹脂フィルムの製造方法、導電性フィルムの製造方法、熱可塑性樹脂フィルム、及び、導電性フィルム

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5507909B2 (ja) * 2009-07-14 2014-05-28 東京エレクトロン株式会社 成膜方法
JP2011216862A (ja) * 2010-03-16 2011-10-27 Tokyo Electron Ltd 成膜方法及び成膜装置
JP5862353B2 (ja) * 2011-08-05 2016-02-16 東京エレクトロン株式会社 半導体装置の製造方法
US8603913B1 (en) * 2012-12-20 2013-12-10 Lam Research Corporation Porous dielectrics K value restoration by thermal treatment and or solvent treatment
JP6601257B2 (ja) * 2016-02-19 2019-11-06 東京エレクトロン株式会社 基板処理方法
DE102016109713A1 (de) * 2016-05-25 2017-11-30 Infineon Technologies Ag Verfahren zum Bilden eines Halbleiterbauelements und Halbleiterbauelement
KR102616489B1 (ko) 2016-10-11 2023-12-20 삼성전자주식회사 반도체 장치 제조 방법
JP6336022B1 (ja) * 2016-12-19 2018-06-06 株式会社荏原製作所 めっき装置、めっき方法、及びコンピュータ読み取り可能な記録媒体
JP7157596B2 (ja) * 2018-08-30 2022-10-20 株式会社Screenホールディングス ゲート絶縁膜の形成方法および熱処理方法
US11495456B2 (en) 2018-10-15 2022-11-08 Beijing E-Town Semiconductor Technology, Co., Ltd Ozone for selective hydrophilic surface treatment
CN112864089A (zh) * 2019-11-27 2021-05-28 长鑫存储技术有限公司 半导体结构和互连结构的制备方法
US11846018B2 (en) 2021-02-08 2023-12-19 Macdermid Enthone Inc. Method and wet chemical compositions for diffusion barrier formation

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11297829A (ja) * 1998-04-15 1999-10-29 Nec Corp 半導体装置及びその製造方法
JP2002026121A (ja) * 2000-06-30 2002-01-25 Tokyo Electron Ltd 半導体装置およびその製造方法、絶縁膜の形成方法
JP2003338540A (ja) * 2002-05-20 2003-11-28 Renesas Technology Corp 半導体集積回路装置の製造方法
JP2004343087A (ja) * 2003-04-23 2004-12-02 Tokyo Electron Ltd 層間絶縁膜の表面改質方法及び表面改質装置
JP2007273848A (ja) * 2006-03-31 2007-10-18 Toshiba Corp 半導体装置の製造方法
JP2008013848A (ja) * 2006-06-08 2008-01-24 Tokyo Electron Ltd 成膜装置及び成膜方法
JP2008502150A (ja) * 2004-06-03 2008-01-24 エピオン コーポレーション 改善された二重ダマシン集積構造およびその製造方法
JP2008300568A (ja) * 2007-05-30 2008-12-11 Tokyo Electron Ltd 半導体装置の製造方法、半導体製造装置及び記憶媒体

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5900103A (en) * 1994-04-20 1999-05-04 Tokyo Electron Limited Plasma treatment method and apparatus
JPH09251935A (ja) * 1996-03-18 1997-09-22 Applied Materials Inc プラズマ点火装置、プラズマを用いる半導体製造装置及び半導体装置のプラズマ点火方法
US5855681A (en) * 1996-11-18 1999-01-05 Applied Materials, Inc. Ultra high throughput wafer vacuum processing system
JP2002118112A (ja) 2000-10-05 2002-04-19 Hitachi Ltd 埋め込み配線構造を有する半導体装置の製法
KR100897771B1 (ko) 2001-03-13 2009-05-15 도쿄엘렉트론가부시키가이샤 막형성방법 및 막형성장치
JP3990920B2 (ja) * 2001-03-13 2007-10-17 東京エレクトロン株式会社 膜形成方法及び膜形成装置
JP3768480B2 (ja) 2002-02-14 2006-04-19 Necエレクトロニクス株式会社 半導体装置及びその製造方法
US20030155657A1 (en) 2002-02-14 2003-08-21 Nec Electronics Corporation Manufacturing method of semiconductor device
JP3495033B1 (ja) 2002-09-19 2004-02-09 東京エレクトロン株式会社 無電解メッキ装置、および無電解メッキ方法
JP2005167081A (ja) 2003-12-04 2005-06-23 Renesas Technology Corp 半導体装置およびその製造方法
JP4478038B2 (ja) 2004-02-27 2010-06-09 株式会社半導体理工学研究センター 半導体装置及びその製造方法
US20070026642A1 (en) 2004-04-20 2007-02-01 Shingo Hishiya Surface modification method and surface modification apparatus for interlayer insulating film
TW200810019A (en) * 2006-06-08 2008-02-16 Tokyo Electron Ltd Film forming apparatus, film forming method, computer program and storage medium
JP2009016782A (ja) 2007-06-04 2009-01-22 Tokyo Electron Ltd 成膜方法及び成膜装置

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11297829A (ja) * 1998-04-15 1999-10-29 Nec Corp 半導体装置及びその製造方法
JP2002026121A (ja) * 2000-06-30 2002-01-25 Tokyo Electron Ltd 半導体装置およびその製造方法、絶縁膜の形成方法
JP2003338540A (ja) * 2002-05-20 2003-11-28 Renesas Technology Corp 半導体集積回路装置の製造方法
JP2004343087A (ja) * 2003-04-23 2004-12-02 Tokyo Electron Ltd 層間絶縁膜の表面改質方法及び表面改質装置
JP2008502150A (ja) * 2004-06-03 2008-01-24 エピオン コーポレーション 改善された二重ダマシン集積構造およびその製造方法
JP2007273848A (ja) * 2006-03-31 2007-10-18 Toshiba Corp 半導体装置の製造方法
JP2008013848A (ja) * 2006-06-08 2008-01-24 Tokyo Electron Ltd 成膜装置及び成膜方法
JP2008300568A (ja) * 2007-05-30 2008-12-11 Tokyo Electron Ltd 半導体装置の製造方法、半導体製造装置及び記憶媒体

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011023706A (ja) * 2009-06-17 2011-02-03 Tokyo Electron Ltd 金属酸化物膜の形成方法及び成膜装置
JP2014135465A (ja) * 2012-12-12 2014-07-24 Tokyo Electron Ltd Cu配線の形成方法
JP2018172551A (ja) * 2017-03-31 2018-11-08 富士フイルム株式会社 熱可塑性樹脂フィルムの製造方法、導電性フィルムの製造方法、熱可塑性樹脂フィルム、及び、導電性フィルム

Also Published As

Publication number Publication date
TW201118949A (en) 2011-06-01
US20120135612A1 (en) 2012-05-31
CN102460653A (zh) 2012-05-16
JP5522979B2 (ja) 2014-06-18
US8865590B2 (en) 2014-10-21
WO2010147141A1 (ja) 2010-12-23
KR101399814B1 (ko) 2014-05-27
KR20120025543A (ko) 2012-03-15

Similar Documents

Publication Publication Date Title
JP5522979B2 (ja) 成膜方法及び処理システム
JP4503356B2 (ja) 基板処理方法および半導体装置の製造方法
US8242015B2 (en) Film forming method and film forming apparatus
US7791202B2 (en) Semiconductor device having oxidized metal film and manufacture method of the same
TWI436428B (zh) 釕金屬覆蓋層之形成方法
KR101275679B1 (ko) 배리어층, 성막 방법 및 처리 시스템
WO2013153777A1 (ja) 半導体装置の製造方法、半導体装置、半導体製造装置
KR100952685B1 (ko) 반도체 장치의 제조 방법, 반도체 제조 장치 및 기억 매체
JP4473824B2 (ja) 半導体装置の製造方法
US20160326646A1 (en) Method for forming manganese-containing film
KR20140020203A (ko) Cu 배선의 형성 방법 및 기억매체
KR101396624B1 (ko) 성막 방법 및 처리 시스템
Mori et al. Self‐Formation of a Ru/ZnO Multifunctional Bilayer for the Next‐Generation Interconnect Technology via Area‐Selective Atomic Layer Deposition

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120314

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120323

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20120323

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130716

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130917

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140401

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140408

R150 Certificate of patent or registration of utility model

Ref document number: 5522979

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees