JP2014135465A - Ｃｕ配線の形成方法 - Google Patents

Ｃｕ配線の形成方法 Download PDF

Info

Publication number
JP2014135465A
JP2014135465A JP2013067196A JP2013067196A JP2014135465A JP 2014135465 A JP2014135465 A JP 2014135465A JP 2013067196 A JP2013067196 A JP 2013067196A JP 2013067196 A JP2013067196 A JP 2013067196A JP 2014135465 A JP2014135465 A JP 2014135465A
Authority
JP
Japan
Prior art keywords
film
forming
wiring
wafer
treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2013067196A
Other languages
English (en)
Other versions
JP6117588B2 (ja
Inventor
Tadahiro Ishizaka
忠大 石坂
Kenji Suzuki
健二 鈴木
Atsushi Shimada
篤史 島田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2013067196A priority Critical patent/JP6117588B2/ja
Priority to US14/098,465 priority patent/US9313895B2/en
Priority to TW102145488A priority patent/TW201438074A/zh
Priority to KR1020130154357A priority patent/KR101739613B1/ko
Publication of JP2014135465A publication Critical patent/JP2014135465A/ja
Application granted granted Critical
Publication of JP6117588B2 publication Critical patent/JP6117588B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/107—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by filling grooves in the support with conductive material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/35—Sputtering by application of a magnetic field, e.g. magnetron sputtering
    • C23C14/354—Introduction of auxiliary energy into the plasma
    • C23C14/358—Inductive energy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02041—Cleaning
    • H01L21/02057—Cleaning during device manufacture
    • H01L21/0206—Cleaning during device manufacture during, before or after processing of insulating layers
    • H01L21/02063—Cleaning during device manufacture during, before or after processing of insulating layers the processing being the formation of vias or contact holes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/5329—Insulating materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0338—Layered conductor, e.g. layered metal substrate, layered finish layer, layered thin film adhesion layer

Abstract

【課題】十分な埋め込み性を確保しつつ、Ｃｕ配線の低抵抗化を実現することができるＣｕ配線の形成方法を提供すること。
【解決手段】表面に所定パターンのトレンチ２０３が形成されたＳｉ含有膜である層間絶縁膜２０２を有するウエハＷに対し、トレンチ２０３を埋めるＣｕ配線２０８を形成するＣｕ配線の形成方法であり、少なくともトレンチ２０３の表面に、下地との反応で自己整合バリア膜となるＭｎ膜２０４をＣＶＤにより形成する工程と、Ｃｕ膜２０７をＰＶＤにより形成してトレンチ２０３内にＣｕ膜を埋め込む工程と、ＣＭＰにより全面を研磨してトレンチ２０３内にＣｕ配線２０８を形成する工程とを有する。
【選択図】 図２

Description

本発明は、基板に形成されたトレンチやホールのような凹部にＣｕ配線を形成するＣｕ配線の形成方法に関する。
半導体デバイスの製造においては、半導体ウエハに成膜処理やエッチング処理等の各種の処理を繰り返し行って所望のデバイスを製造するが、近時、半導体デバイスの高速化、配線パターンの微細化、高集積化の要求に対応して、配線の低抵抗化（導電性向上）およびエレクトロマイグレーション耐性の向上が求められている。
このような点に対応して、配線材料にアルミニウム（Ａｌ）やタングステン（Ｗ）よりも導電性が高く（抵抗が低く）かつエレクトロマイグレーション耐性に優れている銅（Ｃｕ）が用いられるようになってきている。
Ｃｕ配線の形成方法としては、トレンチやホールが形成された層間絶縁膜全体にタンタル金属（Ｔａ）、チタン（Ｔｉ）、窒化タンタル（ＴａＮ）、窒化チタン（ＴｉＮ）などからなるバリア膜をＰＶＤであるプラズマスパッタで形成し、バリア膜の上に同じくプラズマスパッタによりＣｕシード膜を形成し、さらにその上にＣｕめっきを施してトレンチやホールを完全に埋め込み、ウエハ表面の余分な銅薄膜およびバリア膜をＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）処理により研磨処理して取り除く技術が提案されている（例えば特許文献１）。
特開２００６−１４８０７５号公報
しかしながら、上述したような半導体デバイスのデザインルールの益々の微細化にともない、トレンチの幅やホール径が数十ｎｍとなっており、このような狭いトレンチやホール等の凹部内にＣｕ配線を形成すると配線抵抗が上昇してしまう。また、特許文献１のように、プラズマスパッタリングでバリア膜やシード膜を形成した後にＣｕめっきによりトレンチやホールを埋め込む場合には、埋め込み性が十分ではなくボイドが発生する等の問題が生ずる。
本発明はかかる事情に鑑みてなされたものであって、十分な埋め込み性を確保しつつ、Ｃｕ配線の低抵抗化を実現することができるＣｕ配線の形成方法を提供することを課題とする。
本発明者らは、上記課題を解決すべく検討を重ねた結果、凹部内に、下地のＳｉ含有膜と反応して自己整合バリア膜を形成することができるＣＶＤ−Ｍｎ膜を形成することにより、バリア膜の体積を小さくし、配線内でのＣｕ体積を最大化して配線を低抵抗化することができ、また、凹部をＰＶＤによるＣｕで埋め込むことによりボイド等が発生せず、配線の低抵抗化と埋め込み性向上を両立できることを見出した。
また、Ｓｉ含有膜の表面が疎水性であると、ＣＶＤによりＭｎ膜を成膜する際に十分な吸着サイトが得られず、緻密で連続なＭｎ膜が得難い。また、Ｓｉ含有膜の上に自己整合バリア膜を形成するためには、ＭｎＯ＋ＳｉＯ２→ＭｎＳｉＯ３という反応が必要であるが、Ｓｉ含有膜の表面が疎水性であるとこのような反応が進行し難い。これに対して、Ｓｉ含有膜の表面に、その表面が親水性の表面となるような表面処理を施すことにより、原料ガスの吸着性が良好になりＭｎ膜を緻密で平滑な膜として成膜することができ、この表面処理の際にＳｉ含有膜の表面にＳｉ−ＯＨが形成されることにより、表面が親水性であるのみならず、ＭｎＯ＋ＳｉＯ２→ＭｎＳｉＯ３という反応が進行してマンガンシリケートからなる自己整合バリア膜が形成されやすくなることを見出した。
すなわち、本発明は、表面に所定パターンの凹部が形成されたＳｉ含有膜を有する基板に対し、前記凹部を埋めるＣｕ配線を形成するＣｕ配線の形成方法であって、少なくとも前記凹部の表面に、下地との反応で自己整合バリア膜となるＭｎ膜をＣＶＤにより形成する工程と、Ｃｕ膜をＰＶＤにより形成して前記凹部内に前記Ｃｕ膜を埋め込む工程と、ＣＭＰにより全面を研磨して前記凹部内にＣｕ配線を形成する工程とを有することを特徴とするＣｕ配線の形成方法を提供する。
本発明において、前記Ｍｎ膜の成膜に先立って、前記Ｓｉ含有膜の表面に、その表面が親水性の表面となるような表面処理を施すことが好ましい。前記表面処理は、過酸化水素を含む薬液での処理を含むことができる。前記表面処理は、表面にＯＨ基、Ｈ基またはＮＨ基を形成することにより行うことができる。前記表面処理は、構造中にＯ−Ｓｉ−ＯＨを有する化合物での処理を含むことができる。
また、前記Ｍｎ膜を成膜した後、前記Ｃｕ膜を形成する前に、Ｒｕ膜を形成する工程をさらに有することが好ましい。前記Ｒｕ膜は、ＣＶＤにより形成されることが好ましい。
前記Ｃｕ膜の形成は、基板が収容された処理容器内にプラズマ生成ガスによりプラズマを生成し、得ようとするＣｕターゲットから粒子を飛翔させて、粒子を前記プラズマ中でイオン化させ、前記基板にバイアス電力を印加してイオンを基板上に引きこむ装置により行われることが好ましい。
本発明はまた、コンピュータ上で動作し、Ｃｕ配線形成システムを制御するためのプログラムが記憶された記憶媒体であって、前記プログラムは、実行時に、上記Ｃｕ配線の形成方法が行われるように、コンピュータに前記Ｃｕ配線形成システムを制御させることを特徴とする記憶媒体を提供する。
本発明によれば、凹部に形成するバリア膜として、下地のＳｉ含有膜と反応して自己整合バリアを形成することができるＣＶＤ−Ｍｎ膜を形成し、かつ、凹部をＰＶＤによるＣｕで埋め込むことにより、十分な埋め込み性を確保しつつ、Ｃｕ配線の低抵抗化を実現することができる。
本発明の一実施形態に係るＣｕ配線の形成方法を示すフローチャートである。 本発明の一実施形態に係るＣｕ配線の形成方法を説明するための工程断面図である。 層間絶縁膜（Ｌｏｗ−ｋ膜）の疎水表面を説明するための図である。 層間絶縁膜（Ｌｏｗ−ｋ膜）を親水化処理した際の親水表面を説明するための図である。 トレンチにＭｎ膜を形成して下地の層間絶縁膜との反応により自己整合バリア膜が形成されるメカニズムを説明するための図である。 層間絶縁膜（Ｌｏｗ−ｋ膜）に親水化のための表面処理をせずにＭｎ膜を形成した場合と、親水化のための表面処理として過酸化水素系薬液処理を施した後にＭｎ膜を形成した場合の膜の状態を示すＳＥＭ写真である。 密着性を確認するためのサンプルを作製する手順を説明するための図である。 層間絶縁膜（Ｌｏｗ−ｋ膜）に親水化のための表面処理としてＴＢＯＳＬ薬液処理を施した後にＣｕ−Ｍｎ合金膜を成膜し、その後にアニール処理を施したサンプルと、表面処理を行わずにＣｕ−Ｍｎ合金膜を成膜し、その後にアニール処理を施したサンプルのバリア性を比較するための二次イオン分析結果を示す図である。 本発明のＣｕ配線の形成方法に用いられる成膜システムの概略構成を示すブロック図である。 図９の成膜システムにおける成膜処理部を示す平面図である。 図９の成膜システムにおける制御部を示すブロック図である。 図１０の成膜処理部に搭載された、Ｃｕ膜を形成するためのＣｕ膜成膜装置を示す断面図である。 図１０の成膜処理部に搭載された、Ｍｎ膜を形成するためのＭｎ膜成膜装置を示す断面図である。
以下、添付図面を参照して本発明の実施形態について具体的に説明する。
＜Ｃｕ配線の形成方法の一実施形態＞
まず、Ｃｕ配線の形成方法の一実施形態について図１のフローチャートおよび図２の工程断面図を参照して説明する。
本実施形態では、まず、下層の銅配線を含む下部構造２０１（詳細は省略）の上にＳｉＯ２膜、低誘電率（Ｌｏｗ−ｋ）膜（ＳｉＣＯ、ＳｉＣＯＨ等）等のＳｉ含有膜からなる層間絶縁膜２０２を有する半導体ウエハ（以下、単にウエハと記す）Ｗを準備する（ステップ１、図２（ａ））。
次に、層間絶縁膜をエッチングしてトレンチ２０３および下層配線への接続のためのビア（図示せず）を所定パターンで形成し、エッチングマスクとしてのフォトレジストをアッシングにより除去する（ステップ２、図２（ｂ））。
次に、トレンチ２０３およびビアを形成した後の層間絶縁膜２０２に対し、親水性の表面を形成するための表面処理を施す（ステップ３、図２（ｃ））。
次に、必要に応じて、ＤｅｇａｓプロセスやＰｒｅ−Ｃｌｅａｎプロセスによって、絶縁膜表面の水分を除去し（ステップ４、図２では図示せず）、その後、トレンチ２０３およびビアの表面を含む全面にＣｕの拡散を抑制するバリア膜を形成するためのＭｎ膜２０４をＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）により成膜する（ステップ５、図２（ｄ））。
次いで、Ｍｎ膜と下地の層間絶縁膜２０２と反応して形成されたバリア膜２０５の上にＲｕライナー膜２０６を成膜する（ステップ６、図２（ｅ））。この際の成膜は、ＣＶＤを用いることが好ましい。
次いで、ＰＶＤによりＣｕ膜２０７を形成し、トレンチ２０３およびビア（図示せず）を埋め込む（ステップ７、図２（ｆ））。この際の成膜は、ｉＰＶＤ、例えばプラズマスパッタを用いることが好ましい。この際に、その後の平坦化処理に備えて、Ｃｕ膜２０７がトレンチ２０３の上面から積み増されるように形成されることが好ましい。ただし、この積み増し分については、ＰＶＤにより連続して形成する代わりに、めっきによって形成してもよい。
その後、必要に応じてアニール処理を行う（ステップ８、図２（ｇ））。このアニール処理により、Ｃｕ膜２０７を安定化させる。また、マンガンシリケートからなるバリア膜２０５の形成が不十分な場合に安定化させる。
この後、ＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）によりウエハＷ表面の全面を研磨して、Ｃｕ膜２０７の積み増し分、Ｒｕライナー膜２０６、バリア膜２０５を除去して平坦化する（ステップ９、図２（ｈ））。これによりトレンチおよびビア（ホール）内にＣｕ配線２０８が形成される。
なお、Ｃｕ配線２０８を形成後、ウエハＷ表面のＣｕ配線２０８および層間絶縁膜２０２を含む全面に、誘電体キャップやメタルキャップ等の適宜のキャップ膜が成膜される。
次に、以上の一連の工程のうち、主要な工程について詳細に説明する。
上記ステップ３の表面処理は、ステップ４のＣＶＤによるＭｎ膜の形成の際に、原料ガスの吸着サイトを確保するための処理である。
Ｓｉ含有膜である層間絶縁膜２０２は表面が疎水性となっていることが多い。特にＬｏｗ−ｋ膜は、図３に示すように、疎水基であるメチル基（−ＣＨ３）で終端しており、表面の疎水性の程度が高い。表面が疎水性の場合には、Ｍｎ膜成膜のための原料ガスが吸着しにくく、十分な核生成が行われない。このため島状の膜成長となり、緻密かつ平滑で連続な薄膜を形成しにくい。配線低抵抗化の観点から、Ｍｎ膜２０４の膜厚は２ｎｍ以下という非常に薄いものが求められているが、このように島状の膜成長ではこのような薄い膜を成膜することは困難である。
このため、Ｓｉ含有膜である層間絶縁膜２０２、例えばＬｏｗ−ｋ膜の表面に、その表面が親水性の表面となるような表面処理を行って、図４に示すように、表面のメチル基（−ＣＨ３）を例えばＨ基（−Ｈ）またはＯＨ基（−ＯＨ）で置換することにより、疎水表面を親水表面に変化させ、表面を活性化させる。ちなみにＳｉ−ＣＨ３の双極子モーメントは０．８７５９であるのに対し、Ｓｉ−ＯＨの双極子モーメントは１．３３３９と高く、より活性である。このため、原料ガスが吸着しやすくなり（−Ｈ、−ＯＨが吸着サイトとなり）、Ｍｎの核生成サイトが増加する。これにより、層間絶縁膜２０２での表面の核密度が上昇し、それが成長して緻密かつ平滑で連続的なＭｎ膜となる。したがって、Ｍｎ膜２０４を薄い緻密な膜として成膜することができる。なお、親水性の表面としては、表面にＮＨ基（−ＮＨ）を有するものであってもよい。
また、Ｓｉ含有膜の上に自己整合バリア膜を形成するためには、熱力学的にＭｎＯ＋ＳｉＯ２→ＭｎＳｉＯ３という反応が必要であり、Ｓｉ含有膜である層間絶縁膜２０２の上にＣＶＤ法によりＭｎ膜またはＭｎＯ膜を形成することによりこの反応が生じる。しかし、Ｍｎ酸化物には、ＭｎＯの他、Ｍｎ３Ｏ４、Ｍｎ２Ｏ３、ＭｎＯ２が存在するため、Ｍｎ３Ｏ４、Ｍｎ２Ｏ３、ＭｎＯ２をＭｎやＭｎＯを熱力学的に安定に存在させるためにはＨ２が必要であり、層間絶縁膜２０２の表面が、疎水基であるメチル基（−ＣＨ３）で終端して疎水性になっている場合には上記反応が進行し難い。これに対して、Ｓｉ含有膜の表面にＳｉ−ＯＨが存在することにより、層間絶縁膜２０２の表面が親水性になってＭｎ膜を緻密で平滑な膜として成膜することができるといった効果が得られるのみならず、上記反応が進行しやすくなり、自己整合バリア膜が形成されやすくなるといった効果も得ることができる。
層間絶縁膜２０２の表面に施されるこのような表面処理としては、過酸化水素を含む薬液（過酸化水素系薬液）での処理を含むことが好ましい。この処理は例えば過酸化水素系薬液にウエハＷを浸漬することにより行うことができる。この処理により薬液中の過酸化水素が層間絶縁膜２０２の表面の疎水基と反応してＯＨ基を形成しやすくなり、原料ガスの吸着性を極めて高いものとすることができる。このため、この処理により、表面のＭｎの核密度を極めて高いものとすることができ、緻密かつ平滑で連続したＭｎ膜を形成しやすい。また、この処理により、Ｓｉ含有膜である層間絶縁膜２０２の表面にＳｉ−ＯＨが形成されるので、ＭｎＯ＋ＳｉＯ２→ＭｎＳｉＯ３の反応が進行しやすくなり、自己整合バリア膜が形成されやすくなる。
このような表面処理としては、残渣除去を兼ねたＮ２プラズマ処理を含むものであってもよい。Ｎ２プラズマで処理することにより、エッチング残渣が除去されるとともに、層間絶縁膜２０２の表面にＮＨ基（−ＮＨ）が形成されて親水性の表面が形成される。このため、原料ガスが吸着されやすい状態となり、核密度が上昇して緻密かつ平滑な連続膜としてＭｎ膜を成膜することができる。
このＮ２プラズマ処理は単独で行ってもよいが、核密度上昇効果は、上述の過酸化水素系薬液処理を用いたほうが高く、また、Ｎ２プラズマ処理単独では、ＭｎＯ＋ＳｉＯ２→ＭｎＳｉＯ３の反応を促進するＳｉ−ＯＨが形成されない。このため、残渣除去と層間絶縁膜２０２の表面の親水化の両方の目的、および表面にＳｉ−ＯＨを形成して自己整合バリア膜を形成させやすくする観点からは、Ｎ２プラズマ処理を行った後、過酸化水素系薬液処理を行うことが好ましい。
また、このような表面処理としては、構造中にＯ−Ｓｉ−ＯＨを有する化合物を用いた処理を含むことも好ましい。このような化合物を用いた処理によっても、Ｓｉ含有膜としての層間絶縁膜２０２の表面にＳｉ−ＯＨを形成することができ、層間絶縁膜２０２の表面を親水性とし、かつＭｎＯ＋ＳｉＯ２→ＭｎＳｉＯ３の反応を促進することができる。
構造中にＯ−Ｓｉ−ＯＨを有する化合物としては、例えば、トリス（ｔｅｒｔ−ブトキシ）シラノール（ＴＢＯＳＬ；（（ＣＨ３）３ＣＯ）３ＳｉＯＨ）、トリス（ｔｅｒｔ−ペントキシ）シラノール（ＴＰＯＳＬ；（ＣＨ３ＣＨ２Ｃ（ＣＨ３）２Ｏ）３ＳｉＯＨ）、トリス（イソプロポキシ）シラノール（ＴＩＰＯＳＬ；（（ＣＨ３）２ＣＨＯ）３ＳｉＯＨ）を挙げることができる。これらの構造式は以下の通りである。
構造中にＯ−Ｓｉ−ＯＨを有する化合物による表面処理は、このような化合物を含む薬液を用いて行ってもよいし、このような化合物を含むガスを用いて行ってもよい。
なお、上記表面処理としては、Ｏ２プラズマ処理等の他のプラズマ処理や、他の薬液処理を含むものであってもよい。
また、上記表面処理は、層間絶縁膜２０２の表面のみの処理でよいため、膜内部へダメージを与えない。例えば、層間絶縁膜２０２がＬｏｗ−ｋ膜の場合は、内部まで親水化すると膜の誘電率が上昇してしまうが、表面のみの処理であればこのような誘電率の上昇は生じない。表面のみを処理するためには、内部まで親水化しないように処理時間等に留意する必要がある。表面処理に上記Ｏ２プラズマ処理を用いる場合には、反応性が高いため、特に条件設定に注意を要する。
次に、Ｍｎ膜２０４およびバリア膜２０５について説明する。
Ｍｎ膜２０４は上述したようにＣＶＤ（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）により成膜する。ＣＶＤの一種であるＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）で成膜してもよい。ＣＶＤによりＭｎ膜を成膜する際の熱により、成膜の際の熱では不十分な場合には、その熱にその後に与えられる熱（例えばアニール処理等）を加えることにより、Ｍｎが下地のＳｉと反応してマンガンシリケート（ＭｎＳｉＯｘ（ただし、ｘは３または４））からなる自己整合バリア膜２０５を形成することができる。すなわち、図５（ａ）に示すように、Ｍｎ膜２０４は、下地である層間絶縁膜２０２に含まれるＳｉと反応するので、図５（ｂ）に示すように、バリア膜２０５を下地である層間絶縁膜２０２側に形成することができる。このため、ホールやトレンチのような凹部内でのバリア膜の体積を小さくすることができ、凹部内でのバリア膜の体積を０に近付けることができる。したがって、配線中のＣｕの体積を増加させて配線の低抵抗化を実現することができる。
ただし、層間絶縁膜２０２としてＬｏｗ−ｋ膜を用いた場合には、疎水基であるメチル基（−ＣＨ３）で終端しており、表面の疎水性の程度が高く、自己整合バリア形成反応であるＭｎＯ＋ＳｉＯ２→ＭｎＳｉＯ３の反応が生じ難い。これに対し、上述したように、表面処理の際に、表面にＳｉ−ＯＨが形成される表面処理を施すことにより、上記反応が生じやすくなり、マンガンシリケートからなる自己整合バリアが有効に形成される。
配線中のＣｕの体積を増加させる観点からは、Ｍｎ膜２０４は薄いほうが好ましく、２ｎｍ以下であることが好ましい。
ＣＶＤによりＭｎ膜を成膜する場合には、マンガン化合物ガスを供給してウエハ上で熱分解させることにより、またはマンガン化合物ガスと還元ガスとをウエハ上に供給してマンガン化合物ガスを還元することにより成膜する。
マンガン化合物ガスとしては、デカカルボニル２マンガン（Ｍｎ２（ＣＯ）１０）やメチルシクロペンタジエニルトリカルボニルマンガン（（ＣＨ３Ｃ５Ｈ４）Ｍｎ（ＣＯ）３）のようなカルボニル系マンガン化合物を好適に用いることができる。特に、Ｍｎ２（ＣＯ）１０は構造が単純であるため、不純物の少ないＭｎ膜の成膜を期待することができる。また、後述するように、次のＲｕライナー膜２０６の形成をカルボニル系ルテニウム化合物を用いたＣＶＤで行う場合には、特にこれらカルボニル系マンガン化合物が好ましい。
他には、一般式Ｍｎ（ＲＣ５Ｈ４）２で表されるビス（アルキルシクロペンタジエニル）マンガンのようなシクロペンタジエニル系マンガン化合物や、ビス（ジピバロイルメタナト）マンガン（Ｍｎ（Ｃ１１Ｈ１９Ｏ２）２）のようなベータジケトン系マンガン化合物や、米国公報ＵＳ２００９／０２６３９６５Ａ１号に開示されている一般式Ｍｎ（Ｒ１Ｎ−ＣＲ３−ＮＲ２）２で表されるビス(Ｎ,Ｎ'−ジアルキルアセトアミジネート)マンガンのようなアミジネート系マンガン化合物、または、国際公開第２０１２／０６０４２８号に開示されている一般式Ｍｎ（Ｒ１Ｎ−Ｚ−ＮＲ２ ２）２で表されるビス(Ｎ,Ｎ'−１−アルキルアミド−２−ジアルキルアミノアルカン)マンガンのようなアミドアミノアルカン系マンガン化合物も好適に用いることができる。ここで、前記Ｒ，Ｒ１，Ｒ２，Ｒ３は−ＣｎＨ２ｎ＋１（ｎは０以上の整数）で記述されるアルキル基であり、前記Ｚは−ＣｎＨ２ｎ−（ｎは０以上の整数）で記述されるアルキレン基である。低温成膜の観点からはアミドアミノアルカン系マンガン化合物が好ましい。
還元ガスとしては、水素ガス、一酸化炭素（ＣＯ）ガス、ホルムアルデヒド（ＨＣＨＯ）などのアルデヒド（Ｒ−ＣＨＯ）ガス、蟻酸（ＨＣＯＯＨ）などのカルボン酸（Ｒ−ＣＯＯＨ）ガスを用いることができる。
成膜温度については、カルボニル系マンガン化合物を用いた場合は、２５０〜４００℃、アミドアミノアルカン系マンガン化合物を用いた場合には２５０〜３００℃、アミジネート系マンガン化合物を用いた場合には３５０〜４００℃程度である。また、成膜の際の処理容器内の圧力は１．３３〜１３３Ｐａの範囲である。
次に、Ｒｕライナー膜２０６について説明する。
ＲｕはＣｕに対する濡れ性が高いため、Ｃｕの下地にＲｕライナー膜を形成することにより、次のｉＰＶＤによるＣｕ膜形成の際に、良好なＣｕの移動性を確保することができ、トレンチやホールの間口を塞ぐオーバーハングを生じ難くすることができる。このため、微細なトレンチまたはホールにもボイドを発生させずに確実にＣｕを埋め込むことができる。
Ｒｕライナー膜は、埋め込むＣｕの体積を大きくして配線を低抵抗にする観点から、１〜５ｎｍと薄く形成することが好ましい。
Ｒｕライナー膜２０６は、ルテニウムカルボニル（Ｒｕ３（ＣＯ）１２）を成膜原料として用いて熱ＣＶＤにより好適に形成することができる。これにより、高純度で薄いＲｕ膜を高ステップカバレッジで成膜することができる。このときの成膜条件は、例えば処理容器内の圧力が１．３〜６６．５Ｐａの範囲であり、成膜温度（ウエハ温度）が１５０〜２５０℃の範囲である。Ｒｕライナー膜２０６は、ルテニウムカルボニル以外の他の成膜原料、例えば（シクロペンタジエニル）（２，４−ジメチルペンタジエニル）ルテニウム、ビス（シクロペンタジエニル）（２，４−メチルペンタジエニル）ルテニウム、（２，４−ジメチルペンタジエニル）（エチルシクロペンタジエニル）ルテニウム、ビス（２，４−メチルペンタジエニル）（エチルシクロペンタジエニル）ルテニウムのようなルテニウムのペンタジエニル化合物を用いたＣＶＤやＰＶＤで成膜することもできる。
なお、トレンチやビアの間口が広く、オーバーハングが生じにくい場合等には、必ずしもＲｕライナー膜２０６を形成する必要はなく、バリア膜２０５の上に直接Ｃｕ膜を形成してもよい。
次に、Ｃｕ膜２０７の成膜について説明する。
Ｃｕ膜２０７は、ＰＶＤにより成膜されるが、上述したように、ｉＰＶＤ、例えばプラズマスパッタを用いることが好ましい。
通常のＰＶＤ成膜の場合には、Ｃｕの凝集により、トレンチやホールの間口を塞ぐオーバーハングが生じやすいが、ｉＰＶＤを用い、ウエハに印加するバイアスパワーを調整して、Ｃｕイオンの成膜作用とプラズマ生成ガスのイオン（Ａｒイオン）によるエッチング作用とを制御することにより、Ｃｕを移動させてオーバーハングの生成を抑制することができ、狭い開口のトレンチやホールであっても良好な埋め込み性を得ることができる。このとき、Ｃｕの流動性を持たせて良好な埋め込み性を得る観点からはＣｕがマイグレートする高温プロセス（６５〜３５０℃）が好ましい。また、上述したように、Ｃｕ膜２０７の下地にＣｕに対する濡れ性が高いＲｕライナー膜２０６を設けることにより、Ｒｕライナー膜上でＣｕが凝集せず流動するので、微細な凹部においてもオーバーハングの生成を抑制することができ、ボイドを発生させずに確実にＣｕを埋め込むことができる。
なお、トレンチやホールの開口幅が大きい場合等、オーバーハングが生成し難い場合には、Ｃｕがマイグレートしない低温プロセス（−５０〜０℃）により、高速で成膜することができる。
また、Ｃｕ膜成膜時における処理容器内の圧力（プロセス圧力）は、１〜１００ｍＴｏｒｒ（０．１３３〜１３．３Ｐａ）が好ましく、３５〜９０ｍＴｏｒｒ（４．６６〜１２．０Ｐａ）がより好ましい。
本実施形態によれば、Ｓｉ含有膜である層間絶縁膜２０２に形成されたトレンチ２０３やホールに、層間絶縁膜２０２のＳｉと反応して自己整合バリア膜を形成することができるＣＶＤ−Ｍｎ膜を形成することにより、バリア膜２０５の体積を小さくし、配線内でのＣｕ体積を最大化して配線を低抵抗化することができる。また、Ｃｕ膜をＰＶＤによりトレンチやホールに埋め込んでＣｕ配線を形成するので、Ｃｕめっきにより埋め込む場合のようなボイドの発生を防止することができる。このため、配線の低抵抗化と埋め込み性向上を両立することができる。
また、層間絶縁膜２０２をＭｎ膜形成に先立って層間絶縁膜２０２の表面に、その表面が親水性の表面となるような表面処理を施すので、ＣＶＤ−Ｍｎ膜成膜の際に、原料ガスの吸着性が良好になりＭｎ膜を緻密で平滑な膜として成膜することができる。
また、このような表面処理として、過酸化水素系薬液処理や、構造中にＯ−Ｓｉ−ＯＨを含む化合物による処理等の、層間絶縁膜２０２の表面に親水性のＳｉ−ＯＨが形成される処理を行うことにより、上記Ｍｎ膜の緻密化および平滑化効果の他、ＭｎＯ＋ＳｉＯ２→ＭｎＳｉＯ３という反応が生じやすくなって、自己整合バリア膜が形成されやすくなるといった効果を奏することができる。
次に、実際にこのような表面処理を行った場合の効果を確認した実験について説明する。
［実験１］
この実験では、層間絶縁膜としてＬｏｗ−ｋ膜（ＳｉＣＯＨ系；ｋ＝２．４））を用い、Ｌｏｗ−ｋ膜の表面に対して表面処理を行わなかったものと、Ｎ２プラズマ処理を行った後、過酸化水素系薬液処理を施す表面処理を行ったものについて２６５℃でデガス処理を行い、その後、デカカルボニル２マンガン（Ｍｎ２（ＣＯ）１０）を用いたＣＶＤにより３００℃でＭｎ膜を成膜した。
Ｍｎ膜成膜開始後、３０ｓｅｃと６０ｓｅｃの走査型顕微鏡（ＳＥＭ）写真を図６に示す。この図に示すように、親水化のための表面処理を行わなかったものについては、Ｍｎ粒が大きく、表面荒れが見られ、連続膜が得られていないのに対し、親水化のための表面処理を行ったものは、粒が微細で緻密かつ平滑な連続膜が得られることが確認された。
［実験２］
この実験では、図７に示すように、層間絶縁膜としてＬｏｗ−ｋ膜（ＳｉＣＯＨ系；ｋ＝２．４））を用い、Ｌｏｗ−ｋ膜の表面に対して表面処理を行わなかったものと、ＴＢＯＳＬ薬液に浸漬する表面処理を行ったものについて、Ｃｕ−１ａｔ％Ｍｎ合金膜をＰＶＤにより２００ｎｍの厚さで成膜し、その上にＰＶＤによりＴａ膜を１０ｎｍの厚さで成膜したサンプルを作製し、これらサンプルについて、２００℃で１ｈｒのアニールを施し、Ｌｏｗ−ｋ膜とＣｕ−Ｍｎ合金膜との間にＭｎＯを形成した後、自己整合バリアを形成するための４００℃で３０ｍｉｎのアニールを施した。
その後、これらサンプルについて２００℃のアニール後と４００℃のアニール後で膜の密着性を評価するためにテープ剥離試験を行った。テープ剥離試験は、碁盤目試験法で行った。その結果を表１に示す。
表１に示すように、Ｌｏｗ−ｋ膜の表面に対して表面処理を行わなかったものについては、自己整合バリアを形成するための４００℃のアニール処理の後においても、極一部に升目が残る程度であり、密着性が不十分であった。これに対し、Ｌｏｗ−ｋ膜にＴＢＯＳＬ薬液に浸漬する表面処理を施した場合には、４００℃のアニール処理の後に半分以上が剥離しないで残存していた。この結果は、Ｌｏｗ−ｋ膜の表面にＴＢＯＳＬ薬液に浸漬する表面処理を施した後にアニールすることによって界面にマンガンシリケート（ＭｎＳｉＯｘ）からなるバリア膜が形成されたことを示唆する。
次に、ＴＢＯＳＬによる処理を行ったものと行わなかったものについて深さ方向の二次イオン分析によりバリア性を確認した。その結果を図８に示す。図８の（ａ）は、Ｌｏｗ−ｋ膜の表面に対してＴＢＯＳＬ薬液に浸漬する表面処理を行った後、Ｃｕ−１ａｔ％Ｍｎ合金膜をＰＶＤにより２００ｎｍの厚さで成膜し、その上にＰＶＤによりＴａ膜を１０ｎｍの厚さで成膜したサンプルについて、２００℃で１ｈｒのアニールを施した後、４００℃で３０ｍｉｎのアニールを施した後の結果であり、図８の（ｂ）は、Ｌｏｗ−ｋ膜の表面に対して表面処理を行わずに、Ｃｕ−１ａｔ％Ｍｎ合金膜をＰＶＤにより２０ｎｍの厚さで成膜し、さらにＣｕ膜をＰＶＤにより３００ｎｍの厚さで成膜したサンプルについて、４００℃で３０ｍｉｎのアニールを施した後の結果である。これらから、ＴＢＯＳＬ薬液に浸漬する表面処理を行った後、アニール処理を行うことによりバリア性が向上することが確認された。この結果から、Ｌｏｗ−ｋ膜の表面にＴＢＯＳＬ薬液に浸漬する表面処理を施した後にアニールすることによって界面にマンガンシリケート（ＭｎＳｉＯｘ）からなるバリア膜を形成することにより、Ｃｕ膜に対するバリア性が高くなることが確認された。
なお、上記一連の工程のうち、Ｍｎ膜２０４を成膜するステップ５、Ｒｕライナー膜２０６を成膜するステップ６、Ｃｕ膜２０７を成膜するステップ７は、真空中で大気暴露を経ずに連続して成膜することが好ましいが、これらのいずれかの間で大気暴露してもよい。
＜本発明の実施形態の実施に好適な成膜システム＞
次に、本発明の実施形態に係るＣｕ配線の形成方法の実施に好適な成膜システムについて説明する。図９は本発明の実施形態に係るＣｕ配線の形成方法の実施に好適なシステムの概略構成を示すブロック図、図１０は図９の成膜処理部を構成するマルチチャンバタイプの成膜システムの一例を示す平面図、図１１は図９の制御部を示すブロック図である。
図９に示すように、成膜システム１００は、層間絶縁膜に対し、親水性の表面を形成するための表面処理を施す表面処理部１０１と、その後の成膜処理を行う成膜処理部１０２と、ＣＭＰ処理を行うＣＭＰ処理部１０３と、この成膜システム１００の各構成部を制御するための制御部１０４とを有している。
表面処理部１０１は、上述した表面処理を行うためのものであり、過酸化水素系薬液処理装置やＮ２プラズマ処理装置、またはこれらの両方、または、構造中にＯ−Ｓｉ−ＯＨを含む化合物による処理を行う処理装置、およびこれらに付随する搬送装置等を有している。
成膜処理部１０２は、バリア膜およびＲｕライナー膜を形成する第１の処理部２と、Ｃｕ膜を形成する第２の処理部３と、搬入出部４とを有しており、ウエハＷに対してＣｕ配線を形成するためのものであり、上記実施形態におけるＣｕ膜の形成までを行うものである。
第１の処理部２は、平面形状が七角形をなす第１の真空搬送室１１と、この第１の真空搬送室１１の４つの辺に対応する壁部に接続された、２つのＭｎ膜成膜装置１２ａ，１２ｂおよび２つのＲｕライナー膜成膜装置１４ａ，１４ｂとを有している。Ｍｎ膜成膜装置１２ａおよびＲｕライナー膜成膜装置１４ａとＭｎ膜成膜装置１２ｂおよびＲｕライナー膜成膜装置１４ｂとは線対称の位置に配置されている。
第１の真空搬送室１１の他の２辺に対応する壁部には、それぞれウエハＷのデガス処理を行うデガス室５ａ，５ｂが接続されている。また、第１の真空搬送室１１のデガス室５ａと５ｂとの間の壁部には、第１の真空搬送室１１と後述する第２の真空搬送室２１との間でウエハＷの受け渡しを行う受け渡し室５が接続されている。
Ｍｎ膜成膜装置１２ａ，１２ｂ、Ｒｕライナー膜成膜装置１４ａ，１４ｂ、デガス室５ａ，５ｂ、および受け渡し室５は、第１の真空搬送室１１の各辺にゲートバルブＧを介して接続され、これらは対応するゲートバルブＧを開放することにより第１の真空搬送室１１と連通され、対応するゲートバルブＧを閉じることにより第１の真空搬送室１１から遮断される。
第１の真空搬送室１１内は所定の真空雰囲気に保持されるようになっており、その中には、Ｍｎ膜成膜装置１２ａ，１２ｂ、Ｒｕライナー膜成膜装置１４ａ，１４ｂ、デガス室５ａ，５ｂ、および受け渡し室５に対してウエハＷの搬入出を行う第１の搬送機構１６が設けられている。この第１の搬送機構１６は、第１の真空搬送室１１の略中央に配設されており、回転および伸縮可能な回転・伸縮部１７を有し、その回転・伸縮部１７の先端にウエハＷを支持する２つの支持アーム１８ａ，１８ｂが設けられており、これら２つの支持アーム１８ａ，１８ｂは互いに反対方向を向くように回転・伸縮部１７に取り付けられている。
第２の処理部３は、平面形状が七角形をなす第２の真空搬送室２１と、この第２の真空搬送室２１の対向する２つの辺に対応する壁部に接続された、トレンチやビアなどの凹部を埋め込むための２つのＣｕ膜成膜装置２２ａ，２２ｂとを有している。Ｃｕ膜成膜装置２２ａ，２２ｂを凹部の埋め込みから積み増し部の成膜まで一括して行う装置として用いてもよいし、Ｃｕ膜成膜装置２２ａ，２２ｂを埋め込みのみに用い、めっきによって積み増し部を形成してもよい。
第２の真空搬送室２１の第１の処理部２側の２辺に対応する壁部には、それぞれ上記デガス室５ａ，５ｂが接続され、デガス室５ａと５ｂとの間の壁部には、上記受け渡し室５が接続されている。すなわち、受け渡し室５ならびにデガス室５ａおよび５ｂは、いずれも第１の真空搬送室１１と第２の真空搬送室２１との間に設けられ、受け渡し室５の両側にデガス室５ａおよび５ｂが配置されている。さらに、搬入出部４側の２辺には、それぞれ大気搬送および真空搬送可能なロードロック室６ａ，６ｂが接続されている。
Ｃｕ膜成膜装置２２ａ，２２ｂ、デガス室５ａ，５ｂ、およびロードロック室６ａ，６ｂは、第２の真空搬送室２１の各辺にゲートバルブＧを介して接続され、これらは対応するゲートバルブを開放することにより第２の真空搬送室２１と連通され、対応するゲートバルブＧを閉じることにより第２の真空搬送室２１から遮断される。また、受け渡し室５はゲートバルブを介さずに第２の搬送室２１に接続されている。
第２の真空搬送室２１内は所定の真空雰囲気に保持されるようになっており、その中には、Ｃｕ膜成膜装置２２ａ，２２ｂ、デガス室５ａ，５ｂ、ロードロック室６ａ，６ｂおよび受け渡し室５に対してウエハＷの搬入出を行う第２の搬送機構２６が設けられている。この第２の搬送機構２６は、第２の真空搬送室２１の略中央に配設されており、回転および伸縮可能な回転・伸縮部２７を有し、その回転・伸縮部２７の先端にウエハＷを支持する２つの支持アーム２８ａ，２８ｂが設けられており、これら２つの支持アーム２８ａ，２８ｂは互いに反対方向を向くように回転・伸縮部２７に取り付けられている。
搬入出部４は、上記ロードロック室６ａ，６ｂを挟んで第２の処理部３と反対側に設けられており、ロードロック室６ａ，６ｂが接続される大気搬送室３１を有している。ロードロック室６ａ，６ｂと大気搬送室３１との間の壁部にはゲートバルブＧが設けられている。大気搬送室３１のロードロック室６ａ，６ｂが接続された壁部と対向する壁部には被処理基板としてのウエハＷを収容するキャリアＣを接続する２つの接続ポート３２，３３が設けられている。これら接続ポート３２，３３にはそれぞれ図示しないシャッターが設けられており、これら接続ポート３２，３３にウエハＷを収容した状態の、または空のキャリアＣが直接取り付けられ、その際にシャッターが外れて外気の侵入を防止しつつ大気搬送室３１と連通するようになっている。また、大気搬送室３１の側面にはアライメントチャンバ３４が設けられており、そこでウエハＷのアライメントが行われる。大気搬送室３１内には、キャリアＣに対するウエハＷの搬入出およびロードロック室６ａ，６ｂに対するウエハＷの搬入出を行う大気搬送用搬送機構３６が設けられている。この大気搬送用搬送機構３６は、２つの多関節アームを有しており、キャリアＣの配列方向に沿ってレール３８上を走行可能となっていて、それぞれの先端のハンド３７上にウエハＷを載せてその搬送を行うようになっている。
ＣＭＰ処理部１０３は、ＣＭＰ装置およびそれに付随する搬送装置等からなっている。
図１１に示すように、制御部１０４は、表面処理部１０１、成膜処理部１０２、ＣＭＰ処理部１０３の各構成部の制御を実行するマイクロプロセッサ（コンピュータ）からなるプロセスコントローラ４１と、オペレータが成膜システム１００を管理するためにコマンドの入力操作等を行うキーボードや、成膜システム１００の稼働状況を可視化して表示するディスプレイ等からなるユーザーインターフェース４２と、成膜システム１００で実行される処理をプロセスコントローラ４１の制御にて実現するための制御プログラムや、各種データ、および処理条件に応じて処理装置の各構成部に処理を実行させるためのプログラムすなわちレシピが格納された記憶部４３とを備えている。なお、ユーザーインターフェース４２および記憶部４３はプロセスコントローラ４１に接続されている。
上記レシピは記憶部４３の中の記憶媒体４３ａに記憶されている。記憶媒体は、ハードディスクであってもよいし、ＣＤＲＯＭ、ＤＶＤ、フラッシュメモリ等の可搬性のものであってもよい。また、他の装置から、例えば専用回線を介してレシピを適宜伝送させるようにしてもよい。
そして、必要に応じて、ユーザーインターフェース４２からの指示等にて任意のレシピを記憶部４３から呼び出してプロセスコントローラ４１に実行させることで、プロセスコントローラ４１の制御下で、成膜システム１００での所望の処理が行われる。
このような成膜システム１００においては、エッチングおよびアッシング後のウエハが収容されたキャリアＣを表面処理部１０１に搬送し、ウエハに親水性表面を形成するための表面処理を施す。
表面処理後のウエハを収容したキャリアＣは、成膜処理部１０２に搬送される。そしてキャリアＣから大気搬送用搬送機構３６によりトレンチやビアなどの凹部を有する所定パターンが形成されたウエハＷを取り出し、ロードロック室６ａまたは６ｂに搬送し、そのロードロック室を第２の真空搬送室２１と同程度の真空度に減圧した後、第２の搬送機構２６によりロードロック室のウエハＷを取り出し、第２の真空搬送室２１を介してデガス室５ａまたは５ｂに搬送し、ウエハＷのデガス処理を行う。その後、第１の搬送機構１６によりデガス室のウエハＷを取り出し、第１の真空搬送室１１を介してＭｎ膜成膜装置１２ａまたは１２ｂに搬入し、上述したような自己整合バリア膜を形成するためのＭｎ膜を成膜する。Ｍｎ膜成膜後、第１の搬送機構１６によりＭｎ膜成膜装置１２ａまたは１２ｂからウエハＷを取り出し、Ｒｕライナー膜成膜装置１４ａまたは１４ｂに搬入し、上述したようなＲｕライナー膜を成膜する。Ｒｕライナー膜成膜後、第１の搬送機構１６によりＲｕライナー膜成膜装置１４ａまたは１４ｂからウエハＷを取り出し、受け渡し室５に搬送する。その後、第２の搬送機構２６によりウエハＷを取り出し、第２の真空搬送室２１を介してＣｕ膜成膜装置２２ａまたは２２ｂに搬入し、Ｃｕ膜を成膜してトレンチやビアなどの凹部へのＣｕの埋め込みを行う。この際に、積み増し部まで一括して成膜してもよいが、Ｃｕ膜成膜装置２２ａまたは２２ｂでは埋め込みのみを行い、めっきによって積み増し部の形成を行ってもよい。
Ｃｕ膜の形成後、ウエハＷをロードロック室６ａまたは６ｂに搬送し、そのロードロック室を大気圧に戻した後、大気搬送用搬送機構３６によりＣｕ膜が形成されたウエハＷを取り出し、キャリアＣに戻す。このような処理をキャリア内のウエハＷの数の分だけ繰り返す。
その後、成膜処理が終了したキャリアＣをＣＭＰ処理部１０３へ搬送し、ＣＭＰ処理を行う。
成膜システム１００によれば、エッチング／アッシング後のウエハに対し、表面処理、成膜処理、ＣＭＰ処理を一括して行うことができる。また、成膜処理部１０２では、大気開放することなく真空中で自己整合バリア膜を形成するＭｎ膜、Ｒｕライナー膜、Ｃｕ膜を成膜するので、各膜の界面での酸化を防止することができ、高性能のＣｕ配線を得ることができる。
なお、積み増し層をＣｕめっきで形成する場合には、Ｃｕ膜を成膜後、ウエハＷを搬出する。
＜Ｃｕ成膜装置＞
次に、Ｃｕ膜を形成するＣｕ膜成膜装置２２ａ，２２ｂの好適な例について説明する。図１２は、Ｃｕ膜成膜装置の一例を示す断面図である。
ここではＣｕ膜成膜装置としてｉＰＶＤであるＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）型プラズマスパッタ装置を例にとって説明する。
図１２に示すように、このＣｕ膜成膜装置２２ａ（２２ｂ）は、例えばアルミニウム等により筒体状に成形された処理容器５１を有している。この処理容器５１は接地され、その底部５２には排気口５３が設けられており、排気口５３には排気管５４が接続されている。排気管５４には圧力調整を行うスロットルバルブ５５および真空ポンプ５６が接続されており、処理容器５１内が真空引き可能となっている。また処理容器５１の底部５２には、処理容器５１内へ所定のガスを導入するガス導入口５７が設けられる。このガス導入口５７にはガス供給配管５８が接続されており、ガス供給配管５８には、プラズマ励起用ガスとして希ガス、例えばＡｒガスや他の必要なガス例えばＮ２ガス等を供給するためのガス供給源５９が接続されている。また、ガス供給配管５８には、ガス流量制御器、バルブ等よりなるガス制御部６０が介装されている。
処理容器５１内には、被処理基板であるウエハＷを載置するための載置機構６２が設けられる。この載置機構６２は、円板状に成形された載置台６３と、この載置台６３を支持するとともに接地された中空筒体状の支柱６４とを有している。載置台６３は、例えばアルミニウム合金等の導電性材料よりなり、支柱６４を介して接地されている。載置台６３の中には冷却ジャケット６５が設けられており、図示しない冷媒流路を介して冷媒を供給するようになっている。また、載置台６３内には冷却ジャケット６５の上に絶縁材料で被覆された抵抗ヒーター８７が埋め込まれている。抵抗ヒーター８７は図示しない電源から給電されるようになっている。載置台６３には熱電対（図示せず）が設けられており、この熱電対で検出された温度に基づいて、冷却ジャケット６５への冷媒の供給および抵抗ヒーター８７への給電を制御することにより、ウエハ温度を所定の温度に制御できるようになっている。
載置台６３の上面側には、例えばアルミナ等の誘電体部材６６ａの中に電極６６ｂが埋め込まれて構成された薄い円板状の静電チャック６６が設けられており、ウエハＷを静電力により吸着保持できるようになっている。また、支柱６４の下部は、処理容器５１の底部５２の中心部に形成された挿通孔６７を貫通して下方へ延びている。支柱６４は、図示しない昇降機構により上下移動可能となっており、これにより載置機構６２の全体が昇降される。
支柱６４を囲むように、伸縮可能に構成された蛇腹状の金属ベローズ６８が設けられており、この金属ベローズ６８は、その上端が載置台６３の下面に気密に接合され、また下端が処理容器５１の底部５２の上面に気密に接合されており、処理容器５１内の気密性を維持しつつ載置機構６２の昇降移動を許容できるようになっている。
また底部５２には、上方に向けて例えば３本（図１２では２本のみ示す）の支持ピン６９が起立させて設けられており、また、この支持ピン６９に対応させて載置台６３にピン挿通孔７０が形成されている。したがって、載置台６３を降下させた際に、ピン挿通孔７０を貫通した支持ピン６９の上端部でウエハＷを受けて、そのウエハＷを外部より侵入する搬送アーム（図示せず）との間で移載することができる。このため、処理容器５１の下部側壁には、搬送アームを侵入させるために搬出入口７１が設けられ、この搬出入口７１には、開閉可能になされたゲートバルブＧが設けられている。このゲートバルブＧの反対側には、前述した第２の真空搬送室２１が設けられている。
また上述した静電チャック６６の電極６６ｂには、給電ライン７２を介してチャック用電源７３が接続されており、このチャック用電源７３から電極６６ｂに直流電圧を印加することにより、ウエハＷが静電力により吸着保持される。また給電ライン７２にはバイアス用高周波電源７４が接続されており、この給電ライン７２を介して静電チャック６６の電極６６ｂに対してバイアス用の高周波電力を供給し、ウエハＷにバイアス電力が印加されるようになっている。この高周波電力の周波数は、４００ｋＨｚ〜６０ＭＨｚが好ましく、例えば１３．５６ＭＨｚが採用される。
一方、処理容器５１の天井部には、例えばアルミナ等の誘電体よりなる高周波に対して透過性のある透過板７６がＯリング等のシール部材７７を介して気密に設けられている。そして、この透過板７６の上部に、処理容器５１内の処理空間Ｓにプラズマ励起用ガスとしての希ガス、例えばＡｒガスをプラズマ化してプラズマを発生するためのプラズマ発生源７８が設けられる。なお、このプラズマ励起用ガスとして、Ａｒに代えて他の希ガス、例えばＨｅ、Ｎｅ、Ｋｒ等を用いてもよい。
プラズマ発生源７８は、透過板７６に対応させて設けた誘導コイル８０を有しており、この誘導コイル８０には、プラズマ発生用の例えば１３．５６ＭＨｚの高周波電源８１が接続されて、上記透過板７６を介して処理空間Ｓに高周波電力が導入され誘導電界を形成するようになっている。
また透過板７６の直下には、導入された高周波電力を拡散させる例えばアルミニウムよりなるバッフルプレート８２が設けられる。そして、このバッフルプレート８２の下部には、上記処理空間Ｓの上部側方を囲むようにして例えば断面が内側に向けて傾斜されて環状（截頭円錐殻状）のＣｕからなるターゲット８３が設けられており、このターゲット８３にはＡｒイオンを引きつけるための直流電力を印加するターゲット用の電圧可変の直流電源８４が接続されている。なお、直流電源に代えて交流電源を用いてもよい。
また、ターゲット８３の外周側には、これに磁界を付与するための磁石８５が設けられている。ターゲット８３はプラズマ中のＡｒイオンによりＣｕの金属原子、あるいは金属原子団としてスパッタされるとともに、プラズマ中を通過する際に多くはイオン化される。
またこのターゲット８３の下部には、上記処理空間Ｓを囲むようにして例えばアルミニウムや銅よりなる円筒状の保護カバー部材８６が設けられている。この保護カバー部材８６は接地されるとともに、その下部は内側へ屈曲されて載置台６３の側部近傍に位置されている。したがって、保護カバー部材８６の内側の端部は、載置台６３の外周側を囲むようにして設けられている。
このように構成されるＣｕ膜成膜装置においては、ウエハＷを図１２に示す処理容器５１内へ搬入し、このウエハＷを載置台６３上に載置して静電チャック６６により吸着し、制御部１０４の制御下で以下の動作が行われる。このとき、載置台６３は、熱電対（図示せず）で検出された温度に基づいて、冷却ジャケット６５への冷媒の供給および抵抗ヒーター８７への給電を制御することにより温度制御される。
まず、真空ポンプ５６を動作させることにより所定の真空状態にされた処理容器５１内に、ガス制御部６０を操作して所定流量でＡｒガスを流しつつスロットルバルブ５５を制御して処理容器５１内を所定の真空度に維持する。その後、可変直流電源８４から直流電力をターゲット８３に印加し、さらにプラズマ発生源７８の高周波電源８１から誘導コイル８０に高周波電力（プラズマ電力）を供給する。一方、バイアス用高周波電源７４から静電チャック６６の電極６６ｂに対して所定のバイアス用の高周波電力を供給する。
これにより、処理容器５１内においては、誘導コイル８０に供給された高周波電力によりアルゴンプラズマが形成されてアルゴンイオンが生成され、これらイオンはターゲット８３に印加された直流電圧に引き寄せられてターゲット８３に衝突し、このターゲット８３がスパッタされて粒子が放出される。この際、ターゲット８３に印加する直流電圧により放出される粒子の量が最適に制御される。
また、スパッタされたターゲット８３からの粒子はプラズマ中を通る際に多くはイオン化される。ここでターゲット８３から放出される粒子は、イオン化されたものと電気的に中性な中性原子とが混在する状態となって下方向へ飛散して行く。特に、この処理容器５１内の圧力をある程度高くし、これによりプラズマ密度を高めることにより、粒子を高効率でイオン化することができる。この時のイオン化率は高周波電源８１から供給される高周波電力により制御される。
そして、イオンは、バイアス用高周波電源７４から静電チャック６６の電極６６ｂに印加されたバイアス用の高周波電力によりウエハＷ面上に形成される厚さ数ｍｍ程度のイオンシースの領域に入ると、強い指向性をもってウエハＷ側に加速するように引き付けられてウエハＷに堆積してＣｕ膜が形成される。
このとき、ウエハ温度を高く（６５〜３５０℃）設定するとともに、バイアス用高周波電源７４から静電チャック６６の電極６６ｂに対して印加されるバイアスパワーを調整してＣｕの成膜とＡｒによるエッチングを調整して、Ｃｕの流動性を良好にすることにより、開口が狭いトレンチやホールであっても良好な埋め込み性でＣｕを埋め込むことができる。
良好な埋め込み性を得る観点から、処理容器５１内の圧力（プロセス圧力）は、１〜１００ｍＴｏｒｒ（０．１３３〜１３．３Ｐａ）、さらには３５〜９０ｍＴｏｒｒ（４．６６〜１２．０Ｐａ）が好ましく、ターゲットへの直流電力は４〜１２ｋＷ、さらには６〜１０ｋＷとすることが好ましい。
なお、トレンチやホールの開口が広い場合等には、ウエハ温度を低く（−５０〜０℃）設定するとともに、処理容器５１内の圧力をより低くして成膜することができる。これにより、成膜レートを高くすることができる。また、このような場合には、ｉＰＶＤに限らず、通常のスパッタ、イオンプレーティング等の通常のＰＶＤを用いることもできる。
＜Ｍｎ膜成膜装置＞
次に、Ｍｎ膜を形成するためのＭｎ膜成膜装置１２ａ（１２ｂ）について説明する。Ｍｎ膜は熱ＣＶＤにより好適に形成することができる。図１３は、Ｍｎ膜成膜装置の一例を示す断面図であり、熱ＣＶＤによりＭｎ膜を形成するものである。
図１３に示すように、このＭｎ膜成膜装置１２ａ（１２ｂ）は、例えばアルミニウム等により筒体に形成された処理容器１１１を有している。処理容器１１１の内部には、ウエハＷを載置する例えばＡｌＮ等のセラミックスからなる載置台１１２が配置されており、この載置台１１２内にはヒーター１１３が設けられている。このヒーター１１３はヒーター電源（図示せず）から給電されることにより発熱する。
処理容器１１１の天壁には、Ｍｎ膜を形成するための処理ガスやパージガス等を処理容器１１１内にシャワー状に導入するためのシャワーヘッド１１４が載置台１１２と対向するように設けられている。シャワーヘッド１１４はその上部にガス導入口１１５を有し、その内部にガス拡散空間１１６が形成されており、その底面には多数のガス吐出孔１１７が形成されている。ガス導入口１１５にはガス供給配管１１８が接続されており、ガス供給配管１１８にはＭｎ膜を形成するための処理ガスやパージガス等を供給するためのガス供給源１１９が接続されている。また、ガス供給配管１１８には、ガス流量制御器、バルブ等よりなるガス制御部１２０が介装されている。Ｍｎを成膜するためのガスとしては、上述したように、好適なものとしてデカカルボニル２マンガン（Ｍｎ２（ＣＯ）１０）を挙げることができる。このデカカルボニル２マンガンは熱分解によりＭｎ膜を形成することができる。
処理容器１１１の底部には、排気口１２１が設けられており、この排気口１２１には排気管１２２が接続されている。排気管１２２には圧力調整を行うスロットルバルブ１２３および真空ポンプ１２４が接続されており、処理容器１１１内が真空引き可能となっている。
載置台１１２には、ウエハ搬送用の３本（２本のみ図示）のウエハ支持ピン１２６が載置台１１２の表面に対して突没可能に設けられ、これらウエハ支持ピン１２６は支持板１２７に固定されている。そして、ウエハ支持ピン１２６は、エアシリンダ等の駆動機構１２８によりロッド１２９を昇降することにより、支持板１２７を介して昇降される。なお、符号１３０はベローズである。一方、処理容器１１１の側壁には、ウエハ搬出入口１３１が形成されており、ゲートバルブＧを開けた状態で第１の真空搬送室１１との間でウエハＷの搬入出が行われる。
このようなＭｎ膜成膜装置１２ａ（１２ｂ）においては、ゲートバルブＧを開けて、ウエハＷを載置台１１２上に載置した後、ゲートバルブＧを閉じ、処理容器１１１内を真空ポンプ１２４により排気して処理容器１１１内を所定の圧力に調整しつつ、ヒーター１１３より載置台１１２を介してウエハＷを所定温度に加熱した状態で、ガス供給源１１９からガス供給配管１１８およびシャワーヘッド１１４を介して処理容器１１１内へデカカルボニル２マンガン（Ｍｎ２（ＣＯ）１０）ガス等の処理ガスを導入する。これにより、ウエハＷ上で処理ガスの反応が進行し、ウエハＷの表面にＭｎ膜が形成される。
Ｍｎ膜の成膜には、上述したマンガンカルボニル以外の他の成膜原料を用いることができる。
＜Ｒｕライナー膜成膜装置＞
Ｒｕライナー膜成膜装置１４ａ，１４ｂは、成膜ガスを例えばルテニウムカルボニル（Ｒｕ３（ＣＯ）１２）に変更するだけで、図１３のＭｎ成膜装置をそのまま用いることができ、これにより、ルテニウムカルボニルを熱分解させて熱ＣＶＤによるＲｕライナー膜の成膜を行うことができる。また、同じ装置を用いて上述したような他のＣＶＤ用原料によりＲｕライナー膜を成膜することもできる。
また、Ｒｕライナー膜をＰＶＤで成膜することもできる。ただし、良好なステップカバレッジが得られ、かつ膜の不純物を少なくすることができることからルテニウムカルボニルを用いたＣＶＤで成膜することが好ましい。
＜他の適用＞
以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されることなく種々変形可能である。例えば、成膜処理部としては、図１０のようなタイプに限らず、一つの搬送装置に全ての成膜装置が接続されているタイプであってもよい。また、図１０のようなマルチチャンバタイプのシステムではなく、Ｍｎ膜、Ｒｕライナー膜、Ｃｕ膜のうち、一部のみを同一の成膜システムで形成し、残部を別個に設けた装置により大気暴露を経て成膜するようにしてもよいし、全てを別個の装置で大気暴露を経て成膜するようにしてもよい。
さらに、上記実施形態では、トレンチとビア（ホール）とを有するウエハに本発明の方法を適用した例を示したが、トレンチのみを有する場合でも、ホールのみを有する場合でも本発明を適用できることはいうまでもない。また、シングルダマシン構造、ダブルダマシン構造の他、三次元実装構造等、種々の構造のデバイスにおける埋め込みに適用することができる。また、上記実施形態では、被処理基板として半導体ウエハを例にとって説明したが、半導体ウエハにはシリコンのみならず、ＧａＡｓ、ＳｉＣ、ＧａＮなどの化合物半導体も含まれ、さらに、半導体ウエハに限定されず、液晶表示装置等のＦＰＤ（フラットパネルディスプレイ）に用いるガラス基板や、セラミック基板等にも本発明を適用することができることはもちろんである。
１２ａ，１２ｂ；Ｍｎ膜成膜装置
１４ａ，１４ｂ；Ｒｕライナー膜成膜装置
２２ａ，２２ｂ；Ｃｕ膜成膜装置
１００；成膜システム
１０１；表面処理部
１０２；成膜処理部
１０３；ＣＭＰ処理部
２０１；下部構造
２０２；層間絶縁膜（Ｓｉ含有膜）
２０３；トレンチ
２０４；Ｍｎ膜
２０５；自己整合バリア膜
２０６；Ｒｕライナー膜
２０７；Ｃｕ膜
２０８；Ｃｕ配線
Ｗ；半導体ウエハ（被処理基板）

Claims (9)

  1. 表面に所定パターンの凹部が形成されたＳｉ含有膜を有する基板に対し、前記凹部を埋めるＣｕ配線を形成するＣｕ配線の形成方法であって、
    少なくとも前記凹部の表面に、下地との反応で自己整合バリア膜となるＭｎ膜をＣＶＤにより形成する工程と、
    Ｃｕ膜をＰＶＤにより形成して前記凹部内に前記Ｃｕ膜を埋め込む工程と、
    ＣＭＰにより全面を研磨して前記凹部内にＣｕ配線を形成する工程と
    を有することを特徴とするＣｕ配線の形成方法。
  2. 前記Ｍｎ膜の成膜に先立って、前記Ｓｉ含有膜の表面に、その表面が親水性の表面となるような表面処理を施すことを特徴とする請求項１に記載のＣｕ配線の形成方法。
  3. 前記表面処理は、過酸化水素を含む薬液での処理を含むことを特徴とする請求項２に記載のＣｕ配線の形成方法。
  4. 前記表面処理は、表面にＯＨ基、Ｈ基またはＮＨ基を形成することを特徴とする請求項２または請求項３に記載のＣｕ配線の形成方法。
  5. 前記表面処理は、構造中にＯ−Ｓｉ−ＯＨを有する化合物での処理を含むことを特徴とする請求項２に記載のＣｕ配線の形成方法。
  6. 前記Ｍｎ膜を成膜した後、前記Ｃｕ膜を形成する前に、Ｒｕ膜を形成する工程をさらに有することを特徴とする請求項１から請求項５のいずれか１項に記載のＣｕ配線の形成方法。
  7. 前記Ｒｕ膜は、ＣＶＤにより形成されることを特徴とする請求項６に記載のＣｕ配線の形成方法。
  8. 前記Ｃｕ膜の形成は、基板が収容された処理容器内にプラズマ生成ガスによりプラズマを生成し、Ｃｕターゲットから粒子を飛翔させて、粒子を前記プラズマ中でイオン化させ、前記基板にバイアス電力を印加してイオンを基板上に引きこむ装置により行われることを特徴とする請求項１から請求項７のいずれか１項に記載のＣｕ配線の形成方法。
  9. コンピュータ上で動作し、Ｃｕ配線形成システムを制御するためのプログラムが記憶された記憶媒体であって、前記プログラムは、実行時に、請求項１から請求項８のいずれかのＣｕ配線の形成方法が行われるように、コンピュータに前記Ｃｕ配線形成システムを制御させることを特徴とする記憶媒体。
JP2013067196A 2012-12-12 2013-03-27 Ｃｕ配線の形成方法 Expired - Fee Related JP6117588B2 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2013067196A JP6117588B2 (ja) 2012-12-12 2013-03-27 Ｃｕ配線の形成方法
US14/098,465 US9313895B2 (en) 2012-12-12 2013-12-05 Method for forming copper wiring
TW102145488A TW201438074A (zh) 2012-12-12 2013-12-11 Ｃｕ配線之形成方法
KR1020130154357A KR101739613B1 (ko) 2012-12-12 2013-12-12 Cu 배선의 형성 방법

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2012271020 2012-12-12
JP2012271020 2012-12-12
JP2013067196A JP6117588B2 (ja) 2012-12-12 2013-03-27 Ｃｕ配線の形成方法

Publications (2)

Publication Number Publication Date
JP2014135465A true JP2014135465A (ja) 2014-07-24
JP6117588B2 JP6117588B2 (ja) 2017-04-19

Family

ID=50881234

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013067196A Expired - Fee Related JP6117588B2 (ja) 2012-12-12 2013-03-27 Ｃｕ配線の形成方法

Country Status (4)

Country Link
US (1) US9313895B2 (ja)
JP (1) JP6117588B2 (ja)
KR (1) KR101739613B1 (ja)
TW (1) TW201438074A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018021244A (ja) * 2016-08-05 2018-02-08 東京エレクトロン株式会社 成膜方法および成膜システム、ならびに表面処理方法
US9905458B2 (en) 2014-12-03 2018-02-27 Samsung Electronics Co., Ltd. Methods of fabricating a semiconductor device having a via structure and an interconnection structure
KR20180068328A (ko) * 2015-03-16 2018-06-21 도쿄엘렉트론가부시키가이샤 구리 배선의 제조 방법

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9142456B2 (en) * 2013-07-30 2015-09-22 Lam Research Corporation Method for capping copper interconnect lines
US9984975B2 (en) * 2014-03-14 2018-05-29 Taiwan Semiconductor Manufacturing Company Barrier structure for copper interconnect
US9966339B2 (en) 2014-03-14 2018-05-08 Taiwan Semiconductor Manufacturing Company Barrier structure for copper interconnect
US10157784B2 (en) * 2016-02-12 2018-12-18 Tokyo Electron Limited Integration of a self-forming barrier layer and a ruthenium metal liner in copper metallization
KR20170110332A (ko) 2016-03-23 2017-10-11 삼성전자주식회사 반도체 장치 및 그 제조 방법
WO2017199767A1 (ja) * 2016-05-16 2017-11-23 株式会社アルバック Ｃｕ膜の形成方法
US11133216B2 (en) * 2018-06-01 2021-09-28 International Business Machines Corporation Interconnect structure

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002302773A (ja) * 2001-04-06 2002-10-18 Sony Corp 無電解メッキ装置およびその方法
JP2006016684A (ja) * 2004-07-05 2006-01-19 Ebara Corp 配線形成方法及び配線形成装置
JP2006148075A (ja) * 2004-10-19 2006-06-08 Tokyo Electron Ltd 成膜方法及びプラズマ成膜装置
JP2008300567A (ja) * 2007-05-30 2008-12-11 Tokyo Electron Ltd 半導体装置の製造方法、半導体製造装置及び記憶媒体
JP2010021447A (ja) * 2008-07-11 2010-01-28 Tokyo Electron Ltd 成膜方法及び処理システム
JP2011003569A (ja) * 2009-06-16 2011-01-06 Tohoku Univ 成膜方法、前処理装置及び処理システム
WO2011114960A1 (ja) * 2010-03-16 2011-09-22 東京エレクトロン株式会社 成膜方法及び成膜装置

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6417098B1 (en) * 1999-12-09 2002-07-09 Intel Corporation Enhanced surface modification of low K carbon-doped oxide
WO2003015151A1 (en) * 2001-08-02 2003-02-20 Tokyo Electron Limited Base material treating method and electron device-use material
US6916398B2 (en) * 2001-10-26 2005-07-12 Applied Materials, Inc. Gas delivery apparatus and method for atomic layer deposition
WO2006043551A1 (ja) 2004-10-19 2006-04-27 Tokyo Electron Limited プラズマスパッタリングによる成膜方法及び成膜装置
US7709145B2 (en) * 2004-11-12 2010-05-04 Gm Global Technology Operations, Inc. Hydrophilic surface modification of bipolar plate
US20100200991A1 (en) * 2007-03-15 2010-08-12 Rohan Akolkar Dopant Enhanced Interconnect
US7932176B2 (en) 2008-03-21 2011-04-26 President And Fellows Of Harvard College Self-aligned barrier layers for interconnects
JP5307072B2 (ja) * 2009-06-17 2013-10-02 東京エレクトロン株式会社 金属酸化物膜の形成方法及び成膜装置
JP5585909B2 (ja) * 2010-02-16 2014-09-10 合同会社先端配線材料研究所 コンタクトプラグ、配線、半導体装置およびコンタクトプラグ形成方法
US8531033B2 (en) * 2009-09-07 2013-09-10 Advanced Interconnect Materials, Llc Contact plug structure, semiconductor device, and method for forming contact plug
CN105503618A (zh) 2010-11-02 2016-04-20 宇部兴产株式会社 (酰胺氨基烷烃)金属化合物及使用所述金属化合物制备含金属的薄膜的方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002302773A (ja) * 2001-04-06 2002-10-18 Sony Corp 無電解メッキ装置およびその方法
JP2006016684A (ja) * 2004-07-05 2006-01-19 Ebara Corp 配線形成方法及び配線形成装置
JP2006148075A (ja) * 2004-10-19 2006-06-08 Tokyo Electron Ltd 成膜方法及びプラズマ成膜装置
JP2008300567A (ja) * 2007-05-30 2008-12-11 Tokyo Electron Ltd 半導体装置の製造方法、半導体製造装置及び記憶媒体
JP2010021447A (ja) * 2008-07-11 2010-01-28 Tokyo Electron Ltd 成膜方法及び処理システム
JP2011003569A (ja) * 2009-06-16 2011-01-06 Tohoku Univ 成膜方法、前処理装置及び処理システム
WO2011114960A1 (ja) * 2010-03-16 2011-09-22 東京エレクトロン株式会社 成膜方法及び成膜装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9905458B2 (en) 2014-12-03 2018-02-27 Samsung Electronics Co., Ltd. Methods of fabricating a semiconductor device having a via structure and an interconnection structure
US10062606B2 (en) 2014-12-03 2018-08-28 Samsung Electronics Co., Ltd. Methods of fabricating a semiconductor device having a via structure and an interconnection structure
KR20180068328A (ko) * 2015-03-16 2018-06-21 도쿄엘렉트론가부시키가이샤 구리 배선의 제조 방법
KR102103072B1 (ko) 2015-03-16 2020-04-21 도쿄엘렉트론가부시키가이샤 구리 배선의 제조 방법
JP2018021244A (ja) * 2016-08-05 2018-02-08 東京エレクトロン株式会社 成膜方法および成膜システム、ならびに表面処理方法

Also Published As

Publication number Publication date
KR20140076514A (ko) 2014-06-20
US20140161992A1 (en) 2014-06-12
TW201438074A (zh) 2014-10-01
KR101739613B1 (ko) 2017-05-24
JP6117588B2 (ja) 2017-04-19
US9313895B2 (en) 2016-04-12

Similar Documents

Publication Publication Date Title
JP6117588B2 (ja) Ｃｕ配線の形成方法
JP6268008B2 (ja) Ｃｕ配線の製造方法
WO2012133400A1 (ja) Ｃｕ配線の形成方法
JP6257217B2 (ja) Ｃｕ配線構造の形成方法
JP6139298B2 (ja) Ｃｕ配線の形成方法
JP5969306B2 (ja) Ｃｕ配線の形成方法
JP5767570B2 (ja) Ｃｕ配線の形成方法およびＣｕ膜の成膜方法、ならびに成膜システム
JP6385856B2 (ja) Ｃｕ配線の形成方法および半導体装置の製造方法
JP5788785B2 (ja) Ｃｕ配線の形成方法および成膜システム
KR102103072B1 (ko) 구리 배선의 제조 방법
JP2017050304A (ja) 半導体装置の製造方法
KR20180117575A (ko) Cu 배선의 제조 방법 및 Cu 배선 제조 시스템
JP6013901B2 (ja) Ｃｕ配線の形成方法
WO2014010333A1 (ja) Ｃｕ配線の形成方法およびコンピュータ読み取り可能な記憶媒体
KR20150069537A (ko) 반도체 장치의 제조 방법
JP2016167545A (ja) ビアホール底のクリーニング方法および半導体装置の製造方法
JP2012204522A (ja) 成膜方法およびＣｕ配線の形成方法
KR101357531B1 (ko) Ｃｕ 배선의 형성 방법 및 Ｃｕ막의 성막 방법, 성막 시스템, 및 기억 매체

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20151105

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160913

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160915

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20161026

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170104

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170314

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170323

R150 Certificate of patent or registration of utility model

Ref document number: 6117588

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees