JP6257217B2 - Ｃｕ配線構造の形成方法 - Google Patents

Ｃｕ配線構造の形成方法 Download PDF

Info

Publication number
JP6257217B2
JP6257217B2 JP2013172492A JP2013172492A JP6257217B2 JP 6257217 B2 JP6257217 B2 JP 6257217B2 JP 2013172492 A JP2013172492 A JP 2013172492A JP 2013172492 A JP2013172492 A JP 2013172492A JP 6257217 B2 JP6257217 B2 JP 6257217B2
Authority
JP
Japan
Prior art keywords
film
forming
wiring
alloy
wiring structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2013172492A
Other languages
English (en)
Other versions
JP2015041708A (ja
Inventor
石坂　忠大
忠大 石坂
鈴木　健二
健二 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2013172492A priority Critical patent/JP6257217B2/ja
Priority to US14/464,684 priority patent/US9368418B2/en
Priority to KR20140109056A priority patent/KR20150022711A/ko
Publication of JP2015041708A publication Critical patent/JP2015041708A/ja
Application granted granted Critical
Publication of JP6257217B2 publication Critical patent/JP6257217B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/16—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon
    • C23C14/165—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon by cathodic sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/35—Sputtering by application of a magnetic field, e.g. magnetron sputtering
    • C23C14/354—Introduction of auxiliary energy into the plasma
    • C23C14/358—Inductive energy
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32798—Further details of plasma apparatus not provided for in groups H01J37/3244 - H01J37/32788; special provisions for cleaning or maintenance of the apparatus
    • H01J37/32899—Multiple chambers, e.g. cluster tools
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3411—Constructional aspects of the reactor
    • H01J37/3414—Targets
    • H01J37/3426—Material
    • H01J37/3429—Plural materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76847—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned within the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76858—After-treatment introducing at least one additional element into the layer by diffusing alloying elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76876—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for deposition from the gas phase, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76883—Post-treatment or after-treatment of the conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53233—Copper alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Plasma & Fusion (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Analytical Chemistry (AREA)
  • General Chemical & Material Sciences (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Chemical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、基板上の絶縁膜に形成された凹部にＣｕ配線を形成し、そのＣｕ配線上にキャップ層を介して上層の絶縁膜を形成するＣｕ配線構造の形成方法に関する。
半導体デバイスの製造においては、半導体ウエハに成膜処理やエッチング処理等の各種の処理を繰り返し行って所望のデバイスを製造するが、近時、半導体デバイスの高速化、配線パターンの微細化、高集積化の要求に対応して、配線の低抵抗化（導電性向上）およびエレクトロマイグレーション耐性の向上が求められている。
このような点に対応して、配線材料にアルミニウム（Ａｌ）やタングステン（Ｗ）よりも導電性が高く（抵抗が低く）かつエレクトロマイグレーション耐性に優れている銅（Ｃｕ）が用いられるようになってきている。
Ｃｕ配線構造の形成方法としては、トレンチやホールが形成された層間絶縁膜全体にタンタル金属（Ｔａ）、チタン（Ｔｉ）、タンタル窒化膜（ＴａＮ）、チタン窒化膜（ＴｉＮ）などからなるバリア膜をＰＶＤであるプラズマスパッタで形成し、バリア膜の上に同じくプラズマスパッタによりＣｕシード膜を形成し、さらにその上にＣｕめっきを施してトレンチやホールを完全に埋め込み、ウエハ表面の余分な銅薄膜およびバリア膜をＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）処理により研磨処理して取り除いてＣｕ配線を形成する。その後、Ｃｕ配線上にＳｉＣＮ、ＳｉＮ等の誘電体からなるキャップ層を形成した後、上層の層間絶縁膜を形成する（例えば特許文献１）。
しかし、半導体デバイスのデザインルールが一層微細化しており、これによる電流密度上昇にともなって、配線材料としてＣｕを用いてもエレクトロマイグレーション耐性が十分ではなくなってきている。特に、Ｃｕ配線のエレクトロマイグレーション劣化は、Ｃｕ配線とその上層の誘電体キャップの間の密着不足により生じやすい。
このため、エレクトロマイグレーション耐性を向上させて、さらなる配線の信頼性向上を図ることを目的とする技術として、Ｃｕシード膜の代わりにＣｕ合金（Ｃｕ−Ａｌ、Ｃｕ−Ｍｎ、Ｃｕ−Ｍｇ、Ｃｕ−Ａｇ、Ｃｕ−Ｓｎ、Ｃｕ−Ｐｂ、Ｃｕ−Ｚｎ、Ｃｕ−Ｐｔ、Ｃｕ−Ａｕ、Ｃｕ−Ｎｉ、Ｃｕ−Ｃｏなど）をシード層に用いた配線形成プロセスが提案されている（非特許文献１等）。合金成分は、Ｃｕ配線とその上に形成される誘電体キャップ（ＳｉＣＮキャップ）との間に偏析して両者の密着性を向上させ、これによってエレクトロマイグレーション耐性を向上させることができる。また、Ｃｕ合金の合金成分がＣｕの結晶粒界に偏析することによってもエレクトロマイグレーション耐性を向上させることができる。
また、Ｃｕ配線の表面に選択的にメタルキャップを形成してＣｕと誘電体キャップとの密着性を向上させてエレクトロマイグレーション耐性を向上させる技術も提案されている（特許文献２、３、４等）。
特開２００６−１４８０７５号公報 特開２０１１−０２３４５６号公報 米国特許第７７９９６８１号明細書 特表２０１２−５０４３４７号公報
Nogami et. al. IEDM2010 pp764-767
ところで、Ｃｕ配線構造には、配線の抵抗（Ｒ）と配線間の容量（Ｃ）の積で表されるＲＣ遅延を低減する観点から、層間絶縁膜に誘電率が２．５程度と低い低誘電率膜（Ｌｏｗ−ｋ膜）が用いられている。しかしながら、上記非特許文献１の技術では、誘電体キャップを構成するＳｉＣＮ等は誘電率が５程度と高く、キャップ層を含む配線構造の実効的誘電率が上昇してしまい、ＲＣ遅延を低減することが困難である。
また、上記特許文献２〜４のようにＣｕ配線の上にメタルキャップを形成する場合には、配線間のリーク電流を抑制する観点から、Ｃｕ配線上のみに選択的にメタルキャップを形成する必要があり、選択性を確保するために工程数が増加し、コストが高くなってしまう。さらに、これらの技術で形成されるメタルキャップは、酸素バリア性が低く、上層の層間絶縁膜中の水分や、大気暴露時の酸素・水分がＣｕ配線に到達し、Ｃｕ配線を酸化させてエレクトロマイグレーション劣化の原因となるため、バリア性を確保するために誘電体キャップも必要であり、配線構造の実効的誘電率を低下させることができない。
本発明は、かかる事情に鑑みてなされたものであって、基板上の絶縁膜に形成された凹部にＣｕ配線を形成し、そのＣｕ配線上にキャップ膜を介して上層の絶縁膜を形成してＣｕ配線構造を形成するにあたり、配線構造全体の誘電率上昇を抑制でき、Ｃｕ配線に対する酸素バリア性を高くすることができ、キャップ膜のＣｕ膜に対する選択性を高くすることができ、かつ、Ｃｕ配線のエレクトロマイグレーション耐性を高くすることができるＣｕ配線構造の形成方法を提供することを課題とする。
上記課題を解決するため、本発明は、基板上の第１の絶縁膜に形成された所定パターンの凹部にＣｕ配線を形成し、その後前記Ｃｕ配線上に、キャップ層を介して上層の絶縁膜を形成するＣｕ配線構造の形成方法であって、少なくとも前記凹部の表面にＣｕ拡散のバリアとなるバリア膜を形成する工程と、前記凹部内に、Ｃｕを主体とし、少なくとも一部にＣｕ−Ａｌ合金部分を有するＡｌ含有Ｃｕ膜を埋め込む工程と、前記Ａｌ含有Ｃｕ膜からＣｕ配線を形成する工程と、前記Ｃｕ配線の上にＲｕ膜からなるキャップ層を形成する工程と、前記キャップ層を形成する際の熱またはその後の加熱処理により、前記Ｃｕ配線の前記キャップ層との界面近傍に、Ｒｕ−Ａｌ合金を含む界面層を形成する工程と、前記キャップ層の上に第２の絶縁膜を形成する工程とを有し、前記第１の絶縁膜および前記第２の絶縁膜は、層間絶縁膜であり、低誘電率膜からなることを特徴とするＣｕ配線構造の形成方法を提供する。
本発明において、前記Ａｌ含有Ｃｕ膜としては、Ｃｕ−Ａｌ合金膜を好適に用いることができる。Ｃｕ−Ａｌ合金膜の形成は、基板が収容された処理容器内にプラズマ生成ガスによりプラズマを生成し、Ｃｕ−Ａｌ合金からなるターゲットから粒子を飛翔させて、粒子を前記プラズマ中でイオン化させ、前記基板にバイアス電力を印加してイオンを基板上に引きこむ装置により行われることが好ましい。
また、前記Ａｌ含有Ｃｕ膜を形成する工程は、最初にＣｕ−Ａｌ合金膜を形成し、次いで純Ｃｕ膜を形成することにより行うことができる。この場合に、前記Ｃｕ−Ａｌ合金膜はＰＶＤにより形成し、純Ｃｕ膜はめっきまたはＰＶＤにより形成することができる。
前記Ａｌ含有Ｃｕ膜を形成する工程は、前記凹部に純Ｃｕ膜を埋め込んだ後、前記純Ｃｕ膜の上部のみをＣｕ−Ａｌ合金にすることにより行うことができる。この場合に、前記純Ｃｕ膜の上面部分にＡｌを拡散させることにより前記純Ｃｕ膜の上部のみをＣｕ−Ａｌ合金にすることができる。
前記バリア膜を形成した後、前記Ａｌ含有Ｃｕ膜を形成する前に、Ｒｕ膜を形成する工程をさらに有することが好ましい。前記Ｒｕ膜は、ＣＶＤにより形成されることが好ましい。
前記凹部内のＡｌ含有Ｃｕ膜からＣｕ配線を形成する工程は、前記凹部内のＡｌ含有Ｃｕ膜の上に積み増し層を形成した後、全面を研磨するものとすることができる。
前記バリア膜は、Ｔｉ膜、ＴｉＮ膜、Ｔａ膜、ＴａＮ膜、Ｔａ／ＴａＮの２層膜、ＴａＣＮ膜、Ｗ膜、ＷＮ膜、ＷＣＮ膜、Ｚｒ膜、ＺｒＮ膜、Ｖ膜、ＶＮ膜、Ｎｂ膜、ＮｂＮ膜からなる群から選択されるものを用いることができる。
本発明はまた、コンピュータ上で動作し、Ｃｕ配線形成システムを制御するためのプログラムが記憶された記憶媒体であって、前記プログラムは、実行時に、上記Ｃｕ配線構造の形成方法が行われるように、コンピュータに前記Ｃｕ配線形成システムを制御させることを特徴とする記憶媒体を提供する。
本発明によれば、Ｃｕ配線の上に、キャップ層としてＣｕ配線との密着性が良好なメタルキャップであるＲｕ膜を形成するので、Ｃｕ配線のエレクトロマイグレーション耐性を向上させることができる。また、キャップ層をＲｕ膜で構成することにより、特別な工程を経ることなく、Ｃｕ配線の上のみに選択的にキャップ層を成膜することができる。さらに、キャップ層を構成するＲｕ膜を成膜する際の熱、または別途の熱処理により、Ｃｕ配線とキャップ層との界面に、酸素バリア性の高いＲｕ−Ａｌ合金を含む界面層が形成されるため、誘電体キャップを形成することなく、上層の層間絶縁膜を成膜することができる。このため、配線構造の実効的な誘電率を低下させることができる。
本発明の一実施形態に係るＣｕ配線構造の形成方法を示すフローチャートである。 本発明の一実施形態に係るＣｕ配線構造の形成方法を説明するための工程断面図である。 Ｃｕ配線を構成するＣｕ−Ａｌ合金膜中のＡｌがＣｕ配線とＲｕ膜からなるキャップ層との間に拡散して界面層を形成する状態を示す模式図である。 本発明の実施形態に係るＣｕ配線の形成方法の実施に好適なマルチチャンバタイプの成膜システムの一例を示す平面図である。 図４の成膜システムに搭載された、Ｃｕ合金膜を形成するためのＣｕ合金膜成膜装置を示す断面図である。 図４の成膜システムに搭載された、Ｒｕ膜を形成するためのＲｕ膜成膜装置を示す断面図である。 酸素バリア性を確認した実験例に用いたサンプルの構造を示す模式図である。 図７の構造を有する複数のサンプルについて大気中、１８０℃で２時間のアニール処理を行った後の状態を示す顕微鏡写真である。
以下、添付図面を参照して本発明の実施形態について具体的に説明する。
＜Ｃｕ配線構造の形成方法の一実施形態＞
まず、Ｃｕ配線構造の形成方法の一実施形態について図１のフローチャートおよび図２の工程断面図を参照して説明する。
本実施形態では、まず、下層Ｃｕ配線を有する下部構造２０１（詳細は省略）の上にＳｉＯ２膜、Ｌｏｗ−ｋ膜（ＳｉＣＯ、ＳｉＣＯＨ等）等の層間絶縁膜２０２を有し、そこにトレンチ２０３および下層Ｃｕ配線への接続のためのビア（図示せず）が所定パターンで形成された半導体ウエハ（以下、単にウエハと記す）Ｗを準備する（ステップ１、図２（ａ））。このようなウエハＷとしては、ＤｅｇａｓプロセスやＰｒｅ−Ｃｌｅａｎプロセスによって、絶縁膜表面の水分やエッチング／アッシング時の残渣を除去したものであることが好ましい。なお、ＲＣ遅延を低減する観点からは、層間絶縁膜２０２としてＬｏｗ−ｋ膜を用いることが好ましい。
次に、トレンチ２０３およびビアの表面を含む全面にＣｕを遮蔽（バリア）してＣｕの拡散を抑制するバリア膜２０４を成膜する（ステップ２、図２（ｂ））。
バリア膜２０４としては、Ｃｕに対して高いバリア性を有し、低抵抗を有するものが好ましく、Ｔｉ膜、ＴｉＮ膜、Ｔａ膜、ＴａＮ膜、Ｔａ／ＴａＮの２層膜を好適に用いることができる。また、ＴａＣＮ膜、Ｗ膜、ＷＮ膜、ＷＣＮ膜、Ｚｒ膜、ＺｒＮ膜、Ｖ膜、ＶＮ膜、Ｎｂ膜、ＮｂＮ膜等を用いることもできる。Ｃｕ配線はトレンチまたはホール内に埋め込むＣｕの体積が大きくなるほど低抵抗になるので、バリア膜は薄く形成することが好ましく、そのような観点からその厚さは１〜２０ｎｍが好ましい。より好ましくは１〜１０ｎｍである。バリア膜は、イオン化ＰＶＤ（Ｉｏｎｉｚｅｄ Ｐｈｙｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ；ｉＰＶＤ）、例えばプラズマスパッタにより成膜することができる。また、通常のスパッタ、イオンプレーティング等の他のＰＶＤで成膜することもでき、ＣＶＤやＡＬＤ、プラズマを用いたＣＶＤやＡＬＤで成膜することもできる。
次いで、バリア膜２０４の上にＲｕライナー膜２０５を成膜する（ステップ３、図２（ｃ））。Ｒｕライナー膜は、埋め込むＣｕの体積を大きくして配線を低抵抗にする観点から、例えば１〜５ｎｍと薄く形成することが好ましい。
ＲｕはＣｕに対する濡れ性が高いため、Ｃｕの下地にＲｕライナー膜を形成することにより、次のｉＰＶＤによるＣｕ膜形成の際に、良好なＣｕの移動性を確保することができ、トレンチやホールの間口を塞ぐオーバーハングを生じ難くすることができる。このため、微細なトレンチまたはホールにもボイドを発生させずに確実にＣｕを埋め込むことができる。
Ｒｕライナー膜は、ルテニウムカルボニル（Ｒｕ３（ＣＯ）１２）を成膜原料として用いる熱ＣＶＤにより好適に形成することができる。これにより、高純度で薄いＲｕ膜を高ステップカバレッジで成膜することができる。このときの成膜条件は、例えば処理容器内の圧力が１．３〜６６．５Ｐａの範囲であり、成膜温度（ウエハ温度）が１５０〜２５０℃の範囲である。ＣＶＤによるＲｕライナー膜２０５は、ルテニウムカルボニル以外の他の成膜原料、例えば（シクロペンタジエニル）（２，４−ジメチルペンタジエニル）ルテニウム、ビス（シクロペンタジエニル）（２，４−メチルペンタジエニル）ルテニウム、（２，４−ジメチルペンタジエニル）（エチルシクロペンタジエニル）ルテニウム、ビス（２，４−メチルペンタジエニル）（エチルシクロペンタジエニル）ルテニウムのようなルテニウムのペンタジエニル化合物を用いて成膜することもできる。Ｒｕライナー膜は、ＰＶＤで成膜することもできる。
なお、トレンチやビアの間口が広く、オーバーハングが生じにくい場合等には、必ずしもＲｕライナー膜２０５を形成する必要はなく、バリア膜の上に直接Ｃｕ膜を形成してもよい。
次いで、ＰＶＤによりＣｕ−Ａｌ合金からなるＣｕ合金膜２０６を形成し、トレンチ２０３およびビア（図示せず）にＣｕ−Ａｌ合金を埋め込む（ステップ４、図２（ｄ））。この際の成膜は、ｉＰＶＤ、例えばプラズマスパッタを用いることが好ましい。
通常のＰＶＤ成膜の場合には、Ｃｕの凝集により、トレンチやホールの間口を塞ぐオーバーハングが生じやすいが、ｉＰＶＤを用い、ウエハに印加するバイアスパワーを調整して、Ｃｕイオンの成膜作用とプラズマ生成ガスのイオン（Ａｒイオン）によるエッチング作用とを制御することにより、Ｃｕを移動させてオーバーハングの生成を抑制することができ、狭い開口のトレンチやホールであっても良好な埋め込み性を得ることができる。このとき、Ｃｕの流動性を持たせて良好な埋め込み性を得る観点から、Ｃｕがマイグレートする高温プロセス（６５〜３５０℃、好ましくは２３０〜３００℃）を好適に用いることができる。このように高温プロセスでＰＶＤ成膜することにより、Ｃｕ結晶粒を成長させることができ、Ｃｕ配線の抵抗を低くすることができる。また、上述したように、Ｃｕ合金膜２０６の下地にＣｕに対する濡れ性が高いＲｕライナー膜２０５を設けることにより、Ｒｕライナー膜上でＣｕが凝集せず流動するので、微細な凹部においてもオーバーハングの生成を抑制することができ、ボイドを発生させずに確実にＣｕを埋め込むことができる。
なお、この工程では、トレンチやホールの開口幅が小さい場合には、ほぼ完全にＣｕ合金を埋め込むことができるが、開口幅が大きい場合等に、多少の凹みが生じることは許容される。
また、Ｃｕ合金膜成膜時における処理容器内の圧力（プロセス圧力）は、０．１３３〜１３．３Ｐａ（１〜１００ｍＴｏｒｒ）が好ましく、４．６６〜１２．０Ｐａ（３５〜９０ｍＴｏｒｒ）がより好ましい。
Ｃｕ合金膜２０６を構成するＣｕ−Ａｌ合金のＡｌ濃度は０．０５〜２ａｔ．％の範囲であることが好ましい。
Ｃｕ合金膜２０６は、Ｃｕ−Ａｌ合金製のＣｕ合金ターゲットを用いて成膜するが、その際のターゲットの組成（Ａｌ濃度）と成膜されるＣｕ−Ａｌ合金膜の組成（Ａｌ濃度）との関係は、圧力等の成膜条件により変動するから、実際に採用される製造条件において所望の組成が得られるようにターゲットを構成するＣｕ−Ａｌ合金の組成を調整する必要がある。なお、Ｃｕ合金ターゲットへの直流電力は４〜１２ｋＷであることが好ましく、６〜１０ｋＷがより好ましい。
このようにトレンチ２０３およびビア（ホール）内にＣｕ合金を埋め込んだ後は、その後の平坦化処理に備えてＣｕ合金膜２０６の上に積み増し層２０７を成膜する（ステップ５、図２（ｅ））。
積み増し層２０７は、Ｃｕ合金膜２０６に引き続いてｉＰＶＤ等のＰＶＤにより同じＣｕ−Ａｌ合金膜を成膜することにより形成してもよいし、純Ｃｕ膜をＰＶＤまたはめっきにより形成してもよい。ただし、良好なスループットを得る観点、および装置の簡略化の観点等から、Ｃｕ合金膜２０６を形成したのと同じＰＶＤ（ｉＰＶＤ）装置を用いて、Ｃｕ合金膜２０６と同じＣｕ−Ａｌ合金膜によって積み増し層２０７を形成することが好ましい。積み増し層２０７は埋め込み性をほとんど考慮する必要はないため、ＰＶＤで成膜する際には、Ｃｕ合金膜２０６よりも高い成膜速度で形成することが好ましい。
このようにして積み増し層２０７まで成膜した後、必要に応じてアニール処理を行う（ステップ６、図２（ｆ））。このアニール処理により、Ｃｕ合金膜２０６を安定化させる。
この後、ＣＭＰによりウエハＷ表面の全面を研磨して、積み増し層２０７、Ｃｕ合金膜２０６、Ｒｕライナー膜２０５、バリア膜２０４を除去して平坦化する（ステップ７、図２（ｇ））。これによりトレンチおよびビア（ホール）内にＣｕ−Ａｌ合金からなるＣｕ配線２０８が形成される。
その後、必要に応じてデガスプロセスを行ってＣＭＰにより層間絶縁膜２０２が吸収した水分を除去した後、Ｃｕ配線２０８の上に選択的にＲｕ膜からなるキャップ層２０９を成膜する（ステップ８、図２（ｈ））。このキャップ層２０９は、Ｒｕライナー膜２０５と同様の条件でＣＶＤにより好適に成膜することができる。また、ＰＶＤで成膜することもできる。キャップ層２０９の厚さは１〜１０ｎｍであることが好ましい。
Ｒｕ膜からなるキャップ層２０９を成膜した際に、その際の熱により、Ｃｕ配線２０８とキャップ層２０９の界面に界面層２１０が形成される（ステップ９、図２（ｉ））。界面層２１０を形成するために別途にアニール処理を行ってもよい。
この界面層２１０が形成される際のメカニズムを図３を参照して説明する。Ｒｕ膜からなるキャップ層２０９を成膜する際には、好適にはＣＶＤにより成膜されるが、その際には１５０〜２５０℃に加熱され、その際の熱により、Ｃｕ配線２０８を構成するＣｕ−Ａｌ合金中のＡｌがＣｕ配線２０８とキャップ層２０９の界面に向けて拡散し、これらの界面にＲｕとＡｌとを含む界面層２１０が形成される。界面層２１０においては、ＲｕとＡｌとが反応してＲｕ−Ａｌ合金を形成している。なお、ここでいう合金は、固溶体のみならず金属間化合物も含むものである。
この界面層２１０のＲｕ−Ａｌ合金は、酸素バリア性を有しており、上層の層間絶縁膜中の水分や、大気暴露時の酸素・水分の透過を防止して、Ｃｕ配線２０８のエレクトロマイグレーション劣化を防ぐことができる。また、Ｃｕの拡散バリアとしても機能する。このため、従来、Ｃｕ配線上部のバリア性を担保するために設けられていた誘電体キャップが不要となる。なお、図示はしていないが、Ｒｕ−Ａｌ合金を含む界面層は、Ｒｕライナー膜２０５とＣｕ配線２０８との間にも形成される。
このように、界面層２１０により酸素バリア性を確保することができるため、キャップ層２０９を形成した後、誘電体キャップを形成することなく、上層の層間絶縁膜２１１を形成する（ステップ１０、図２（ｊ））。上層の層間絶縁膜２１１も、層間絶縁膜２０２と同様、ＳｉＯ２やＬｏｗ−ｋ膜を用いることができるが、ＲＣ遅延を低減する観点から、Ｌｏｗ−ｋ膜を用いることが好ましい。
上層の層間絶縁膜２１１を形成した後は、以上に説明した手順と同じ手順で上層のＣｕ配線を形成する。
以上のように、本実施形態によれば、Ｃｕ配線２０８の上に、キャップ層２０９としてＣｕ配線との密着性が良好なメタルキャップであるＲｕ膜を形成するので、Ｃｕ配線のエレクトロマイグレーション耐性を向上させることができる。また、キャップ層２０９を構成するＲｕ膜は、Ｃｕに対する濡れ性が高く、層間絶縁膜２０２の上よりもＣｕ配線２０８の上のほうがＲｕ膜成膜の際のインキュベーション時間が著しく短く、したがって特別な工程を経ることなく、Ｃｕ配線２０８の上のみに選択的にＲｕ膜からなるキャップ層２０９を成膜することができる。さらに、キャップ層２０９を構成するＲｕ膜を成膜する際の熱、または別途の熱処理により、Ｃｕ配線２０８とキャップ層２０９との界面に、酸素バリア性の高いＲｕ−Ａｌ合金を含む界面層２１０が形成されるため、誘電体キャップを形成することなく、上層の層間絶縁膜を成膜することができる。このため、配線構造の実効的な誘電率を低下させることができる。
また、Ｃｕ配線２０８としてＣｕ−Ａｌ合金を用いるので、合金成分であるＡｌがＣｕの結晶粒界に偏析し、それによってエレクトロマイグレーション耐性を一層向上させることができる。
さらに、Ｃｕに対する濡れ性の高いＲｕライナー膜２０５を形成した後に、ＰＶＤでＣｕ合金膜２０６を形成してトレンチおよびビアを埋め込むので、Ｃｕめっきの場合のようなボイドを生じさせることなく良好な埋め込み性を得ることができる。
なお、上記一連の工程のうち、バリア膜２０４を成膜するステップ２、Ｒｕライナー膜２０５を成膜するステップ３、Ｃｕ合金膜２０６を成膜するステップ４、積み増し層２０７を成膜するステップ５は、真空中で大気暴露を経ずに連続して成膜することが好ましいが、これらのいずれかの間で大気暴露してもよい。
＜本発明の実施形態の実施に好適な成膜システム＞
次に、本発明の実施形態に係るＣｕ配線の形成方法の実施に好適な成膜システムについて説明する。図４は本発明の実施形態に係るＣｕ配線の形成方法の実施に好適なマルチチャンバタイプの成膜システムの一例を示す平面図である。
成膜システム１は、バリア膜、Ｒｕライナー膜、およびキャップ層であるＲｕ膜を形成する第１の処理部２と、純Ｃｕ膜およびＣｕ合金膜を形成する第２の処理部３と、搬入出部４とを有しており、ウエハＷに対してＣｕ配線を形成するためのものであり、上記実施形態における積み増し層の形成まで、およびキャップ層の形成を行うものである。
第１の処理部２は、平面形状が七角形をなす第１の真空搬送室１１と、この第１の真空搬送室１１の４つの辺に対応する壁部に接続された、２つのバリア膜成膜装置１２ａ，１２ｂおよび２つのＲｕ膜成膜装置１４ａ，１４ｂとを有している。バリア膜成膜装置１２ａおよびＲｕ膜成膜装置１４ａとバリア膜成膜装置１２ｂおよびＲｕ膜成膜装置１４ｂとは線対称の位置に配置されている。
第１の真空搬送室１１の他の２辺に対応する壁部には、それぞれウエハＷのデガス処理を行うデガス室５ａ，５ｂが接続されている。また、第１の真空搬送室１１のデガス室５ａと５ｂとの間の壁部には、第１の真空搬送室１１と後述する第２の真空搬送室２１との間でウエハＷの受け渡しを行う受け渡し室５が接続されている。
バリア膜成膜装置１２ａ，１２ｂ、Ｒｕ膜成膜装置１４ａ，１４ｂ、デガス室５ａ，５ｂ、および受け渡し室５は、第１の真空搬送室１１の各辺にゲートバルブＧを介して接続され、これらは対応するゲートバルブＧを開放することにより第１の真空搬送室１１と連通され、対応するゲートバルブＧを閉じることにより第１の真空搬送室１１から遮断される。
第１の真空搬送室１１内は所定の真空雰囲気に保持されるようになっており、その中には、バリア膜成膜装置１２ａ，１２ｂ、Ｒｕ膜成膜装置１４ａ，１４ｂ、デガス室５ａ，５ｂ、および受け渡し室５に対してウエハＷの搬入出を行う第１の搬送機構１６が設けられている。この第１の搬送機構１６は、第１の真空搬送室１１の略中央に配設されており、回転および伸縮可能な回転・伸縮部１７を有し、その回転・伸縮部１７の先端にウエハＷを支持する２つの支持アーム１８ａ，１８ｂが設けられており、これら２つの支持アーム１８ａ，１８ｂは互いに反対方向を向くように回転・伸縮部１７に取り付けられている。
第２の処理部３は、平面形状が八角形をなす第２の真空搬送室２１と、この第２の真空搬送室２１の対向する２つの辺に対応する壁部に接続された、Ｃｕ−Ａｌ合金膜を成膜するための２つのＣｕ合金膜成膜装置２２ａ，２２ｂと、積み増し層用の、純Ｃｕ膜またはＣｕ合金膜を成膜するための２つのＣｕ膜成膜装置２４ａ，２４ｂを有している。なお、Ｃｕ合金膜成膜装置２２ａ，２２ｂにより積み増し層まで同じＣｕ−Ａｌ合金で成膜する場合には、Ｃｕ膜成膜装置２４ａ，２４ｂは不要である。
第２の真空搬送室２１の第１の処理部２側の２辺に対応する壁部には、それぞれ上記デガス室５ａ，５ｂが接続され、デガス室５ａと５ｂとの間の壁部には、上記受け渡し室５が接続されている。すなわち、受け渡し室５ならびにデガス室５ａおよび５ｂは、いずれも第１の真空搬送室１１と第２の真空搬送室２１との間に設けられ、受け渡し室５の両側にデガス室５ａおよび５ｂが配置されている。さらに、搬入出部４側の辺には、大気搬送および真空搬送可能なロードロック室６が接続されている。
Ｃｕ合金膜成膜装置２２ａ，２２ｂ、Ｃｕ膜成膜装置２４ａ，２４ｂデガス室５ａ，５ｂ、およびロードロック室６は、第２の真空搬送室２１の各辺にゲートバルブＧを介して接続され、これらは対応するゲートバルブを開放することにより第２の真空搬送室２１と連通され、対応するゲートバルブＧを閉じることにより第２の真空搬送室２１から遮断される。また、受け渡し室５はゲートバルブを介さずに第２の搬送室２１に接続されている。
第２の真空搬送室２１内は所定の真空雰囲気に保持されるようになっており、その中には、Ｃｕ合金膜成膜装置２２ａ，２２ｂ、Ｃｕ膜成膜装置２４ａ，２４ｂ、デガス室５ａ，５ｂ、ロードロック室６および受け渡し室５に対してウエハＷの搬入出を行う第２の搬送機構２６が設けられている。この第２の搬送機構２６は、第２の真空搬送室２１の略中央に配設されており、回転および伸縮可能な回転・伸縮部２７を有し、その回転・伸縮部２７の先端にウエハＷを支持する２つの支持アーム２８ａ，２８ｂが設けられており、これら２つの支持アーム２８ａ，２８ｂは互いに反対方向を向くように回転・伸縮部２７に取り付けられている。
搬入出部４は、上記ロードロック室６を挟んで第２の処理部３と反対側に設けられており、ロードロック室６が接続される大気搬送室３１を有している。ロードロック室６と大気搬送室３１との間の壁部にはゲートバルブＧが設けられている。大気搬送室３１のロードロック室６が接続された壁部と対向する壁部には被処理基板としてのウエハＷを収容するキャリアＣを接続する２つの接続ポート３２，３３が設けられている。これら接続ポート３２，３３にはそれぞれ図示しないシャッターが設けられており、これら接続ポート３２，３３にウエハＷを収容した状態の、または空のキャリアＣが直接取り付けられ、その際にシャッターが外れて外気の侵入を防止しつつ大気搬送室３１と連通するようになっている。また、大気搬送室３１の側面にはアライメントチャンバ３４が設けられており、そこでウエハＷのアライメントが行われる。大気搬送室３１内には、キャリアＣに対するウエハＷの搬入出およびロードロック室６に対するウエハＷの搬入出を行う大気搬送用搬送機構３６が設けられている。この大気搬送用搬送機構３６は、２つの多関節アームを有しており、キャリアＣの配列方向に沿ってレール３８上を走行可能となっていて、それぞれの先端のハンド３７上にウエハＷを載せてその搬送を行うようになっている。
この成膜システム１は、この成膜システム１の各構成部を制御するための制御部４０を有している。この制御部４０は、各構成部の制御を実行するマイクロプロセッサ（コンピュータ）からなるプロセスコントローラ４１と、オペレータが成膜システム１を管理するためにコマンドの入力操作等を行うキーボードや、成膜システム１の稼働状況を可視化して表示するディスプレイ等からなるユーザーインターフェース４２と、成膜システム１で実行される処理をプロセスコントローラ４１の制御にて実現するための制御プログラムや、各種データ、および処理条件に応じて処理装置の各構成部に処理を実行させるためのプログラムすなわち処理レシピが格納された記憶部４３とを備えている。なお、ユーザーインターフェース４２および記憶部４３はプロセスコントローラ４１に接続されている。
上記処理レシピは記憶部４３の中の記憶媒体４３ａに記憶されている。記憶媒体は、ハードディスクであってもよいし、ＣＤＲＯＭ、ＤＶＤ、フラッシュメモリ等の可搬性のものであってもよい。また、他の装置から、例えば専用回線を介してレシピを適宜伝送させるようにしてもよい。
そして、必要に応じて、ユーザーインターフェース４２からの指示等にて任意のレシピを記憶部４３から呼び出してプロセスコントローラ４１に実行させることで、プロセスコントローラ４１の制御下で、成膜システム１での所望の処理が行われる。
このような成膜システム１においては、キャリアＣから大気搬送用搬送機構３６によりトレンチやホールを有する所定パターンが形成されたウエハＷを取り出し、ロードロック室６に搬送し、そのロードロック室を第２の真空搬送室２１と同程度の真空度に減圧した後、第２の搬送機構２６によりロードロック室のウエハＷを取り出し、第２の真空搬送室２１を介してデガス室５ａまたは５ｂに搬送し、ウエハＷのデガス処理を行う。その後、第１の搬送機構１６によりデガス室のウエハＷを取り出し、第１の真空搬送室１１を介してバリア膜成膜装置１２ａまたは１２ｂに搬入し、上述したようなバリア膜を成膜する。バリア膜成膜後、第１の搬送機構１６によりバリア膜成膜装置１２ａまたは１２ｂからウエハＷを取り出し、Ｒｕ膜成膜装置１４ａまたは１４ｂに搬入し、上述したようなＲｕライナー膜を成膜する。Ｒｕライナー膜成膜後、第１の搬送機構１６によりＲｕ膜成膜装置１４ａまたは１４ｂからウエハＷを取り出し、受け渡し室５に搬送する。その後、第２の搬送機構２６によりウエハＷを取り出し、第２の真空搬送室２１を介してＣｕ合金膜成膜装置２２ａまたは２２ｂに搬入し、上述したＣｕ−Ａｌ合金膜を形成する。その後、Ｃｕ合金膜の上に積み増し層を形成するが、積み増し層の形成は、同じＣｕ合金膜成膜装置２２ａまたは２２ｂ内でＣｕ合金膜を連続して形成することにより行ってもよいし、第２の搬送機構２６によりＣｕ合金膜成膜装置２２ａまたは２２ｂからウエハＷを取り出して、Ｃｕ膜成膜装置２４ａまたは２４ｂに搬入し、そこで純Ｃｕ膜またはＣｕ合金膜を形成して積み増し層としてもよい。
積み増し層の形成後、ウエハＷをロードロック室６に搬送し、そのロードロック室を大気圧に戻した後、大気搬送用搬送機構３６によりＣｕ膜が形成されたウエハＷを取り出し、キャリアＣに戻す。このような処理をキャリア内のウエハＷの数の分だけ繰り返す。
次に、キャリアＣは、一旦成膜システム１から搬出され、キャリアＣに搭載されたウエハＷは、図示しない装置によりアニールやＣＭＰが施され、その後、再び成膜システム１に戻されて、キャリアＣに搭載されたウエハＷは、Ｒｕ膜成膜装置１４ａまたは１４ｂによりＲｕ膜からなるキャップ層を成膜する。
成膜システム１によれば、大気開放することなく真空中でバリア膜、ライナー膜、Ｃｕ合金膜、積み増し層を成膜するので、各膜の界面での酸化を防止することができ、高性能のＣｕ配線を得ることができる。
なお、積み増し層をＣｕめっきで形成する場合には、Ｃｕ合金膜を成膜後、成膜システム１からウエハＷを搬出する。
次に、成膜システムに搭載された各装置の好適な例について説明する。
＜Ｃｕ膜成膜装置＞
最初に、Ｃｕ合金膜を形成するＣｕ合金膜成膜装置２２ａ（２２ｂ）について説明する。
図５は、Ｃｕ合金膜成膜装置の一例を示す断面図である。ここではｉＰＶＤであるＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）型プラズマスパッタ装置を例にとって説明する。
図５に示すように、このＣｕ合金膜成膜装置２２ａ（２２ｂ）は、例えばアルミニウム等により筒体状に成形された処理容器５１を有している。この処理容器５１は接地され、その底部５２には排気口５３が設けられており、排気口５３には排気管５４が接続されている。排気管５４には圧力調整を行うスロットルバルブ５５および真空ポンプ５６が接続されており、処理容器５１内が真空引き可能となっている。また処理容器５１の底部５２には、処理容器５１内へ所定のガスを導入するガス導入口５７が設けられる。このガス導入口５７にはガス供給配管５８が接続されており、ガス供給配管５８には、プラズマ励起用ガスとして希ガス、例えばＡｒガスや他の必要なガス例えばＮ２ガス等を供給するためのガス供給源５９が接続されている。また、ガス供給配管５８には、ガス流量制御器、バルブ等よりなるガス制御部６０が介装されている。
処理容器５１内には、被処理基板であるウエハＷを載置するための載置機構６２が設けられる。この載置機構６２は、円板状に成形された載置台６３と、この載置台６３を支持するとともに接地された中空筒体状の支柱６４とを有している。載置台６３は、例えばアルミニウム合金等の導電性材料よりなり、支柱６４を介して接地されている。載置台６３の中には冷却ジャケット６５が設けられており、図示しない冷媒流路を介して冷媒を供給するようになっている。また、載置台６３内には冷却ジャケット６５の上に絶縁材料で被覆された抵抗ヒーター８７が埋め込まれている。抵抗ヒーター８７は図示しない電源から給電されるようになっている。載置台６３には熱電対（図示せず）が設けられており、この熱電対で検出された温度に基づいて、冷却ジャケット６５への冷媒の供給および抵抗ヒーター８７への給電を制御することにより、ウエハ温度を所定の温度に制御できるようになっている。
載置台６３の上面側には、例えばアルミナ等の誘電体部材６６ａの中に電極６６ｂが埋め込まれて構成された薄い円板状の静電チャック６６が設けられており、ウエハＷを静電力により吸着保持できるようになっている。また、支柱６４の下部は、処理容器５１の底部５２の中心部に形成された挿通孔６７を貫通して下方へ延びている。支柱６４は、図示しない昇降機構により上下移動可能となっており、これにより載置機構６２の全体が昇降される。
支柱６４を囲むように、伸縮可能に構成された蛇腹状の金属ベローズ６８が設けられており、この金属ベローズ６８は、その上端が載置台６３の下面に気密に接合され、また下端が処理容器５１の底部５２の上面に気密に接合されており、処理容器５１内の気密性を維持しつつ載置機構６２の昇降移動を許容できるようになっている。
また底部５２には、上方に向けて例えば３本（図５では２本のみ示す）の支持ピン６９が起立させて設けられており、また、この支持ピン６９に対応させて載置台６３にピン挿通孔７０が形成されている。したがって、載置台６３を降下させた際に、ピン挿通孔７０を貫通した支持ピン６９の上端部でウエハＷを受けて、そのウエハＷを外部より侵入する搬送アーム（図示せず）との間で移載することができる。このため、処理容器５１の下部側壁には、搬送アームを侵入させるために搬出入口７１が設けられ、この搬出入口７１には、開閉可能になされたゲートバルブＧが設けられている。このゲートバルブＧの反対側には、前述した第２の真空搬送室２１が設けられている。
また上述した静電チャック６６の電極６６ｂには、給電ライン７２を介してチャック用電源７３が接続されており、このチャック用電源７３から電極６６ｂに直流電圧を印加することにより、ウエハＷが静電力により吸着保持される。また給電ライン７２にはバイアス用高周波電源７４が接続されており、この給電ライン７２を介して静電チャック６６の電極６６ｂに対してバイアス用の高周波電力を供給し、ウエハＷにバイアス電力が印加されるようになっている。この高周波電力の周波数は、４００ｋＨｚ〜６０ＭＨｚが好ましく、例えば１３．５６ＭＨｚが採用される。
一方、処理容器５１の天井部には、例えばアルミナ等の誘電体よりなる高周波に対して透過性のある透過板７６がＯリング等のシール部材７７を介して気密に設けられている。そして、この透過板７６の上部に、処理容器５１内の処理空間Ｓにプラズマ励起用ガスとしての希ガス、例えばＡｒガスをプラズマ化してプラズマを発生するためのプラズマ発生源７８が設けられる。なお、このプラズマ励起用ガスとして、Ａｒに代えて他の希ガス、例えばＨｅ、Ｎｅ、Ｋｒ等を用いてもよい。
プラズマ発生源７８は、透過板７６に対応させて設けた誘導コイル８０を有しており、この誘導コイル８０には、プラズマ発生用の例えば１３．５６ＭＨｚの高周波電源８１が接続されて、上記透過板７６を介して処理空間Ｓに高周波電力が導入され誘導電界を形成するようになっている。
また透過板７６の直下には、導入された高周波電力を拡散させる例えばアルミニウムよりなるバッフルプレート８２が設けられる。そして、このバッフルプレート８２の下部には、上記処理空間Ｓの上部側方を囲むようにして例えば断面が内側に向けて傾斜されて環状（截頭円錐殻状）のＣｕ−Ａｌ合金からなるターゲット８３が設けられており、このターゲット８３にはＡｒイオンを引きつけるための直流電力を印加するターゲット用の電圧可変の直流電源８４が接続されている。なお、直流電源に代えて交流電源を用いてもよい。
また、ターゲット８３の外周側には、これに磁界を付与するための磁石８５が設けられている。ターゲット８３はプラズマ中のＡｒイオンにより金属原子、あるいは金属原子団としてスパッタされるとともに、プラズマ中を通過する際に多くはイオン化される。
またこのターゲット８３の下部には、上記処理空間Ｓを囲むようにして例えばアルミニウムや銅よりなる円筒状の保護カバー部材８６が設けられている。この保護カバー部材８６は接地されるとともに、その下部は内側へ屈曲されて載置台６３の側部近傍に位置されている。したがって、保護カバー部材８６の内側の端部は、載置台６３の外周側を囲むようにして設けられている。
なお、Ｃｕ合金膜成膜装置の各構成部も、上述の制御部４０により制御されるようになっている。
このように構成されるＣｕ合金膜成膜装置においては、ウエハＷを図５に示す処理容器５１内へ搬入し、このウエハＷを載置台６３上に載置して静電チャック６６により吸着し、制御部４０の制御下で以下の動作が行われる。このとき、載置台６３は、熱電対（図示せず）で検出された温度に基づいて、冷却ジャケット６５への冷媒の供給および抵抗ヒーター８７への給電を制御することにより温度制御される。
成膜に際しては、まず、真空ポンプ５６を動作させることにより所定の真空状態にされた処理容器５１内に、ガス制御部６０を操作して所定流量でＡｒガスを流しつつスロットルバルブ５５を制御して処理容器５１内を所定の真空度に維持する。その後、可変直流電源８４から直流電力をターゲット８３に印加し、さらにプラズマ発生源７８の高周波電源８１から誘導コイル８０に高周波電力（プラズマ電力）を供給する。一方、バイアス用高周波電源７４から静電チャック６６の電極６６ｂに対して所定のバイアス用の高周波電力を供給する。
これにより、処理容器５１内においては、誘導コイル８０に供給された高周波電力によりアルゴンプラズマが形成されてアルゴンイオンが生成され、これらイオンはターゲット８３に印加された直流電圧に引き寄せられてターゲット８３に衝突し、このターゲット８３がスパッタされて粒子が放出される。この際、ターゲット８３に印加する直流電圧により放出される粒子の量が最適に制御される。
また、スパッタされたターゲット８３からの粒子はプラズマ中を通る際に多くはイオン化される。ここでターゲット８３から放出される粒子は、イオン化されたものと電気的に中性な中性原子とが混在する状態となって下方向へ飛散して行く。特に、この処理容器５１内の圧力をある程度高くし、これによりプラズマ密度を高めることにより、粒子を高効率でイオン化することができる。この時のイオン化率は高周波電源８１から供給される高周波電力により制御される。
そして、イオンは、高周波電源７４から静電チャック６６の電極６６ｂに印加されたバイアス用の高周波電力によりウエハＷ面上に形成される厚さ数ｍｍ程度のイオンシースの領域に入ると、強い指向性をもってウエハＷ側に加速するように引き付けられてウエハＷに堆積してＣｕ−Ａｌ合金からなるＣｕ合金膜が形成される。
このとき、ウエハ温度を高く（６５〜３５０℃、好ましくは２３０〜３００℃）設定するとともに、バイアス用高周波電源７４から静電チャック６６の電極６６ｂに対して印加されるバイアスパワーを調整してＣｕ合金の成膜とＡｒによるエッチングを調整して、Ｃｕ−Ａｌ合金の流動性を良好にすることにより、開口が狭いトレンチやホールであっても良好な埋め込み性でＣｕ−Ａｌ合金を埋め込むことができる。具体的には、Ｃｕ合金成膜量（成膜レート）をＴＤ、プラズマ生成用のガスのイオンによるエッチング量（エッチングレート）をＴＥとすると、０≦ＴＥ／ＴＤ＜１、さらには０＜ＴＥ／ＴＤ＜１となるようにバイアスパワーを調整することが好ましい。
良好な埋め込み性を得る観点から、処理容器５１内の圧力（プロセス圧力）は、０．１３３〜１３．３Ｐａ（１〜１００ｍＴｏｒｒ）、さらには４．６６〜１２．０Ｐａ（３５〜９０ｍＴｏｒｒ）が好ましく、ターゲットへの直流電力は４〜１２ｋＷ、さらには６〜１０ｋＷとすることが好ましい。
なお、トレンチやホールの開口が広い場合等には、ｉＰＶＤに限らず、通常のスパッタ、イオンプレーティング等の通常のＰＶＤを用いることもできる。
＜Ｃｕ膜成膜装置＞
Ｃｕ膜成膜装置２４ａ（２４ｂ）としては、基本的に、図５に示すＣｕ合金膜成膜装置２２ａ（２２ｂ）と同様の装置を用いることができる。純Ｃｕを成膜する際には、ターゲット８３として純Ｃｕを用いる。また、埋め込み性を重視する必要がない場合等には、ｉＰＶＤに限らず、通常のスパッタ、イオンプレーティング等の通常のＰＶＤを用いることもできる。
＜バリア膜成膜装置＞
バリア膜成膜装置１２ａ（１２ｂ）としては、ターゲット８３をバリア膜を構成する材料に変えるのみで図５の成膜装置と同様の構成の成膜装置を用いてプラズマスパッタにより成膜することができる。また、プラズマスパッタに限定されず、通常のスパッタ、イオンプレーティング等の他のＰＶＤであってもよく、ＣＶＤやＡＬＤ（Ａｔｏｍｉｃ Ｌａｙｅｒ Ｄｅｐｏｓｉｔｉｏｎ）、プラズマを用いたＣＶＤやＡＬＤで成膜することもできる。不純物を低減する観点からはＰＶＤが好ましい。
＜Ｒｕ膜成膜装置＞
次に、Ｒｕライナー膜およびキャップ層を構成するＲｕ膜を形成するためのＲｕ膜成膜装置１４ａ（１４ｂ）について説明する。Ｒｕ膜は熱ＣＶＤにより好適に形成することができる。図６は、Ｒｕ膜成膜装置の一例を示す断面図であり、熱ＣＶＤによりＲｕ膜を形成するものである。
図６に示すように、このＲｕ膜成膜装置１４ａ（１４ｂ）は、例えばアルミニウム等により筒体に形成された処理容器１０１を有している。処理容器１０１の内部には、ウエハＷを載置する例えばＡｌＮ等のセラミックスからなる載置台１０２が配置されており、この載置台１０２内にはヒーター１０３が設けられている。このヒーター１０３はヒーター電源（図示せず）から給電されることにより発熱する。
処理容器１０１の天壁には、Ｒｕ膜を形成するための処理ガスやパージガス等を処理容器１０１内にシャワー状に導入するためのシャワーヘッド１０４が載置台１０２と対向するように設けられている。シャワーヘッド１０４はその上部にガス導入口１０５を有し、その内部にガス拡散空間１０６が形成されており、その底面には多数のガス吐出孔１０７が形成されている。ガス導入口１０５にはガス供給配管１０８が接続されており、ガス供給配管１０８にはＲｕ膜を形成するための処理ガスやパージガス等を供給するためのガス供給源１０９が接続されている。また、ガス供給配管１０８には、ガス流量制御器、バルブ等よりなるガス制御部１１０が介装されている。Ｒｕ膜を成膜するためのガスとしては、上述したように、好適なものとしてルテニウムカルボニル（Ｒｕ３（ＣＯ）１２）を挙げることができる。このルテニウムカルボニルは熱分解によりＲｕ膜を形成することができる。
処理容器１０１の底部には、排気口１１１が設けられており、この排気口１１１には排気管１１２が接続されている。排気管１１２には圧力調整を行うスロットルバルブ１１３および真空ポンプ１１４が接続されており、処理容器１０１内が真空引き可能となっている。
載置台１０２には、ウエハ搬送用の３本（２本のみ図示）のウエハ支持ピン１１６が載置台１０２の表面に対して突没可能に設けられ、これらウエハ支持ピン１１６は支持板１１７に固定されている。そして、ウエハ支持ピン１１６は、エアシリンダ等の駆動機構１１８によりロッド１１９を昇降することにより、支持板１１７を介して昇降される。なお、符号１２０はベローズである。一方、処理容器１０１の側壁には、ウエハ搬出入口１２１が形成されており、ゲートバルブＧを開けた状態で第１の真空搬送室１１との間でウエハＷの搬入出が行われる。
このようなＲｕ膜成膜装置１４ａ（１４ｂ）においては、ゲートバルブＧを開けて、ウエハＷを載置台１０２上に載置した後、ゲートバルブＧを閉じ、処理容器１０１内を真空ポンプ１１４により排気して処理容器１０１内を所定の圧力に調整しつつ、ヒーター１０３より載置台１０２を介してウエハＷを所定温度に加熱した状態で、ガス供給源１０９からガス供給配管１０８およびシャワーヘッド１０４を介して処理容器１０１内へルテニウムカルボニル（Ｒｕ３（ＣＯ）１２）ガス等の処理ガスを導入する。これにより、ウエハＷ上で処理ガスの反応が進行し、Ｒｕ膜を形成することができる。
Ｒｕ膜の成膜には、ルテニウムカルボニル以外の他の成膜原料、例えば上述したようなルテニウムのペンタジエニル化合物をＯ２ガスのような分解ガスとともに用いることができる。
Ｒｕ膜は、ＰＶＤにより成膜することもできる。ただし、良好なステップカバレッジが得られるＣＶＤを用いることが好ましい。
＜他の工程に用いる装置＞
以上の成膜システム１により上記実施形態における積み増し層の形成まで、およびキャップ層の形成を行うことができるが、積み増し層形成後に行われるアニール工程、ＣＭＰ工程は、成膜システム１から搬出した後のウエハＷに対し、アニール装置、ＣＭＰ装置を用いて行うことができる。また、キャップ層を形成した後の層間絶縁膜の形成も別途の成膜装置により行うことができる。これらの装置は、通常用いられる構成のものでよい。これら装置と成膜システム１とでＣｕ配線構造形成システムを構成し、制御部４０と同じ機能を有する共通の制御部により一括して制御するようにすることにより、上記実施形態に示された方法を一つの処理レシピにより一括して制御することができる。
＜実験例＞
次に、実験例について説明する。
ここでは、図７に示すように、シリコンからなるブランケットウエハ上にｉＰＶＤによりバリア膜としてＴａＮ５ｎｍ／Ｔａ５ｎｍの積層膜を形成した後、同じくｉＰＶＤによりＣｕ膜またはＣｕ−２ａｔ．％Ａｌ合金膜を５０ｎｍの厚さで形成し、その上に表面膜として、ＴａＮおよびＲｕの積層膜またはＲｕ単膜をトータルの厚さ３ｎｍになるように形成し、複数のサンプルを作製した。なお、表面膜をＲｕ単膜にしたサンプルは表面膜がＣｕ配線のキャップ膜を模擬し、表面膜をＴａＮおよびＲｕの積層膜としたサンプルは表面膜がＣｕ配線のバリア膜およびＲｕライナー膜を模擬する。
これらサンプルについて大気中、１８０℃で２時間のアニール処理を行い、酸素バリア性を調査した。表面膜に酸素バリア性がない場合、アニール中に大気中の酸素が表面膜を透過してＣｕを酸化させてしまう。Ｃｕが酸化された箇所は膜中で黒い点に見えるが、酸素バリア性がある場合、酸素はＣｕ膜やＣｕ−Ａｌ合金膜には透過しないので、Ｃｕは酸化されず、黒い点は見えない。このため、酸素バリア性の評価は、アニール処理後のＣｕ膜またはＣｕ−Ａｌ合金膜を光学顕微鏡で観察して、黒い点の有無を検出することにより行った。
酸素バリア性の調査結果を図８に示す。この図に示すように、Ａｌを添加しないＣｕ膜を用いたサンプルは、大気中のアニール後に黒い点が多数観察された。これは、表面膜のバリア性が不十分であるためにＣｕ膜が酸化された結果である。なお、Ｃｕ配線のバリア膜およびＲｕライナー膜を模擬したＴａＮおよびＲｕの積層膜を表面膜として有するサンプルにおいても、ＴａＮ膜が薄すぎたため、酸素バリア性が不十分となったものと考えられる。一方、Ｃｕ−Ａｌ合金膜を用いたサンプルは、アニール後に黒い点はほとんど観察されなかった。つまり、Ｃｕ−Ａｌ合金膜を用いることで酸素バリア性を獲得した。
Ｃｕ−Ａｌ合金中のＡｌは、Ｒｕに向けて拡散しやすく、Ｃｕ−Ａｌ合金膜における、表面膜を構成するＲｕ膜との界面近傍に、Ｃｕ−Ａｌ合金中のＡｌとＲｕ膜中のＲｕとの合金（金属間化合物を含む）を形成し、そのＲｕ−Ａｌ合金が酸素バリア性を有するものと考えられる。このように、Ｃｕ配線としてＣｕ−Ａｌ合金膜を用い、キャップ層にＲｕ膜を用いることにより、酸素バリア性を有することが確認された。また、同時にＣｕバリア性も有すると考えられる。
なお、Ｃｕ−Ａｌ合金膜を用いた場合は、Ｃｕ配線のバリア膜およびＲｕライナー膜を模擬したＴａＮおよびＲｕの積層膜を表面膜として有するサンプルにおいても、Ｃｕ−Ａｌ合金膜とＲｕ膜との界面近傍に形成されるＲｕ−Ａｌ合金によって酸素バリア性が強化され、Ｃｕ膜の場合よりもバリア膜を薄くすることができるものと考えられる。
＜他の適用＞
以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されることなく種々変形可能である。例えば、上記実施形態では、トレンチやホールのような凹部にＰＶＤによりＣｕ−Ａｌ合金を埋め込んだ例を示したが、Ｃｕを主体とし、少なくとも一部にＣｕ−Ａｌ合金部分を有するＡｌ含有Ｃｕ膜を埋め込めばよく、凹部の全てをＣｕ−Ａｌ合金で埋め込むことに限定されない。例えば凹部にＣｕ−Ａｌ合金膜を形成した後、純Ｃｕ膜を形成してもよいし、純Ｃｕ膜を形成した後に上部のみをＣｕ−Ａｌ合金にしてもよい。前者の例としては、ＣＶＤによりＣｕ−Ａｌ合金シード膜を形成した後、Ｃｕめっきを施す方法でも、ＰＶＤでＣｕ−Ａｌ合金膜を薄く形成した後、ＰＶＤで純Ｃｕ膜を形成する方法でもよい。この場合にもＣｕ−Ａｌ合金膜のＡｌが純Ｃｕ膜中に拡散し、キャップ層を形成する際にＲｕ−Ａｌ合金を含む界面層を形成することができる。また、後者の例としては、凹部にＰＶＤまたはめっきにより純Ｃｕ膜を埋め込んだ後に埋め込み部分の上面部分にＡｌを拡散させて、その部分をＣｕ−Ａｌ合金にする方法を挙げることができる。この場合にも、その後にキャップ層を形成した際にＲｕ−Ａｌ合金を含む界面層を形成することができる。この場合には、ＡｌがＣｕの粒界に存在することによるエレクトロマイグレーション耐性向上効果は小さいものの、Ｃｕ配線の密着性が良好になることによりエレクトロマイグレーション耐性を確保することができ、さらに、Ｃｕ配線の抵抗値をより低くできるという効果を得ることができる。
また、成膜システムとしては、図４のようなタイプに限らず、一つの搬送装置に全ての成膜装置が接続されているタイプであってもよい。また、図４のようなマルチチャンバタイプのシステムではなく、バリア膜、Ｒｕライナー膜、Ｃｕ合金膜のうち、一部のみを同一の成膜システムで形成し、残部を別個に設けた装置により大気暴露を経て成膜するようにしてもよいし、全てを別個の装置で大気暴露を経て成膜するようにしてもよい。
さらに、上記実施形態では、トレンチとビア（ホール）とを有するウエハに本発明の方法を適用した例を示したが、トレンチのみを有する場合でも、ホールのみを有する場合でも本発明を適用できることはいうまでもない。また、シングルダマシン構造、ダブルダマシン構造、三次元実装構造等、種々の構造のデバイスにおける埋め込みに適用することができる。また、上記実施形態では、被処理基板として半導体ウエハを例にとって説明したが、半導体ウエハにはシリコンのみならず、ＧａＡｓ、ＳｉＣ、ＧａＮなどの化合物半導体も含まれ、さらに、半導体ウエハに限定されず、液晶表示装置等のＦＰＤ（フラットパネルディスプレイ）に用いるガラス基板や、セラミック基板等にも本発明を適用することができることはもちろんである。
１；成膜システム
１２ａ，１２ｂ；バリア膜成膜装置
１４ａ，１４ｂ；Ｒｕ膜成膜装置
２２ａ，２２ｂ；Ｃｕ合金膜成膜装置
２４ａ，２４ｂ；Ｃｕ膜成膜装置
２０１；下部構造
２０２；層間絶縁膜
２０３；トレンチ
２０４；バリア膜
２０５；Ｒｕライナー膜
２０６；Ｃｕ−Ａｌ合金膜
２０７；積み増し層
２０８；Ｃｕ配線
２０９；キャップ層
２１０；界面層
２１１；上層の層間絶縁膜
Ｗ；半導体ウエハ（被処理基板）

Claims (12)

  1. 基板上の第１の絶縁膜に形成された所定パターンの凹部にＣｕ配線を形成し、その後前記Ｃｕ配線上に、キャップ層を介して上層の絶縁膜を形成するＣｕ配線構造の形成方法であって、
    少なくとも前記凹部の表面にＣｕ拡散のバリアとなるバリア膜を形成する工程と、
    前記凹部内に、Ｃｕを主体とし、少なくとも一部にＣｕ−Ａｌ合金部分を有するＡｌ含有Ｃｕ膜を埋め込む工程と、
    前記Ａｌ含有Ｃｕ膜からＣｕ配線を形成する工程と、
    前記Ｃｕ配線の上にＲｕ膜からなるキャップ層を形成する工程と、
    前記キャップ層を形成する際の熱またはその後の加熱処理により、前記Ｃｕ配線の前記キャップ層との界面近傍に、Ｒｕ−Ａｌ合金を含む界面層を形成する工程と、
    前記キャップ層の上に第２の絶縁膜を形成する工程と
    を有し、
    前記第１の絶縁膜および前記第２の絶縁膜は、層間絶縁膜であり、低誘電率膜からなることを特徴とするＣｕ配線構造の形成方法。
  2. 前記Ａｌ含有Ｃｕ膜は、Ｃｕ−Ａｌ合金膜であることを特徴とする請求項１に記載のＣｕ配線構造の形成方法。
  3. Ｃｕ−Ａｌ合金膜の形成は、基板が収容された処理容器内にプラズマ生成ガスによりプラズマを生成し、Ｃｕ−Ａｌ合金からなるターゲットから粒子を飛翔させて、粒子を前記プラズマ中でイオン化させ、前記基板にバイアス電力を印加してイオンを基板上に引きこむ装置により行われることを特徴とする請求項２に記載のＣｕ配線構造の形成方法。
  4. 前記Ａｌ含有Ｃｕ膜を形成する工程は、最初にＣｕ−Ａｌ合金膜を形成し、次いで純Ｃｕ膜を形成することを特徴とする請求項１に記載のＣｕ配線構造の形成方法。
  5. 前記Ｃｕ−Ａｌ合金膜はＰＶＤにより形成し、純Ｃｕ膜はめっきまたはＰＶＤにより形成することを特徴とする請求項４に記載のＣｕ配線構造の形成方法。
  6. 前記Ａｌ含有Ｃｕ膜を形成する工程は、前記凹部に純Ｃｕ膜を埋め込んだ後、前記純Ｃｕ膜の上部のみをＣｕ−Ａｌ合金にすることを特徴とする請求項１に記載のＣｕ配線構造の形成方法。
  7. 前記純Ｃｕ膜の上面部分にＡｌを拡散させることにより前記純Ｃｕ膜の上部のみをＣｕ−Ａｌ合金にすることを特徴とする請求項６に記載のＣｕ配線構造の形成方法。
  8. 前記バリア膜を形成した後、前記Ａｌ含有Ｃｕ膜を形成する前に、Ｒｕ膜を形成する工程をさらに有することを特徴とする請求項１から請求項７のいずれか１項に記載のＣｕ配線構造の形成方法。
  9. 前記Ｒｕ膜は、ＣＶＤにより形成されることを特徴とする請求項８に記載のＣｕ配線構造の形成方法。
  10. 前記凹部内のＡｌ含有Ｃｕ膜からＣｕ配線を形成する工程は、前記Ａｌ含有Ｃｕ膜の上に積み増し層を形成した後、全面を研磨するものであることを特徴とする請求項１から請求項９のいずれか１項に記載のＣｕ配線構造の形成方法。
  11. 前記バリア膜は、Ｔｉ膜、ＴｉＮ膜、Ｔａ膜、ＴａＮ膜、Ｔａ／ＴａＮの２層膜、ＴａＣＮ膜、Ｗ膜、ＷＮ膜、ＷＣＮ膜、Ｚｒ膜、ＺｒＮ膜、Ｖ膜、ＶＮ膜、Ｎｂ膜、ＮｂＮ膜からなる群から選択されるものであることを特徴とする請求項１から請求項１０のいずれか１項に記載のＣｕ配線構造の形成方法。
  12. コンピュータ上で動作し、Ｃｕ配線形成システムを制御するためのプログラムが記憶された記憶媒体であって、前記プログラムは、実行時に、請求項１から請求項１１のいずれかのＣｕ配線構造の形成方法が行われるように、コンピュータに前記Ｃｕ配線形成システムを制御させることを特徴とする記憶媒体。
JP2013172492A 2013-08-22 2013-08-22 Ｃｕ配線構造の形成方法 Active JP6257217B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2013172492A JP6257217B2 (ja) 2013-08-22 2013-08-22 Ｃｕ配線構造の形成方法
US14/464,684 US9368418B2 (en) 2013-08-22 2014-08-20 Copper wiring structure forming method
KR20140109056A KR20150022711A (ko) 2013-08-22 2014-08-21 Cu 배선 구조의 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013172492A JP6257217B2 (ja) 2013-08-22 2013-08-22 Ｃｕ配線構造の形成方法

Publications (2)

Publication Number Publication Date
JP2015041708A JP2015041708A (ja) 2015-03-02
JP6257217B2 true JP6257217B2 (ja) 2018-01-10

Family

ID=52480618

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013172492A Active JP6257217B2 (ja) 2013-08-22 2013-08-22 Ｃｕ配線構造の形成方法

Country Status (3)

Country Link
US (1) US9368418B2 (ja)
JP (1) JP6257217B2 (ja)
KR (1) KR20150022711A (ja)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20150176744A1 (en) * 2013-12-20 2015-06-25 Onesubsea Ip Uk Limited Gasket
KR102403741B1 (ko) * 2015-06-16 2022-05-30 삼성전자주식회사 반도체 장치
US9595493B2 (en) * 2015-08-10 2017-03-14 Globalfoundries Inc. Reducing liner corrosion during metallization of semiconductor devices
US10157784B2 (en) * 2016-02-12 2018-12-18 Tokyo Electron Limited Integration of a self-forming barrier layer and a ruthenium metal liner in copper metallization
WO2017146713A1 (en) * 2016-02-25 2017-08-31 Intel Corporation Conductive connectors having a ruthenium/aluminum-containing liner and methods of fabricating the same
US9711400B1 (en) 2016-06-07 2017-07-18 International Business Machines Corporation Interconnect structures with enhanced electromigration resistance
US9911698B1 (en) * 2016-08-25 2018-03-06 International Business Machines Corporation Metal alloy capping layers for metallic interconnect structures
CN109844930B (zh) * 2016-10-02 2024-03-08 应用材料公司 以钌衬垫改善铜电迁移的经掺杂选择性金属覆盖
US10930550B2 (en) * 2018-05-06 2021-02-23 Applied Materials, Inc. Barrier for copper metallization and methods of forming
PT3827114T (pt) * 2018-07-23 2023-07-04 Governing Council Univ Toronto Catalisadores para redução eletroquímica de co2 e métodos associados

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2922089B2 (ja) 1993-06-24 1999-07-19 松下電工株式会社 スチーム発生器の取付構造
KR100363088B1 (ko) 2000-04-20 2002-12-02 삼성전자 주식회사 원자층 증착방법을 이용한 장벽 금속막의 제조방법
CN1248304C (zh) 2002-06-13 2006-03-29 松下电器产业株式会社 布线结构的形成方法
KR100904779B1 (ko) 2004-10-19 2009-06-25 도쿄엘렉트론가부시키가이샤 플라즈마 스퍼터링에 의한 성막방법 및 성막장치
JP2006148075A (ja) 2004-10-19 2006-06-08 Tokyo Electron Ltd 成膜方法及びプラズマ成膜装置
US7829454B2 (en) * 2007-09-11 2010-11-09 Tokyo Electron Limited Method for integrating selective ruthenium deposition into manufacturing of a semiconductior device
JP4646993B2 (ja) * 2008-02-27 2011-03-09 ルネサスエレクトロニクス株式会社 半導体装置
US8247030B2 (en) 2008-03-07 2012-08-21 Tokyo Electron Limited Void-free copper filling of recessed features using a smooth non-agglomerated copper seed layer
JP5820267B2 (ja) 2008-03-21 2015-11-24 プレジデント アンド フェローズ オブ ハーバード カレッジ 配線用セルフアライン（自己整合）バリア層
US7799681B2 (en) 2008-07-15 2010-09-21 Tokyo Electron Limited Method for forming a ruthenium metal cap layer
US20100081274A1 (en) 2008-09-29 2010-04-01 Tokyo Electron Limited Method for forming ruthenium metal cap layers
JP5507909B2 (ja) 2009-07-14 2014-05-28 東京エレクトロン株式会社 成膜方法
JP5654794B2 (ja) * 2010-07-15 2015-01-14 ルネサスエレクトロニクス株式会社 半導体装置の製造方法
TWI550119B (zh) 2010-11-02 2016-09-21 宇部興產股份有限公司 （醯胺胺基烷）金屬化合物、及利用該金屬化合物之含金屬之薄膜之製造方法
US8399353B2 (en) 2011-01-27 2013-03-19 Tokyo Electron Limited Methods of forming copper wiring and copper film, and film forming system
WO2012133400A1 (ja) * 2011-03-30 2012-10-04 東京エレクトロン株式会社 Ｃｕ配線の形成方法
EP2728053B1 (en) 2011-12-08 2017-03-01 Dongbu Daewoo Electronics Corporation Wall-mounted drum-type washing machine
KR20130077994A (ko) 2011-12-30 2013-07-10 동부대우전자 주식회사 벽걸이형 미니 드럼세탁기
JP6013901B2 (ja) 2012-12-20 2016-10-25 東京エレクトロン株式会社 Ｃｕ配線の形成方法

Also Published As

Publication number Publication date
US9368418B2 (en) 2016-06-14
KR20150022711A (ko) 2015-03-04
JP2015041708A (ja) 2015-03-02
US20150056385A1 (en) 2015-02-26

Similar Documents

Publication Publication Date Title
JP6257217B2 (ja) Ｃｕ配線構造の形成方法
JP6139298B2 (ja) Ｃｕ配線の形成方法
WO2012133400A1 (ja) Ｃｕ配線の形成方法
JP5969306B2 (ja) Ｃｕ配線の形成方法
JP6117588B2 (ja) Ｃｕ配線の形成方法
JP5767570B2 (ja) Ｃｕ配線の形成方法およびＣｕ膜の成膜方法、ならびに成膜システム
JP6268008B2 (ja) Ｃｕ配線の製造方法
JP2016111347A (ja) Ｃｕ配線の形成方法および成膜システム、記憶媒体
KR102008475B1 (ko) Cu 배선의 형성 방법 및 반도체 장치의 제조 방법
JP5788785B2 (ja) Ｃｕ配線の形成方法および成膜システム
JP2008210971A (ja) スパッタ成膜方法及びスパッタ成膜装置
JP6268036B2 (ja) Ｃｕ配線の製造方法
JP2017050304A (ja) 半導体装置の製造方法
KR20180117575A (ko) Cu 배선의 제조 방법 및 Cu 배선 제조 시스템
JP6013901B2 (ja) Ｃｕ配線の形成方法
US20170025308A1 (en) Method of cleaning bottom of via hole and method of manufacturing semiconductor device
WO2014010333A1 (ja) Ｃｕ配線の形成方法およびコンピュータ読み取り可能な記憶媒体
KR101357531B1 (ko) Ｃｕ 배선의 형성 방법 및 Ｃｕ막의 성막 방법, 성막 시스템, 및 기억 매체

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160530

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170321

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170323

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20170519

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170706

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20171128

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20171205

R150 Certificate of patent or registration of utility model

Ref document number: 6257217

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250