JP5767570B2 - Cu配線の形成方法およびCu膜の成膜方法、ならびに成膜システム - Google Patents
Cu配線の形成方法およびCu膜の成膜方法、ならびに成膜システム Download PDFInfo
- Publication number
- JP5767570B2 JP5767570B2 JP2011251520A JP2011251520A JP5767570B2 JP 5767570 B2 JP5767570 B2 JP 5767570B2 JP 2011251520 A JP2011251520 A JP 2011251520A JP 2011251520 A JP2011251520 A JP 2011251520A JP 5767570 B2 JP5767570 B2 JP 5767570B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- forming
- substrate
- recess
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Physical Vapour Deposition (AREA)
- Chemical Vapour Deposition (AREA)
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
図1は本発明に係るCu配線の形成方法を実施するためのマルチチャンバタイプの成膜システムの一例を示す平面図である。
次に、本発明の方法を実施するために重要なCu膜成膜装置22a(22b)について説明する。
図2は、Cu膜成膜装置の一例を示す断面図である。ここではCu膜成膜装置としてiPVD(Ionized physical vapor deposition)であるICP(Inductively Coupled Plasma)型プラズマスパッタ装置を例にとって説明する。
バリア膜成膜装置12a(12b)としてはCuターゲット83を使用する材料に変えるのみで図2の成膜装置と同様の構成の成膜装置を用いてプラズマスパッタにより成膜することができる。また、プラズマスパッタに限定されず、通常のスパッタ、イオンプレーティング等の他のPVDであってもよく、CVD(Chemical Vapor Deposition)やALD(Atomic Layer Deposition)、プラズマを用いたCVDやALDで成膜することもできる。不純物を低減する観点からはPVDが好ましい。
次に、Ruライナー膜を形成するためのRuライナー膜成膜装置14a(14b)について説明する。Ruライナー膜は熱CVDにより好適に形成することができる。図3は、Ru膜成膜装置の一例を示す断面図であり、熱CVDによりRu膜を形成するものである。
次に、本発明の第1の実施形態に係るCu配線の形成方法について図4のフローチャートおよび図5の工程断面図を参照して説明する。
次に、上記ステップ4のCu膜の成膜について具体的に説明する。
上述したように、ステップ4のCu膜の成膜においては、図2に示すようなバイアスによりウエハW表面にイオンを引きこみながらプラズマスパッタを行う装置を用いるが、その際のバイアスパワーとCu成膜量との関係は図6の模式図に示すようになる。すなわち、バイアスパワーが上昇することによりCuイオンの引き込み量が大きくなるため、バイアスパワーがある値までは成膜量が増加していくが、その後はプラズマ生成用ガスイオン(例えばArイオン)によるウエハW表面のスパッタ作用(エッチング作用)により成膜量が減少していく。本実施形態では、温度とプラズマ生成用ガスイオンによる作用を利用してCu膜をトレンチまたはビア(ホール)に埋めるため、バイアスパワーは、プラズマ生成用ガスイオンによる作用が存在し、かつ成膜が進行する範囲である図6のAより大きくBより小さい範囲が好ましい。すなわち、Cu成膜量(成膜レート)をTD、プラズマ生成用のガスのイオンによるエッチング量(エッチングレート)をTEとすると、AはTE/TD=0であり、BはTE/TD=1であるが、Ruライナー膜上をCuが移動(マイグレーション)するためには、プラズマ生成用ガスイオン(Arガスイオン)のエネルギーが存在することが好ましいからTE/TD>0であることが好ましい。ただし、温度が高い場合には、TE/TD=0でもCuを流動させることができる。一方、成膜が進行しフィールドのエッチングが起こらないためにはTE/TD<1であることが必要である。
本実施形態においては、Arイオンのようなプラズマ生成ガスイオンによりCuをマイグレーションさせる必要があることから、通常のプラズマスパッタの場合よりもウエハ温度を高くする必要があり、ウエハ温度は65〜350℃の範囲が好ましい。また、Cu膜成膜時における処理容器内の圧力(プロセス圧力)は、1〜100mTorr(0.133〜13.3Pa)が好ましく、35〜90mTorr(4.66〜12.0Pa)がより好ましい。また、Cuターゲットへの直流電力は4〜12kWであることが好ましく、6〜10kWがより好ましい。
次に、本発明の第2の実施形態に係るCu配線の形成方法について図15のフローチャートおよび図16の工程断面図を参照して説明する。本実施形態では、トレンチとトレンチの底に形成されたビア(ホール)とを有する凹部が形成されたデュアルダマシン構造を含むウエハに対するCuの埋め込みについて説明する。
トレンチの底にビアが存在しない場合には、i−PVDによりCuが上記第1の実施形態の条件でCuがマイグレーションするようにCuを埋め込めばよく、フィールド部からトレンチ303の底部にCuが常に流れ込んで、トレンチ303の底部へのCuの堆積速度が大きい条件に設定することができる。しかし、本実施形態のようにトレンチ303の底にビア304が形成されたデュアルダマシン構造の場合には堆積速度が大きいと、図17(a)に示すように成膜初期には問題がないものの、成膜が進行すると図17(b)に示すように、トレンチ303の底部に堆積されたCu膜307の流動性が悪くなって、トレンチ303の底部でオーバーハング308が形成されるおそれがある。このようにオーバーハング308が形成されると、やがて図17(c)のようにピンチオフを起こしてボイド309が形成されてしまう。
以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されることなく種々変形可能である。例えば、上記実施形態では、Cuの埋め込みにICP型プラズマスパッタ装置を用いた例について説明したが、これに限らず他のタイプのプラズマスパッタ装置でもよく、また、Cuイオンとプラズマガス生成イオンの引き込みを調整することができれば他のタイプのPVD装置でもよい。
12a,12b;バリア膜成膜装置
14a,14b;Ruライナー膜成膜装置
22a,22b;Cu膜成膜装置
51;処理容器
56;真空ポンプ
59;ガス供給源
63;載置台
65;冷却ジャケット
74;バイアス用高周波電源
78;プラズマ発生源
80;コイル
83;Cuターゲット
84;直流電源
85;磁石
87;抵抗ヒーター
201;下部構造
202;層間絶縁膜
203;トレンチ
204;バリア膜
205;Ruライナー膜
206;Cu膜
301;下部配線
302;層間絶縁膜
303;トレンチ
304;ビア
305;バリア膜
306;Ruライナー膜
307;Cu膜
W;半導体ウエハ(被処理基板)
Claims (26)
- 基板に形成された凹部内にCuを埋め込んでCu配線を形成するCu配線の形成方法であって、
少なくとも前記凹部の表面にバリア膜を形成する工程と、
前記バリア膜の上にRu膜を形成する工程と、
前記Ru膜の上に加熱しつつ、PVDによりCuがマイグレーションするようにCu膜を形成して前記凹部内にCuを埋め込む工程と
を有し、
前記Cu膜を形成して前記Cuを埋め込む工程は、基板が収容された処理容器内にプラズマ生成ガスのプラズマを生成するとともに、Cuターゲットから放出されたCuを前記プラズマ中でイオン化させ、基板にバイアスを印加して、前記処理容器内に存在するプラズマ生成ガスのイオンおよびCuイオンの基板への引き込みを調整しつつ、前記Ru膜上でCuをマイグレーションさせながら前記凹部内にCuを埋め込むことを特徴とするCu配線の形成方法。 - 前記凹部はトレンチまたはホールであることを特徴とする請求項1に記載のCu配線の形成方法。
- 基板に形成された凹部内にCuを埋め込んでCu配線を形成するCu配線の形成方法であって、
少なくとも前記凹部の表面にバリア膜を形成する工程と、
前記バリア膜の上にRu膜を形成する工程と、
前記Ru膜の上に、加熱しつつ、PVDによりCuがマイグレーションするようにCu膜を形成して前記凹部内にCuを埋め込む工程と
を有し、
前記凹部は、トレンチと該トレンチの底部に形成されたホールとを有し、
前記Cu膜を形成して前記Cuを埋め込む工程は、基板が収容された処理容器内にプラズマ生成ガスのプラズマを生成するとともに、Cuターゲットから放出されたCuを前記プラズマ中でイオン化させ、基板にバイアスを印加して、前記処理容器内に存在するプラズマ生成ガスのイオンおよびCuイオンの基板への引き込みを調整しつつ、前記Ru膜上でCuをマイグレーションさせながら前記凹部内にCuを埋め込み、
かつ、前記ホールへのCuの埋め込みが完了するまでの第1段階と、前記ホールの埋め込みが完了後、前記トレンチの埋め込みが完了するまでの第2段階とを有し、
前記第1段階の成膜速度は前記第2段階の成膜速度よりも小さいことを特徴とするCu配線の形成方法。 - 前記第1段階の成膜速度は、トレンチの底部でオーバーハングが生じない程度のCuの流動性が確保される成膜速度であることを特徴とする請求項3に記載のCu配線の形成方法。
- 前記第1段階の成膜速度は5〜20nm/minであり、前記第2段階の成膜速度は20〜150nm/minであることを特徴とする請求項3または請求項4に記載のCu配線の形成方法。
- 前記Cu膜を形成して前記凹部内にCuを埋め込む工程は、基板温度を65℃以上350℃以下にして行われることを特徴とする請求項1から請求項5のいずれか1項に記載のCu配線の形成方法。
- 前記Cu膜を形成して前記凹部内にCuを埋め込む工程は、基板温度を200℃超350℃以下にし、かつ前記Cuイオンによる基板へのCu成膜量TDと前記プラズマ生成ガスのイオンによるCu膜のエッチング量TEが0≦TE/TD<1の関係を満たすように前記バイアス電力の大きさを調整して行われることを特徴とする請求項1から請求項5のいずれか1項に記載のCu配線の形成方法。
- 前記Cu膜を形成して前記凹部内にCuを埋め込む工程は、基板温度を65℃以上200℃以下にし、かつ前記Cuイオンによる基板へのCu成膜量TDと前記プラズマ生成ガスのイオンによるCu膜のエッチング量TEが0.02≦TE/TD<1の関係を満たすように前記バイアス電力の大きさを調整して行われることを特徴とする請求項1から請求項5のいずれか1項に記載のCu配線の形成方法。
- 前記バイアス電力の大きさは、0.05≦TE/TD≦0.24を満たすように調整されることを特徴とする請求項7または請求項8に記載のCu配線の形成方法。
- 前記バリア膜は、Ti膜、TiN膜、Ta膜、TaN膜、Ta/TaNの2層膜、TaCN膜、W膜、WN膜、WCN膜、Zr膜、ZrN膜、V膜、VN膜、Nb膜、NbN膜からなる群から選択されるものであることを特徴とする請求項1から請求項9のいずれか1項に記載のCu配線の形成方法。
- 前記バリア膜は、PVDにより形成されることを特徴とする請求項1から請求項10のいずれか1項に記載のCu配線の形成方法。
- 前記Ru膜は、CVDにより形成されることを特徴とする請求項1から請求項11のいずれか1項に記載のCu配線の形成方法。
- 前記Ru膜は、成膜原料としてルテニウムカルボニルを用いたCVDにより形成されることを特徴とする請求項12に記載のCu配線の形成方法。
- 基板に形成された凹部を有する所定の層にバリア膜およびRu膜を介して前記凹部内にCuを埋め込むためのCu膜を成膜するCu膜の成膜方法であって、
前記Ru膜の上に加熱しつつ、PVDによりCuがマイグレーションするようにCu膜を成膜して、前記凹部内にCuを埋め込み、
前記Cu膜の成膜は、基板が収容された処理容器内にプラズマ生成ガスのプラズマを生成するとともに、Cuターゲットから放出されたCuを前記プラズマ中でイオン化させ、基板にバイアスを印加して、前記処理容器内に存在するプラズマ生成ガスのイオンおよびCuイオンの基板への引き込みを調整しつつ、前記Ru膜上でCuをマイグレーションさせながら前記凹部内にCuを埋め込むことを特徴とするCu膜の成膜方法。 - 前記凹部はトレンチまたはホールであることを特徴とする請求項14に記載のCu膜の成膜方法。
- 基板に形成された凹部を有する所定の層にバリア膜およびRu膜を介して前記凹部内にCuを埋め込むためのCu膜を成膜するCu膜の成膜方法であって、
前記凹部は、トレンチと該トレンチの底部に形成されたホールとを有し、前記Ru膜の上に加熱しつつ、PVDによりCuがマイグレーションするようにCu膜を成膜して、前記凹部内にCuを埋め込み、
前記Cu膜の成膜は、基板が収容された処理容器内にプラズマ生成ガスのプラズマを生成するとともに、Cuターゲットから放出されたCuを前記プラズマ中でイオン化させ、基板にバイアスを印加して、前記処理容器内に存在するプラズマ生成ガスのイオンおよびCuイオンの基板への引き込みを調整しつつ、前記Ru膜上でCuをマイグレーションさせながら前記凹部内にCuを埋め込み、
かつ、前記ホールへのCuの埋め込みが完了するまでの第1段階と、前記ホールの埋め込みが完了後、前記トレンチの埋め込みが完了するまでの第2段階とを有し、
前記第1段階の成膜速度は前記第2段階の成膜速度よりも小さいことを特徴とするCu膜の成膜方法。 - 前記第1段階の成膜速度は、トレンチの底部でオーバーハングが生じない程度のCuの流動性が確保される成膜速度であることを特徴とする請求項16に記載のCu膜の成膜方法。
- 前記第1段階の成膜速度は5〜20nm/minであり、前記第2段階の成膜速度は20〜150nm/minであることを特徴とする請求項16または請求項17に記載のCu膜の成膜方法。
- 基板温度を65℃以上350℃以下にすることを特徴とする請求項14から請求項18のいずれ1項に記載のCu膜の成膜方法。
- 基板温度を200℃超350℃以下にし、かつ前記Cuイオンによる基板へのCu成膜量TDと前記プラズマ生成ガスのイオンによるCu膜のエッチング量TEが0≦TE/TD<1の関係を満たすように前記バイアス電力の大きさを調整することを特徴とする請求項14から請求項18のいずれ1項に記載のCu膜の成膜方法。
- 基板温度を65℃以上200℃以下にし、かつ前記Cuイオンによる基板へのCu成膜量TDと前記プラズマ生成ガスのイオンによるCu膜のエッチング量TEが0.02≦TE/TD<1の関係を満たすように前記バイアス電力の大きさを調整することを特徴とする請求項14から請求項18のいずれ1項に記載のCu膜の成膜方法。
- 前記バイアス電力の大きさは、0.05≦TE/TD≦0.24を満たすように調整されることを特徴とする請求項20または請求項21に記載のCu膜の成膜方法。
- 基板に形成された凹部内にCuを埋め込んでCu配線を形成するための成膜システムであって、
前記凹部の表面にバリア膜を形成するバリア膜成膜装置と、
前記バリア膜の上にRu膜を形成するRu膜成膜装置と、
前記Ru膜の上に、PVDによりCu膜を形成して前記凹部にCuを埋め込むCu膜成膜装置と、
前記Cu膜成膜装置を、前記基板を加熱しつつ、CuがマイグレーションするようにCu膜を形成して前記凹部にCuを埋め込むように制御し、その際に、基板が収容された処理容器内にプラズマ生成ガスのプラズマを生成するとともに、Cuターゲットから放出されたCuを前記プラズマ中でイオン化させ、基板にバイアスを印加して、前記処理容器内に存在するプラズマ生成ガスのイオンおよびCuイオンの基板への引き込みを調整しつつ、前記Ru膜上でCuをマイグレーションさせながら前記凹部内にCuを埋め込むように制御する制御部と
を有することを特徴とする成膜システム。 - 前記バリア膜成膜装置と、前記Ru膜成膜装置と、前記Cu膜成膜装置との間を真空を破らずに搬送する搬送手段をさらに有することを特徴とする請求項23に記載の成膜システム。
- コンピュータ上で動作し、成膜システムを制御するためのプログラムが記憶された記憶媒体であって、前記プログラムは、実行時に、請求項1から請求項13のいずれかのCu配線の形成方法が行われるように、コンピュータに前記成膜システムを制御させることを特徴とする記憶媒体。
- コンピュータ上で動作し、成膜装置を制御するためのプログラムが記憶された記憶媒体であって、前記プログラムは、実行時に、請求項14から請求項22のいずれかのCu膜の成膜方法が行われるように、コンピュータに前記成膜装置を制御させることを特徴とする記憶媒体。
Priority Applications (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011251520A JP5767570B2 (ja) | 2011-01-27 | 2011-11-17 | Cu配線の形成方法およびCu膜の成膜方法、ならびに成膜システム |
US13/359,138 US8859422B2 (en) | 2011-01-27 | 2012-01-26 | Method of forming copper wiring and method and system for forming copper film |
KR1020120008241A KR101357531B1 (ko) | 2011-01-27 | 2012-01-27 | Cu 배선의 형성 방법 및 Cu막의 성막 방법, 성막 시스템, 및 기억 매체 |
US14/297,726 US20140287163A1 (en) | 2011-01-27 | 2014-06-06 | Method of forming copper wiring and method and system for forming copper film |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011015663 | 2011-01-27 | ||
JP2011015663 | 2011-01-27 | ||
JP2011251520A JP5767570B2 (ja) | 2011-01-27 | 2011-11-17 | Cu配線の形成方法およびCu膜の成膜方法、ならびに成膜システム |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012169590A JP2012169590A (ja) | 2012-09-06 |
JP5767570B2 true JP5767570B2 (ja) | 2015-08-19 |
Family
ID=46973431
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011251520A Expired - Fee Related JP5767570B2 (ja) | 2011-01-27 | 2011-11-17 | Cu配線の形成方法およびCu膜の成膜方法、ならびに成膜システム |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5767570B2 (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014017345A (ja) * | 2012-07-09 | 2014-01-30 | Tokyo Electron Ltd | Cu配線の形成方法 |
JP2014086537A (ja) * | 2012-10-23 | 2014-05-12 | Ulvac Japan Ltd | Cu層形成方法及び半導体装置の製造方法 |
JP6139298B2 (ja) * | 2013-06-28 | 2017-05-31 | 東京エレクトロン株式会社 | Cu配線の形成方法 |
JP2015160963A (ja) * | 2014-02-26 | 2015-09-07 | 東京エレクトロン株式会社 | ルテニウム膜の成膜方法および成膜装置、ならびに半導体装置の製造方法 |
JP6268036B2 (ja) * | 2014-05-16 | 2018-01-24 | 東京エレクトロン株式会社 | Cu配線の製造方法 |
US9425093B2 (en) | 2014-12-05 | 2016-08-23 | Tokyo Electron Limited | Copper wiring forming method, film forming system, and storage medium |
JP6467239B2 (ja) | 2015-02-16 | 2019-02-06 | 東京エレクトロン株式会社 | ルテニウム膜の成膜方法、成膜装置及び半導体装置の製造方法 |
JP6385856B2 (ja) | 2015-02-26 | 2018-09-05 | 東京エレクトロン株式会社 | Cu配線の形成方法および半導体装置の製造方法 |
JP6975584B2 (ja) | 2017-09-07 | 2021-12-01 | 東京エレクトロン株式会社 | 半導体装置 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP3337876B2 (ja) * | 1994-06-21 | 2002-10-28 | 株式会社東芝 | 半導体装置の製造方法 |
JPH1168048A (ja) * | 1997-08-19 | 1999-03-09 | Nec Corp | 半導体装置およびその形成方法 |
JP3501265B2 (ja) * | 1997-10-30 | 2004-03-02 | 富士通株式会社 | 半導体装置の製造方法 |
US6140228A (en) * | 1997-11-13 | 2000-10-31 | Cypress Semiconductor Corporation | Low temperature metallization process |
JPH11186273A (ja) * | 1997-12-19 | 1999-07-09 | Ricoh Co Ltd | 半導体装置及びその製造方法 |
JP2001007049A (ja) * | 1999-06-25 | 2001-01-12 | Hitachi Ltd | 半導体集積回路装置の製造方法およびその製造装置 |
JP3925780B2 (ja) * | 1999-12-15 | 2007-06-06 | エー・エス・エムジニテックコリア株式会社 | 触媒及び化学気相蒸着法を用いて銅配線及び薄膜を形成する方法 |
JP2002075994A (ja) * | 2000-08-24 | 2002-03-15 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
US6884329B2 (en) * | 2003-01-10 | 2005-04-26 | Applied Materials, Inc. | Diffusion enhanced ion plating for copper fill |
JP2004311865A (ja) * | 2003-04-10 | 2004-11-04 | Renesas Technology Corp | 配線構造 |
JP5023505B2 (ja) * | 2006-02-09 | 2012-09-12 | 東京エレクトロン株式会社 | 成膜方法、プラズマ成膜装置及び記憶媒体 |
JP2009105289A (ja) * | 2007-10-24 | 2009-05-14 | Tokyo Electron Ltd | Cu配線の形成方法 |
JP5417754B2 (ja) * | 2008-07-11 | 2014-02-19 | 東京エレクトロン株式会社 | 成膜方法及び処理システム |
US9177917B2 (en) * | 2010-08-20 | 2015-11-03 | Micron Technology, Inc. | Semiconductor constructions |
-
2011
- 2011-11-17 JP JP2011251520A patent/JP5767570B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2012169590A (ja) | 2012-09-06 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5767570B2 (ja) | Cu配線の形成方法およびCu膜の成膜方法、ならびに成膜システム | |
WO2012133400A1 (ja) | Cu配線の形成方法 | |
JP6257217B2 (ja) | Cu配線構造の形成方法 | |
JP6139298B2 (ja) | Cu配線の形成方法 | |
US9425093B2 (en) | Copper wiring forming method, film forming system, and storage medium | |
US8399353B2 (en) | Methods of forming copper wiring and copper film, and film forming system | |
US9362166B2 (en) | Method of forming copper wiring | |
JP5969306B2 (ja) | Cu配線の形成方法 | |
JP5788785B2 (ja) | Cu配線の形成方法および成膜システム | |
KR102008475B1 (ko) | Cu 배선의 형성 방법 및 반도체 장치의 제조 방법 | |
TWI651807B (zh) | Cu配線之製造方法 | |
US20140287163A1 (en) | Method of forming copper wiring and method and system for forming copper film | |
JP6013901B2 (ja) | Cu配線の形成方法 | |
JP2017050304A (ja) | 半導体装置の製造方法 | |
WO2014010333A1 (ja) | Cu配線の形成方法およびコンピュータ読み取り可能な記憶媒体 | |
JP2015115531A (ja) | 半導体装置の製造方法 | |
JP2012204522A (ja) | 成膜方法およびCu配線の形成方法 | |
KR101357531B1 (ko) | Cu 배선의 형성 방법 및 Cu막의 성막 방법, 성막 시스템, 및 기억 매체 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140704 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20150227 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20150310 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20150430 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150609 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150619 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5767570 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |