WO2012133400A1 - Ｃｕ配線の形成方法 - Google Patents

Ｃｕ配線の形成方法 Download PDF

Info

Publication number
WO2012133400A1
WO2012133400A1 PCT/JP2012/057919 JP2012057919W WO2012133400A1 WO 2012133400 A1 WO2012133400 A1 WO 2012133400A1 JP 2012057919 W JP2012057919 W JP 2012057919W WO 2012133400 A1 WO2012133400 A1 WO 2012133400A1
Authority
WO
WIPO (PCT)
Prior art keywords
film
forming
alloy
wiring
pure
Prior art date
Application number
PCT/JP2012/057919
Other languages
English (en)
French (fr)
Inventor
多佳良 加藤
石坂　忠大
五味　淳
波多野　達夫
寧 水澤
Original Assignee
東京エレクトロン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 東京エレクトロン株式会社 filed Critical 東京エレクトロン株式会社
Priority to KR1020137028611A priority Critical patent/KR20140021628A/ko
Publication of WO2012133400A1 publication Critical patent/WO2012133400A1/ja
Priority to US14/042,198 priority patent/US20140030886A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76846—Layer combinations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C23C14/046—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic System by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H01L21/76849—Barrier, adhesion or liner layers formed in openings in a dielectric the layer being positioned on top of the main fill metal
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76867—Barrier, adhesion or liner layers characterized by methods of formation other than PVD, CVD or deposition from a liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53233—Copper alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

　トレンチ（２０３）を有するウエハＷの全面にバリア膜（２０４）を形成する工程と、バリア膜（２０４）の上にＲｕ膜（２０５）を形成する工程と、Ｒｕ膜（２０５）の上にＰＶＤにより純Ｃｕ膜（２０６）を形成してトレンチ（２０３）を埋める工程と、純Ｃｕ膜（２０６）の上に、ＰＶＤによりＣｕ合金膜（２０７）を形成する工程と、ＣＭＰにより全面を研磨してＣｕ配線（２０８）を形成する工程と、Ｃｕ配線（２０８）上に誘電体からなるキャップ層（２０９）を形成する工程と、Ｃｕ配線（２０８）とキャップ層（２０９）の界面に対応する部分を含む領域に、Ｃｕ合金膜（２０７）に含まれる合金成分を偏析させる工程とを有する。

Description

Ｃｕ配線の形成方法
　本発明は、基板に形成されたトレンチやホールのような凹部にＣｕ配線を形成するＣｕ配線の形成方法に関する。
　半導体デバイスの製造においては、半導体ウエハに成膜処理やエッチング処理等の各種の処理を繰り返し行って所望のデバイスを製造するが、近時、半導体デバイスの高速化、配線パターンの微細化、高集積化の要求に対応して、配線の低抵抗化（導電性向上）およびエレクトロマイグレーション耐性の向上が求められている。
　このような点に対応して、配線材料にアルミニウム（Ａｌ）やタングステン（Ｗ）よりも導電性が高く（抵抗が低く）かつエレクトロマイグレーション耐性に優れている銅（Ｃｕ）が用いられるようになってきている。
　Ｃｕ配線の形成方法としては、トレンチやホールが形成された層間絶縁膜全体にタンタル金属（Ｔａ）、チタン（Ｔｉ）、タンタル窒化膜（ＴａＮ）、チタン窒化膜（ＴｉＮ）などからなるバリア膜をＰＶＤであるプラズマスパッタで形成し、バリア膜の上に同じくプラズマスパッタによりＣｕシード膜を形成し、さらにその上にＣｕめっきを施してトレンチやホールを完全に埋め込み、ウエハ表面の余分な銅薄膜およびバリア膜をＣＭＰ（Ｃｈｅｍｉｃａｌ　Ｍｅｃｈａｎｉｃａｌ　Ｐｏｌｉｓｈｉｎｇ）処理により研磨処理して取り除く技術が提案されている（例えば特許文献１）。また、ＣＭＰ処理後、配線層（Ｃｕ膜）上にＳｉＣＮ、ＳｉＮ等の誘電体からなるキャップ層を形成することが行われている。
　また、Ｃｕ配線の信頼性向上を目的として、Ｃｕシード膜の代わりにＣｕ合金（Ｃｕ－Ａｌ、Ｃｕ－Ｍｎ、Ｃｕ－Ｍｇ、Ｃｕ－Ａｇ、Ｃｕ－Ｓｎ、Ｃｕ－Ｐｂ、Ｃｕ－Ｚｎ、Ｃｕ－Ｐｔ、Ｃｕ－Ａｕ、ＣｕＮｉ、Ｃｕ－Ｃｏなど）をシード層に用いた配線形成プロセスが提案されている（非特許文献１等）。
特開２００６－１４８０７５号公報
Nogami et. al. IEDM2010 pp764-767
　しかしながら、上述したように、ＣＭＰ処理を行った後にＳｉＣＮ、ＳｉＮ等の誘電体からなるキャップ層を設ける場合には、キャップ層とＣｕの密着性が十分ではなく、それらの界面でボイドが発生する等、信頼性が必ずしも十分とはいえない。また、上記非特許文献１の技術では、キャップ層として金属（Ｃｏ、ＣｏＷＰ、ＣＶＤ－Ｒｕなど）が開示されており、キャップ層とＣｕの密着不良の問題は生じないものの、Ｃｕめっき中の不純物に加え、キャップ層中の合金成分が配線中に含まれることとなり、配線抵抗が高くなってしまうなどの問題もある。
　したがって、本発明の目的は、トレンチやホールのような凹部にＣｕを埋め込んでＣｕ配線を形成する際に、Ｃｕ配線とキャップ層との密着性が良好で、かつ配線抵抗が低いＣｕ配線の形成方法を提供することにある。
　本発明によれば、基板に形成された所定パターンの凹部内にＣｕを埋め込んでＣｕ配線を形成するＣｕ配線の形成方法であって、少なくとも前記凹部の表面にバリア膜を形成する工程と、ＰＶＤにより純Ｃｕ膜を形成して少なくとも前記凹部内の表面に純Ｃｕを存在させる工程と、次いで、ＰＶＤによりＣｕ合金からなるＣｕ合金膜を、前記凹部の上面よりも上に積み増されるように形成する工程と、ＣＭＰにより全面を研磨して前記凹部内にＣｕ配線を形成する工程と、前記Ｃｕ配線上に誘電体からなるキャップ層を形成する工程と、前記キャップ層を形成する前および／または前記キャップ層を形成する際に、前記Ｃｕ合金膜中の合金成分を拡散させて、前記Ｃｕ配線と前記キャップ層の界面に対応する部分を含む領域に、前記Ｃｕ合金膜に含まれる合金成分を偏析させる工程とを有する、Ｃｕ配線の形成方法を提供する。
　本発明において、前記バリア膜を形成した後、前記純Ｃｕ膜を形成する前に、Ｒｕ膜を形成する工程をさらに有することが好ましい。前記Ｒｕ膜は、ＣＶＤにより形成されることが好ましい。
　前記純Ｃｕ膜を形成する際に、前記凹部内の全体に純Ｃｕが埋め込まれるようにしてもよく、また、前記凹部の表面に純Ｃｕのシード膜を形成するようにしてもよく、さらに、前記凹部内の途中まで空間を残すように純Ｃｕが埋め込まれるようにしてもよい。
　前記合金成分を拡散させて偏析させる工程は、前記Ｃｕ合金膜を形成した後に基板をアニールすることを含んでもよく、また、前記Ｃｕ合金膜を形成する際の基板の加熱を含んでもよく、さらに、前記キャップ層を形成する際の基板の加熱を含んでもよい。また、これらを複合してもよい。
　前記純Ｃｕ膜の形成は、基板が収容された処理容器内にプラズマ生成ガスによりプラズマを生成し、純ＣｕからなるターゲットからＣｕを飛翔させて、Ｃｕを前記プラズマ中でイオン化させ、前記基板にバイアス電力を印加してＣｕイオンを基板上に引きこむ装置により行われることが好ましく、前記Ｃｕ合金膜の形成も、ターゲットをＣｕ合金にした同様の装置で行うことができる。
　前記Ｃｕ合金膜を構成するＣｕ合金は、Ｃｕ－Ａｌ、Ｃｕ－Ｍｎ、Ｃｕ－Ｍｇ、Ｃｕ－Ａｇ、Ｃｕ－Ｓｎ、Ｃｕ－Ｐｂ、Ｃｕ－Ｚｎ、Ｃｕ－Ｐｔ、Ｃｕ－Ａｕ、ＣｕＮｉ、Ｃｕ－Ｃｏ、Ｃｕ－Ｔｉのいずれかを用いることができる。この中でもＣｕ－ＭｎおよびＣｕ－Ａｌが好ましく。特にＣｕ－Ｍｎが好ましい。
　前記バリア膜は、Ｔｉ膜、ＴｉＮ膜、Ｔａ膜、ＴａＮ膜、Ｔａ／ＴａＮの２層膜、ＴａＣＮ膜、Ｗ膜、ＷＮ膜、ＷＣＮ膜、Ｚｒ膜、ＺｒＮ膜、Ｖ膜、ＶＮ膜、Ｎｂ膜、ＮｂＮ膜からなる群から選択されるものを用いることができる。前記バリア膜は、ＰＶＤにより形成されることが好ましい。
　また、本発明によれば、コンピュータ上で動作し、Ｃｕ配線形成システムを制御するためのプログラムが記憶された記憶媒体であって、前記プログラムは、実行時に、少なくとも基板に形成された所定パターンの凹部の表面にバリア膜を形成する工程と、ＰＶＤにより純Ｃｕ膜を形成して少なくとも前記凹部内の表面に純Ｃｕを存在させる工程と、次いで、ＰＶＤによりＣｕ合金からなるＣｕ合金膜を、前記凹部の上面よりも上に積み増されるように形成する工程と、ＣＭＰにより全面を研磨して前記凹部内にＣｕ配線を形成する工程と、前記Ｃｕ配線上に誘電体からなるキャップ層を形成する工程と、前記キャップ層を形成する前および／または前記キャップ層を形成する際に、前記Ｃｕ合金膜中の合金成分を拡散させて、前記Ｃｕ配線と前記キャップ層の界面に対応する部分を含む領域に、前記Ｃｕ合金膜に含まれる合金成分を偏析させる工程とを有する、Ｃｕ配線の形成方法が行われるように、コンピュータに前記Ｃｕ配線形成システムを制御させる記憶媒体を提供する。
本発明の第１の実施形態に係るＣｕ配線の形成方法を示すフローチャートである。 本発明の第１の実施形態に係るＣｕ配線の形成方法を説明するための工程断面図である。 本発明の第２の実施形態に係るＣｕ配線の形成方法を示すフローチャートである。 本発明の第２の実施形態に係るＣｕ配線の形成方法を説明するための工程断面図である。 本発明の第３の実施形態に係るＣｕ配線の形成方法を示すフローチャートである。 本発明の第３の実施形態に係るＣｕ配線の形成方法を説明するための工程断面図である。 Ｃｕ－Ａｌ膜を含むサンプルをアニールした場合の各元素の深さ方向の分布を測定した結果を示すＳＩＭＳチャートである。 Ｃｕ－Ｍｎ膜からのＣｕ膜へのＭｎの拡散を実験するためのサンプル構造を示す図である。 図８のサンプルにおいてアニールの有無でのＭｎの深さ方向の分布を測定した結果を示すＳＩＭＳチャートである。 本発明の実施形態に係るＣｕ配線の形成方法の実施に好適なマルチチャンバタイプの成膜システムの一例を示す平面図である。 図１０の成膜システムに搭載された、純Ｃｕ膜を形成するためのＣｕ膜成膜装置を示す断面図である。 図１０の成膜システムに搭載された、Ｒｕライナー膜を形成するためのＲｕ膜成膜装置を示す断面図である。
　以下、添付図面を参照して本発明の実施形態について具体的に説明する。
　＜Ｃｕ配線の形成方法の第１の実施形態＞
　まず、Ｃｕ配線の形成方法の第１の実施形態について図１のフローチャートおよび図２の工程断面図を参照して説明する。
　本実施形態では、まず、下部構造２０１（詳細は省略）の上にＳｉＯ２膜、Ｌｏｗ－ｋ膜（ＳｉＣＯ、ＳｉＣＯＨ等）等の層間絶縁膜２０２を有し、そこに凹部としてトレンチ２０３および下層配線への接続のためのビア（図示せず）が所定パターンで形成された半導体ウエハ（以下、単にウエハと記す）Ｗを準備する（ステップ１、図２（ａ））。このようなウエハＷとしては、ＤｅｇａｓプロセスやＰｒｅ－Ｃｌｅａｎプロセスによって、絶縁膜表面の水分やエッチング／アッシング時の残渣を除去したものであることが好ましい。
　次に、トレンチ２０３およびビアの表面を含む全面にＣｕを遮蔽（バリア）してＣｕの拡散を抑制するバリア膜２０４を成膜する（ステップ２、図２（ｂ））。
　バリア膜２０４としては、Ｃｕに対して高いバリア性を有し、低抵抗を有するものが好ましく、Ｔｉ膜、ＴｉＮ膜、Ｔａ膜、ＴａＮ膜、Ｔａ／ＴａＮの２層膜を好適に用いることができる。また、ＴａＣＮ膜、Ｗ膜、ＷＮ膜、ＷＣＮ膜、Ｚｒ膜、ＺｒＮ膜、Ｖ膜、ＶＮ膜、Ｎｂ膜、ＮｂＮ膜等を用いることもできる。Ｃｕ配線は凹部内に埋め込むＣｕの体積が大きくなるほど低抵抗になるので、バリア膜は非常に薄く形成することが好ましく、そのような観点からその厚さは１～２０ｎｍが好ましい。より好ましくは１～１０ｎｍである。バリア膜は、イオン化ＰＶＤ（Ｉｏｎｉｚｅｄ　ｐｈｙｓｉｃａｌ　ｖａｐｏｒ　ｄｅｐｏｓｉｔｉｏｎ；ｉＰＶＤ）、例えばプラズマスパッタにより成膜することができる。また、通常のスパッタ、イオンプレーティング等の他のＰＶＤで成膜することもでき、ＣＶＤやＡＬＤ、プラズマを用いたＣＶＤやＡＬＤで成膜することもできる。
　次いで、バリア膜２０４の上にＲｕライナー膜２０５を成膜する（ステップ３、図２（ｃ））。Ｒｕライナー膜は、埋め込むＣｕの体積を大きくして配線を低抵抗にする観点から、例えば１～５ｎｍと薄く形成することが好ましい。
　ＲｕはＣｕに対する濡れ性が高いため、Ｃｕの下地にＲｕライナー膜を形成することにより、次のｉＰＶＤによるＣｕ膜形成の際に、良好なＣｕの移動性を確保することができ、トレンチやホールの間口を塞ぐオーバーハングを生じ難くすることができる。このため、微細なトレンチまたはホールにもボイドを発生させずに確実にＣｕを埋め込むことができる。
　Ｒｕライナー膜は、ルテニウムカルボニル（Ｒｕ３（ＣＯ）１２）を成膜原料として用いて熱ＣＶＤにより好適に形成することができる。これにより、高純度で薄いＲｕ膜を高ステップカバレッジで成膜することができる。このときの成膜条件は、例えば処理容器内の圧力が１．３～６６．５Ｐａの範囲であり、成膜温度（ウエハ温度）が１５０～２５０℃の範囲である。Ｒｕライナー膜２０５は、ルテニウムカルボニル以外の他の成膜原料、例えば（シクロペンタジエニル）（２，４－ジメチルペンタジエニル）ルテニウム、ビス（シクロペンタジエニル）（２，４－メチルペンタジエニル）ルテニウム、（２，４－ジメチルペンタジエニル）（エチルシクロペンタジエニル）ルテニウム、ビス（２，４－メチルペンタジエニル）（エチルシクロペンタジエニル）ルテニウムのようなルテニウムのペンタジエニル化合物を用いたＣＶＤやＰＶＤで成膜することもできる。
　なお、トレンチやビアの間口が広く、オーバーハングが生じにくい場合等には、必ずしもＲｕライナー膜２０５を形成する必要はなく、バリア膜の上に直接Ｃｕ膜を形成してもよい。
　次いで、ＰＶＤにより純Ｃｕ膜２０６を形成し、トレンチ２０３およびビア（図示せず）をほぼ完全に埋め込む（ステップ４、図２（ｄ））。この際の成膜は、ｉＰＶＤ、例えばプラズマスパッタを用いることが好ましい。
　通常のＰＶＤ成膜の場合には、Ｃｕの凝集により、トレンチやホールの間口を塞ぐオーバーハングが生じやすいが、ｉＰＶＤを用い、ウエハに印加するバイアスパワーを調整して、Ｃｕイオンの成膜作用とプラズマ生成ガスのイオン（Ａｒイオン）によるエッチング作用とを制御することにより、Ｃｕを移動させてオーバーハングの生成を抑制することができ、狭い開口のトレンチやホールであっても良好な埋め込み性を得ることができる。このとき、Ｃｕの流動性を持たせて良好な埋め込み性を得る観点からはＣｕがマイグレートする高温プロセス（６５～３５０℃）が好ましい。また、上述したように、Ｃｕ膜の下地にＣｕに対する濡れ性が高いＲｕライナー膜２０５を設けることにより、Ｒｕライナー膜上でＣｕが凝集せず流動するので、微細な凹部においてもオーバーハングの生成を抑制することができ、ボイドを発生させずに確実にＣｕを埋め込むことができる。
　なお、トレンチやホールの開口幅が大きい場合等、オーバーハングが生成し難い場合には、Ｃｕがマイグレートしない低温プロセス（－５０～０℃）により、高速で成膜することができる。
　このようにトレンチ２０３およびビア（ホール）内に純Ｃｕを埋め込んだ後は、純Ｃｕ膜２０６の上にＰＶＤによりＣｕ合金膜２０７を形成する（ステップ５、図２（ｅ））。この工程は、後で形成するキャップ層とＣｕ配線との界面に合金成分が偏析された偏析層を形成するために行われる。
　Ｃｕ合金としては、Ｃｕ－Ａｌ、Ｃｕ－Ｍｎ、Ｃｕ－Ｍｇ、Ｃｕ－Ａｇ、Ｃｕ－Ｓｎ、Ｃｕ－Ｐｂ、Ｃｕ－Ｚｎ、Ｃｕ－Ｐｔ、Ｃｕ－Ａｕ、ＣｕＮｉ、Ｃｕ－Ｃｏ、Ｃｕ－Ｔｉなどを挙げることができる。この中では、Ｃｕ－Ｍｎ、Ｃｕ－Ａｌが好適であり、特にＣｕ－Ｍｎが好適である。
　このＣｕ合金膜２０７は、その後のＣＭＰによる平坦化処理のためにトレンチの上面より上に積み増す積み増し層としても機能する。Ｃｕ合金膜２０７は、トレンチやビア（ホール）を純Ｃｕ膜２０６で埋めた後に形成されるため、埋め込み性をほとんど考慮する必要はない。このＣｕ合金膜２０７はｉＰＶＤにより成膜することができるが、ＰＶＤであればその手法は問わない。
　このようにしてＣｕ合金膜２０７まで成膜した後、必要に応じてアニール処理を行う（ステップ６、図２（ｆ））。このアニール処理により、合金成分を拡散させて、後に形成されるキャップ層とＣｕ配線との界面に対応する部分を含む領域にＣｕ合金膜２０７の合金成分（Ａｌ、Ｍｎ等）を偏析させて、純Ｃｕ膜２０６の上部に偏析層２０６ａを形成する。ただし、Ｃｕ合金膜２０７の成膜時に、合金成分が拡散した後で形成するキャップ層とＣｕ配線との界面に対応する部分に合金成分を偏析させることができる程度にウエハＷが加熱される場合には、このアニール処理は不要である。
　この後、ＣＭＰ（Ｃｈｅｍｉｃａｌ　Ｍｅｃｈａｎｉｃａｌ　Ｐｏｌｉｓｈｉｎｇ）によりウエハＷ表面の全面を研磨して、積み増ししたＣｕ合金膜２０７、Ｒｕライナー膜２０５、バリア膜２０４を除去して平坦化する（ステップ７、図２（ｇ））。これによりトレンチおよびビア（ホール）内にＣｕ配線２０８が形成される。
　その後、ＣＭＰ研磨後のＣｕ配線２０８の上に誘電体、例えばＳｉＣＮからなるキャップ層２０９を成膜する（ステップ８、図２（ｈ））。この際の成膜は、ＣＶＤで行うことができる。
　キャップ層２０９を形成する前には、図２（ｇ）に示すように、Ｃｕ配線２０８の表面部分には合金成分が偏析した偏析層２０８ａ（上記偏析層２０６ａに対応）が存在しており、この状態で図２（ｈ）のようにキャップ層２０９を形成すると、キャップ層２０９とＣｕ配線２０８との界面に合金成分が偏析した偏析層２０８ａが形成されることとなる。このため、キャップ層２０９とＣｕ配線２０８との界面に合金成分が十分存在することとなり、キャップ層２０９とＣｕ配線２０８との密着性が良好となる。すなわち、合金成分、例えばＭｎは、酸素と結合しやすく、またＣｕとも結合しやすいので、キャップ層２０９からの酸素と結合することにより密着性が向上するのである。また、合金成分はキャップ層２０９とＣｕ配線２０８との界面に偏析するため、Ｃｕ配線２０８内に存在する合金成分の濃度は少なく、Ｃｕ合金で配線を形成する場合に比べて抵抗が低いものとなる。加えて、Ｃｕ配線２０８はＰＶＤでＣｕを埋め込んで形成されるため、めっきでＣｕを埋め込んだ場合よりも本質的に不純物が少なく、また、グレインサイズも大きくなるため、多少合金成分が存在しても、従来のＣｕめっきで埋め込んだＣｕ配線よりも低抵抗のＣｕ配線を得ることができる。
　キャップ層２０９の成膜時にウエハＷが合金成分の拡散に十分な温度に加熱される場合には、その際の熱によりキャップ層２０９およびＣｕ配線２０８の界面に対応する部分への合金成分の偏析をより強めることができる。この場合は、Ｃｕ合金膜成膜および／またはアニールの際と、キャップ層成膜の際の両方に合金成分の偏析機能を持たせることができる。また、このようにキャップ層２０９の成膜温度が高い場合には、キャップ層２０９およびＣｕ配線２０８の界面に対応する部分への合金成分の偏析をキャップ層２０９の成膜時のみに行うこともできる。
　なお、上記一連の工程のうち、バリア膜２０４を成膜するステップ２、Ｒｕライナー膜２０５を成膜するステップ３、Ｃｕ膜を成膜するステップ４、Ｃｕ合金膜２０７を成膜するステップ５は、真空中で大気に暴露されずに連続して成膜することが好ましいが、これらのいずれかの間で大気に暴露されてもよい。
　＜Ｃｕ配線の形成方法の第２の実施形態＞
　次に、Ｃｕ配線の形成方法の第２の実施形態について図３のフローチャートおよび図４の工程断面図を参照して説明する。
　本実施形態では、まず、第１の実施形態と同様、下部構造２０１（詳細は省略）の上にＳｉＯ２膜、Ｌｏｗ－ｋ膜（ＳｉＣＯ、ＳｉＣＯＨ等）等の層間絶縁膜２０２を有し、そこに凹部としてトレンチ２０３および下層配線への接続のためのビア（図示せず）が所定パターンで形成されたウエハＷを準備する（ステップ１１、図４（ａ））。
　次に、第１の実施形態と全く同様に、トレンチ２０３およびビアの表面を含む全面にＣｕを遮蔽（バリア）するバリア膜２０４を成膜し（ステップ１２、図４（ｂ））、引き続きバリア膜２０４の上にＲｕライナー膜２０５を成膜する（ステップ１３、図４（ｃ））。
　次いで、ｉＰＶＤであるプラズマスパッタにより、トレンチ２０３およびビア（図示せず）の表面に純Ｃｕからなる純Ｃｕシード膜２１０を形成する（ステップ１４、図４（ｄ））。
　このようにトレンチ２０３およびビア（ホール）内に純Ｃｕシード膜２１０を形成した後は、その上にＰＶＤによりＣｕ合金膜２１１を形成する（ステップ１５、図４（ｅ））。この工程は、後で形成するキャップ層とＣｕ配線との界面に合金成分を偏析させて偏析層を形成するために行われる。Ｃｕ合金としては第１の実施形態と同じものを用いることができる。
　このＣｕ合金膜２１１は、その後のＣＭＰによる平坦化処理のためにトレンチの上面より上に積み増す積み増し層としても機能する。Ｃｕ合金膜２１１は、ＰＶＤであればその手法は問わないが、トレンチやビア（ホール）に埋め込まれるため、第１の実施形態のＣｕ合金膜２０７とは異なり、埋め込み性が良好であることが好ましい。このような観点から、ｉＰＶＤで成膜することが好ましい。
　このようにしてＣｕ合金膜２１１まで成膜した後、必要に応じてアニール処理を行う（ステップ１６、図４（ｆ））。このアニール処理により、Ｃｕ合金膜２１１の合金成分（Ａｌ、Ｍｎ等）が拡散され、トレンチやビア（ホール）内では、後に形成されるキャップ層とＣｕ配線との界面に対応する部分を含む領域に合金成分を多く含む高濃度領域２１２ａが形成され、埋め込み部分の高濃度領域２１２ａよりも下の部分は合金成分が比較的少ない低濃度領域２１２ｂとなる。ただし、Ｃｕ合金膜２１１の成膜時に、合金成分が拡散して後で形成するキャップ層とＣｕ配線との界面に対応する部分に合金成分を偏析させることができる程度にウエハＷが加熱される場合には、このアニール処理は不要である。
　この後、ＣＭＰによりウエハＷ表面の全面を研磨して、Ｃｕ合金膜２１１の積み増し部分、Ｒｕライナー膜２０５、バリア膜２０４を除去して平坦化する（ステップ１７、図４（ｇ））。これによりトレンチ２０３およびビア（ホール）内にＣｕ配線２０８が形成される。
　その後、第１の実施形態と同様、Ｃｕ配線２０８の上に誘電体、例えばＳｉＣＮからなるキャップ層２０９を成膜する（ステップ１８、図４（ｈ））。
　本実施形態においても、キャップ層２０９を形成する前には、図４（ｇ）に示すように、Ｃｕ配線２０８の表面部分には合金成分が偏析した偏析層２０８ａ（上記高濃度領域２１２ａに対応）が存在しており、この状態で図４（ｈ）のようにキャップ層２０９を形成すると、キャップ層２０９とＣｕ配線２０８との界面に合金成分が偏析した偏析層２０８ａが形成されることとなる。このため、キャップ層２０９とＣｕ配線２０８との界面に合金成分が十分存在することとなり、キャップ層２０９とＣｕ配線２０８との密着性が良好となる。すなわち、合金成分、例えばＭｎは、酸素と結合しやすく、またＣｕとも結合しやすいので、キャップ層２０９からの酸素と結合することにより密着性が向上するのである。また、合金成分はキャップ層２０９とＣｕ配線２０８との界面に偏析するため、Ｃｕ配線２０８内に存在する合金成分の濃度は少なく、Ｃｕ合金で配線を形成する場合に比べて抵抗が低いものとなる。加えて、Ｃｕ配線２０８はＰＶＤでＣｕを埋め込んで形成されるため、めっきでＣｕを埋め込んだ場合よりも本質的に不純物が少なく、また、グレインサイズも大きくなるため、多少合金成分が存在しても、従来のＣｕめっきで埋め込んだＣｕ配線よりも低抵抗のＣｕ配線を得ることができる。
　本実施形態においても、キャップ層２０９の成膜時にウエハＷが合金成分の拡散に十分な温度に加熱される場合には、その際の熱によりキャップ層２０９およびＣｕ配線２０８の界面に対応する部分への合金成分の偏析をより強めることができる。この場合は、Ｃｕ合金膜成膜および／またはアニールの際と、キャップ層成膜の際の両方に合金成分の偏析機能を持たせることができる。また、このようにキャップ層２０９の成膜温度が高い場合には、キャップ層２０９およびＣｕ配線２０８の界面に対応する部分への合金成分の偏析をキャップ層２０９の成膜時のみに行うこともできる。
　本実施形態では、第１の実施形態におけるトレンチを埋めるように形成される純Ｃｕ膜２０６の代わりに純Ｃｕシード膜２１０を形成した後、Ｃｕ合金膜２１１を形成するので、第１の実施形態よりも合金成分の量が多くなる。このため、より多くの合金成分をＳｉＣＮ－Ｃｕ界面に偏析させる場合に有効である。
　＜Ｃｕ配線の形成方法の第３の実施形態＞
　次に、Ｃｕ配線の形成方法の第３の実施形態について図５のフローチャートおよび図６の工程断面図を参照して説明する。
　本実施形態では、まず、第１および第２の実施形態と同様、下部構造２０１（詳細は省略）の上にＳｉＯ２膜、Ｌｏｗ－ｋ膜（ＳｉＣＯ、ＳｉＣＯＨ等）等の層間絶縁膜２０２を有し、そこに凹部としてトレンチ２０３および下層配線への接続のためのビア（図示せず）が所定パターンで形成されたウエハＷを準備する（ステップ２１、図６（ａ））。
　次に、第１および第２の実施形態と全く同様に、トレンチ２０３およびビアの表面を含む全面にＣｕを遮蔽（バリア）するバリア膜２０４を成膜し（ステップ２２、図６（ｂ））、引き続きバリア膜２０４の上にＲｕライナー膜２０５を成膜する（ステップ２３、図６（ｃ））。
　次いで、ｉＰＶＤであるプラズマスパッタにより、トレンチ２０３およびビア（図示せず）の途中まで埋め込まれるように（上部に空間が残るように）純Ｃｕ膜２１３を形成する（ステップ２４、図６（ｄ））。
　このようにトレンチ２０３およびビア（ホール）内に純Ｃｕ膜２１３を形成した後は、その上にＰＶＤによりＣｕ合金膜２１４を形成する（ステップ２５、図６（ｅ））。この工程は、後で形成するキャップ層とＣｕ配線との界面に合金成分を偏析させて偏析層を形成するために行われる。Ｃｕ合金としては第１の実施形態と同じものを用いることができる。
　このＣｕ合金膜２１４は、その後のＣＭＰによる平坦化処理のためにトレンチの上面より上に積み増す積み増し層としても機能する。Ｃｕ合金膜２１４は、ＰＶＤであればその手法は問わないが、トレンチやビア（ホール）に埋め込まれるため、第２の実施形態のＣｕ合金膜２１１と同様、埋め込み性が良好であることが好ましい。このような観点から、ｉＰＶＤで成膜することが好ましい。
　このようにしてＣｕ合金膜２１４まで成膜した後、必要に応じてアニール処理を行う（ステップ２６、図６（ｆ））。このアニール処理により、Ｃｕ合金膜２１４の合金成分（Ａｌ、Ｍｎ等）が拡散され、トレンチやビア（ホール）内では、後に形成されるキャップ層とＣｕ配線との界面に対応する部分を含む領域に合金成分を多く含む高濃度領域２１５ａが形成され、埋め込み部分の高濃度領域２１５ａよりも下の部分は合金成分が比較的少ない低濃度領域２１５ｂとなる。ただし、Ｃｕ合金膜２１４の成膜時に、合金成分が拡散して後で形成するキャップ層とＣｕ配線との界面に対応する部分に合金成分を偏析させることができる程度にウエハＷが加熱される場合には、このアニール処理は不要である。
　この後、ＣＭＰによりウエハＷ表面の全面を研磨して、Ｃｕ合金膜２１４の積み増し部分、Ｒｕライナー膜２０５、バリア膜２０４を除去して平坦化する（ステップ２７、図６（ｇ））。これによりトレンチ２０３およびビア（ホール）内にＣｕ配線２０８が形成される。
　その後、第１および第２の実施形態と同様、Ｃｕ配線２０８の上に誘電体、例えばＳｉＣＮからなるキャップ層２０９を成膜する（ステップ２８、図６（ｈ））。
　本実施形態においても、キャップ層２０９を形成する前には、図６（ｇ）に示すように、Ｃｕ配線２０８の表面部分には合金成分が偏析した偏析層２０８ａ（上記高濃度領域２１５ａに対応）が存在しており、この状態で図６（ｈ）のようにキャップ層２０９を形成すると、キャップ層２０９とＣｕ配線２０８との界面に合金成分が偏析した偏析層２０８ａが形成されることとなる。このため、キャップ層２０９とＣｕ配線２０８との界面に合金成分が十分存在することとなり、キャップ層２０９とＣｕ配線２０８との密着性が良好となる。すなわち、合金成分、例えばＭｎは、酸素と結合しやすく、またＣｕとも結合しやいすので、キャップ層２０９からの酸素と結合することにより密着性が向上するのである。また、合金成分はキャップ層２０９とＣｕ配線２０８との界面に偏析するため、Ｃｕ配線２０８内に存在する合金成分の濃度は少なく、Ｃｕ合金で配線を形成する場合に比べて抵抗が低いものとなる。加えて、Ｃｕ配線２０８はＰＶＤでＣｕを埋め込んで形成されるため、めっきでＣｕを埋め込んだ場合よりも本質的に不純物が少なく、また、グレインサイズも大きくなるため、多少合金成分が存在しても、従来のＣｕめっきで埋め込んだＣｕ配線よりも低抵抗のＣｕ配線を得ることができる。
　本実施形態においても、キャップ層２０９の成膜時にウエハＷが合金成分の拡散に十分な温度に加熱される場合には、その際の熱によりキャップ層２０９およびＣｕ配線２０８の界面に対応する部分への合金成分の偏析をより強めることができる。この場合は、Ｃｕ合金膜成膜および／またはアニールの際と、キャップ層成膜の際の両方に合金成分の偏析機能を持たせることができる。また、このようにキャップ層２０９の成膜温度が高い場合には、キャップ層２０９およびＣｕ配線２０８の界面に対応する部分への合金成分の偏析をキャップ層２０９の成膜時のみに行うこともできる。
　第１の実施形態の場合、アニール等により偏析した界面がＣＭＰ時に削りとられてしまい、キャップ層とＣｕ配線との界面に対応する領域に十分な濃度の合金成分が存在しないことがある。その場合には、キャップ層２０９の形成時に合金成分を再偏析させればよいが、キャップ層２０９の成膜時に十分な熱が与えられない場合には界面の合金成分が不足する場合が生じる。これに対して、本実施形態では、トレンチの途中まで純Ｃｕを埋め込むように純Ｃｕ膜２１３を形成した後に、Ｃｕ合金膜２１４を形成するので、ＣＭＰ後も合金成分濃度が十分に高い偏析層を残存させることができる。このため、キャップ層２０９を低温で形成するような場合でもキャップ層２０９とＣｕ配線２０８の密着性を向上させることができる。
　＜合金成分のＣｕ中への拡散を確認した実験＞
　次に、合金成分のＣｕ中への拡散を確認した実験について説明する。
　　［合金成分がＡｌの場合］
　ここでは、合金成分であるＡｌの拡散を確認する目的で、ＴｉＮバリア４ｎｍ、Ｒｕ膜３ｎｍを形成した後、サンプル１では１５ｎｍのＣｕ－Ａｌ膜、および３５ｎｍの純Ｃｕ膜を順に成膜し、サンプル２では２５ｎｍのＣｕ－Ａｌ膜、および２５ｎｍの純Ｃｕ膜を順に成膜し、サンプル３ではＣｕ－Ａｌ合金のみを５０ｎｍ成膜し、いずれのサンプルも４００℃で３０ｍｉｎのアニールを施した。その際の二次イオン質量分析（ＳＩＭＳ）により各元素の深さ方向の分布を測定した結果を図７に示す。
　図７に示すように、いずれも合金成分であるＡｌの拡散により、表面側にＡｌが偏析した状態を形成できることが確認された。このことから、上記３つの実施形態において合金成分であるＡｌをキャップ層とＣｕ配線との界面に偏析させ得ることが理解される。
　また、合金成分としてのＡｌは酸素と結合しやすく、Ｃｕとも結合しやすいことから、Ｃｕ－Ａｌ合金膜とキャップ層との密着性を向上させることができる。
　　［合金成分がＭｎの場合］
　ここでは、合金成分であるＭｎの拡散を確認する目的で、図８に示すように、Ｓｉ基板の上に熱酸化（ＳｉＯ２）膜が形成されたウエハ上に、ｉＰＶＤで４ｎｍのＴａＮバリア膜を形成し、ＣＶＤで３ｎｍのＲｕ膜を形成した後、ｉＰＶＤで１００ｎｍの純Ｃｕ膜を形成し、さらにｉＰＶＤで２０ｎｍのＣｕＭｎ膜（Ｍｎ：２ａｔ％）を形成し、その上にｉＰＶＤで１００ｎｍの純Ｃｕ膜を形成し、最後にＣＶＤで３ｎｍのＲｕ膜を形成してブランケットサンプルを作製した。このようにＣｕＭｎ膜を純Ｃｕ膜でサンドイッチすることにより、Ｍｎの拡散の影響のみを把握することができる。
　このようにして作製したサンプルについて、アニールなしのものと、４００℃で３０ｍｉｎアニールしたものの深さ方向のＭｎ濃度をＳＩＭＳにより比較した。その結果を図９に示す。この図に示すように、アニールを行うことにより、ＣｕＭｎ膜から両側のＣｕ膜へＭｎが拡散し、Ｃｕ膜のＭｎ濃度が一桁程度上昇していることがわかる。なお、アニールなしのサンプルにおいて、両側のＲｕ膜付近でＭｎ濃度が上昇しているのは、ＣＶＤでＲｕ膜を形成する際の熱（２００℃程度）によりＭｎが拡散したためである。
　このことから、上記３つの実施形態において合金成分であるＭｎをキャップ層とＣｕ配線との界面に偏析させ得ることが理解される。合金成分としてのＭｎは酸素と結合しやすく、Ｃｕとも結合しやすいことから、Ｃｕ－Ｍｎ合金膜とキャップ層との密着性を向上させることができる。
　＜本発明の実施形態の実施に好適な成膜システム＞
　次に、本発明の実施形態に係るＣｕ配線の形成方法の実施に好適な成膜システムについて説明する。図１０は本発明の実施形態に係るＣｕ配線の形成方法の実施に好適なマルチチャンバタイプの成膜システムの一例を示す平面図である。
　成膜システム１は、バリア膜およびＲｕライナー膜を形成する第１の処理部２と、純Ｃｕ膜およびＣｕ合金膜を形成する第２の処理部３と、搬入出部４とを有しており、ウエハＷに対してＣｕ配線を形成するためのものであり、上記第１～第３の実施形態におけるＣｕ合金膜の形成までを行うものである。
　第１の処理部２は、平面形状が七角形をなす第１の真空搬送室１１と、この第１の真空搬送室１１の４つの辺に対応する壁部に接続された、２つのバリア膜成膜装置１２ａ，１２ｂおよび２つのＲｕライナー膜成膜装置１４ａ，１４ｂとを有している。バリア膜成膜装置１２ａおよびＲｕライナー膜成膜装置１４ａとバリア膜成膜装置１２ｂおよびＲｕライナー膜成膜装置１４ｂとは線対称の位置に配置されている。
　第１の真空搬送室１１の他の２辺に対応する壁部には、それぞれウエハＷのデガス処理を行うデガス室５ａ，５ｂが接続されている。また、第１の真空搬送室１１のデガス室５ａと５ｂとの間の壁部には、第１の真空搬送室１１と後述する第２の真空搬送室２１との間でウエハＷの受け渡しを行う受け渡し室５が接続されている。
　バリア膜成膜装置１２ａ，１２ｂ、Ｒｕライナー膜成膜装置１４ａ，１４ｂ、デガス室５ａ，５ｂ、および受け渡し室５は、第１の真空搬送室１１の各辺にゲートバルブＧを介して接続され、これらは対応するゲートバルブＧを開放することにより第１の真空搬送室１１と連通され、対応するゲートバルブＧを閉じることにより第１の真空搬送室１１から遮断される。
　第１の真空搬送室１１内は所定の真空雰囲気に保持されるようになっており、その中には、バリア膜成膜装置１２ａ，１２ｂ、Ｒｕライナー膜成膜装置１４ａ，１４ｂ、デガス室５ａ，５ｂ、および受け渡し室５に対してウエハＷの搬入出を行う第１の搬送機構１６が設けられている。この第１の搬送機構１６は、第１の真空搬送室１１の略中央に配設されており、回転および伸縮可能な回転・伸縮部１７を有し、その回転・伸縮部１７の先端にウエハＷを支持する２つの支持アーム１８ａ，１８ｂが設けられており、これら２つの支持アーム１８ａ，１８ｂは互いに反対方向を向くように回転・伸縮部１７に取り付けられている。
　第２の処理部３は、平面形状が八角形をなす第２の真空搬送室２１と、この第２の真空搬送室２１の対向する２つの辺に対応する壁部に接続された、純Ｃｕ膜を成膜するための２つのＣｕ膜成膜装置２２ａ，２２ｂと、Ｃｕ合金膜を成膜するための２つのＣｕ合金膜形成装置２４ａおよび２４ｂを有している。
　第２の真空搬送室２１の第１の処理部２側の２辺に対応する壁部には、それぞれ上記デガス室５ａ，５ｂが接続され、デガス室５ａと５ｂとの間の壁部には、上記受け渡し室５が接続されている。すなわち、受け渡し室５ならびにデガス室５ａおよび５ｂは、いずれも第１の真空搬送室１１と第２の真空搬送室２１との間に設けられ、受け渡し室５の両側にデガス室５ａおよび５ｂが配置されている。さらに、搬入出部４側の辺には、大気搬送および真空搬送可能なロードロック室６が接続されている。
　Ｃｕ膜成膜装置２２ａ，２２ｂ、Ｃｕ合金膜成膜装置２４ａ，２４ｂデガス室５ａ，５ｂ、およびロードロック室６は、第２の真空搬送室２１の各辺にゲートバルブＧを介して接続され、これらは対応するゲートバルブを開放することにより第２の真空搬送室２１と連通され、対応するゲートバルブＧを閉じることにより第２の真空搬送室２１から遮断される。また、受け渡し室５はゲートバルブを介さずに第２の搬送室２１に接続されている。
　第２の真空搬送室２１内は所定の真空雰囲気に保持されるようになっており、その中には、Ｃｕ膜成膜装置２２ａ，２２ｂ、Ｃｕ合金膜成膜装置２４ａ，２４ｂ、デガス室５ａ，５ｂ、ロードロック室６および受け渡し室５に対してウエハＷの搬入出を行う第２の搬送機構２６が設けられている。この第２の搬送機構２６は、第２の真空搬送室２１の略中央に配設されており、回転および伸縮可能な回転・伸縮部２７を有し、その回転・伸縮部２７の先端にウエハＷを支持する２つの支持アーム２８ａ，２８ｂが設けられており、これら２つの支持アーム２８ａ，２８ｂは互いに反対方向を向くように回転・伸縮部２７に取り付けられている。
　搬入出部４は、上記ロードロック室６を挟んで第２の処理部３と反対側に設けられており、ロードロック室６が接続される大気搬送室３１を有している。ロードロック室６と大気搬送室３１との間の壁部にはゲートバルブＧが設けられている。大気搬送室３１のロードロック室６が接続された壁部と対向する壁部には被処理基板としてのウエハＷを収容するキャリアＣを接続する２つの接続ポート３２，３３が設けられている。これら接続ポート３２，３３にはそれぞれ図示しないシャッターが設けられており、これら接続ポート３２，３３にウエハＷを収容した状態の、または空のキャリアＣが直接取り付けられ、その際にシャッターが外れて外気の侵入を防止しつつ大気搬送室３１と連通するようになっている。また、大気搬送室３１の側面にはアライメントチャンバ３４が設けられており、そこでウエハＷのアライメントが行われる。大気搬送室３１内には、キャリアＣに対するウエハＷの搬入出およびロードロック室６に対するウエハＷの搬入出を行う大気搬送用搬送機構３６が設けられている。この大気搬送用搬送機構３６は、２つの多関節アームを有しており、キャリアＣの配列方向に沿ってレール３８上を走行可能となっていて、それぞれの先端のハンド３７上にウエハＷを載せてその搬送を行うようになっている。
　この成膜システム１は、この成膜システム１の各構成部を制御するための制御部４０を有している。この制御部４０は、各構成部の制御を実行するマイクロプロセッサ（コンピュータ）からなるプロセスコントローラ４１と、オペレータが成膜システム１を管理するためにコマンドの入力操作等を行うキーボードや、成膜システム１の稼働状況を可視化して表示するディスプレイ等からなるユーザーインターフェース４２と、成膜システム１で実行される処理をプロセスコントローラ４１の制御にて実現するための制御プログラムや、各種データ、および処理条件に応じて処理装置の各構成部に処理を実行させるためのプログラムすなわちレシピが格納された記憶部４３とを備えている。なお、ユーザーインターフェース４２および記憶部４３はプロセスコントローラ４１に接続されている。
　上記レシピは記憶部４３の中の記憶媒体４３ａに記憶されている。記憶媒体は、ハードディスクであってもよいし、ＣＤＲＯＭ、ＤＶＤ、フラッシュメモリ等の可搬性のものであってもよい。また、他の装置から、例えば専用回線を介してレシピを適宜伝送させるようにしてもよい。
　そして、必要に応じて、ユーザーインターフェース４２からの指示等にて任意のレシピを記憶部４３から呼び出してプロセスコントローラ４１に実行させることで、プロセスコントローラ４１の制御下で、成膜システム１での所望の処理が行われる。
　このような成膜システム１においては、キャリアＣから大気搬送用搬送機構３６によりトレンチやホールを有する所定パターンが形成されたウエハＷを取り出し、ロードロック室６に搬送し、そのロードロック室を第２の真空搬送室２１と同程度の真空度に減圧した後、第２の搬送機構２６によりロードロック室のウエハＷを取り出し、第２の真空搬送室２１を介してデガス室５ａまたは５ｂに搬送し、ウエハＷのデガス処理を行う。その後、第１の搬送機構１６によりデガス室のウエハＷを取り出し、第１の真空搬送室１１を介してバリア膜成膜装置１２ａまたは１２ｂに搬入し、上述したようなバリア膜を成膜する。バリア膜成膜後、第１の搬送機構１６によりバリア膜成膜装置１２ａまたは１２ｂからウエハＷを取り出し、Ｒｕライナー膜成膜装置１４ａまたは１４ｂに搬入し、上述したようなＲｕライナー膜を成膜する。Ｒｕライナー膜成膜後、第１の搬送機構１６によりＲｕライナー膜成膜装置１４ａまたは１４ｂからウエハＷを取り出し、受け渡し室５に搬送する。その後、第２の搬送機構２６によりウエハＷを取り出し、第２の真空搬送室２１を介してＣｕ膜成膜装置２２ａまたは２２ｂに搬入し、上述した純Ｃｕ膜または純Ｃｕシード膜を形成する。純Ｃｕ膜または純Ｃｕシード膜を成膜後、第２の搬送機構２６によりＣｕ膜成膜装置２２ａまたは２２ｂからウエハＷを取り出し、Ｃｕ合金膜成膜装置２４ａまたは２４ｂに搬入し、上述したようなＣｕ合金膜を形成する。Ｃｕ合金膜成膜後、第２の搬送機構２６によりＣｕ合金膜成膜装置２４ａまたは２４ｂからウエハＷを取り出し、ロードロック室６に搬送し、そのロードロック室を大気圧に戻した後、大気搬送用搬送機構３６によりＣｕ膜が形成されたウエハＷを取り出し、キャリアＣに戻す。このような処理をキャリア内のウエハＷの数の分だけ繰り返す。
　成膜システム１によれば、大気開放することなく真空中でバリア膜、ライナー膜、Ｃｕ膜、Ｃｕ合金膜を成膜するので、各膜の界面での酸化を防止することができ、高性能のＣｕ配線を得ることができる。
　＜Ｃｕ膜成膜装置＞
　次に、純Ｃｕ膜を形成するＣｕ膜成膜装置２２ａ（２２ｂ）の好適な例について説明する。
　図１１は、Ｃｕ膜成膜装置の一例を示す断面図である。ここではＣｕ膜成膜装置としてｉＰＶＤであるＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ　Ｃｏｕｐｌｅｄ　Ｐｌａｓｍａ）型プラズマスパッタ装置を例にとって説明する。
　図１１に示すように、このＣｕ膜成膜装置２２ａ（２２ｂ）は、例えばアルミニウム等により筒体状に成形された処理容器５１を有している。この処理容器５１は接地され、その底部５２には排気口５３が設けられており、排気口５３には排気管５４が接続されている。排気管５４には圧力調整を行うスロットルバルブ５５および真空ポンプ５６が接続されており、処理容器５１内が真空引き可能となっている。また処理容器５１の底部５２には、処理容器５１内へ所定のガスを導入するガス導入口５７が設けられる。このガス導入口５７にはガス供給配管５８が接続されており、ガス供給配管５８には、プラズマ励起用ガスとして希ガス、例えばＡｒガスや他の必要なガス例えばＮ２ガス等を供給するためのガス供給源５９が接続されている。また、ガス供給配管５８には、ガス流量制御器、バルブ等よりなるガス制御部６０が介装されている。
　処理容器５１内には、被処理基板であるウエハＷを載置するための載置機構６２が設けられる。この載置機構６２は、円板状に成形された載置台６３と、この載置台６３を支持するとともに接地された中空筒体状の支柱６４とを有している。載置台６３は、例えばアルミニウム合金等の導電性材料よりなり、支柱６４を介して接地されている。載置台６３の中には冷却ジャケット６５が設けられており、図示しない冷媒流路を介して冷媒を供給するようになっている。また、載置台６３内には冷却ジャケット６５の上に絶縁材料で被覆された抵抗ヒーター８７が埋め込まれている。抵抗ヒーター８７は図示しない電源から給電されるようになっている。載置台６３には熱電対（図示せず）が設けられており、この熱電対で検出された温度に基づいて、冷却ジャケット６５への冷媒の供給および抵抗ヒーター８７への給電を制御することにより、ウエハ温度を所定の温度に制御できるようになっている。
　載置台６３の上面側には、例えばアルミナ等の誘電体部材６６ａの中に電極６６ｂが埋め込まれて構成された薄い円板状の静電チャック６６が設けられており、ウエハＷを静電力により吸着保持できるようになっている。また、支柱６４の下部は、処理容器５１の底部５２の中心部に形成された挿通孔６７を貫通して下方へ延びている。支柱６４は、図示しない昇降機構により上下移動可能となっており、これにより載置機構６２の全体が昇降される。
　支柱６４を囲むように、伸縮可能に構成された蛇腹状の金属ベローズ６８が設けられており、この金属ベローズ６８は、その上端が載置台６３の下面に気密に接合され、また下端が処理容器５１の底部５２の上面に気密に接合されており、処理容器５１内の気密性を維持しつつ載置機構６２の昇降移動を許容できるようになっている。 
　また底部５２には、上方に向けて例えば３本（図では２本のみ示す）の支持ピン６９が起立させて設けられており、また、この支持ピン６９に対応させて載置台６３にピン挿通孔７０が形成されている。したがって、載置台６３を降下させた際に、ピン挿通孔７０を貫通した支持ピン６９の上端部でウエハＷを受けて、そのウエハＷを外部より侵入する搬送アーム（図示せず）との間で移載することができる。このため、処理容器５１の下部側壁には、搬送アームを侵入させるために搬出入口７１が設けられ、この搬出入口７１には、開閉可能になされたゲートバルブＧが設けられている。このゲートバルブＧの反対側には、前述した第２の真空搬送室２１が設けられている。
　また上述した静電チャック６６の電極６６ｂには、給電ライン７２を介してチャック用電源７３が接続されており、このチャック用電源７３から電極６６ｂに直流電圧を印加することにより、ウエハＷが静電力により吸着保持される。また給電ライン７２にはバイアス用高周波電源７４が接続されており、この給電ライン７２を介して静電チャック６６の電極６６ｂに対してバイアス用の高周波電力を供給し、ウエハＷにバイアス電力が印加されるようになっている。この高周波電力の周波数は、４００ｋＨｚ～６０ＭＨｚが好ましく、例えば１３．５６ＭＨｚが採用される。
　一方、処理容器５１の天井部には、例えばアルミナ等の誘電体よりなる高周波に対して透過性のある透過板７６がＯリング等のシール部材７７を介して気密に設けられている。そして、この透過板７６の上部に、処理容器５１内の処理空間Ｓにプラズマ励起用ガスとしての希ガス、例えばＡｒガスをプラズマ化してプラズマを発生するためのプラズマ発生源７８が設けられる。なお、このプラズマ励起用ガスとして、Ａｒに代えて他の希ガス、例えばＨｅ、Ｎｅ、Ｋｒ等を用いてもよい。
　プラズマ発生源７８は、透過板７６に対応させて設けた誘導コイル８０を有しており、この誘導コイル８０には、プラズマ発生用の例えば１３．５６ＭＨｚの高周波電源８１が接続されて、上記透過板７６を介して処理空間Ｓに高周波電力が導入され誘導電界を形成するようになっている。
　また透過板７６の直下には、導入された高周波電力を拡散させる例えばアルミニウムよりなるバッフルプレート８２が設けられる。そして、このバッフルプレート８２の下部には、上記処理空間Ｓの上部側方を囲むようにして例えば断面が内側に向けて傾斜されて環状（截頭円錐殻状）の純Ｃｕからなるターゲット８３が設けられており、このターゲット８３にはＡｒイオンを引きつけるための直流電力を印加するターゲット用の電圧可変の直流電源８４が接続されている。なお、直流電源に代えて交流電源を用いてもよい。
　また、ターゲット８３の外周側には、これに磁界を付与するための磁石８５が設けられている。ターゲット８３はプラズマ中のＡｒイオンによりＣｕの金属原子、あるいは金属原子団としてスパッタされるとともに、プラズマ中を通過する際に多くはイオン化される。
　またこのターゲット８３の下部には、上記処理空間Ｓを囲むようにして例えばアルミニウムや銅よりなる円筒状の保護カバー部材８６が設けられている。この保護カバー部材８６は接地されるとともに、その下部は内側へ屈曲されて載置台６３の側部近傍に位置されている。したがって、保護カバー部材８６の内側の端部は、載置台６３の外周側を囲むようにして設けられている。
　なお、Ｃｕ膜成膜装置の各構成部も、上述の制御部４０により制御されるようになっている。
　このように構成されるＣｕ膜成膜装置においては、ウエハＷを図１１に示す処理容器５１内へ搬入し、このウエハＷを載置台６３上に載置して静電チャック６６により吸着し、制御部４０の制御下で以下の動作が行われる。このとき、載置台６３は、熱電対（図示せず）で検出された温度に基づいて、冷却ジャケット６５への冷媒の供給および抵抗ヒーター８７への給電を制御することにより温度制御される。
　まず、真空ポンプ５６を動作させることにより所定の真空状態にされた処理容器５１内に、ガス制御部６０を操作して所定流量でＡｒガスを流しつつスロットルバルブ５５を制御して処理容器５１内を所定の真空度に維持する。その後、可変直流電源８４から直流電力をＣｕターゲット８３に印加し、さらにプラズマ発生源７８の高周波電源８１から誘導コイル８０に高周波電力（プラズマ電力）を供給する。一方、バイアス用高周波電源７４から静電チャック６６の電極６６ｂに対して所定のバイアス用の高周波電力を供給する。
　これにより、処理容器５１内においては、誘導コイル８０に供給された高周波電力によりアルゴンプラズマが形成されてアルゴンイオンが生成され、これらイオンはターゲット８３に印加された直流電圧に引き寄せられてターゲット８３に衝突し、このターゲット８３がスパッタされてＣｕ粒子が放出される。この際、ターゲット８３に印加する直流電圧により放出されるＣｕ粒子の量が最適に制御される。
　また、スパッタされたターゲット８３からのＣｕ粒子であるＣｕ原子、Ｃｕ原子団はプラズマ中を通る際に多くはイオン化される。ここでＣｕ粒子は、イオン化されたＣｕイオンと電気的に中性な中性Ｃｕ原子とが混在する状態となって下方向へ飛散して行く。特に、この処理容器５１内の圧力をある程度高くし、これによりプラズマ密度を高めることにより、Ｃｕ粒子を高効率でイオン化することができる。この時のイオン化率は高周波電源８１から供給される高周波電力により制御される。
　そして、Ｃｕイオンは、高周波電源７４から静電チャック６６の電極６６ｂに印加されたバイアス用の高周波電力によりウエハＷ面上に形成される厚さ数ｍｍ程度のイオンシースの領域に入ると、強い指向性をもってウエハＷ側に加速するように引き付けられてウエハＷに堆積してＣｕ薄膜が形成される。
　このとき、ウエハ温度を高く（６５～３５０℃）設定するとともに、バイアス用高周波電源７４から静電チャック６６の電極６６ｂに対して印加されるバイアスパワーを調整してＣｕによる成膜とＡｒによるエッチングを調整して、Ｃｕの流動性を良好にすることにより、開口が狭いトレンチやホールであっても良好な埋め込み性で純Ｃｕを埋め込むことができる。具体的には、Ｃｕ成膜量（成膜レート）をＴＤ、プラズマ生成用のガスのイオンによるエッチング量（エッチングレート）をＴＥとすると、０≦ＴＥ／ＴＤ＜１、さらには０＜ＴＥ／ＴＤ＜１となるようにバイアスパワーを調整することが好ましい。
　良好な埋め込み性を得る観点から、処理容器５１内の圧力（プロセス圧力）は、１～１００ｍＴｏｒｒ（０．１３３～１３．３Ｐａ）、さらには３５～９０ｍＴｏｒｒ（４．６６～１２．０Ｐａ）が好ましく、Ｃｕターゲットへの直流電力は４～１２ｋＷ、さらには６～１０ｋＷとすることが好ましい。
　なお、トレンチやホールの開口が広い場合等には、ウエハ温度を低く（－５０～０℃）設定するとともに、処理容器５１内の圧力をより低くして成膜することができる。これにより、成膜レートを高くすることができる。また、このような場合には、ｉＰＶＤに限らず、通常のスパッタ、イオンプレーティング等の通常のＰＶＤを用いることもできる。
　＜Ｃｕ合金膜成膜装置＞
　Ｃｕ合金膜成膜装置２４ａ（２４ｂ）としては、図１１に示すＣｕ膜成膜装置２２ａ（２２ｂ）のターゲット８３を純ＣｕからＣｕ合金に変えるのみで、他の構成はＣｕ膜成膜装置２２ａ（２２ｂ）と同様のプラズマスパッタ装置を用いることができる。また、埋め込み性を重視する必要がない場合等には、ｉＰＶＤに限らず、通常のスパッタ、イオンプレーティング等の通常のＰＶＤを用いることもできる。
　＜バリア膜成膜装置＞
　バリア膜成膜装置１２ａ（１２ｂ）としては、ターゲット８３を使用する材料に変えるのみで図１１の成膜装置と同様の構成の成膜装置を用いてプラズマスパッタにより成膜することができる。また、プラズマスパッタに限定されず、通常のスパッタ、イオンプレーティング等の他のＰＶＤであってもよく、ＣＶＤ（Ｃｈｅｍｉｃａｌ　Ｖａｐｏｒ　Ｄｅｐｏｓｉｔｉｏｎ）やＡＬＤ（Ａｔｏｍｉｃ　Ｌａｙｅｒ　Ｄｅｐｏｓｉｔｉｏｎ）、プラズマを用いたＣＶＤやＡＬＤで成膜することもできる。不純物を低減する観点からはＰＶＤが好ましい。
　＜Ｒｕ膜成膜装置＞
　次に、Ｒｕライナー膜を形成するためのＲｕ膜成膜装置１４ａ（１４ｂ）について説明する。Ｒｕライナー膜は熱ＣＶＤにより好適に形成することができる。図１２は、Ｒｕ膜成膜装置の一例を示す断面図であり、熱ＣＶＤによりＲｕ膜を形成するものである。
　図１２に示すように、このＲｕ膜成膜装置１４ａ（１４ｂ）は、例えばアルミニウム等により筒体に形成された処理容器１０１を有している。処理容器１０１の内部には、ウエハＷを載置する例えばＡｌＮ等のセラミックスからなる載置台１０２が配置されており、この載置台１０２内にはヒーター１０３が設けられている。このヒーター１０３はヒーター電源（図示せず）から給電されることにより発熱する。
　処理容器１０１の天壁には、Ｒｕ膜を形成するための処理ガスやパージガス等を処理容器１０１内にシャワー状に導入するためのシャワーヘッド１０４が載置台１０２と対向するように設けられている。シャワーヘッド１０４はその上部にガス導入口１０５を有し、その内部にガス拡散空間１０６が形成されており、その底面には多数のガス吐出孔１０７が形成されている。ガス導入口１０５にはガス供給配管１０８が接続されており、ガス供給配管１０８にはＲｕ膜を形成するための処理ガスやパージガス等を供給するためのガス供給源１０９が接続されている。また、ガス供給配管１０８には、ガス流量制御器、バルブ等よりなるガス制御部１１０が介装されている。Ｒｕを成膜するためのガスとしては、上述したように、好適なものとしてルテニウムカルボニル（Ｒｕ３（ＣＯ）１２）を挙げることができる。このルテニウムカルボニルは熱分解によりＲｕ膜を形成することができる。
　処理容器１０１の底部には、排気口１１１が設けられており、この排気口１１１には排気管１１２が接続されている。排気管１１２には圧力調整を行うスロットルバルブ１１３および真空ポンプ１１４が接続されており、処理容器１０１内が真空引き可能となっている。
　載置台１０２には、ウエハ搬送用の３本（２本のみ図示）のウエハ支持ピン１１６が載置台１０２の表面に対して突没可能に設けられ、これらウエハ支持ピン１１６は支持板１１７に固定されている。そして、ウエハ支持ピン１１６は、エアシリンダ等の駆動機構１１８によりロッド１１９を昇降することにより、支持板１１７を介して昇降される。なお、符号１２０はベローズである。一方、処理容器１０１の側壁には、ウエハ搬出入口１２１が形成されており、ゲートバルブＧを開けた状態で第１の真空搬送室１１との間でウエハＷの搬入出が行われる。
　このようなＲｕ膜成膜装置１４ａ（１４ｂ）においては、ゲートバルブＧを開けて、ウエハＷを載置台１０２上に載置した後、ゲートバルブＧを閉じ、処理容器１０１内を真空ポンプ１１４により排気して処理容器１０１内を所定の圧力に調整しつつ、ヒーター１０３より載置台１０２を介してウエハＷを所定温度に加熱した状態で、ガス供給源１０９からガス供給配管１０８およびシャワーヘッド１０４を介して処理容器１０１内へルテニウムカルボニル（Ｒｕ３（ＣＯ）１２）ガス等の処理ガスを導入する。これにより、ウエハＷ上で処理ガスの反応が進行し、ウエハＷの表面にＲｕ膜が形成される。
　Ｒｕ膜の成膜には、ルテニウムカルボニル以外の他の成膜原料、例えば上述したようなルテニウムのペンタジエニル化合物をＯ２ガスのような分解ガスとともに用いることができる。またＲｕ膜をＰＶＤで成膜することもできる。ただし、良好なステップカバレッジが得られ、かつ膜の不純物を少なくすることができることからルテニウムカルボニルを用いたＣＶＤで成膜することが好ましい。
　＜他の工程に用いる装置＞
　以上の成膜システム１により上記第１～第３の実施形態におけるＣｕ合金膜の形成までを行うことができるが、それ以降のアニール工程、ＣＭＰ工程、キャップ層成膜工程は、成膜システム１から搬出した後のウエハＷに対し、アニール装置、ＣＭＰ装置、キャップ層成膜装置を用いて行うことができる。これらの装置は、通常用いられる構成のものでよい。これら装置と成膜システム１とでＣｕ配線形成システムを構成し、制御部４０と同じ機能を有する共通の制御部により一括して制御するようにすることにより、上記第１～第３の実施形態に示された方法を一つのレシピにより一括して制御することができる。
　＜第１～第３の実施形態の効果＞
　上記第１～第３の実施形態によれば、ＰＶＤにより純Ｃｕ膜を形成して少なくともトレンチやホールのような凹部内の表面に純Ｃｕを存在させ、ＰＶＤによりＣｕ合金膜を、凹部の上面よりも上に積み増されるように形成し、キャップ層を形成する前および／またはキャップ層を形成する際に、Ｃｕ配線とキャップ層の界面に対応する部分を含む領域に、Ｃｕ合金膜に含まれる合金成分を偏析させるので、キャップ層を形成した際に、キャップ層とＣｕ配線との界面に合金成分が十分存在することとなり、キャップ層とＣｕ配線との密着性を良好とすることができる。また、合金成分はキャップ層とＣｕ配線と界面に偏析するため、Ｃｕ配線内に存在する合金成分の濃度は少なく、Ｃｕ合金で配線を形成する場合に比べて抵抗が低いＣｕ配線を形成することができる。
　＜他の適用＞
　以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されることなく種々変形可能である。例えば、成膜システムとしては、図１０のようなタイプに限らず、一つの搬送装置に全ての成膜装置が接続されているタイプであってもよい。また、図１０のようなマルチチャンバタイプのシステムではなく、バリア膜、Ｒｕライナー膜、純Ｃｕ膜（純Ｃｕシード膜）、Ｃｕ合金膜のうち、一部のみを同一の成膜システムで形成し、残部を別個に設けた装置により大気暴露を経て成膜するようにしてもよいし、全てを別個の装置で大気暴露を経て成膜するようにしてもよい。
　さらに、上記実施形態では、凹部としてトレンチとビア（ホール）とを有するウエハに本発明の方法を適用した例を示したが、凹部としてトレンチのみを有する場合でも、ホールのみを有する場合でも本発明を適用できることはいうまでもない。また、シングルダマシン構造、ダブルダマシン構造、三次元実装構造等、種々の構造のデバイスにおける埋め込みに適用することができる。また、上記実施形態では、被処理基板として半導体ウエハを例にとって説明したが、半導体ウエハにはシリコンのみならず、ＧａＡｓ、ＳｉＣ、ＧａＮなどの化合物半導体も含まれ、さらに、半導体ウエハに限定されず、液晶表示装置等のＦＰＤ（フラットパネルディスプレイ）に用いるガラス基板や、セラミック基板等にも本発明を適用することができることはもちろんである。 

Claims (17)

  1. 　基板に形成された所定パターンの凹部内にＣｕを埋め込んでＣｕ配線を形成するＣｕ配線の形成方法であって、
    　少なくとも前記凹部の表面にバリア膜を形成する工程と、
    　ＰＶＤにより純Ｃｕ膜を形成して少なくとも前記凹部内の表面に純Ｃｕを存在させる工程と、
    　次いで、ＰＶＤによりＣｕ合金からなるＣｕ合金膜を、前記凹部の上面よりも上に積み増されるように形成する工程と、
    　ＣＭＰにより全面を研磨して前記凹部内にＣｕ配線を形成する工程と、
    　前記Ｃｕ配線上に誘電体からなるキャップ層を形成する工程と、
    　前記キャップ層を形成する前および／または前記キャップ層を形成する際に、前記Ｃｕ合金膜中の合金成分を拡散させて、前記Ｃｕ配線と前記キャップ層の界面に対応する部分を含む領域に、前記Ｃｕ合金膜に含まれる合金成分を偏析させる工程と
    を有する、Ｃｕ配線の形成方法。
  2. 　前記バリア膜を形成した後、前記純Ｃｕ膜を形成する前に、Ｒｕ膜を形成する工程をさらに有する、請求項１に記載のＣｕ配線の形成方法。
  3. 　前記Ｒｕ膜は、ＣＶＤにより形成される、請求項２に記載のＣｕ配線の形成方法。
  4. 　前記純Ｃｕ膜を形成する際に、前記凹部内の全体に純Ｃｕが埋め込まれるようにする、請求項１に記載のＣｕ配線の形成方法。
  5. 　前記純Ｃｕ膜を形成する際に、前記凹部内の表面に純Ｃｕのシード膜として形成する、請求項１に記載のＣｕ配線の形成方法。
  6. 　前記純Ｃｕ膜を形成する際に、前記凹部内の途中まで空間を残すように純Ｃｕが埋め込まれるようにする、請求項１に記載のＣｕ配線の形成方法。
  7. 　前記合金成分を拡散させて偏析させる工程は、前記Ｃｕ合金膜を形成した後に基板をアニールすることを含む、請求項１に記載のＣｕ配線の形成方法。
  8. 　前記合金成分を拡散させて偏析させる工程は、前記Ｃｕ合金膜を形成する際の基板の加熱を含む、請求項１に記載のＣｕ配線の形成方法。
  9. 　前記合金成分を拡散させて偏析させる工程は、前記キャップ層を形成する際の基板の加熱を含む、請求項１に記載のＣｕ配線の形成方法。
  10. 　前記純Ｃｕ膜の形成は、基板が収容された処理容器内にプラズマ生成ガスによりプラズマを生成し、純ＣｕからなるターゲットからＣｕを飛翔させて、Ｃｕを前記プラズマ中でイオン化させ、前記基板にバイアス電力を印加してＣｕイオンを基板上に引きこむ装置により行われる、請求項１に記載のＣｕ配線の形成方法。
  11. 　前記Ｃｕ合金膜の形成は、基板が収容された処理容器内にプラズマ生成ガスによりプラズマを生成し、Ｃｕ合金からなるターゲットからＣｕおよび合金成分を放出させて、Ｃｕおよび合金成分を前記プラズマ中でイオン化させ、前記基板にバイアス電力を印加してＣｕイオンおよび合金成分のイオンを基板上に引きこむ装置により行われる、請求項１に記載のＣｕ配線の形成方法。
  12. 　前記Ｃｕ合金膜を構成するＣｕ合金は、Ｃｕ－Ａｌ、Ｃｕ－Ｍｎ、Ｃｕ－Ｍｇ、Ｃｕ－Ａｇ、Ｃｕ－Ｓｎ、Ｃｕ－Ｐｂ、Ｃｕ－Ｚｎ、Ｃｕ－Ｐｔ、Ｃｕ－Ａｕ、ＣｕＮｉ、Ｃｕ－Ｃｏ、およびＣｕ－Ｔｉから選択されるものである、請求項１に記載のＣｕ配線の形成方法。
  13. 　前記Ｃｕ合金膜を構成するＣｕ合金は、Ｃｕ－Ｍｎである、請求項１２に記載のＣｕ配線の形成方法。
  14. 　前記Ｃｕ合金膜を構成するＣｕ合金は、Ｃｕ－Ａｌである、請求項１２に記載のＣｕ配線の形成方法。
  15. 　前記バリア膜は、Ｔｉ膜、ＴｉＮ膜、Ｔａ膜、ＴａＮ膜、Ｔａ／ＴａＮの２層膜、ＴａＣＮ膜、Ｗ膜、ＷＮ膜、ＷＣＮ膜、Ｚｒ膜、ＺｒＮ膜、Ｖ膜、ＶＮ膜、Ｎｂ膜、ＮｂＮ膜からなる群から選択されるものである、請求項１に記載のＣｕ配線の形成方法。
  16. 　前記バリア膜は、ＰＶＤにより形成される、請求項１に記載のＣｕ配線の形成方法。
  17. 　コンピュータ上で動作し、Ｃｕ配線形成システムを制御するためのプログラムが記憶された記憶媒体であって、前記プログラムは、実行時に、
    　少なくとも基板に形成された所定パターンの凹部の表面にバリア膜を形成する工程と、
    　ＰＶＤにより純Ｃｕ膜を形成して少なくとも前記凹部内の表面に純Ｃｕを存在させる工程と、
    　次いで、ＰＶＤによりＣｕ合金からなるＣｕ合金膜を、前記凹部の上面よりも上に積み増されるように形成する工程と、
    　ＣＭＰにより全面を研磨して前記凹部内にＣｕ配線を形成する工程と、
    　前記Ｃｕ配線上に誘電体からなるキャップ層を形成する工程と、
    　前記キャップ層を形成する前および／または前記キャップ層を形成する際に、前記Ｃｕ合金膜中の合金成分を拡散させて、前記Ｃｕ配線と前記キャップ層の界面に対応する部分を含む領域に、前記Ｃｕ合金膜に含まれる合金成分を偏析させる工程と
    を有する、Ｃｕ配線の形成方法が行われるように、コンピュータに前記Ｃｕ配線形成システムを制御させる、記憶媒体。
PCT/JP2012/057919 2011-03-30 2012-03-27 Ｃｕ配線の形成方法 WO2012133400A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020137028611A KR20140021628A (ko) 2011-03-30 2012-03-27 Cu 배선의 형성 방법
US14/042,198 US20140030886A1 (en) 2011-03-30 2013-09-30 Method for forming copper wiring

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2011-075147 2011-03-30
JP2011075147 2011-03-30

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US14/042,198 Continuation US20140030886A1 (en) 2011-03-30 2013-09-30 Method for forming copper wiring

Publications (1)

Publication Number Publication Date
WO2012133400A1 true WO2012133400A1 (ja) 2012-10-04

Family

ID=46931116

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2012/057919 WO2012133400A1 (ja) 2011-03-30 2012-03-27 Ｃｕ配線の形成方法

Country Status (4)

Country Link
US (1) US20140030886A1 (ja)
KR (1) KR20140021628A (ja)
TW (1) TW201304060A (ja)
WO (1) WO2012133400A1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014010333A1 (ja) * 2012-07-09 2014-01-16 東京エレクトロン株式会社 Ｃｕ配線の形成方法およびコンピュータ読み取り可能な記憶媒体
EP2779224A2 (en) * 2013-03-15 2014-09-17 Applied Materials, Inc. Methods for producing interconnects in semiconductor devices
CN104112701A (zh) * 2013-04-18 2014-10-22 中芯国际集成电路制造(上海)有限公司 半导体结构及其制造方法
US20150004784A1 (en) * 2013-06-28 2015-01-01 Tokyo Electron Limited Copper Wiring Forming Method
JP2015041708A (ja) * 2013-08-22 2015-03-02 東京エレクトロン株式会社 Ｃｕ配線構造の形成方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8969197B2 (en) * 2012-05-18 2015-03-03 International Business Machines Corporation Copper interconnect structure and its formation
US9142456B2 (en) * 2013-07-30 2015-09-22 Lam Research Corporation Method for capping copper interconnect lines
US9472449B2 (en) 2014-01-15 2016-10-18 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure with inlaid capping layer and method of manufacturing the same
JP6268036B2 (ja) * 2014-05-16 2018-01-24 東京エレクトロン株式会社 Ｃｕ配線の製造方法
US9455182B2 (en) * 2014-08-22 2016-09-27 International Business Machines Corporation Interconnect structure with capping layer and barrier layer
KR102321209B1 (ko) 2014-11-03 2021-11-02 삼성전자주식회사 반도체 장치 및 이의 제조 방법
CN104538346A (zh) * 2014-12-26 2015-04-22 上海集成电路研发中心有限公司 一种铜互连结构的形成方法
US20170047251A1 (en) * 2015-08-12 2017-02-16 United Microelectronics Corp. Method of manufacturing a semiconductor device including forming a dielectric layer around a patterned etch mask
US10157784B2 (en) * 2016-02-12 2018-12-18 Tokyo Electron Limited Integration of a self-forming barrier layer and a ruthenium metal liner in copper metallization

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003514126A (ja) * 1999-11-18 2003-04-15 東京エレクトロン株式会社 イオン化物理蒸着法の方法および装置
WO2006016678A1 (ja) * 2004-08-12 2006-02-16 Nec Corporation 半導体装置及びその製造方法
JP2010153582A (ja) * 2008-12-25 2010-07-08 Fujitsu Semiconductor Ltd 半導体装置の製造方法
JP2010212601A (ja) * 2009-03-12 2010-09-24 Tokyo Electron Ltd ＣＶＤ−Ｒｕ膜の形成方法および半導体装置の製造方法
JP2011035347A (ja) * 2009-08-06 2011-02-17 Fujitsu Semiconductor Ltd 半導体装置の製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5300813A (en) * 1992-02-26 1994-04-05 International Business Machines Corporation Refractory metal capped low resistivity metal conductor lines and vias
US6130156A (en) * 1998-04-01 2000-10-10 Texas Instruments Incorporated Variable doping of metal plugs for enhanced reliability
US20020058409A1 (en) * 2000-11-16 2002-05-16 Ching-Te Lin Elimination of overhang in liner/barrier/seed layers using post-deposition sputter etch
US6605874B2 (en) * 2001-12-19 2003-08-12 Intel Corporation Method of making semiconductor device using an interconnect
US6806192B2 (en) * 2003-01-24 2004-10-19 Taiwan Semiconductor Manufacturing Company, Ltd. Method of barrier-less integration with copper alloy
US20050076580A1 (en) * 2003-10-10 2005-04-14 Air Products And Chemicals, Inc. Polishing composition and use thereof
KR100703968B1 (ko) * 2005-01-13 2007-04-06 삼성전자주식회사 반도체 소자의 배선 형성 방법
US7405153B2 (en) * 2006-01-17 2008-07-29 International Business Machines Corporation Method for direct electroplating of copper onto a non-copper plateable layer
JPWO2008078363A1 (ja) * 2006-12-22 2010-04-15 株式会社ルネサステクノロジ 半導体装置の製造方法および半導体装置
US7655564B2 (en) * 2007-12-12 2010-02-02 Asm Japan, K.K. Method for forming Ta-Ru liner layer for Cu wiring
JP2011100775A (ja) * 2009-11-04 2011-05-19 Renesas Electronics Corp 半導体装置およびその製造方法
US9926639B2 (en) * 2010-07-16 2018-03-27 Applied Materials, Inc. Methods for forming barrier/seed layers for copper interconnect structures
US8492274B2 (en) * 2011-11-07 2013-07-23 International Business Machines Corporation Metal alloy cap integration

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003514126A (ja) * 1999-11-18 2003-04-15 東京エレクトロン株式会社 イオン化物理蒸着法の方法および装置
WO2006016678A1 (ja) * 2004-08-12 2006-02-16 Nec Corporation 半導体装置及びその製造方法
JP2010153582A (ja) * 2008-12-25 2010-07-08 Fujitsu Semiconductor Ltd 半導体装置の製造方法
JP2010212601A (ja) * 2009-03-12 2010-09-24 Tokyo Electron Ltd ＣＶＤ−Ｒｕ膜の形成方法および半導体装置の製造方法
JP2011035347A (ja) * 2009-08-06 2011-02-17 Fujitsu Semiconductor Ltd 半導体装置の製造方法

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014010333A1 (ja) * 2012-07-09 2014-01-16 東京エレクトロン株式会社 Ｃｕ配線の形成方法およびコンピュータ読み取り可能な記憶媒体
EP2779224A2 (en) * 2013-03-15 2014-09-17 Applied Materials, Inc. Methods for producing interconnects in semiconductor devices
KR20140113611A (ko) * 2013-03-15 2014-09-24 어플라이드 머티어리얼스, 인코포레이티드 반도체 디바이스 내에 상호접속부를 생성하는 방법
EP2779224A3 (en) * 2013-03-15 2014-12-31 Applied Materials, Inc. Methods for producing interconnects in semiconductor devices
US9425092B2 (en) 2013-03-15 2016-08-23 Applied Materials, Inc. Methods for producing interconnects in semiconductor devices
US10062607B2 (en) 2013-03-15 2018-08-28 Applied Materials, Inc. Methods for producing interconnects in semiconductor devices
KR102178622B1 (ko) 2013-03-15 2020-11-13 어플라이드 머티어리얼스, 인코포레이티드 반도체 디바이스 내에 상호접속부를 생성하는 방법
CN104112701A (zh) * 2013-04-18 2014-10-22 中芯国际集成电路制造(上海)有限公司 半导体结构及其制造方法
US20150004784A1 (en) * 2013-06-28 2015-01-01 Tokyo Electron Limited Copper Wiring Forming Method
JP2015012132A (ja) * 2013-06-28 2015-01-19 東京エレクトロン株式会社 Ｃｕ配線の形成方法
US9406557B2 (en) * 2013-06-28 2016-08-02 Tokyo Electron Limited Copper wiring forming method with Ru liner and Cu alloy fill
JP2015041708A (ja) * 2013-08-22 2015-03-02 東京エレクトロン株式会社 Ｃｕ配線構造の形成方法

Also Published As

Publication number Publication date
KR20140021628A (ko) 2014-02-20
US20140030886A1 (en) 2014-01-30
TW201304060A (zh) 2013-01-16

Similar Documents

Publication Publication Date Title
WO2012133400A1 (ja) Ｃｕ配線の形成方法
JP6139298B2 (ja) Ｃｕ配線の形成方法
JP6257217B2 (ja) Ｃｕ配線構造の形成方法
JP5767570B2 (ja) Ｃｕ配線の形成方法およびＣｕ膜の成膜方法、ならびに成膜システム
JP6117588B2 (ja) Ｃｕ配線の形成方法
JP5969306B2 (ja) Ｃｕ配線の形成方法
US8399353B2 (en) Methods of forming copper wiring and copper film, and film forming system
KR102008475B1 (ko) Cu 배선의 형성 방법 및 반도체 장치의 제조 방법
JP5788785B2 (ja) Ｃｕ配線の形成方法および成膜システム
US20140287163A1 (en) Method of forming copper wiring and method and system for forming copper film
TWI651807B (zh) Ｃｕ配線之製造方法
WO2014010333A1 (ja) Ｃｕ配線の形成方法およびコンピュータ読み取り可能な記憶媒体
JP2017135237A (ja) Ｃｕ配線の製造方法およびＣｕ配線製造システム
KR101357531B1 (ko) Ｃｕ 배선의 형성 방법 및 Ｃｕ막의 성막 방법, 성막 시스템, 및 기억 매체

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 12764446

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

ENP Entry into the national phase

Ref document number: 20137028611

Country of ref document: KR

Kind code of ref document: A

122 Ep: pct application non-entry in european phase

Ref document number: 12764446

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP