CN104538346A - 一种铜互连结构的形成方法 - Google Patents

一种铜互连结构的形成方法 Download PDF

Info

Publication number
CN104538346A
CN104538346A CN201410844680.5A CN201410844680A CN104538346A CN 104538346 A CN104538346 A CN 104538346A CN 201410844680 A CN201410844680 A CN 201410844680A CN 104538346 A CN104538346 A CN 104538346A
Authority
CN
China
Prior art keywords
copper
layer
interconnection structure
formation method
groove
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410844680.5A
Other languages
English (en)
Inventor
徐文忠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai IC R&D Center Co Ltd
Shanghai Huahong Group Co Ltd
Original Assignee
Shanghai Huahong Group Co Ltd
Shanghai Integrated Circuit Research and Development Center Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huahong Group Co Ltd, Shanghai Integrated Circuit Research and Development Center Co Ltd filed Critical Shanghai Huahong Group Co Ltd
Priority to CN201410844680.5A priority Critical patent/CN104538346A/zh
Publication of CN104538346A publication Critical patent/CN104538346A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers

Abstract

本发明提供一种铜互连结构的形成方法，包括以下步骤：首先提供一半导体衬底，对衬底进行光刻和刻蚀工艺，以形成沟槽；然后在沟槽内沉积扩散阻挡层以及粘附层，并填充金属铜；再接着对金属铜进行低温退火工艺，并在金属铜以及粘附层的表面继续沉积一层铜籽晶层；随后在沟槽内充满铜银合金层，并对所述铜银合金层进行退火工艺；最后采用平坦化工艺去除沟槽外多余的扩散阻挡层、粘附层、铜籽晶层以及铜银合金层。本发明通过设置铜银合金层降低金属铜表面的电迁移现象，同时，铜银合金层仅占沟槽内的部分高度，可防止电阻率的增大，进而降低集成电路的RC延迟，避免了电迁移现象带来的各种工艺风险，有利于铜互连技术的发展和应用。

Description

一种铜互连结构的形成方法
技术领域
本发明涉及半导体集成电路制造技术领域，更具体地，涉及一种铜互连结构的形成方法。
背景技术
铜互连技术是指在半导体集成电路互连层的制作中采用铜金属材料取代传统铝金属互连材料的新型半导体制造工艺。由于采用铜互连线可以降低互连层的厚度，使得互连层间的分布电容降低，从而使得频率提高成为可能。但是，随着晶片尺寸越来越大，工艺技术代越来越小，集成度越来越高，对器件的可靠性要求越发严格，对现有铜互连工艺也提出了更高的要求。
但是，随着芯片集成度的提高，互连引线的尺寸也变得更小，同时，在较大电流密度的作用下，铜互连线中的Cu原子容易随着电子运动方向发生迁移，产生电迁移现象，所谓电迁移现象是金属线在电流和温度作用下产生的金属迁移现象，它可能使金属线断裂，从而影响芯片的正常工作。通常，电迁移在高电流密度和高频率变化的连线上比较容易产生，为了避免电迁移效应，可以增加连线的宽度，但是增加连线的宽度与芯片集成度的提高是相违背的。
在当前的铜互连工艺中，作为布线材料的铜可以快速扩散进入并穿过硅衬底和例如二氧化硅的介质膜，扩散进入相邻的介质区域可导致在两互连线之间形成导通路径，产生短路；扩散进入相邻的硅衬底可导致结漏，从而破坏器件。
铜原子的电迁移的两个主要途径包括：铜与扩散阻挡层之间的界面以及铜与上层介质覆盖层之间的界面。在目前的铜互连工艺中，铜与扩散阻挡层之间的界面可以采用粘附层来解决铜金属电迁移的问题，但是，铜与上层介质覆盖层之间的铜金属电迁移问题尚未得到解决，因此，本领域技术人员亟需提供一种铜互连结构的形成方法，以解决铜金属的电迁移问题。
发明内容
针对以上问题，为克服现有技术的不足，本发明的目的在于提供一种铜互连结构的形成方法，以解决现有技术中铜金属的电迁移问题。
为解决上述问题，本发明提供一种铜互连结构的形成方法，包括以下步骤：
步骤S01：提供一半导体衬底，对所述半导体衬底进行光刻和刻蚀工艺，以形成沟槽；
步骤S02：在所述沟槽内沉积扩散阻挡层以及粘附层，并填充金属铜；其中，所述金属铜的上表面位于所述沟槽内；
步骤S03：对所述金属铜进行低温退火工艺，并在金属铜以及粘附层的表面继续沉积一层铜籽晶层；
步骤S04：在所述沟槽内充满铜银合金层并覆盖所述铜籽晶层的表面，并对所述铜银合金层进行退火工艺；
步骤S05：采用平坦化工艺去除所述沟槽外多余的扩散阻挡层、粘附层、铜籽晶层以及铜银合金层。
优选的，所述铜银合金层通过脉冲电镀工艺形成。
优选的，所述脉冲电镀工艺中采用的电镀液包括硫酸铜以及硫酸银；其中，所述硫酸铜的浓度为0.03～0.3mol/L，所述硫酸银的浓度为0.0001～0.003mol/L。
优选的，所述电镀液的pH值为1～3。
优选的，所述脉冲电镀工艺中脉冲电镀的参数为：正向电流密度为1mA/cm2～5mA/cm2；脉冲占宽比为5％～30％；脉冲频率为0.01Hz～1Hz。
优选的，在步骤S03中，对所述金属铜进行退火的温度为200～300℃，退火时间为30～300s。
优选的，在步骤S05中，所述沟槽外多余的扩散阻挡层、粘附层、铜籽晶层以及铜银合金层采用化学机械研磨方法去除。
优选的，所述扩散阻挡层以及粘附层采用原子层淀积或者化学气相沉积工艺形成。
优选的，所述粘附层材料为Co、Ta或Ru。
优选的，所述扩散阻挡层的材料为TaN、RuTa或WCN。
优选的，在步骤S02中，所述金属铜的填充方法为物理气象淀积、化学气象淀积或原子层淀积。
从上述技术方案可以看出，本发明提供的一种铜互连结构的形成方法，通过设置铜银合金层降低金属铜表面的电迁移现象，同时，铜银合金层仅占沟槽内的部分高度，可防止电阻率的增大，进而降低集成电路的RC延迟；此外，本发明同时通过粘附层解决了金属铜与扩散阻挡层之间电迁移问题，避免了电迁移现象带来的各种工艺风险，有利于铜互连技术的发展和应用。
附图说明
结合附图，并通过参考下面的详细描述，将会更容易地对本发明有更完整的理解并且更容易地理解其伴随的优点和特征，其中：
图1是本发明提供的一种铜互连结构的形成方法的优选实施例的流程示意图；
图2-图6是本发明提供的一种形成铜互连结构的优选实施例的结构示意图。
具体实施方式
为使本发明的内容更加清楚易懂，以下结合说明书附图，对本发明的内容作进一步说明。当然本发明并不局限于该具体实施例，本领域内的技术人员所熟知的一般替换也涵盖在本发明的保护范围内。其次，本发明利用示意图进行了详细的表述，在详述本发明实例时，为了便于说明，示意图不依照一般比例局部放大，不应以此作为对本发明的限定。
以下结合附图和具体实施例对本发明提供的一种铜互连结构的形成方法作进一步详细说明，需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便、明晰地辅助说明本发明实施例的目的。
请参阅图1，图1是本发明提供的一种铜互连结构的形成方法的优选实施例的流程示意图；同时，请对照参考图2-图6，图2-图6是本发明提供的一种形成铜互连结构的优选实施例的结构示意图。
请参阅图1，本发明提供一种铜互连结构的形成方法，包括以下步骤：
如图2所示，步骤S01：提供一半导体衬底10，对半导体衬底10进行光刻和刻蚀工艺，以形成沟槽20。
具体的，本实施例中，所述半导体衬底10的材料可以为单晶硅、多晶硅、非晶硅中的一种，所述半导体衬底10的材料还可以是绝缘体上硅(SOI，Silicon On Insulator),或者其他半导体材料或硅上外延结构。
如图3所示，步骤S02：在沟槽20内沉积扩散阻挡层30以及粘附层40，并填充金属铜50。
本实施例中，扩散阻挡层30以及粘附层40可采用原子层淀积或者化学气相沉积工艺形成；其中，粘附层40材料优选为Co、Ta或Ru等惰性金属，扩散阻挡层30的材料优选为TaN、RuTa或WCN，扩散阻挡层30的材料也可以是包括Ta、TaN、Ru、Co或Mn，以及其氧化物、氮氧化物。扩散阻挡层30以及粘附层40的厚度优选为1～2纳米。
具体的，沟槽20内首先沉积扩散阻挡层30，扩散阻挡层30覆盖在沟槽20的侧壁以及底部，同时覆盖在衬底10的表面；扩散阻挡层30可以为单层或叠层结构，本实施例中，扩散阻挡层30的材料优选为钽，粘附层40的材料优选为Co。金属铜50的填充可以采用业界通用的物理气象淀积、化学气象淀积或原子层淀积方法实现。
由于金属铜50与扩散阻挡层30之间容易出现电迁移的现象，通过在两者之间设置惰性金属层即粘附层40，大大减少了铜电迁移的可能性。
如图4所示，步骤S03：对金属铜50进行退火工艺，并在金属铜50以及粘附层40的表面继续沉积形成铜籽晶层60。
在填充金属铜50后，进行低温退火工艺，在进行退火工艺后，沟槽20上部的金属铜50流至沟槽20底部，最后金属铜50的上表面位于沟槽20内。
本实施例中，对所述金属铜50进行退火工艺时，可采用的气氛为H2、N2或其混合物，温度优选为200～300℃，退火时间优选为30～300s。铜籽晶层60可通过物理气相沉积工艺(Physical Vapor Deposition，PVD)沉积得到，其中，铜籽晶层60覆盖在金属铜50的上表面以及粘附层40的侧壁以及上表面。
如图5所示，步骤S04：在沟槽20内充满铜银合金层70并覆盖铜籽晶层60的表面，并对铜银合金层70进行退火工艺。
具体的，本实施例中，铜银合金层70通过脉冲电镀工艺形成；其中，脉冲电镀工艺中采用的电镀液包括硫酸铜以及硫酸银；其中，所述硫酸铜的浓度为0.03～0.3mol/L，所述硫酸银的浓度为0.0001～0.003mol/L；较佳的，电镀液的pH值优选为1～3。
脉冲电镀工艺中脉冲电镀的参数为：正向电流密度为1mA/cm2～5mA/cm2；脉冲占宽比为5％～30％；脉冲频率为0.01Hz～1Hz。
本实施例中利用含有铜和银离子的酸性电镀液，在脉冲电流的作用下进行铜银合金层70的填充，使铜银合金层70充满沟槽20，并覆盖在铜籽晶层60的表面，填充完后对铜银合金层70进行退火工艺，使得铜银合金层70的致密度增加，电阻率变小。
如图6所示，步骤S05：采用平坦化工艺去除沟槽20外多余的扩散阻挡层30、粘附层40、铜籽晶层60以及铜银合金层70。
本实施例中，沟槽20外多余的扩散阻挡层30、粘附层40、铜籽晶层60以及铜银合金层70采用化学机械研磨方法(chemical mechanicalplanarization，CMP)去除。
综上所述，本发明提供的一种铜互连结构的形成方法，通过设置铜银合金层70降低金属铜50表面的电迁移现象，同时，铜银合金层70占沟槽20内的部分高度，可防止电阻率的增大，进而降低集成电路的RC延迟；此外，本发明同时通过粘附层40解决了金属铜50与扩散阻挡层30之间电迁移问题，避免了电迁移现象带来的各种工艺风险，有利于铜互连技术的发展和应用。
可以理解的是，虽然本发明已以较佳实施例披露如上，然而上述实施例并非用以限定本发明。对于任何熟悉本领域的技术人员而言，在不脱离本发明技术方案范围情况下，都可利用上述揭示的技术内容对本发明技术方案作出许多可能的变动和修饰，或修改为等同变化的等效实施例。因此，凡是未脱离本发明技术方案的内容，依据本发明的技术实质对以上实施例所做的任何简单修改、等同变化及修饰，均仍属于本发明技术方案保护的范围内。

Claims (11)

1.一种铜互连结构的形成方法，其特征在于，包括以下步骤：
步骤S01：提供一半导体衬底，对所述半导体衬底进行光刻和刻蚀工艺，以形成沟槽；
步骤S02：在所述沟槽内沉积扩散阻挡层以及粘附层，并填充金属铜；其中，所述金属铜的上表面位于所述沟槽内；
步骤S03：对所述金属铜进行低温退火工艺，并在金属铜以及粘附层的表面继续沉积一层铜籽晶层；
步骤S04：在所述沟槽内充满铜银合金层并覆盖所述铜籽晶层的表面，并对所述铜银合金层进行退火工艺；
步骤S05：采用平坦化工艺去除所述沟槽外多余的扩散阻挡层、粘附层、铜籽晶层以及铜银合金层。
2.根据权利要求1所述的铜互连结构的形成方法，其特征在于，所述铜银合金层通过脉冲电镀工艺形成。
3.根据权利要求2所述的铜互连结构的形成方法，其特征在于，所述脉冲电镀工艺中采用的电镀液包括硫酸铜以及硫酸银；其中，所述硫酸铜的浓度为0.03～0.3mol/L，所述硫酸银的浓度为0.0001～0.003mol/L。
4.根据权利要求3所述的铜互连结构的形成方法，其特征在于，所述电镀液的pH值为1～3。
5.根据权利要求2所述的铜互连结构的形成方法，其特征在于，所述脉冲电镀工艺中脉冲电镀的参数为：正向电流密度为1mA/cm2～5mA/cm2；脉冲占宽比为5％～30％；脉冲频率为0.01Hz～1Hz。
6.根据权利要求1所述的铜互连结构的形成方法，其特征在于，在步骤S03中，对所述金属铜进行退火的温度为200～300℃，退火时间为30～300s。
7.根据权利要求1所述的铜互连结构的形成方法，其特征在于，在步骤S05中，所述沟槽外多余的扩散阻挡层、粘附层、铜籽晶层以及铜银合金层采用化学机械研磨方法去除。
8.根据权利要求1所述的铜互连结构的形成方法，其特征在于，所述扩散阻挡层以及粘附层采用原子层淀积或者化学气相沉积工艺形成。
9.根据权利要求1所述的铜互连结构的形成方法，其特征在于，所述粘附层材料为Co、Ta或Ru。
10.根据权利要求1所述的铜互连结构的形成方法，其特征在于，所述扩散阻挡层的材料为TaN、RuTa或WCN。
11.根据权利要求1所述的铜互连结构的形成方法，其特征在于,在步骤S02中，所述金属铜的填充方法为物理气象淀积、化学气象淀积或原子层淀积。
CN201410844680.5A 2014-12-26 2014-12-26 一种铜互连结构的形成方法 Pending CN104538346A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410844680.5A CN104538346A (zh) 2014-12-26 2014-12-26 一种铜互连结构的形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410844680.5A CN104538346A (zh) 2014-12-26 2014-12-26 一种铜互连结构的形成方法

Publications (1)

Publication Number Publication Date
CN104538346A true CN104538346A (zh) 2015-04-22

Family

ID=52853850

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410844680.5A Pending CN104538346A (zh) 2014-12-26 2014-12-26 一种铜互连结构的形成方法

Country Status (1)

Country Link
CN (1) CN104538346A (zh)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106548974A (zh) * 2015-09-18 2017-03-29 台湾积体电路制造股份有限公司 半导体装置及其制造方法
CN106558531A (zh) * 2015-09-25 2017-04-05 中芯国际集成电路制造(上海)有限公司 半导体结构及其制造方法
CN108987376A (zh) * 2018-06-25 2018-12-11 复旦大学 一种低电阻率锰氧氮抗Cu扩散阻挡层材料
TWI647342B (zh) * 2017-08-03 2019-01-11 國家中山科學研究院 Copper-silver two-component metal plating liquid for semiconductor wires and plating method
CN110870046A (zh) * 2017-06-27 2020-03-06 朗姆研究公司 自形成阻挡层工艺
DE102016120614B4 (de) 2015-11-05 2023-03-30 Samsung Electronics Co., Ltd. Halbleitervorrichtung und Verfahren zum Herstellen derselben
WO2023207551A1 (zh) * 2022-04-29 2023-11-02 华为技术有限公司 集成电路及其制备方法、三维集成电路、电子设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1453834A (zh) * 2002-04-26 2003-11-05 恩益禧电子股份有限公司 半导体器件和制造方法以及电镀液
CN1476086A (zh) * 2002-07-04 2004-02-18 �����ɷ� 半导体器件和半导体器件的制造方法
US20140030886A1 (en) * 2011-03-30 2014-01-30 Tokyo Electron Limited Method for forming copper wiring

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1453834A (zh) * 2002-04-26 2003-11-05 恩益禧电子股份有限公司 半导体器件和制造方法以及电镀液
CN1476086A (zh) * 2002-07-04 2004-02-18 �����ɷ� 半导体器件和半导体器件的制造方法
US20140030886A1 (en) * 2011-03-30 2014-01-30 Tokyo Electron Limited Method for forming copper wiring

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106548974A (zh) * 2015-09-18 2017-03-29 台湾积体电路制造股份有限公司 半导体装置及其制造方法
CN106548974B (zh) * 2015-09-18 2019-10-18 台湾积体电路制造股份有限公司 半导体装置及其制造方法
CN106558531A (zh) * 2015-09-25 2017-04-05 中芯国际集成电路制造(上海)有限公司 半导体结构及其制造方法
CN106558531B (zh) * 2015-09-25 2020-03-10 中芯国际集成电路制造(上海)有限公司 半导体结构及其制造方法
DE102016120614B4 (de) 2015-11-05 2023-03-30 Samsung Electronics Co., Ltd. Halbleitervorrichtung und Verfahren zum Herstellen derselben
CN110870046A (zh) * 2017-06-27 2020-03-06 朗姆研究公司 自形成阻挡层工艺
TWI647342B (zh) * 2017-08-03 2019-01-11 國家中山科學研究院 Copper-silver two-component metal plating liquid for semiconductor wires and plating method
CN108987376A (zh) * 2018-06-25 2018-12-11 复旦大学 一种低电阻率锰氧氮抗Cu扩散阻挡层材料
CN108987376B (zh) * 2018-06-25 2020-05-15 复旦大学 一种低电阻率锰氧氮抗Cu扩散阻挡层材料
WO2023207551A1 (zh) * 2022-04-29 2023-11-02 华为技术有限公司 集成电路及其制备方法、三维集成电路、电子设备

Similar Documents

Publication Publication Date Title
CN104538346A (zh) 一种铜互连结构的形成方法
US11348832B2 (en) Self-aligned via interconnect structures
CN100481380C (zh) 半导体元件中内连线结构的制造方法
US8698318B2 (en) Superfilled metal contact vias for semiconductor devices
JP4397399B2 (ja) 半導体装置の製造方法
KR101577867B1 (ko) 금속 캡 장치 및 방법
US20120190188A1 (en) Method for filling a gap
US8247905B2 (en) Formation of vertical devices by electroplating
US20170256449A1 (en) Methods of forming conductive structures with different material compositions in a metallization layer
US20130078806A1 (en) Method for Fabricating Copper Interconnections in an Ultra Low Dielectric Constant Film
US9865534B2 (en) Stress reduction apparatus
CN103000570B (zh) 铜互连线的形成方法
US11355441B2 (en) Semiconductor device
RU2486632C2 (ru) Способ изготовления усовершенствованной многоуровневой медной металлизации с применением диэлектриков с очень низкой диэлектрической постоянной (ultra low-k)
US7544609B2 (en) Method for integrating liner formation in back end of line processing
CN104465507A (zh) 一种铜互连的形成方法
KR20140008121A (ko) 금속 배선을 포함하는 반도체 소자 및 그 형성방법
TW201115683A (en) Enhanced electromigration performance of copper lines in metallization systems of semiconductor devices by surface alloying
US11552018B2 (en) Chemical direct pattern plating method
CN106298637B (zh) 半导体结构的形成方法
US20230215807A1 (en) Chemical direct pattern plating method
WO2023103531A1 (en) Top via interconnect structure with texture suppression layers
JP2009302570A (ja) 半導体装置の製造方法
KR20100091804A (ko) 반도체 소자의 금속배선 및 그의 형성방법
JP2009296014A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150422

WD01 Invention patent application deemed withdrawn after publication