KR101357531B1 - Ｃｕ 배선의 형성 방법 및 Ｃｕ막의 성막 방법, 성막 시스템, 및 기억 매체 - Google Patents

Ｃｕ 배선의 형성 방법 및 Ｃｕ막의 성막 방법, 성막 시스템, 및 기억 매체 Download PDF

Info

Publication number
KR101357531B1
KR101357531B1 KR1020120008241A KR20120008241A KR101357531B1 KR 101357531 B1 KR101357531 B1 KR 101357531B1 KR 1020120008241 A KR1020120008241 A KR 1020120008241A KR 20120008241 A KR20120008241 A KR 20120008241A KR 101357531 B1 KR101357531 B1 KR 101357531B1
Authority
KR
South Korea
Prior art keywords
film
forming
wiring
recess
trench
Prior art date
Application number
KR1020120008241A
Other languages
English (en)
Other versions
KR20120087096A (ko
Inventor
다다히로 이시자까
아쯔시 고미
다까라 가또오
오사무 요꼬야마
다까시 사꾸마
지아끼 야스무로
히로유끼 도시마
다쯔오 하따노
야스시 미즈사와
마사미찌 하라
겐지 스즈끼
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP2011251520A external-priority patent/JP5767570B2/ja
Priority claimed from JP2011287693A external-priority patent/JP5788785B2/ja
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20120087096A publication Critical patent/KR20120087096A/ko
Application granted granted Critical
Publication of KR101357531B1 publication Critical patent/KR101357531B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

웨이퍼(W)에 형성된 트렌치(203)를 갖는 층간 절연막(202)에 있어서, 트렌치(203)의 표면에 배리어막(204)을 형성하는 공정과, 배리어막(204) 상에 Ru막(205)을 형성하는 공정과, Ru막(205) 상에 가열하면서, PVD에 의해 Cu가 마이그레이션하도록 Cu막(206)을 형성하여 트렌치(203)를 메우는 공정을 갖는다.

Description

Ｃｕ 배선의 형성 방법 및 Ｃｕ막의 성막 방법, 성막 시스템, 및 기억 매체{METHOD FOR FORMING Cu WIRING, METHOD AND SYSTEM FOR FORMING Cu FILM, AND STORAGE MEDIUM}
본 발명은 기판에 형성된 트렌치 또는 홀에 Cu 배선을 형성하는 Cu 배선의 형성 방법 및 Cu막의 성막 방법 및 Cu 배선을 형성하기 위한 성막 시스템에 관한 것이다.
반도체 디바이스의 제조에 있어서는, 반도체 웨이퍼에 성막 처리나 에칭 처리 등의 각종 처리를 반복해서 행하여 원하는 디바이스를 제조하지만, 최근, 반도체 디바이스의 고속화, 배선 패턴의 미세화, 고집적화의 요구에 대응하여, 배선의 도전성 향상 및 일렉트로 마이그레이션 내성의 향상이 요구되고 있다.
이와 같은 점에 대응하여, 배선 재료에 알루미늄(Al)이나 텅스텐(W)보다도 도전성이 높고(저항이 낮고) 또한 일렉트로 마이그레이션 내성이 우수한 구리(Cu)가 사용되어 왔다.
Cu 배선의 형성 방법으로서는, 트렌치나 홀이 형성된 층간 절연막 전체에 탄탈 금속(Ta), 티탄(Ti), 탄탈질화막(TaN), 티탄질화막(TiN) 등으로 이루어지는 배리어막을 PVD인 플라즈마 스퍼터로 형성하고, 배리어막 상에 동일하게 플라즈마 스퍼터에 의해 Cu 시드막을 형성하고, 또한 그 위에 Cu 도금을 실시하여 트렌치나 홀을 완전히 매립하여, 웨이퍼 표면의 여분의 구리 박막을 CMP(Chemical Mechanical Polishing) 처리에 의해 연마 처리하여 제거하는 기술이 제안되어 있다(예를 들어, 일본 특허 출원 공개 제2006-148075호 공보). 또한, 밀착성 좋고 또한 미세 패턴에도 Cu막을 형성할 수 있는 기술로서, 배리어막 상에 CVD(Chemical Vapor Deposition)에 의해 Ru막을 형성한 후에 Cu 시드막 및 Cu 도금을 형성하는 방법도 제안되어 있다(예를 들어, 일본 특허 출원 공개 제2007-194624호 공보).
그러나, 반도체 디바이스의 디자인 룰이 점점 미세화되고 있어, 트렌치의 폭이나 홀 직경이 수십㎚로 되어 있고, 이와 같은 좁은 트렌치나 홀 내에, 플라즈마 스퍼터링으로 배리어막이나 시드막을 형성하는 경우에는, 트렌치나 홀의 개구부에 오버 행 부분이 발생해 버려, 그 후의 Cu 도금에 의해 트렌치나 홀을 매립해도 내부가 충분히 메워지지 않아 보이드가 발생하는 등의 문제가 발생한다.
상기 일본 특허 출원 공개 제2006-148075호 공보에서는, 플라즈마 스퍼터 장치의 적재대에 공급하는 바이어스 전력을 조정하여 성막 레이트와 스퍼터 에칭의 에칭 레이트를 컨트롤함으로써 양호한 매립을 행하는 시도가 이루어져 있고, Cu 도금 장치를 개선하여 Cu 도금의 매립성을 높이는 것도 검토되고 있고, 상기 특허 문헌 2에서도 Cu의 매립성은 높게 되어 있지만, 최근, 더욱 미세화된 트렌치나 홀에 대해 대응하는 것이 곤란하다.
또한, Cu 도금은 불순물이 많아, 배선의 저저항화의 요구에 대해, 반드시 충분히 대응할 수 없는 것이 현상이다.
또한, 도금을 사용하는 경우에는, 시드막을 형성하기 위한 PVD 장치 외에 도금 장치가 필요해, 장치 비용이 상승하는 동시에 공정이 증가하여 번잡해진다. 또한, Cu 도금은 불순물이 많아, 배선의 저저항화의 요구에 대해, 반드시 충분히 대응할 수 없는 것이 현상이다. 따라서, Cu 도금을 사용하지 않고 PVD만으로 Cu 배선을 형성하는 것이 기대되고 있지만, 수십㎚의 좁은 트렌치나 홀 내에 PVD만으로 Cu 배선을 형성하는 것은 아직 실현되어 있지 않다.
본 발명의 목적은 미세한 트렌치 또는 홀에도 보이드를 발생시키지 않고 확실히 Cu를 매립할 수 있고, 또한 저저항의 Cu 배선을 형성할 수 있는 Cu 배선의 형성 방법 및 Cu막의 성막 방법 및 그와 같은 Cu 배선을 형성하기 위한 성막 시스템을 제공하는 데 있다.
또한, 본 발명의 다른 목적은, Cu 도금을 사용하지 않고 PVD만으로 트렌치 또는 홀 Cu를 매립하여 Cu 배선을 형성할 수 있는 Cu 배선의 형성 방법 및 그와 같은 Cu 배선을 형성하기 위한 성막 시스템을 제공하는 데 있다.
본 발명의 제1 관점에 따르면, 기판에 형성된 오목부 내에 Cu를 매립하여 Cu 배선을 형성하는 Cu 배선의 형성 방법이며, 상기 오목부의 표면에 배리어막을 형성하는 공정과, 상기 배리어막 상에 Ru막을 형성하는 공정과, 상기 Ru막 상에 가열하면서, PVD에 의해 Cu가 마이그레이션되도록 Cu막을 형성하여 상기 오목부에 Cu를 매립하는 공정을 갖는 Cu 배선의 형성 방법이 제공된다.
이 경우에, 상기 오목부로서는 트렌치 또는 홀을 예로 들 수 있다.
상기 제1 관점에 있어서, 상기 Cu를 매립하기 위한 Cu막은 기판이 수용된 처리 용기 내에 플라즈마 생성 가스에 의해 플라즈마를 생성하여, Cu 타깃으로부터 Cu를 방출시키고, Cu를 상기 플라즈마 중에서 이온화시켜, 상기 기판에 바이어스 전력을 인가하여 Cu 이온을 기판 상에 끌어들임으로써 형성되는 것이 바람직하다.
이 경우에 상기 Cu를 매립하기 위한 Cu막의 형성은 기판 온도를 65℃ 이상 350℃ 이하로 하여 행해지는 것이 바람직하다.
상기 Cu를 매립하기 위한 Cu막의 형성은 기판 온도를 200℃ 초과 350℃ 이하로 하고, 또한 상기 Cu 이온에 의한 기판으로의 Cu 성막량(TD)과 상기 플라즈마 생성 가스의 이온에 의한 Cu막의 에칭량(TE)이 0≤TE/TD<1의 관계를 만족시키도록 상기 바이어스 전력의 크기를 조정하여 행할 수 있다. 상기 Cu막의 형성은 기판 온도를 65℃ 이상 200℃ 이하로 하고, 또한 상기 Cu 이온에 의한 기판으로의 Cu 성막량(TD)과 상기 플라즈마 생성 가스의 이온에 의한 Cu막의 에칭량(TE)이 0.02≤TE/TD<1의 관계를 만족시키도록 상기 바이어스 전력의 크기를 조정하여 행할 수 있다. 이들의 경우에, 상기 바이어스 전력의 크기는 0.05≤TE/TD≤0.24를 만족시키도록 조정되는 것이 바람직하다.
상기 제1 관점에 있어서, 상기 배리어막은 Ti막, TiN막, Ta막, TaN막, Ta/TaN의 2층막, TaCN막, W막, WN막, WCN막, Zr막, ZrN막, V막, VN막, Nb막, NbN막으로 이루어지는 군으로부터 선택되는 것을 사용할 수 있다. 상기 배리어막은 PVD에 의해 형성되는 것이 바람직하다.
상기 Ru막은 CVD에 의해 형성되는 것이 바람직하다. 또한, 상기 Ru막은 성막 원료로서 루테늄카르보닐을 사용한 CVD에 의해 형성되는 것이 보다 바람직하다.
본 발명의 제2 관점에 따르면, 기판에 형성된 오목부내에 Cu를 매립해서 Cu 배선을 형성하는 Cu 배선의 형성 방법이며, 적어도 상기 오목부의 표면에 배리어막을 형성하는 공정과, 상기 배리어막 위에 Ru막을 형성하는 공정과, 상기Ru막 위에, 가열하면서, PVD에 의해 Cu가 마이그레이션하도록 Cu막을 형성해서 상기 오목부 내에 Cu를 매립하는 공정을 가지며, 상기 오목부는, 트렌치와 상기 트렌치의 저부에 형성된 홀을 가지며, 상기 Cu막을 형성해서 상기 오목부 내에 Cu를 매립하는 공정은, 상기 홀에의 Cu의 매립이 완료할 때까지의 제1 단계와, 상기 홀의 매립이 완료한 후, 상기 트렌치의 매립이 완료할 때까지의 제2 단계를 가지며, 상기 제1 단계의 성막 속도는 상기 제2 단계의 성막 속도보다도 작은, Cu 배선의 형성 방법이 제공된다.
상기 제2 관점에 있어서, 상기 제1 단계의 성막 속도는, 트렌치의 저부에서 오버 행이 발생하지 않는 정도의 Cu의 유동성이 확보되는 성막 속도인 것이 바람직하다. 또한, 상기 제1 단계의 성막 속도는 5 내지 20 nm/min이며, 상기 제2 단계의 성막 속도는 20 내지 150 nm/min인 것이 바람직하다.
본 발명의 제3 관점에 따르면, 기판에 형성된 오목부를 갖는 소정의 층에 배리어막 및 Ru막을 통해 상기 오목부 내에 Cu를 매립하기 위한 Cu막을 형성하는 Cu막의 성막 방법이며, 상기 Ru막 상에 가열하면서, PVD에 의해 Cu가 마이그레이션되도록 Cu막을 형성하여, 상기 트렌치 또는 홀 내에 Cu를 매립하는 Cu막의 성막 방법이 제공된다.
본 발명의 제4 관점에 따르면, 기판에 형성된 오목부를 갖는 소정의 층에 배리어막 및 Ru막을 개재하여 상기 오목부내에 Cu를 매립하기 위한 Cu막을 성막하는 Cu막의 성막 방법이며, 상기 오목부는, 트렌치와 상기 트렌치의 저부에 형성된 홀을 가지며, 상기 Ru막 위에 가열하면서, PVD에 의해 Cu가 마이그레이션하도록 Cu막을 성막하고, 상기 오목부 내에 Cu를 매립하고, 상기 Cu막의 성막은, 상기 홀에의 Cu의 매립이 완료할 때까지의 제1 단계와, 상기 홀의 매립이 완료한 후, 상기 트렌치의 매립이 완료할 때까지의 제2 단계를 가지며, 상기 제1 단계의 성막 속도는 상기 제2 단계의 성막 속도보다도 작은, Cu막의 성막 방법이 제공된다.
본 발명의 제5 관점에 따르면, 기판에 형성된 오목부 홀 내에 Cu를 매립하여 Cu 배선을 형성하기 위한 성막 시스템이며, 상기 오목부의 표면에 배리어막을 형성하는 배리어막 성막 장치와, 상기 배리어막 상에 Ru막을 형성하는 Ru막 성막 장치와, 상기 Ru막 상에 PVD에 의해 Cu막을 형성하여 상기 트렌치 또는 홀에 Cu를 매립하는 Cu막 성막 장치와, 상기 Cu막 성막 장치를, 상기 기판을 가열하면서, Cu가 마이그레이션되도록 Cu막을 형성하여 상기 오목부에 Cu를 매립하도록 제어하는 제어부를 갖는 성막 시스템이 제공된다.
상기 성막 시스템에 있어서, 상기 배리어막 성막 장치와, 상기 Ru막 성막 장치와, 상기 Cu막 성막 장치 사이를 진공을 깨뜨리지 않고 반송하는 반송 수단을 더 갖는 것이 바람직하다.
본 발명의 제6 관점에서는, 컴퓨터상에서 동작하여, 성막 시스템을 제어하기 위한 프로그램이 기억된 기억 매체이며, 상기 프로그램은 실행 시에, 기판에 형성된 오목부 내에 Cu를 매립하여 Cu 배선을 형성하는 Cu 배선의 형성 방법이며, 적어도 상기 오목부의 표면에 배리어막을 형성하는 공정과, 상기 배리어막 상에 Ru막을 형성하는 공정과, 상기 Ru막 상에 가열하면서, PVD에 의해 Cu가 마이그레이션되도록 Cu막을 형성하여 상기 오목부 내에 Cu를 매립하는 공정을 갖는 Cu 배선의 형성 방법이 행해지도록, 컴퓨터에 상기 성막 시스템을 제어시키는 기억 매체가 제공된다.
본 발명의 제7 관점에서는, 컴퓨터 상에서 동작하고, 성막 시스템을 제어하기 위한 프로그램이 기억된 기억 매체이며, 상기 프로그램은, 실행시에, 기판에 형성된 오목부 내에 Cu를 매립해서 Cu 배선을 형성하는 Cu 배선의 형성 방법이며, 적어도 상기 오목부의 표면에 배리어막을 형성하는 공정과, 상기 배리어막 위에 Ru막을 형성하는 공정과, 상기 Ru막 위에, 가열하면서, PVD에 의해 Cu가 마이그레이션하도록 Cu막을 형성해서 상기 오목부 내에 Cu를 매립하는 공정을 가지며, 상기 오목부는, 트렌치와 상기 트렌치의 저부에 형성된 홀을 가지며, 상기 Cu막을 형성해서 상기 오목부 내에 Cu를 매립하는 공정은, 상기 홀에의 Cu의 매립이 완료할 때까지의 제1 단계와, 상기 홀의 매립이 완료한 후, 상기 트렌치의 매립이 완료할 때까지의 제2 단계를 가지며, 상기 제1 단계의 성막 속도는 상기 제2 단계의 성막 속도보다도 작은 Cu 배선의 형성 방법이 행해지도록, 컴퓨터에 상기 성막 시스템을 제어시키는 기억 매체가 제공된다.
본 발명의 제8 관점에 따르면, 기판에 형성된 소정 패턴의 트렌치 또는 홀 내에 Cu를 매립하여 Cu 배선을 형성하는 Cu 배선의 형성 방법이며, 적어도 상기 오목부의 표면에 배리어막을 형성하는 공정과, 상기 배리어막 상에 Ru막을 형성하는 공정과, 상기 Ru막 상에 PVD에 의해 Cu가 마이그레이션되도록 제1 Cu막을 형성하여 상기 트렌치 또는 홀 내에 Cu를 매립하는 공정과, 상기 제1 Cu막을 포함하는 상기 패턴 상에 상기 제1 Cu막보다도 큰 성막 속도로 PVD에 의해 제2 Cu막을 형성하는 공정과, CMP에 의해 전체면을 연마하는 공정을 갖는 Cu 배선의 형성 방법을 제공한다.
이 경우에, 상기 오목부로서는 트렌치 또는 홀을 예로 들 수 있다.
상기 제8 관점에 있어서, 상기 제2 Cu막을 형성하는 공정과 상기 CMP에 의해 연마하는 공정 사이에 어닐하는 공정을 더 갖는 것이 바람직하다.
상기 제1 Cu막을 형성하여 상기 오목부 내에 Cu를 매립하는 공정은 기판이 수용된 처리 용기 내에 플라즈마 생성 가스에 의해 플라즈마를 생성하여, Cu 타깃으로부터 Cu를 방출시키고, Cu를 상기 플라즈마 중에서 이온화시켜, 상기 기판에 바이어스 전력을 인가하여 Cu 이온을 기판 상으로 끌어들이는 장치에 의해 행해지는 것이 바람직하다.
이 경우에 상기 제1 Cu막을 형성하여 상기 오목부 내에 Cu를 매립하는 공정은 기판 온도를 65℃ 이상 350℃ 이하로 하여 행해지는 것이 바람직하다.
상기 제2 Cu막을 형성하는 공정은 상기 제1 Cu막을 형성하는 장치에 의해, 상기 처리 용기의 압력이 상기 제1 Cu막을 형성할 때보다도 낮아지도록 하는 조건, 또는 상기 Cu 타깃에 인가되는 직류 파워가 상기 제1 Cu막을 형성할 때보다도 높아지도록 하는 조건, 또는 이들의 양방의 조건에서 행해질 수 있다.
또한, 상기 제2 Cu막을 형성하는 공정은 상기 제1 Cu막을 형성하는 장치와는 다른 장치에 의해 행해질 수 있다. 이 경우에, 상기 제2 Cu막을 형성하는 공정은 기판이 수용된 처리 용기 내에 플라즈마 생성 가스에 의해 플라즈마를 생성하여, Cu 타깃으로부터 Cu를 방출시키고, Cu를 상기 플라즈마 중에서 이온화시켜, 상기 기판에 바이어스 전력을 인가하여 Cu 이온을 기판 상으로 끌어들이는 장치에 의해, 상기 처리 용기의 압력이 상기 제1 Cu막을 형성할 때보다도 낮아지도록 하는 조건, 또는 상기 Cu 타깃에 인가되는 직류 파워가 상기 제1 Cu막을 형성할 때보다도 높아지도록 하는 조건, 또는 이들 양방의 조건에서 행해질 수 있다.
상기 제1 Cu막은 상기 트렌치 또는 홀의 전체를 메우도록 형성되고, 상기 제2 Cu막은 상기 제1 Cu막 상에 적층되도록 형성되도록 할 수 있다.
상기 소정 패턴은, 상대적으로 좁은 오목부와, 상대적으로 넓은 오목부를 갖고, 상기 제1 Cu막은 상기 상대적으로 좁은 트렌치 또는 홀의 전체를 메우는 동시에, 상기 상대적으로 넓은 오목부를 부분적으로 메우도록 형성되고, 상기 제2 Cu막은 상기 상대적으로 좁은 오목부의 부분에서는 상기 제1 Cu막 상에 적층되는 동시에, 상기 상대적으로 넓은 오목부를 전체적으로 메워 적층 부분을 더 형성하도록 할 수 있다.
상기 배리어막은 Ti막, TiN막, Ta막, TaN막, Ta/TaN의 2층막, TaCN막, W막, WN막, WCN막, Zr막, ZrN막, V막, VN막, Nb막, NbN막으로 이루어지는 군으로부터 선택되는 것을 사용할 수 있다. 상기 배리어막은 PVD에 의해 형성되는 것이 바람직하다. 상기 Ru막은 CVD에 의해 형성되는 것이 바람직하다. 또한, 상기 Ru막은 성막 원료로서 루테늄카르보닐을 사용한 CVD에 의해 형성되는 것이 보다 바람직하다.
본 발명의 제9 관점에 따르면, 기판에 형성된 소정 패턴의 오목부 내에 Cu를 매립해서 Cu 배선을 형성하는 Cu 배선의 형성 방법이며, 적어도 상기 오목부의 표면에 배리어막을 형성하는 공정과, 상기 배리어막 위에 Ru막을 형성하는 공정과, 상기 Ru막 위에, PVD에 의해 Cu가 마이그레이션하도록 제1 Cu막을 형성해서 상기 오목부 내에 Cu를 매립하는 공정과, 상기 제1 Cu막을 포함하는 상기 패턴 위에, 상기 제1 Cu막보다도 큰 성막 속도에서 PVD에 의해 제2 Cu막을 형성하는 공정과, CMP에 의해 전체면을 연마하는 공정을 가지며, 상기 오목부는, 트렌치와 상기 트렌치의 저부에 형성된 홀을 가지며, 상기 제1 Cu막을 형성해서 상기 오목부 내에 Cu를 매립하는 공정은, 상기 홀에의 Cu의 매립이 완료할 때까지의 제1 단계와, 상기 홀의 매립이 완료된 후, 상기 트렌치의 매립이 완료할 때까지의 제2 단계를 가지며, 상기 제1 단계의 성막 속도는 상기 제2 단계의 성막 속도보다도 작은, Cu 배선의 형성 방법이 제공된다.
상기 제9 관점에 있어서, 상기 제1 단계의 성막 속도는, 트렌치의 저부에서 오버 행이 발생하지 않는 정도의 Cu의 유동성이 확보되는 성막 속도인 것이 바람직하다. 또한, 상기 제1 단계의 성막 속도는 5 내지 20 nm/min이며, 상기 제2 단계의 성막 속도는 20 내지 150 nm/min인 것이 바람직하다.
본 발명의 제10 관점에 따르면, 기판에 형성된 소정 패턴의 오목부 내에 Cu를 매립하여 Cu 배선을 형성하는 Cu 배선의 형성하기 위한 성막 시스템이며, 적어도 상기 오목부의 표면에 배리어막을 형성하는 배리어막 성막 장치와, 상기 배리어막 상에 Ru막을 형성하는 Ru막 성막 장치와, 상기 Ru막 상에 PVD에 의해 Cu막을 형성하는 Cu막 성막 장치와, 상기 Cu막 성막 장치를, Cu가 마이그레이션되도록 상기 트렌치 또는 홀 내에 제1 Cu막을 형성하여 상기 오목부 내에 Cu를 매립하는 동시에, 상기 제1 Cu막을 포함하는 상기 패턴 상에 상기 제1 Cu막보다도 큰 성막 속도로 제2 Cu막을 형성하도록 제어하는 제어부를 갖는 성막 시스템이 제공된다.
본 발명의 제11 관점에 따르면, 기판에 형성된 소정 패턴의 오목부 내에 Cu를 매립하여 Cu 배선을 형성하는 Cu 배선의 형성하기 위한 성막 시스템이며, 적어도 상기 오목부의 표면에 배리어막을 형성하는 배리어막 성막 장치와, 상기 배리어막 상에 Ru막을 형성하는 Ru막 성막 장치와, 상기 Ru막 상에 PVD에 의해 제1 Cu막을 형성하는 제1 Cu막 성막 장치와, 상기 제1 Cu막 상에 PVD에 의해 제2 Cu막을 형성하는 제2 Cu막 성막 장치와, 상기 제1 Cu막 성막 장치를, 상기 Ru막 상에 PVD에 의해 Cu가 마이그레이션되도록 제1 Cu막을 형성하여 상기 오목부 내에 Cu를 매립하도록 제어하고, 상기 제2 Cu막 성막 장치를, 상기 제1 Cu막을 포함하는 상기 패턴 상에, 상기 제1 Cu막보다도 큰 성막 속도로 PVD에 의해 제2 Cu막을 형성하도록 제어하는 제어부를 갖는 성막 시스템이 제공된다.
제12 관점에 따르면, 컴퓨터 상에서 동작하고, 성막 시스템을 제어하기 위한 프로그램이 기억된 기억 매체이며, 상기 프로그램은, 실행시에, 기판에 형성된 소정 패턴의 오목부 내에 Cu를 매립해서 Cu 배선을 형성하는 Cu 배선의 형성 방법이며, 적어도 상기 오목부의 표면에 배리어막을 형성하는 공정과, 상기 배리어막 위에 Ru막을 형성하는 공정과, 상기 Ru막 위에 PVD에 의해 Cu가 마이그레이션하도록 제1 Cu막을 형성해서 상기 오목부 내에 Cu를 매립하는 공정과, 상기 제1 Cu막을 포함하는 상기 패턴 위에, 상기 제1 Cu막보다도 큰 성막 속도에서 PVD에 의해 제2 Cu막을 형성하는 공정과, CMP에 의해 전체면을 연마하는 공정을 갖는 Cu 배선의 형성 방법이 행해지도록, 컴퓨터에 상기 성막 시스템을 제어시키는, 기억 매체가 제공된다.
제13 관점에 따르면, 컴퓨터 상에서 동작하고, 성막 시스템을 제어하기 위한 프로그램이 기억된 기억 매체이며, 상기 프로그램은, 실행시에, 기판에 형성된 오목부 내에 Cu를 매립해서 Cu 배선을 형성하는 Cu 배선의 형성 방법이며, 적어도 상기 오목부의 표면에 배리어막을 형성하는 공정과, 상기 배리어막 위에 Ru막을 형성하는 공정과, 상기 Ru막 위에, PVD에 의해 Cu가 마이그레이션하도록 제1 Cu막을 형성해서 상기 오목부 내에 Cu를 매립하는 공정과, 상기 제1 Cu막을 포함하는 상기 패턴 위에, 상기 제1 Cu막보다도 큰 성막 속도에서 PVD에 의해 제2 Cu막을 형성하는 공정과, CMP에 의해 전체면을 연마하는 공정을 가지며, 상기 오목부는, 트렌치와 상기 트렌치의 저부에 형성된 홀을 가지며, 상기 제1 Cu막을 형성해서 상기 오목부 내에 Cu를 매립하는 공정은, 상기 홀에의 Cu의 매립이 완료될 때까지의 제1 단계와, 상기 홀의 매립이 완료된 후, 상기 트렌치의 매립이 완료될 때까지의 제2 단계를 가지며, 상기 제1 단계의 성막 속도는 상기 제2 단계의 성막 속도보다도 작은 Cu 배선의 형성 방법이 행해지도록, 컴퓨터에 상기 성막 시스템을 제어시키는, 기억 매체가 제공된다.
본원 발명에 따르면 미세한 트렌치 또는 홀에도 보이드를 발생시키지 않고 확실히 Cu를 매립할 수 있고, 또한 저저항의 Cu 배선을 형성할 수 있는 Cu 배선의 형성 방법 및 Cu막의 성막 방법 및 그와 같은 Cu 배선을 형성하기 위한 성막 시스템을 제공할 수 있다.
도 1은 본 발명의 제1 실시 형태에 관한 Cu 배선의 형성 방법을 실시하기 위한 멀티 챔버 타입의 성막 시스템을 도시하는 평면도.
도 2는 도 1의 성막 시스템에 탑재된, Cu막을 형성하기 위한 Cu막 성막 장치를 도시하는 단면도.
도 3은 도 1의 성막 시스템에 탑재된, Ru 라이너막을 형성하기 위한 Ru 라이너막 성막 장치를 도시하는 단면도.
도 4는 본 발명의 제1 실시 형태에 관한 Cu 배선의 형성 방법의 흐름도.
도 5는 본 발명의 제1 실시 형태에 관한 Cu 배선의 형성 방법을 설명하기 위한 공정 단면도.
도 6은 도 2의 장치에 의해 Cu막을 성막하는 경우에 있어서의 바이어스 파워와 Cu 성막량의 관계를 나타내는 모식도.
도 7은 도 2의 장치에 의해 Cu막을 성막하는 경우에 있어서의 성막 모델을 설명하기 위한 모식도.
도 8a, 도 8b는 실제로 도 2의 장치로 프로세스 압력 90mT 및 35mT로 Cu막을 형성했을 때에 있어서, 횡축에 Cu 타깃에 공급하는 직류 전력을 취하고, 종축에 바이어스 파워를 취하여, TE/TD의 값을 등고선으로 나타내는 도면.
도 9a, 도 9b는 실제로 도 2의 장치에서 프로세스 압력 90mT 및 35mT로 Cu막을 형성했을 때에 있어서, 횡축에 바이어스 파워를 취하고, 종축에 TE/TD를 취하여, Cu 타깃으로의 직류 전력마다 이들의 관계를 나타내는 그래프.
도 10a 내지 도 10d는 바이어스 파워를 TE/TD=0으로 되는 130W(0.19W/㎠)로 하고, 성막 온도를 200℃, 225℃, 250℃, 300℃로 하여 Cu막을 성막했을 때의 주사형 전자 현미경(SEM) 사진.
도 11a, 도 11b는 바이어스 파워를 TE/TD=0으로 되는 130W(0.19W/㎠) 및 TE/TD=0.02로 되는 195W(0.28W/㎠)로 하고, 성막 온도 65℃에서 Cu막을 성막했을 때의 주사형 전자 현미경(SEM) 사진.
도 12a 내지 도 12d는 바이어스 파워를 TE/TD가 0 내지 0.24로 되도록 변화시키고, 성막 온도 250℃에서 Cu막을 성막 시간 56sec로 성막했을 때의 주사형 전자 현미경(SEM) 사진.
도 13은 본 발명의 제1 실시 형태에 의해 Cu 배선을 형성했을 때에 있어서의, Ti 배리어막만을 형성한 상태, Ru 라이너막을 형성한 상태, Cu막을 5㎚, 10㎚, 20㎚, 30㎚ 성막한 상태의 주사형 전자 현미경(SEM) 사진.
도 14는 제1 실시 형태에 의해 형성한 Cu 배선과, Cu 도금을 사용한 종래의 Cu 배선의 전기 특성을 비교한 결과를 나타내는 도면.
도 15는 성막 시스템의 다른 예를 도시하는 평면도.
도 16은 본 발명의 제2 실시 형태에 관한 Cu 배선의 형성 방법의 흐름도.
도 17은 본 발명의 제2 실시 형태에 관한 Cu 배선의 형성 방법을 설명하기 위한 공정 단면도.
도 18은 도 2의 성막 장치에 의해 고압ㆍ고온 조건으로 제1 Cu막을 형성하여 트렌치의 매립을 행한 후, 저압 조건으로 변경하여 제2 Cu막을 적층했을 때의 주사형 전자 현미경(SEM) 사진.
도 19는 도 3의 성막 장치에 의해 고압ㆍ고온 조건으로 제1 Cu막을 형성하여 트렌치의 매립을 행한 후, 저압ㆍ저온 조건으로 변경하여 제2 Cu막을 적층했을 때의 주사형 전자 현미경(SEM) 사진.
도 20a, 도 20b는 상대적으로 좁은 트렌치 또는 홀과, 상대적으로 넓은 트렌치 또는 홀이 혼재하고 있는 패턴에 제1 Cu막을 형성하고, 그 후 제2 Cu막을 형성할 때의 단면도.
도 21은 50 내지 250㎚의 다양한 폭의 트렌치를 갖는 웨이퍼에 대해, 제2 실시 형태의 방법에 의해 Cu 배선을 형성했을 때의 단면을 도시하는 SEM 사진.
도 22는 좁은 트렌치와 넓은 트렌치가 혼재하는 배선 패턴에 제2 실시 형태의 방법으로 매립 및 적층을 행하였을 때의 SEM 사진.
도 23은 50㎚ 폭의 트렌치 패턴이 형성된 웨이퍼에 대해, 제2 실시 형태의 방법에 의해 Cu 배선 패턴을 형성했을 때의 패턴 표면의 SEM 사진.
도 24는 리크 전류의 측정에 사용한 패턴을 도시하는 도면.
도 25는 도 24의 트렌치 패턴을 갖고, 패턴 폭(W)이 60㎚ 및 80㎚인 웨이퍼에 대해, 제2 실시 형태의 방법에 의해 형성한 Cu 배선 패턴과, 종래의 방법에 의해 형성한 Cu 배선 패턴에 대해, 리크 전류를 측정한 결과를 나타내는 그래프.
도 26은 전기 특성(배선 저항 및 캐패시턴스)의 측정에 사용한 패턴을 도시하는 도면.
도 27은 도 26의 트렌치 패턴을 갖고, 패턴 폭(W)이 60㎚ 및 80㎚인 웨이퍼에 대해, 제2 실시 형태의 방법에 의해 형성한 Cu 배선 패턴과, 종래의 방법으로 형성한 Cu 배선 패턴에 대해, 전기 특성(배선 저항 및 캐패시턴스)을 측정한 결과를 나타내는 도면.
도 28은 비저항의 측정에 사용한 패턴을 도시하는 도면.
도 29는 도 28의 트렌치 패턴을 갖고, 패턴 폭이 50㎚인 웨이퍼에 대해, 제2 실시 형태의 방법에 의해 형성한 Cu 배선 패턴과, 종래의 방법으로 형성한 Cu 배선 패턴에 대해 비저항을 측정한 결과를 나타내는 그래프.
도 30a, 도 30b는 종래의 방법에 의해 트렌치에 형성한 Cu 배선과 제2 실시 형태의 방법에 의해 트렌치에 형성한 Cu 배선에 대해, CMP 후의 트렌치의 중앙에 상당하는 부분에서 종방향으로 절단했을 때의 Cu 결정립을 도시하는 투과형 현미경(TEM) 사진.
도 31은, 본 발명의 제3 실시 형태에 따른 Cu 배선의 형성 방법의 흐름도.
도 32a는, 본 발명의 제3 실시 형태에 따른 Cu 배선의 형성 방법에 이용하는 패턴을 도시하는 평면도.
도 32b 내지 도 32f는, 본 발명의 제2 실시 형태에 따른 Cu 배선의 형성 방법을 설명하기 위한 공정 단면도.
도 33은, 듀얼 다마신 구조에 Cu를 매립할 때에 트렌치 저부에 형성된 비아에 보이드가 생길 경우의 메카니즘을 설명하기 위한 도면.
도 34는, 제3 실시 형태에 따라서 듀얼 다마신 구조에 Cu를 매립할 때의 상태를 설명하기 위한 도면.
도 35는, 도 2의 성막 장치에 있어서, 직류 전원의 파워와 Cu퇴적 속도와의 관계를 나타내는 도면.
도 36은, 본 발명의 제3 실시 형태에 따른 Cu 배선의 형성 방법의 흐름도.
이하, 첨부 도면을 참조하여 본 발명의 실시 형태에 대해 구체적으로 설명한다.
1. 제1 실시 형태
우선, 제1 실시 형태에 대해 설명한다.
<성막 시스템>
도 1은 본 발명의 제1 실시 형태에 관한 Cu 배선의 형성 방법의 실시에 사용하는 멀티 챔버 타입의 성막 시스템의 일례를 도시하는 평면도이다.
성막 시스템(1)은 배리어막 및 Ru 라이너막을 형성하는 제1 처리부(2)와, Cu막을 형성하는 제2 처리부(3)와, 반입출부(4)를 갖고 있고, 반도체 웨이퍼(이하, 단순히 웨이퍼라고 기록함)(W)에 대해 Cu 배선을 형성하기 위한 것이다.
제1 처리부(2)는 평면 형상이 칠각형을 이루는 제1 진공 반송실(11)과, 이 제1 진공 반송실(11)의 4개의 변에 대응하는 벽부에 접속된, 2개의 배리어막 성막 장치(12a, 12b) 및 2개의 Ru 라이너막 성막 장치(14a, 14b)를 갖고 있다. 배리어막 성막 장치(12a) 및 Ru 라이너막 성막 장치(14a)와 배리어막 성막 장치(12b) 및 Ru 라이너막 성막 장치(14b)는 선 대칭의 위치에 배치되어 있다.
제1 진공 반송실(11)의 다른 2변에 대응하는 벽부에는 각각 웨이퍼(W)의 디가스 처리를 행하는 디가스실(5a, 5b)이 접속되어 있다. 또한, 제1 진공 반송실(11)의 디가스실(5a와 5b) 사이의 벽부에는 제1 진공 반송실(11)과 후술하는 제2 진공 반송실(21) 사이에서 웨이퍼(W)의 전달을 행하는 전달실(5)이 접속되어 있다.
배리어막 성막 장치(12a, 12b), Ru 라이너막 성막 장치(14a, 14b), 디가스실(5a, 5b) 및 전달실(5)은 제1 진공 반송실(11)의 각 변에 게이트 밸브(G)를 통해 접속되고, 이들은 대응하는 게이트 밸브(G)를 개방함으로써 제1 진공 반송실(11)과 연통되어, 대응하는 게이트 밸브(G)를 폐쇄함으로써 제1 진공 반송실(11)로부터 차단된다.
제1 진공 반송실(11) 내는 소정의 진공 분위기로 유지되도록 되어 있고, 그 중에는 배리어막 성막 장치(12a, 12b), Ru 라이너막 성막 장치(14a, 14b), 디가스실(5a, 5b) 및 전달실(5)에 대해 웨이퍼(W)의 반입출을 행하는 제1 반송 기구(16)가 설치되어 있다. 이 제1 반송 기구(16)는 제1 진공 반송실(11)의 대략 중앙에 배치되어 있고, 회전 및 신축 가능한 회전ㆍ신축부(17)를 갖고, 그 회전ㆍ신축부(17)의 선단에 웨이퍼(W)를 지지하는 2개의 지지 아암(18a, 18b)이 설치되어 있고, 이들 2개의 지지 아암(18a, 18b)은 서로 반대 방향을 향하도록 회전ㆍ신축부(17)에 설치되어 있다.
제2 처리부(3)는 평면 형상이 칠각형을 이루는 제2 진공 반송실(21)과, 이 제2 진공 반송실(21)의 대향하는 2개의 변에 대응하는 벽부에 접속된, 2개의 Cu막 성막 장치(22a, 22b)를 갖고 있다.
제2 진공 반송실(21)의 제1 처리부(2)측의 2변에 대응하는 벽부에는 각각 상기 디가스실(5a, 5b)이 접속되고, 디가스실(5a와 5b) 사이의 벽부에는 상기 전달실(5)이 접속되어 있다. 즉, 전달실(5) 및 디가스실(5a 및 5b)은 모두 제1 진공 반송실(11)과 제2 진공 반송실(21) 사이에 설치되고, 전달실(5)의 양측에 디가스실(5a 및 5b)이 배치되어 있다. 또한, 반입출부(4)측의 2변에는 각각 대기 반송 및 진공 반송 가능한 로드 로크실(6a, 6b)이 접속되어 있다.
Cu막 성막 장치(22a, 22b), 디가스실(5a, 5b) 및 로드 로크실(6a, 6b)은 제2 진공 반송실(21)의 각 변에 게이트 밸브(G)를 통해 접속되어, 이들은 대응하는 게이트 밸브를 개방함으로써 제2 진공 반송실(21)과 연통되고, 대응하는 게이트 밸브(G)를 폐쇄함으로써 제2 진공 반송실(21)로부터 차단된다. 또한, 전달실(5)은 게이트 밸브를 통하지 않고 제2 반송실(21)에 접속되어 있다.
제2 진공 반송실(21) 내는 소정의 진공 분위기로 유지되도록 되어 있고, 그 중에는 Cu막 성막 장치(22a, 22b), 디가스실(5a, 5b), 로드 로크실(6a, 6b) 및 전달실(5)에 대해 웨이퍼(W)의 반입출을 행하는 제2 반송 기구(26)가 설치되어 있다. 이 제2 반송 기구(26)는 제2 진공 반송실(21)의 대략 중앙에 배치되어 있고, 회전 및 신축 가능한 회전ㆍ신축부(27)를 갖고, 그 회전ㆍ신축부(27)의 선단에 웨이퍼(W)를 지지하는 2개의 지지 아암(28a, 28b)이 설치되어 있고, 이들 2개의 지지 아암(28a, 28b)은 서로 반대 방향을 향하도록 회전ㆍ신축부(27)에 설치되어 있다.
반입출부(4)는 상기 로드 로크실(6a, 6b)을 사이에 두고 제2 처리부(3)와 반대측에 설치되어 있고, 로드 로크실(6a, 6b)이 접속되는 대기 반송실(31)을 갖고 있다. 로드 로크실(6a, 6b)과 대기 반송실(31) 사이의 벽부에는 게이트 밸브(G)가 설치되어 있다. 대기 반송실(31)의 로드 로크실(6a, 6b)이 접속된 벽부와 대향하는 벽부에는 피처리 기판으로서의 웨이퍼(W)를 수용하는 캐리어(C)를 접속하는 2개의 접속 포트(32, 33)가 설치되어 있다. 이들 접속 포트(32, 33)에는 각각 도시하지 않은 셔터가 설치되어 있고, 이들 접속 포트(32, 33)에 웨이퍼(W)를 수용한 상태의, 또는 비어 있는 캐리어(C)가 직접 설치되고, 그때에 셔터가 제거되어 외기의 침입을 방지하면서 대기 반송실(31)과 연통하도록 되어 있다. 또한, 대기 반송실(31)의 측면에는 얼라인먼트 챔버(34)가 설치되어 있고, 그곳에서 웨이퍼(W)의 얼라인먼트가 행해진다. 대기 반송실(31) 내에는 캐리어(C)에 대한 웨이퍼(W)의 반입출 및 로드 로크실(6a, 6b)에 대한 웨이퍼(W)의 반입출을 행하는 대기 반송용 반송 기구(36)가 설치되어 있다. 이 대기 반송용 반송 기구(36)는 2개의 다관절 아암을 갖고 있고, 캐리어(C)의 배열 방향을 따라서 레일(38) 상을 주행 가능하게 되어 있고, 각각의 선단의 핸드(37) 상에 웨이퍼(W)를 적재하여 그 반송을 행하도록 되어 있다.
이 성막 시스템(1)은 이 성막 시스템(1)의 각 구성부를 제어하기 위한 제어부(40)를 갖고 있다. 이 제어부(40)는 각 구성부의 제어를 실행하는 마이크로 프로세서(컴퓨터)로 이루어지는 프로세스 컨트롤러(41)와, 오퍼레이터가 성막 시스템(1)을 관리하기 위해 코맨드의 입력 조작 등을 행하는 키보드나, 성막 시스템(1)의 가동 상황을 가시화하여 표시하는 디스플레이 등으로 이루어지는 유저 인터페이스(42)와, 성막 시스템(1)에서 실행되는 처리를 프로세스 컨트롤러(41)의 제어에 의해 실현하기 위한 제어 프로그램이나, 각종 데이터 및 처리 조건에 따라서 처리 장치의 각 구성부에 처리를 실행시키기 위한 프로그램, 즉 레시피가 저장된 기억부(43)를 구비하고 있다. 또한, 유저 인터페이스(42) 및 기억부(43)는 프로세스 컨트롤러(41)에 접속되어 있다.
상기 레시피는 기억부(43) 중의 기억 매체(43a)에 기억되어 있다. 기억 매체는 하드 디스크라도 좋고, CDROM, DVD, 플래시 메모리 등의 가반성의 것이라도 좋다. 또한, 다른 장치로부터, 예를 들어 전용 회선을 통해 레시피를 적절하게 전송시키도록 해도 좋다.
그리고, 필요에 따라서 유저 인터페이스(42)로부터의 지시 등에 의해 임의의 레시피를 기억부(43)로부터 호출하여 프로세스 컨트롤러(41)에 실행시킴으로써, 프로세스 컨트롤러(41)의 제어 하에서, 성막 시스템(1)에서의 원하는 처리가 행해진다.
이와 같은 성막 시스템(1)에 있어서는, 캐리어(C)로부터 대기 반송용 반송 기구(36)에 의해 트렌치나 홀을 갖는 소정 패턴이 형성된 웨이퍼(W)를 취출하여, 로드 로크실(6a 또는 6b)로 반송하고, 그 로드 로크실을 제2 진공 반송실(21)과 동일한 정도의 진공도로 감압한 후, 제2 반송 기구(26)에 의해 로드 로크실의 웨이퍼(W)를 취출하여, 제2 진공 반송실(21)을 통해 디가스실(5a 또는 5b)로 반송하여, 웨이퍼(W)의 디가스 처리를 행한다. 그 후, 제1 반송 기구(16)에 의해 디가스실의 웨이퍼(W)를 취출하여, 제1 진공 반송실(11)을 통해 배리어막 성막 장치(12a 또는 12b)로 반입하고, 배리어막으로서, 예를 들어 Ti막, TiN막, Ta막, TaN막 등을 성막한다. 배리어막 성막 후, 제1 반송 기구(16)에 의해 배리어막 성막 장치(12a 또는 12b)로부터 웨이퍼(W)를 취출하여, Ru 라이너막 성막 장치(14a 또는 14b)로 반입하여, Ru 라이너막을 성막한다. Ru 라이너막 성막 후, 제1 반송 기구(16)에 의해 Ru 라이너막 성막 장치(14a 또는 14b)로부터 웨이퍼(W)를 취출하여, 전달실(5)로 반송한다. 그 후, 제2 반송 기구(26)에 의해 웨이퍼(W)를 취출하여, 제2 진공 반송실(21)을 통해 Cu막 성막 장치(22a 또는 22b)로 반입하여, Cu막을 성막한다. Cu막 성막 후, 제2 반송 기구(26)에 의해 Cu막 성막 장치(22a 또는 22b)로부터 웨이퍼(W)를 취출하여, 로드 로크실(6a 또는 6b)로 반송하고, 그 로드 로크실을 대기압으로 복귀시킨 후, 대기 반송용 반송 기구(36)에 의해 Cu막이 형성된 웨이퍼(W)를 취출하여, 캐리어(C)로 복귀시킨다. 이와 같은 처리를 캐리어 내의 웨이퍼(W)의 수만큼 반복한다.
<Cu막 성막 장치>
다음에, 본 발명의 방법을 실시하기 위해 중요한 Cu막 성막 장치[22a(22b)]에 대해 설명한다.
도 2는 Cu막 성막 장치의 일례를 도시하는 단면도이다. 여기서는 Cu막 성막 장치로서 iPVD(Ionized physical vapor deposition)인 ICP(Inductively Coupled Plasma)형 플라즈마 스퍼터 장치를 예로 들어 설명한다.
도 2에 도시한 바와 같이, 이 Cu막 성막 장치[22a(22b)]는, 예를 들어 알루미늄 등에 의해 통체 형상으로 성형된 처리 용기(51)를 갖고 있다. 이 처리 용기(51)는 접지되어, 그 저부(52)에는 배기구(53)가 형성되어 있고, 배기구(53)에는 배기관(54)이 접속되어 있다. 배기관(54)에는 압력 조정을 행하는 스로틀 밸브(55) 및 진공 펌프(56)가 접속되어 있고, 처리 용기(51) 내가 진공화 가능하게 되어 있다. 또한, 처리 용기(51)의 저부(52)에는 처리 용기(51) 내로 소정의 가스를 도입하는 가스 도입구(57)가 형성된다. 이 가스 도입구(57)에는 가스 공급 배관(58)이 접속되어 있고, 가스 공급 배관(58)에는 플라즈마 여기용 가스로서 희가스, 예를 들어 Ar 가스나 다른 필요한 가스, 예를 들어 N2 가스 등을 공급하기 위한 가스 공급원(59)이 접속되어 있다. 또한, 가스 공급 배관(58)에는 가스 유량 제어기, 밸브 등으로 이루어지는 가스 제어부(60)가 개재 장착되어 있다.
처리 용기(51) 내에는 피처리 기판인 웨이퍼(W)를 적재하기 위한 적재 기구(62)가 설치된다. 이 적재 기구(62)는 원판 형상으로 성형된 적재대(63)와, 이 적재대(63)를 지지하는 동시에 접지된 중공 통체 형상의 지주(64)를 갖고 있다. 적재대(63)는, 예를 들어 알루미늄 합금 등의 도전성 재료로 이루어지고, 지주(64)를 통해 접지되어 있다. 적재대(63) 중에는 냉각 재킷(65)이 설치되어 있고, 도시하지 않은 냉매 유로를 통해 냉매를 공급하도록 되어 있다. 또한, 적재대(63) 내에는 절연 재료로 피복된 저항 히터(87)가 매립되어 있다. 저항 히터(87)는 도시하지 않은 전원으로부터 급전되도록 되어 있다. 적재대(63)에는 열전대(도시하지 않음)가 설치되어 있고, 이 열전대에서 검출된 온도에 기초하여, 냉각 재킷(65)으로의 냉매의 공급 및 저항 히터(87)로의 급전을 제어함으로써, 웨이퍼 온도를 소정의 온도로 제어할 수 있도록 되어 있다.
적재대(63)의 상면측에는, 예를 들어 알루미나 등의 유전체 부재(66a) 중에 전극(66b)이 매립되어 구성된 얇은 원판 형상의 정전 척(66)이 설치되어 있고, 웨이퍼(W)를 정전력에 의해 흡착 유지할 수 있도록 되어 있다. 또한, 지주(64)의 하부는 처리 용기(51)의 저부(52)의 중심부에 형성된 삽입 관통 구멍(67)을 관통하여 하방으로 연장되어 있다. 지주(64)는 도시하지 않은 승강 기구에 의해 상하 이동 가능하게 되어 있고, 이에 의해 적재 기구(62)의 전체가 승강된다.
지주(64)를 둘러싸도록, 신축 가능하게 구성된 주름상자 형상의 금속 벨로즈(68)가 설치되어 있고, 이 금속 벨로즈(68)는 그 상단부가 적재대(63)의 하면에 기밀하게 접합되고, 또한 하단부가 처리 용기(51)의 저부(52)의 상면에 기밀하게 접합되어 있고, 처리 용기(51) 내의 기밀성을 유지하면서 적재 기구(62)의 승강 이동을 허용할 수 있도록 되어 있다.
또한, 저부(52)에는 상방을 향해, 예를 들어 3개(도 2에서는 2개만 도시함)의 지지 핀(69)이 기립되어 설치되어 있고, 또한 이 지지 핀(69)에 대응시켜 적재대(63)에 핀 삽입 관통 구멍(70)이 형성되어 있다. 따라서, 적재대(63)를 강하시켰을 때에, 핀 삽입 관통 구멍(70)을 관통한 지지 핀(69)의 상단부에서 웨이퍼(W)를 받아, 그 웨이퍼(W)를 외부로부터 침입하는 반송 아암(도시하지 않음)과의 사이에서 이동 탑재할 수 있다. 이로 인해, 처리 용기(51)의 하부 측벽에는 반송 아암을 침입시키기 위해 반출입구(71)가 형성되고, 이 반출입구(71)에는 개폐 가능하게 이루어진 게이트 밸브(G)가 설치되어 있다. 이 게이트 밸브(G)의 반대측에는 전술한 제2 진공 반송실(21)이 설치되어 있다.
또한, 상술한 정전 척(66)의 전극(66b)에는 급전 라인(72)을 통해 척용 전원(73)이 접속되어 있고, 이 척용 전원(73)으로부터 전극(66b)으로 직류 전압을 인가함으로써, 웨이퍼(W)가 정전력에 의해 흡착 유지된다. 또한, 급전 라인(72)에는 바이어스용 고주파 전원(74)이 접속되어 있고, 이 급전 라인(72)을 통해 정전 척(66)의 전극(66b)에 대해 바이어스용 고주파 전력을 공급하고, 웨이퍼(W)에 바이어스 전력이 인가되도록 되어 있다. 이 고주파 전력의 주파수는 400㎑ 내지 60㎒가 바람직하고, 예를 들어 13.56㎒가 채용된다.
한편, 처리 용기(51)의 천장부에는, 예를 들어 알루미나 등의 유전체로 이루어지는 고주파에 대해 투과성이 있는 투과판(76)이 O링 등의 시일 부재(77)를 통해 기밀하게 설치되어 있다. 그리고, 이 투과판(76)의 상부에, 처리 용기(51) 내의 처리 공간(S)에 플라즈마 여기용 가스로서의 희가스, 예를 들어 Ar 가스를 플라즈마화하여 플라즈마를 발생하기 위한 플라즈마 발생원(78)이 설치된다. 또한, 이 플라즈마 여기용 가스로서, Ar 대신에 다른 희가스, 예를 들어 He, Ne, Kr 등을 사용해도 좋다.
플라즈마 발생원(78)은 투과판(76)에 대응시켜 설치한 유도 코일(80)을 갖고 있고, 이 유도 코일(80)에는 플라즈마 발생용의, 예를 들어 13.56㎒의 고주파 전원(81)이 접속되고, 상기 투과판(76)을 통해 처리 공간(S)에 고주파 전력이 도입되어 유도 전계를 형성하도록 되어 있다.
또한, 투과판(76)의 바로 아래에는 도입된 고주파 전력을 확산시키는, 예를 들어 알루미늄으로 이루어지는 배플 플레이트(82)가 설치된다. 그리고, 이 배플 플레이트(82)의 하부에는 상기 처리 공간(S)의 상부 측방을 둘러싸도록 하여, 예를 들어 단면이 내측을 향해 경사져 환형상(끝이 잘린 원추형 쉘 형상)의 Cu 타깃(83)이 설치되어 있고, 이 Cu 타깃(83)에는 Ar 이온을 끌어당기기 위한 직류 전력을 인가하는 타깃용 전압 가변의 직류 전원(84)이 접속되어 있다. 또한, 직류 전원 대신에 교류 전원을 사용해도 좋다.
또한, Cu 타깃(83)의 외주측에는 이것에 자계를 부여하기 위한 자석(85)이 설치되어 있다. Cu 타깃(83)은 플라즈마 중의 Ar 이온에 의해 Cu의 금속 원자, 혹은 금속 원자단으로서 스퍼터되는 동시에, 플라즈마 중을 통과할 때에 대부분은 이온화된다.
또한, 이 Cu 타깃(83)의 하부에는 상기 처리 공간(S)을 둘러싸도록 하여, 예를 들어 알루미늄이나 구리로 이루어지는 원통 형상의 보호 커버 부재(86)가 설치되어 있다. 이 보호 커버 부재(86)는 접지되는 동시에, 그 하부는 내측으로 굴곡되어 적재대(63)의 측부 근방에 위치되어 있다. 따라서, 보호 커버 부재(86)의 내측의 단부는 적재대(63)의 외주측을 둘러싸도록 하여 설치되어 있다.
또한, Cu막 성막 장치의 각 구성부도 상술한 제어부(40)에 의해 제어되도록 되어 있다.
이와 같이 구성되는 Cu막 성막 장치에 있어서는, 웨이퍼(W)를 도 2에 도시하는 처리 용기(51) 내로 반입하고, 이 웨이퍼(W)를 적재대(63) 상에 적재하여 정전 척(66)에 의해 흡착하고, 제어부(40)의 제어 하에서 이하의 동작이 행해진다. 이때, 적재대(63)는 히터(87)에 의해 소정 온도로 가열되어 온도 제어된다.
우선, 진공 펌프(56)를 동작시킴으로써 소정의 진공 상태로 된 처리 용기(51) 내에, 가스 제어부(60)를 조작하여 소정 유량으로 Ar 가스를 흘리면서 스로틀 밸브(55)를 제어하여 처리 용기(51) 내를 소정의 진공도로 유지한다. 그 후, 가변 직류 전원(84)으로부터 직류 전압을 Cu 타깃(83)에 인가하고, 또한 플라즈마 발생원(78)의 고주파 전원(81)으로부터 유도 코일(80)로 고주파 전력(플라즈마 전력)을 공급한다. 한편, 바이어스용 고주파 전원(74)으로부터 정전 척(66)의 전극(66b)에 대해 소정의 바이어스용 고주파 전력을 공급한다.
이에 의해, 처리 용기(51) 내에 있어서는, 유도 코일(80)에 공급된 고주파 전력에 의해 아르곤 플라즈마가 형성되어 아르곤 이온이 생성되고, 이들 이온은 Cu 타깃(83)에 인가된 직류 전압에 끌어당겨져 Cu 타깃(83)에 충돌하고, 이 Cu 타깃(83)이 스퍼터되어 Cu 입자가 방출된다. 이때, Cu 타깃(83)에 인가하는 직류 전압에 의해 방출되는 Cu 입자의 양이 최적으로 제어된다.
또한, 스퍼터된 Cu 타깃(83)으로부터의 Cu 입자인 Cu 원자, Cu 원자단은 플라즈마 중을 통과할 때에 대부분은 이온화된다. 여기서 Cu 입자는 이온화된 Cu 이온과 전기적으로 중성인 중성 Cu 원자가 혼재하는 상태로 되어 하방향으로 비산해 간다. 특히, 이 처리 용기(51) 내의 압력을 어느 정도 높게 하고, 이에 의해 플라즈마 밀도를 높여, Cu 입자를 고효율로 이온화할 수 있도록 되어 있다. 이때의 이온화율은 고주파 전원(81)으로부터 공급되는 고주파 전력에 의해 제어된다.
그리고, Cu 이온은 바이어스용 고주파 전원(74)으로부터 정전 척(66)의 전극(66b)에 인가된 바이어스용 고주파 전력에 의해 웨이퍼(W)면 상에 형성되는 두께 수㎜ 정도의 이온 시스의 영역으로 들어가면, 강한 지향성을 갖고 웨이퍼(W)측으로 가속하도록 끌어당겨져 웨이퍼(W)에 퇴적되어 Cu 박막이 형성된다. 또한, 이때 바이어스용 고주파 전원(74)으로부터 정전 척(66)의 전극(66b)에 대해 인가되는 바이어스 파워를 조정함으로써 Cu에 의한 성막과 Ar에 의한 에칭을 조정하여 적절한 성막을 실현할 수 있다. 이 점에 대해 상세는 후술한다.
<배리어막 성막 장치>
배리어막 성막 장치[12a(12b)]로서는 Cu 타깃(83)을 사용하는 재료로 바꾸는 것만으로 도 2의 성막 장치와 동일한 구성의 성막 장치를 사용하여 플라즈마 스퍼터에 의해 성막할 수 있다. 또한, 플라즈마 스퍼터로 한정되지 않고, 통상의 스퍼터, 이온 플레이팅 등의 다른 PVD라도 좋고, CVD(Chemical Vapor Deposition)나 ALD(Atomic Layer Deposition), 플라즈마를 사용한 CVD나 ALD로 성막할 수도 있다. 불순물을 저감시키는 관점으로부터는 PVD가 바람직하다.
<Ru막 성막 장치>
다음에, Ru 라이너막을 형성하기 위한 Ru막 성막 장치[14a(14b)]에 대해 설명한다. Ru 라이너막은 열CVD에 의해 적절하게 형성할 수 있다. 도 3은 Ru막 성막 장치의 일례를 도시하는 단면도로, 열CVD에 의해 Ru막을 형성하는 것이다.
도 3에 도시한 바와 같이, 이 Ru막 성막 장치[14a(14b)]는, 예를 들어 알루미늄 등에 의해 통 내에 형성된 처리 용기(101)를 갖고 있다. 처리 용기(101)의 내부에는 웨이퍼(W)를 적재하는, 예를 들어 AlN 등의 세라믹스로 이루어지는 적재대(102)가 배치되어 있고, 이 적재대(102) 내에는 히터(103)가 설치되어 있다. 이 히터(103)는 히터 전원(도시하지 않음)으로부터 급전됨으로써 발열한다.
처리 용기(101)의 천장벽에는 Ru막을 형성하기 위한 처리 가스나 퍼지 가스 등을 처리 용기(101) 내에 샤워 형상으로 도입하기 위한 샤워 헤드(104)가 적재대(102)와 대향하도록 설치되어 있다. 샤워 헤드(104)는 그 상부에 가스 도입구(105)를 갖고, 그 내부에 가스 확산 공간(106)이 형성되어 있고, 그 저면에는 다수의 가스 토출 구멍(107)이 형성되어 있다. 가스 도입구(105)에는 가스 공급 배관(108)이 접속되어 있고, 가스 공급 배관(108)에는 Ru막을 형성하기 위한 처리 가스나 퍼지 가스 등을 공급하기 위한 가스 공급원(109)이 접속되어 있다. 또한, 가스 공급 배관(108)에는 가스 유량 제어기, 밸브 등으로 이루어지는 가스 제어부(110)가 개재 장착되어 있다. Ru를 성막하기 위한 가스로서는, 루테늄카르보닐[Ru3(CO)12]을 들 수 있다. 이 루테늄카르보닐은 열분해에 의해 Ru로 되어 웨이퍼(W) 상에 Ru막을 형성할 수 있다.
처리 용기(101)의 저부에는 배기구(111)가 형성되어 있고, 이 배기구(111)에는 배기관(112)이 접속되어 있다. 배기관(112)에는 압력 조정을 행하는 스로틀 밸브(113) 및 진공 펌프(114)가 접속되어 있고, 처리 용기(101) 내가 진공화 가능하게 되어 있다.
적재대(102)에는 웨이퍼 반송용의 3개(2개만 도시)의 웨이퍼 지지 핀(116)이 적재대(102)의 표면에 대해 돌출 함몰 가능하게 설치되고, 이들 웨이퍼 지지 핀(116)은 지지판(117)에 고정되어 있다. 그리고, 웨이퍼 지지 핀(116)은 에어 실린더 등의 구동 기구(118)에 의해 로드(119)를 승강함으로써, 지지판(117)을 통해 승강된다. 또한, 부호 120은 벨로즈이다. 한편, 처리 용기(101)의 측벽에는 웨이퍼 반출입구(121)가 형성되어 있고, 게이트 밸브(G)를 개방한 상태에서 제1 진공 반송실(11)과의 사이에서 웨이퍼(W)의 반입출이 행해진다.
이와 같은 Ru막 성막 장치[14a(14b)]에 있어서는, 게이트 밸브(G)를 개방하여, 웨이퍼(W)를 적재대(102) 상에 적재한 후, 게이트 밸브(G)를 폐쇄하여, 처리 용기(101) 내를 진공 펌프(114)에 의해 배기하고 처리 용기(101) 내를 소정의 압력으로 조정하면서, 히터(103)로부터 적재대(102)를 통해 웨이퍼(W)를 소정 온도로 가열한 상태에서, 가스 공급원(109)으로부터 가스 공급 배관(108) 및 샤워 헤드(104)를 통해 처리 용기(101) 내로 루테늄카르보닐[Ru3(CO)12] 가스 등의 처리 가스를 도입한다. 이에 의해, 웨이퍼(W) 상에서 처리 가스의 반응이 진행되어, 웨이퍼(W)의 표면에 Ru막이 형성된다.
Ru막의 성막에는 루테늄카르보닐 이외의 다른 성막 원료, 예를 들어(시클로펜타디에닐)(2,4-디메틸펜타디에닐)루테늄, 비스(시클로펜타디에닐)(2,4-메틸펜타디에닐)루테늄, (2,4-디메틸펜타디에닐)(에틸시클로펜타디에닐)루테늄, 비스(2,4-메틸펜타디에닐)(에틸시클로펜타디에닐)루테늄과 같은 루테늄의 펜타디에닐 화합물을 O2 가스와 같은 분해 가스와 함께 사용할 수 있다. 또한, Ru막을 PVD로 성막할 수도 있다. 단, 양호한 스텝 커버리지가 얻어지고, 또한 막의 불순물을 적게 할 수 있으므로 루테늄카르보닐을 사용한 CVD로 성막하는 것이 바람직하다.
<Cu 배선의 형성 방법>
다음에, 제1 실시 형태에 관한 Cu 배선의 형성 방법에 대해 도 4의 흐름도 및 도 5의 공정 단면도를 참조하여 설명한다.
본 실시 형태에서는, 우선 하부 구조(201)(상세는 생략) 상에 SiO2막 등의 층간 절연막(202)을 갖고, 거기에 오목부로서 트렌치(203)가 형성된 웨이퍼(W)를 준비한다[스텝 1, 도 5의 (a)]. 이와 같은 웨이퍼(W)로서는, Degas 프로세스나 Pre-Clean 프로세스에 의해, 절연막 표면의 수분이나 에칭/애싱 시의 잔사를 제거한 것인 것이 바람직하다. 본 실시 형태에서는 이와 같은 웨이퍼(W)를 도 1의 성막 시스템으로 반입하여, 디가스실(5a 또는 5b)에서 디가스 처리를 행한다.
다음에, 웨이퍼(W)를 배리어막 성막 장치(12a 또는 12b)로 반입하여, 트렌치(203) 표면을 포함하는 전체면에 Cu를 차폐(배리어)하는 배리어막(204)을 성막한다[스텝 2, 도 5의 (b)].
배리어막(204)으로서는, Cu에 대해 높은 배리어성을 갖고, 저저항을 갖는 것이 바람직하고, Ti막, TiN막, Ta막, TaN막, Ta/TaN의 2층막을 적절하게 사용할 수 있다. 또한, TaCN막, W막, WN막, WCN막, Zr막, ZrN막, V막, VN막, Nb막, NbN막 등을 사용할 수 있다. Cu 배선은 트렌치 또는 홀 내에 매립하는 Cu의 체적이 커질수록 저저항으로 되므로, 배리어막은 매우 얇게 형성하는 것이 바람직하고, 그와 같은 관점으로부터 그 두께는 1 내지 20㎚가 바람직하다. 보다 바람직하게는 1 내지 10㎚이다. 배리어막은 플라즈마 스퍼터에 의해 성막할 수 있다. 또한, 통상의 스퍼터, 이온 플레이팅 등의 다른 PVD로 성막할 수 있고, CVD나 ALD, 플라즈마를 사용한 CVD나 ALD로 성막할 수도 있다.
계속해서, Ru 라이너막 성막 장치(14a 또는 14b)에 의해, 배리어막(204) 상에 Ru 라이너막(205)을 성막한다[스텝 3, 도 5의 (c)]. Ru 라이너막은 매립하는 Cu의 체적을 크게 하여 배선을 저저항으로 하는 관점으로부터, 예를 들어 1 내지 5㎚로 얇게 형성하는 것이 바람직하다. Ru 라이너막은 루테늄카르보닐[Ru3(CO)12]을 성막 원료로서 사용하여 상술한 도 3에 도시한 바와 같은 성막 장치를 사용하여 열CVD에 의해 적절하게 형성할 수 있다. 이에 의해, 고순도이고 매우 얇은 Ru막을 고스텝 커버리지에서 성막할 수 있다. 이때의 성막 조건은, 예를 들어 처리 용기 내의 압력이 1.3 내지 66.5㎩의 범위이고, 성막 온도(웨이퍼 온도)가 150 내지 250℃의 범위이다. Ru 라이너막(205)은, 상술한 바와 같이 루테늄카르보닐 이외의 다른 성막 원료, 예를 들어(시클로펜타디에닐)(2,4-디메틸펜타디에닐)루테늄, 비스(시클로펜타디에닐)(2,4-메틸펜타디에닐)루테늄, (2,4-디메틸펜타디에닐)(에틸시클로펜타디에닐)루테늄, 비스(2,4-메틸펜타디에닐)(에틸시클로펜타디에닐)루테늄과 같은 루테늄의 펜타디에닐 화합물을 사용한 CVD나 PVD로 성막할 수도 있다.
계속해서, 도 2에 도시하는 웨이퍼(W)의 적재대에 바이어스를 인가하여 iPVD인 플라즈마 스퍼터 장치로 이루어지는 Cu막 성막 장치(22a 또는 22b)를 사용하여, Cu가 마이그레이션되도록 Cu 배선으로 되는 Cu막(206)을 성막하여, 트렌치(203)를 매립한다[스텝 4, 도 5의 (d)].
플라즈마 스퍼터 장치에 있어서는, 바이어스를 인가함으로써 플라즈마에 의해 타깃으로부터 방출된 Cu 이온이 웨이퍼(W)에 끌어들여져, 성막 레이트를 크게 할 수 있지만, 바이어스 파워가 지나치게 커지면 플라즈마 생성용 가스의 이온(예를 들어, Ar 이온)에 의한 웨이퍼(W) 표면의 스퍼터 작용(에칭 작용)에 의해 겨우 퇴적된 Cu막이 깎여 버리므로, 바이어스를 인가하는 경우에는, 통상, 그 파워를 Cu막이 깎이지 않을 정도의 크기로 제한하고 있다. 또한, 종래, 이와 같은 PVD를 사용한 경우에는, 스텝 커버리지가 나쁜 것이 알려져 있어, 트렌치나 홀의 개구를 막는 핀치 오프가 발생하기 쉬우므로, PVD만으로 트렌치나 홀을 매립하여 Cu 배선을 형성하는 것은 행해지고 있지 않다.
이에 대해, Cu막의 기초에 Ru 라이너막을 설치함으로써, Ru는 Cu에 대한 습윤성이 높기 때문에, 어느 정도의 온도로 웨이퍼(W)를 가열하면서, 바이어스 파워를 조정하여 Cu 이온의 성막 작용과 플라즈마 생성 가스의 이온(Ar 이온)에 의한 에칭 작용을 제어함으로써, Ru 라이너막 상에서 Cu를 응집시키지 않고 마이그레이션(유동)시킬 수 있어, 트렌치나 홀의 개구를 막는(오버 행) 일없이 그 중에 Cu를 메울 수 있는 것이 발견되었다. 이에 의해, 미세한 트렌치 또는 홀에도 보이드를 발생시키지 않고 확실히 Cu를 매립할 수 있다. 또한, 이와 같이 PVD로 Cu를 매립한 경우에는, 불순물이 적어 고순도로 되고, 또한 그레인 사이즈도 커지기 때문에, 도금으로 Cu를 매립한 경우보다도, 저저항의 Cu 배선을 형성할 수 있다.
이와 같이 Cu막을 성막하여 트렌치 내에 Cu를 매립한 후의 웨이퍼(W)를, 성막 시스템(1)으로부터 반출하여, Cu 도금 장치로 반송하고, 거기에서 웨이퍼(W)의 전체면에 Cu 도금층(207)을 형성한다[스텝 5, 도 5의 (e)]. 그 후, 필요에 따라서 어닐하여 Cu의 그레인 사이즈를 크게 하는 동시에, Cu 도금층(207)을 안정시키고(스텝 6), 계속해서 CMP(Chemical Mechanical Polishing)에 의해 웨이퍼(W) 표면을 연마하여, Ru 라이너막(205), 배리어막(204)을 완전히 제거한다[스텝 7, 도 5의 (f)]. 이에 의해, 트렌치 내에 잔존한 Cu막(206)이 Cu 배선으로서 기능한다.
또한, 오목부로서는 홀이어도 좋고, 트렌치 및 홀의 양방이어도 좋다.
<스텝 4의 Cu막 성막의 설명>
다음에, 상기 스텝 4의 Cu막의 성막에 대해 구체적으로 설명한다.
상술한 바와 같이, 스텝 4의 Cu막의 성막에 있어서는, 도 2에 도시한 바와 같은 바이어스에 의해 웨이퍼(W) 표면에 이온을 끌어들이면서 플라즈마 스퍼터를 행하는 장치를 사용하지만, 그때의 바이어스 파워와 Cu 성막량의 관계는 도 6의 모식도에 도시하게 된다. 즉, 바이어스 파워가 상승함으로써 Cu 이온의 인입량이 커지므로, 바이어스 파워가 어느 값까지는 성막량이 증가해 가지만, 그 후에는 플라즈마 생성용 가스 이온(예를 들어, Ar 이온)에 의한 웨이퍼(W) 표면의 스퍼터 작용(에칭 작용)에 의해 성막량이 감소해 간다. 본 실시 형태에서는, 온도와 플라즈마 생성용 가스 이온에 의한 작용을 이용하여 Cu막을 트렌치 또는 비어(홀)에 메우기 위해, 바이어스 파워는 플라즈마 생성용 가스 이온에 의한 작용이 존재하고, 또한 성막이 진행되는 범위인 도 6의 A보다 크고 B보다 작은 범위가 바람직하다. 즉, Cu 성막량(성막 레이트)을 TD, 플라즈마 생성용 가스의 이온에 의한 에칭량(에칭 레이트)을 TE로 하면, A는 TE/TD=0이고, B는 TE/TD=1이지만, Ru 라이너막 상을 Cu가 이동(마이그레이션)하기 위해서는, 플라즈마 생성용 가스 이온(Ar 가스 이온)의 에너지가 존재하는 것이 바람직하므로 TE/TD>0인 것이 바람직하다. 단, 온도가 높은 경우에는 TE/TD=0이라도 Cu를 유동시킬 수 있다. 한편, 성막이 진행되어 필드의 에칭이 일어나지 않기 위해서는 TE/TD<1인 것이 필요하다.
이와 같은 범위에 있어서의 성막의 모델을 도 7에 모식적으로 설명한다. 도 7의 (a)에 도시한 바와 같이, Cu 이온과 플라즈마 생성 가스인 Ar 이온의 존재 하에서 바이어스를 인가하면서 Cu막의 성막을 개시하면, (b)에 도시한 바와 같이, 온도와 Ar 이온의 스퍼터 작용에 의해 Cu가 트렌치 내로 이동되므로, (c)에 도시한 바와 같이, 트렌치의 개구를 막는 일 없이, Cu가 트렌치 내를 메울 수 있다.
다음에, 스텝 4의 Cu막 성막 공정의 바람직한 프로세스 조건에 대해 설명한다. 본 실시 형태에 있어서는, Ar 이온과 같은 플라즈마 생성 가스 이온에 의해 Cu를 마이그레이션시킬 필요가 있으므로, 통상의 플라즈마 스퍼터의 경우보다도 웨이퍼 온도를 높게 할 필요가 있어, 웨이퍼 온도는 65 내지 350℃의 범위가 바람직하다. 또한, Cu막 성막 시에 있어서의 처리 용기 내의 압력(프로세스 압력)은 1 내지 100mTorr(0.133 내지 13.3㎩)이 바람직하고, 35 내지 90mTorr(4.66 내지 12.0㎩)이 보다 바람직하다. 또한, Cu 타깃으로의 직류 전력은 4 내지 12㎾인 것이 바람직하고, 6 내지 10㎾가 보다 바람직하다.
또한, 바이어스 파워는, 상술한 바와 같이 0≤TE/TD<1, 바람직하게는 0<TE/TD<1로 되는 범위로 설정되지만, 플라즈마 생성용 가스 이온(Ar 가스 이온)에 의한 Cu의 이동성은 온도에 의존하여, 성막 온도(T)가 낮으면 Cu의 이동성이 낮아진다. 이로 인해, 65≤T(℃)≤350의 바람직한 범위에 있어서, 고온측의 200<T(℃)≤350에서는 0≤TE/TD<1의 범위라도 좋지만, 저온측의 65≤T(℃)≤200에서는 0.02≤TE/TD<1로 하는 것이 바람직하다. 이때의 바이어스 파워 밀도는, 200<T(℃)≤350에서는 1.74W/㎠(바이어스 파워:1200W) 이하, 65≤T(℃)≤200에서는 0.15 내지 1.74W/㎠(100 내지 1200W)가 바람직하다. 보다 바람직한 범위는 65≤T(℃)≤350에 있어서, 0.05≤TE/TD≤0.24이고, 보다 바람직한 바이어스 파워 밀도의 범위는 0.38 내지 0.76W/㎠(바이어스 파워:260 내지 520W)이다.
또한, 스텝 4의 Cu막 성막 시의 성막 속도는, 20 내지 150 ㎚/min이 바람직하다. 구체예로서는 30 ㎚/min을 예로 들 수 있다.
도 8a, 도 8b는 실제로 도 2의 장치에서 Cu막을 형성했을 때에 있어서, 횡축에 직류 전원(84)으로부터 Cu 타깃(83)으로 공급하는 직류 전력을 취하고, 종축에 고주파 전원(74)으로부터의 바이어스 파워를 취하고, 상술한 TE/TD의 값을 등고선으로 나타내는 것으로, 도 8a가 프로세스 압력 90mT의 경우, 도 8b가 프로세스 압력 35mT의 경우이다. 또한, 유도 코일(80)에 고주파 전원(81)으로부터 공급하는 고주파 전력은 4㎾, Cu 타깃과 웨이퍼(W)의 거리는 240㎜로 하였다.
또한, 도 9a, 도 9b는 실제로 도 2의 장치에서 Cu막을 형성했을 때에 있어서, 횡축에 바이어스 파워를 취하고, 종축에 TE/TD를 취하고, Cu 타깃(83)으로의 직류 전력마다 이들의 관계를 나타내는 그래프로, 도 9a가 프로세스 압력 90mT의 경우, 도 9b가 프로세스 압력 35mT의 경우이다. 어떤 압력 및 Cu 타깃(83)으로의 직류 전력에 있어서도, 바이어스 파워가 130W(바이어스 파워 밀도:0.19W/㎠)에서는 TE/TD가 0이고, 바이어스 파워를 상승시켜 가면 TE/TD가 상승하고 있다.
다음에, 폭 30㎚, 깊이 200㎚의 트렌치가 형성된 층간 절연막에 Ti 배리어막 및 Ru 라이너막을 형성한 후, 프로세스 압력:90mT, Cu 타깃에 공급하는 직류 전력:8㎾, 유도 코일에 공급하는 고주파 전력:4㎾, 타깃과 웨이퍼(W) 거리:240㎜로 하고, 바이어스 파워를 TE/TD=0으로 되는 130W(바이어스 파워 밀도:0.19W/㎠)로 하고, 성막 온도를 200℃, 225℃, 250℃, 300℃로 하고 Cu막을 성막 시간 55sec로 성막하였다. 그때의 주사형 전자 현미경(SEM) 사진을, 각각 도 10a, 도 10b, 도 10c, 도 10d에 도시한다. 도 10a 내지 도 10d에 도시한 바와 같이, 성막 온도가 225℃ 이상이고 TE/TD=0에 있어서 Cu의 매립이 가능한 것이 확인되었다.
다음에, 폭 50㎚, 깊이 200㎚의 트렌치가 형성된 층간 절연막에 Ti 배리어막 및 Ru 라이너막을 형성한 후, 프로세스 압력:90mT, Cu 타깃에 공급하는 직류 전력:8㎾, 유도 코일에 공급하는 고주파 전력:4㎾, 타깃과 웨이퍼(W)의 거리:240㎜로 하고, 바이어스 파워를 TE/TD=0으로 되는 130W(바이어스 파워 밀도:0.19W/㎠) 및 TE/TD=0.02로 되는 195W(0.28W/㎠)로 하고, 성막 온도 65℃에서 Cu막을 성막 시간 55sec로 성막하였다. 그때의 주사형 전자 현미경(SEM) 사진을 도 11a, 도 11b에 도시한다. 성막 온도 65℃일 때에는 Cu 마이그레이션에 대한 온도의 효과가 적으므로, TE/TD=0으로 되는 130W(0.19W/㎠)에서는, 도 11a에 도시한 바와 같이, 트렌치에 Cu가 매립되지 않는 것에 비해, TE/TD=0.02로 되는 195W(0.28W/㎠)에서는, 도 11b에 도시한 바와 같이 매립되는 것이 확인되었다.
다음에, 폭 20 내지 30㎚, 깊이 200㎚의 트렌치가 형성된 층간 절연막에 Ti 배리어막 및 Ru 라이너막을 형성한 후, 프로세스 압력:90mT, Cu 타깃에 공급하는 직류 전력:6㎾, 유도 코일에 공급하는 고주파 전력:4㎾, 타깃과 웨이퍼(W)의 거리:240㎜로 하고, 바이어스 파워를 130W(바이어스 파워 밀도:0.19W/㎠)(TE/TD=0), 260W(0.38W/㎠)(TE/TD=0.05), 390W(0.57W/㎠)(TE/TD=0.14), 520W(0.76W/㎠)(TE/TD=0.24)로 변화시키고, 성막 온도 250℃에서 Cu막을 성막 시간 55sec로 성막하였다. 그때의 주사형 전자 현미경(SEM) 사진을 각각 도 12a, 도 12b, 도 12c, 도 12d에 도시한다. 도 12a 내지 도 12d에 도시한 바와 같이 0≤TE/TD≤0.24의 범위에서 Cu의 매립이 확인되었지만, 0.05≤TE/TD≤0.24에서 보다 바람직한 매립성이 얻어지는 것이 확인되었다.
다음에, 폭 18㎚, 깊이 200㎚의 트렌치가 형성된 층간 절연막에 Ti 배리어막을 형성하고, 계속해서 Ru 라이너막을 형성하고, 그 후, 프로세스 압력:90mT, Cu 타깃에 공급하는 직류 전력:6㎾, 유도 코일에 공급하는 고주파 전력:4㎾, 타깃과 웨이퍼(W)의 거리:240㎜라고 하는 본 실시 형태의 조건으로 Cu를 매립하였다. 그때의, Ti 배리어막만을 형성한 상태, Ru 라이너막을 형성한 상태, Cu막을 5㎚, 10㎚, 20㎚, 30㎚ 성막한 상태의 주사형 전자 현미경(SEM) 사진을 도 13에 도시한다. 도 13에 도시한 바와 같이, 본 실시 형태에 있어서, 보이드를 발생시키지 않고 미세한 트렌치 내에 Cu를 매립하는 것이 확인되었다.
<제1 실시 형태에 의해 형성된 Cu 배선의 평가>
다음에, 제1 실시 형태에 의해 형성한 Cu 배선과, 배리어막 상에 PVD에 의해 Cu 시드층을 형성한 후, Cu 도금으로 Cu를 매립하여 형성한 종래의 Cu 배선의 전기 특성을 비교하였다. 도 14는 이들에 대해 60㎚ 배선에 있어서의 전기 특성을 평가한 결과를 나타내는 도면이다. 이 도면에 도시한 바와 같이, 제1 실시 형태에 의해 형성한 Cu 배선은 종래보다도 배선 저항이 낮아지는 것이 확인되었다.
2. 제2 실시 형태
다음에, 제2 실시 형태에 대해 설명한다.
<성막 시스템>
본 실시 형태에 있어서도, 제1 실시 형태에서 사용한 도 1의 성막 시스템(1)을 사용할 수 있고, 모든 유닛을 제1 실시 형태의 것과 마찬가지로 구성할 수 있다.
그리고, 본 실시 형태에서는 이와 같은 성막 시스템(1)에 있어서, Ru 라이너막의 성막까지, 제1 실시 형태와 마찬가지로 처리한 후, 제1 반송 기구(16)에 의해 Ru 라이너막 성막 장치(14a 또는 14b)로부터 웨이퍼(W)를 취출하여, 전달실(5)로 반송한다. 그 후, 제2 반송 기구(26)에 의해 웨이퍼(W)를 취출하여, 제2 진공 반송실(21)을 통해 Cu막 성막 장치(22a 또는 22b)로 반입하고, 트렌치 및/또는 비어(홀) 내를 메우는 제1 Cu막과 그 위에 적층되는 제2 Cu막을 형성한다. 이때, 제1 Cu막은 트렌치나 홀의 매립성을 고려한 조건으로 성막되고, 제2 Cu막은 성막 속도가 큰 조건으로 성막된다. Cu막 성막 후, 제2 반송 기구(26)에 의해 Cu막 성막 장치(22a 또는 22b)로부터 웨이퍼(W)를 취출하여, 로드 로크실(6a 또는 6b)로 반송하고, 그 로드 로크실을 대기압으로 복귀시킨 후, 대기 반송용 반송 기구(36)에 의해 Cu막이 형성된 웨이퍼(W)를 취출하여, 캐리어(C)로 복귀시킨다. 이와 같은 처리를 캐리어 내의 웨이퍼(W)의 수만큼 반복한다.
또한, Cu막 성막 장치[22a(22b)]에 있어서 제2 Cu막을 성막할 때에, 트렌치나 홀 내에 Cu를 매립하는 제1 Cu막을 형성할 때보다도 성막 속도가 큰 조건으로 하지만, 그 조건으로서는, 예를 들어 처리 용기(51) 내의 압력을 제1 Cu막을 형성할 때보다도 낮게 하거나, 또는 직류전원의 파워를 제1 Cu막을 형성할 때보다도 높게 하는 것을 예로 들 수 있다.
본 실시 형태에 있어서는, 제1 Cu막과 제2 Cu막을 별도의 장치로 성막하는 다른 성막 시스템을 사용할 수도 있다. 도 15는 성막 시스템의 다른 예를 도시하는 평면도이다. 도 15에 도시하는 성막 시스템(1')에 있어서는, 제2 처리부(3)의 제2 진공 반송실(21)을 평면 형상이 팔각형을 이루는 것으로 하고, 이 제2 진공 반송실(21)에 제1 Cu막 성막 장치(22a 및 22b) 외에 제2 Cu막 성막 장치(24a 및 24b)가 접속되어 있다. 또한, 도 1의 성막 시스템(1)에서는 2개의 로드 로크실(6a 및 6b)을 설치하고 있지만 도 15의 성막 시스템(1')에서는 1개의 로드 로크실(6)만 설치하고 있다. 도 15의 성막 시스템은 도 1의 Cu막 성막 장치(22a 또는 22b)와 완전히 동일한 구성을 갖는 제1 Cu막 성막 장치(22a 또는 22b)에 의해, 트렌치 및/또는 비어(홀)를 메우는 제1 Cu막을 형성하고, 제2 Cu막 성막 장치(24a 또는 24b)에 의해, 제1 Cu막 상에 적층되는 제2 Cu막을 형성한다.
<제2 Cu막 성막 장치[24a(24b)]>
제2 Cu막 성막 장치[24a(24b)]는 (제1) Cu막 성막 장치[22a(22b)]와 동일한 iPVD인 플라즈마 스퍼터 장치라도, 통상의 PVD, 예를 들어 스퍼터 장치라도 좋고, 제1 Cu막보다도 높은 성막 속도로 제2 Cu막을 형성할 수 있는 조건으로 설정된다. 이와 같이 제1 Cu막과 제2 Cu막을 다른 장치로 성막하도록 함으로써, 장치의 조건을 변경하지 않고 높은 처리량으로, 대기에 노출되지 않고(진공을 깨뜨리지 않고), 제1 Cu막 및 제2 Cu막을 연속 성막할 수 있다.
<Cu 배선의 형성 방법>
다음에, 제2 실시 형태에 관한 Cu 배선의 형성 방법에 대해 도 16의 흐름도 및 도 17의 공정 단면도를 참조하여 설명한다.
본 실시 형태에서는, 우선, 제1 실시 형태의 스텝 1과 마찬가지로, 하부 구조(201)(상세는 생략) 상에 SiO2막 등의 층간 절연막(202)을 갖고, 거기에 오목부로서의 트렌치(203)가 소정 패턴으로 형성된 웨이퍼(W)를 준비한다[스텝 11, 도 17의 (a)]. 이와 같은 웨이퍼(W)로서는, Degas 프로세스나 Pre-Clean 프로세스에 의해, 절연막 표면의 수분이나 에칭/애싱 시의 잔사를 제거한 것인 것이 바람직하고, 본 실시 형태에서는 이와 같은 웨이퍼(W)를, 예를 들어 도 1의 성막 시스템으로 반입하여, 디가스실(5a 또는 5b)에서 디가스 처리를 행한다.
다음에, 웨이퍼(W)를 배리어막 성막 장치(12a 또는 12b)로 반입하여, 트렌치(203) 표면을 포함하는 전체면에 Cu를 차폐(배리어)하는 배리어막(204)을 성막한다[스텝 12, 도 17의 (b)].
배리어막(204)의 성막은 제1 실시 형태의 스텝 2와 완전히 마찬가지로 행할 수 있다. 즉, 제1 실시 형태와 동일 재료의 막을 사용할 수 있고, 막 두께 범위 및 성막 방법도 제1 실시 형태와 완전히 동일하게 할 수 있다.
계속해서, Ru 라이너막 성막 장치(14a 또는 14b)에 의해, 배리어막(204) 상에 Ru 라이너막(205)을 성막한다[스텝 13, 도 17의 (c)]. Ru 라이너막(205)의 성막은 제1 실시 형태의 스텝 3과 완전히 마찬가지로 행할 수 있다. 즉, 제1 실시 형태와 동일 막 두께 범위 및 성막 방법으로 성막할 수 있다.
계속해서, 도 2에 도시하는 웨이퍼(W)의 적재대에 바이어스를 인가하여 iPVD인 플라즈마 스퍼터 장치로 이루어지는 Cu막 성막 장치(22a 또는 22b)를 사용하여, Cu가 마이그레이션되도록 트렌치(203)를 매립하기 위한 제1 Cu막(206)을 형성한다[스텝 14, 도 17의 (d)]. 이 제1 Cu막(206)의 형성에 대해서도, 제1 실시 형태에 있어서의 Cu막(206)과 완전히 마찬가지로 행할 수 있다.
이와 같이 트렌치(203) 내에 Cu를 매립한 후에는, 그 후의 평탄화 처리에 구비하여 Cu막을 적층시키기 위해 제1 Cu막(206)을 포함하는 패턴 상에 PVD에 의해 제1 Cu막보다도 높은 성막 속도로 제2 Cu막(208)을 형성한다[스텝 15, 도 17의 (e)]. 제2 Cu막(208)은 오목부로서의 트렌치를 제1 Cu막(206)으로 메운 후에 형성되므로, 매립성을 거의 고려할 필요는 없고, 높은 성막 속도가 얻어지는 것이 중시된다. 이로 인해, 제2 Cu막(208)의 성막은 제1 Cu막(206)보다도 높은 성막 속도로 형성한다.
이와 같이 하여 제2 Cu막(208)까지 성막한 후, 웨이퍼(W)를 성막 시스템(1)으로부터 반출하고, 필요에 따라서 어닐 장치(도시하지 않음)로 반송하여 어닐 처리(스텝 16)를 행한 후, CMP(Chemical Mechanical Polishing) 장치(도시하지 않음)로 반송하여, CMP에 의해 웨이퍼(W) 표면의 전체면을 연마하고, Ru 라이너막(205), 배리어막(204), 적층한 Cu막(208)을 제거하는 동시에 평탄화한다[스텝 17, 도 17의 (f)]. 이에 의해, 트렌치 내에 잔존한 Cu막(206)이 Cu 배선으로서 기능한다.
이와 같이, 트렌치 및 비어(홀)의 Cu의 매립 및 Cu의 적층의 양쪽을 PVD로 행할 수 있으므로, Cu 도금을 사용하지 않고 Cu 배선을 형성할 수 있다. 그리고, 이와 같은 방법에 의해 Cu 배선을 형성함으로써, 매립성이 양호한 동시에, 배선 저항을 낮게 할 수 있다.
또한, 어닐 장치 및 CMP 장치도, 도 1의 성막 시스템(1)의 제어부(40)에 의해 제어되도록 함으로써, 도 5의 흐름도에 도시된 처리를 하나의 레시피에 의해 일괄하여 제어할 수 있다. 또한, 오목부로서는 홀이어도 좋고, 트렌치 및 홀의 양방이어도 좋다.
<스텝 15의 제2 Cu막의 성막의 설명>
다음에, 상기 스텝 15의 제2 Cu막의 성막에 대해 구체적으로 설명한다.
이 제2 Cu막의 형성은 제1 Cu막의 형성에 사용한 Cu막 성막 장치(22a 또는 22b)로, 처리 조건을 변경하여 제1 Cu막에 계속해서 행할 수 있다. 구체적으로는, 처리 용기(51) 내의 압력을 제1 Cu막 성막 시보다도 낮게 하거나, 또는 직류전원의 파워를 제1 Cu막을 형성할 때보다도 높게 하거나, 또는 이들 양방의 조건에서 성막함으로써, 제1 Cu막(206)보다도 높은 성막 속도로 제2 Cu막(208)을 성막할 수 있다. 즉, 제1 Cu막 성막일 때에는, 트렌치 또는 비어(홀) 내에 많은 Cu 이온을 끌어들이기 위해, 지향성이 높은 고압의 조건(예를 들어, 90mTorr)이 사용되고, 또한 직류전원 파워는 비교적 낮은 6 내지 8 ㎾가 사용되고, 또한 Cu의 마이그레이션을 일으키게 하여 트렌치 또는 비어(홀) 내에 Cu를 유동시키기 쉽게 하기 위해, 성막 온도는 고온(예를 들어, 250℃)이 사용된다. 이 때문에, 성막 속도는 그다지 높지 않다. 이것에 대하여, 제2 Cu막은 필드부에만 성막하면 되므로, 제1 Cu막보다도 높은 성막 속도가 얻어지는 조건, 구체적으로는, 처리 용기(51) 내의 압력을 제1 Cu막 성막의 때보다도 낮게 하거나, 또는 직류전원의 파워를 제1 Cu막을 형성할 때보다도 높게 하거나, 또는 이들 양방의 조건에서 성막한다.
구체적 조건으로서는, 압력을 1 내지 35 mTorr (예를 들면 5 mTorr)정도의 저압조건, 직류전원의 파워를 10 내지 20 W의 높은 조건으로 할 수 있다. 또한, 성막 온도는 성막 속도에는 그다지 관계없지만, 성막 온도를 -30 내지 250℃[바람직하게는 -30 내지 상온(25℃)](예를 들면 -30℃)의 저온으로 하는 것이 바람직하다.
실제로, 개구부의 폭이 50 ㎚인 트렌치에 대해 배리어막 및 Ru 라이너막을 형성한 후, 도 2의 Cu막 성막 장치에 의해 처리 용기 내의 압력 90mTorr이고 250℃의 조건으로 제1 Cu막을 형성하여 트렌치의 매립을 행한 후, 동일한 장치 내에서 처리 용기 내의 압력을 5mTorr로 하여 제2 Cu막을 적층하였다. 그때의 조작형 전자 현미경(SEM) 사진을 도 18에 도시한다. 도 18에 도시한 바와 같이, 트렌치로의 제1 Cu막의 매립 및 제2 Cu막의 적층이 양호하게 행해졌다.
또한, 동일한 조건으로 제1 Cu막을 형성하여 트렌치의 매립을 행한 후, 장치 내의 압력을 5mTorr로 저하시키는 동시에 성막 온도를 -30℃로 하여 제2 Cu막을 적층하였다. 그때의 조작형 전자 현미경(SEM) 사진을 도 19에 도시한다. 도 19에 도시한 바와 같이, 트렌치로의 제1 Cu막의 매립 및 제2 Cu막의 적층이 양호하게 행해졌다.
또한, 제2 Cu막(208)의 성막은 제1 Cu막(206)과 별개의 성막 장치로 행해도 좋다. 이 경우에는 제1 Cu막(206)을 성막하기 위한 도 2에 도시하는 플라즈마 스퍼터 장치를 사용하여, 상술한 바와 같이 저압 조건, 고직류 파워 조건, 저압 조건·고직류 파워 조건, 저압·저온 조건, 또는 저압·고직류 파워·저온 조건에서 행해도 좋다. 또한, 도 3에 도시하는 장치와 다른 구조의 iPVD 장치 또는 스퍼터 장치 등의 통상의 PVD 장치를 사용하여 제1 Cu막보다도 높은 성막 속도로 제2 Cu막을 성막해도 좋다. 이와 같이, 제2 Cu막(208)의 성막을 제1 Cu막(206)의 성막과 별개의 성막 장치로 행하는 경우에는, 상술한 도 15의 성막 시스템(1')을 사용할 수 있다.
실제의 디바이스의 패턴에 있어서는, 상대적으로 좁은 트렌치 또는 홀과, 상대적으로 넓은 트렌치 또는 홀이 혼재하고 있다. 예를 들어, 도 20a에 도시한 바와 같이 좁은 트렌치(301)와 넓은 트렌치(302)가 혼재하고 있는 경우, 배리어막(204) 및 Ru 라이너막(205)을 형성한 후, 제1 Cu막(206)을, 상대적으로 좁은 트렌치(301)의 전체를 메우는 동시에, 상대적으로 넓은 트렌치(302)를 부분적으로 메우도록 형성하고(도 20a), 그 후의 제2 Cu막(208)의 형성에 있어서는, 상대적으로 좁은 트렌치(301)의 부분에서는 제1 Cu막(206) 상에 적층되는 동시에, 상대적으로 넓은 트렌치(302)를 전체적으로 메워 적층 부분을 더 형성하도록 한다(도 20b). 상대적으로 넓은 트렌치(302)는 성막 조건을 중시한 제2 Cu막의 성막 조건으로도 충분히 매립할 수 있으므로, 이와 같은 방법에 의해, 트렌치(301, 302)에 양호한 매립성으로 Cu막을 형성하고, 또한 Cu막을 적층할 수 있다. 홀의 경우도 마찬가지이다.
<제2 실시 형태에 의해 형성된 Cu 배선의 평가>
다음에, 50 내지 250㎚의 다양한 폭의 트렌치를 갖는 웨이퍼에 대해, 제2 실시 형태의 방법에 의해, 배리어막의 형성, Ru 라이너막의 형성, iPVD에 의한 제1 Cu막의 형성 및 iPVD에 의한 제2 Cu막의 형성을 행하고, 어닐한 후, CMP를 행하여 Cu 배선을 형성하였다. 그때의 단면의 SEM 사진을 도 21에 도시한다. 도 21에 도시한 바와 같이, 어떤 폭의 트렌치에 대해서도 양호한 매립성이 얻어진 것이 확인되었다.
다음에, 좁은 트렌치와 넓은 트렌치가 혼재하고 있는 패턴에 대해 제2 실시 형태의 방법에 의해, 배리어막의 형성, Ru 라이너막의 형성, iPVD에 의한 제1 Cu막의 매립 및 iPVD에 의한 제2 Cu막의 매립(넓은 트렌치 부분)과 적층(좁은 트렌치 부분)을 행하였다. 제2 Cu막의 성막 조건으로서는, 유도 코일에 공급하는 고주파 전력:5.25㎾, Cu 타깃에 공급하는 직류 전력:3㎾, 바이어스 파워를 200W, 타깃과 웨이퍼(W)의 거리:200㎜, 프로세스 압력:5mTorr, 성막 온도:250℃로 하였다. 그때의 단면의 SEM 사진을 도 22에 도시한다. 도 22의 사진에 도시한 바와 같이, 좁은 트렌치의 미세 배선에서는 평탄화가 달성되어 있고, 넓은 트렌치의 굵은 배선에서는 양호한 매립이 달성되어 있다.
다음에, 50㎚ 폭의 트렌치 패턴이 형성된 웨이퍼에 대해, 제2 실시 형태의 방법에 의해, 배리어막의 형성, Ru 라이너막의 형성, iPVD에 의한 제1 Cu막의 형성 및 iPVD에 의한 제2 Cu막의 형성을 행하여, 어닐한 후, CMP를 행하여 Cu 배선 패턴을 형성하였다. 그리고, 이 Cu 배선 패턴의 상태를 파악하였다. 도 23은 패턴 표면의 SEM 사진이다. 도 23에 도시한 바와 같이, Cu 도금을 사용하지 않고 적층의 제2 Cu막까지 모두 PVD에 의해 형성한 후에 어닐 및 CMP를 행하여 형성한 Cu 배선은, 표면에 스크래치나 잔사, 부식 등의 결함은 관찰되지 않아, 패턴의 건전성이 유지되어 있는 것이 확인되었다.
다음에, 도 24와 같은 트렌치 패턴을 갖고, 패턴 폭(W)이 60㎚ 및 80㎚인 웨이퍼에 대해, 제2 실시 형태의 방법에 의해, 배리어막의 형성, Ru 라이너막의 형성, iPVD에 의한 제1 Cu막의 형성 및 iPVD에 의한 제2 Cu막의 형성을 순차적으로 행하여, 어닐한 후, CMP를 행하여 Cu 배선을 형성하고, 그 Cu 배선을 사용하여 리크 전류를 측정하였다. 또한, 폭(W)이 80㎚인 트렌치 패턴에 배리어막 및 Cu 시드막을 형성하여 Cu 도금으로 매립한 후에 어닐 및 CMP를 행한 종래의 Cu 배선에 대해서도 마찬가지로 리크 전류를 측정하였다. 그 결과를 도 25에 도시한다. 도 25에 도시한 바와 같이, 제2 실시 형태에 따라서 PVD로 매립하여 적층을 행한 후에 어닐 및 CMP를 행한 Cu 배선(dry-fill)은, 종래의 Cu 배선과 동등한 리크 전류치를 나타냈다. 이것으로부터, 제2 실시 형태에 의해 Cu 도금을 사용하지 않고 적층의 제2 Cu막까지 모두 PVD에 의해 형성한 후에 어닐 및 CMP를 행한 Cu 배선은, 배선의 특성상 건전성이 유지되어 있는 것이 확인되었다.
다음에, 도 26과 같은 트렌치 패턴을 갖고, 패턴 폭(W)이 60㎚ 및 80㎚인 웨이퍼에 대해, 제2 실시 형태의 방법에 의해, 배리어막의 형성, Ru 라이너막의 형성, iPVD에 의한 제1 Cu막의 형성 및 iPVD에 의한 제2 Cu막의 형성을 행하고, 어닐한 후, CMP를 행하여 Cu 배선을 형성하고, 그 Cu 배선의 전기 특성(배선 저항 및 캐패시턴스)을 측정하였다. 또한, 폭(W)이 60㎚ 및 80㎚인 트렌치 패턴에 배리어막 및 Cu 시드막을 형성하여 Cu 도금으로 매립한 후에 어닐 및 CMP를 행한 종래의 Cu 배선에 대해서도 마찬가지로 전기 특성(배선 저항 및 캐패시턴스)을 측정하였다. 그 결과를 도 27에 도시한다. 이 도면으로부터 명백한 바와 같이, 제2 실시 형태에 따라서 PVD로 매립하여 적층을 행한 후에 어닐 및 CMP를 행한 Cu 배선(dry-fill)은, 종래의 Cu 배선보다도 배선 저항이 낮아져, 그 저하의 비율은, 패턴 폭이 80㎚일 때에는 5% 정도였던 것이, 패턴 폭이 60㎚일 때에는 10% 정도로 되고, 모두 드라이 프로세스로 형성한 Cu 배선은 패턴 폭이 좁을수록 배선 저항의 저하 효과가 높아지는 것이 확인되었다.
다음에, 도 28과 같은 트렌치 패턴을 갖고, 패턴 폭이 50㎚인 웨이퍼에 대해, 제2 실시 형태의 방법에 의해, 배리어막의 형성, Ru 라이너막의 형성, iPVD에 의한 제1 Cu막의 형성 및 iPVD에 의한 제2 Cu막의 형성을 행하고, 어닐한 후, CMP를 행하여 Cu 배선 패턴을 형성하여, 그 배선 패턴의 비저항을 측정하였다. 또한, 동일한 트렌치 패턴에 배리어막 및 Cu 시드막을 형성하여 Cu 도금으로 매립한 후에 어닐 및 CMP를 행한 종래의 Cu 배선 패턴에 대해서도 마찬가지로 비저항을 측정하였다. 그 결과를 도 29에 도시한다. 이 도면으로부터, 제2 실시 형태와 같이 모두 드라이 프로세스로 형성한 Cu 배선은, 종래의 Cu 배선보다도 비저항이 10% 정도 저하되는 것이 확인되었다.
다음에, 트렌치에 대해, 제2 실시 형태에 따라서, 배리어막의 형성, Ru 라이너막의 형성, iPVD에 의한 제1 Cu막의 형성 및 iPVD에 의한 제2 Cu막의 형성을 행하고, 어닐하고, CMP한 후의 Cu 배선에 대해 트렌치의 중앙에 상당하는 부분에서 종방향으로 절단했을 때의 Cu 결정립을 투과형 전자 현미경(TEM)에 의해 관찰하였다. 배리어막 및 Cu 시드막을 형성하여 Cu 도금으로 매립한 후에 어닐을 행한 종래의 Cu 배선에 대해서도 마찬가지로 하여 Cu 결정립을 관찰하였다. 도 30a는 종래의 Cu 배선의 결정립을 도시하는 TEM 사진이고, 도 30b는 모두 드라이 프로세스로 형성한 제2 실시 형태에 대응하는 Cu 배선의 결정립을 도시하는 TEM 사진이다. 이들 도면으로부터, 종래에는, 평균 결정립 직경이 67㎚였던 것이 드라이 프로세스에서는 평균 입경이 109㎚로 되고, 드라이 프로세스를 사용함으로써 Cu 결정립 직경이 종래의 1.6배나 되는 것이 확인되었다. 배선의 비저항은 결정립 직경이 커질수록 낮아지는 경향이 있으므로, 제2 실시 형태에 따라서 드라이 프로세스로 형성한 Cu 배선은 보다 저저항화가 도모되는 것이 확인되었다.
3. 제3 실시 형태
다음으로, 제3 실시 형태에 대해서 설명한다.
도 31은 본 발명의 제3 실시 형태에 따른 Cu 배선의 형성 방법의 플로우차트, 도 32a는 제3 실시 형태에 따른 Cu 배선의 형성 방법에 이용하는 패턴을 도시하는 평면도, 도 32b 내지 도 32f는, 본 발명의 제2 실시 형태에 따른 Cu 배선의 형성 방법을 설명하기 위한 공정 단면도이다.
본 실시 형태는, 트렌치와 상기 트렌치의 바닥에 형성된 비아(홀)를 갖는 오목부가 형성된 듀얼 다마신 구조를 포함하는 웨이퍼에 대하여 Cu를 매립하는 것이며, 제1 실시 형태의 스텝 4에 대응하는 Cu막의 성막을 2단계로 행하는 것이다. 그 이외의 공정 및 사용하는 장치는, 기본적으로 제1 실시 형태와 마찬가지이므로, 제1 실시 형태와 동일한 부분은 설명을 생략한다.
본 실시 형태에서는, 우선, 하부 배선(401) 위의 층간 절연막(402)에 트렌치(403)와 이 트렌치(403)의 바닥에 형성된 하부 배선(401)에의 접속 배선이 형성되는 비아(404)를 갖는 오목부가 형성된 듀얼 다마신 구조를 포함하는 웨이퍼를 준비 한다(스텝 21, 도 32a, 도 32b). 또한, 도 32a는 트렌치(403) 및 비아(404)의 평면도이며, 도 32b은, 도 32a의 X-X′선 및 Y-Y′선에 의한 단면도이다. 이후의 공정은, 도 32b와 마찬가지인 X-X′선 및 Y-Y′선에 의한 단면도 32c 내지 도 32f에 기초해서 설명한다.
제1 실시 형태와 마찬가지로, 웨이퍼(W)를 디가스실(5a 또는 5b)에서 디가스 처리를 행한후, 제1 실시 형태와 마찬가지로 Cu를 차폐(배리어)하는 배리어막(405)을 성막하고(스텝 22, 도 32c), 또한 배리어막(405) 위에 Ru 라이너막(406)을 성막 한다(스텝 23, 도 32d).
다음으로, 도 2에 나타내는 iPVD인 플라즈마 스퍼터 장치로 이루어지는 Cu막 성막 장치(22a 또는 22b)를 이용하여, 웨이퍼(W)의 적재대에 바이어스를 인가해서 Cu가 마이그레이션하도록 Cu 배선으로 되는 Cu막을 성막하고, 비아(404) 및 트렌치(403)를 매립하지만, 본 실시 형태에서는, 비아(404)의 매립이 완료될 때까지의 제1 단계에서는, 상대적으로 저속에서 Cu막(407)을 성막하고(스텝 24, 도 32e), 비아(404)의 매립이 완료된 후, 트렌치의 매립이 완료될 때까지의 제2 단계에서는, 상대적으로 고속에서 Cu막을 성막 한다(스텝 25, 도 32f). 즉, 비아가 매립된 후의 제2 단계보다도 비아의 매립이 행해지고 있는 제1 단계의 성막 속도(퇴적 속도)의 쪽이 작아지도록 한다.
이와 같이 2단계로 성막하는 이유는 이하와 같다.
트렌치의 바닥에 비아가 존재하지 않을 경우에는, i-PVD에 의해 Cu가 상기 제1 실시 형태의 조건에서 Cu가 마이그레이션하도록 Cu를 매립하면 되고, 필드부로부터 트렌치(403)의 저부에 Cu가 항상 유입되어, 트렌치(403)의 저부에의 Cu의 퇴적 속도가 큰 조건으로 설정할 수 있다. 그러나, 본 실시 형태와 같이 트렌치(403)의 바닥에 비아(404)가 형성된 듀얼 다마신 구조의 경우에는 퇴적 속도가 크면, 도 33의 (a)에 도시한 바와 같이 성막 초기에는 문제가 없지만, 성막이 진행하면 도 33의 (b)에 도시한 바와 같이, 트렌치(403)의 저부에 퇴적된 Cu막(407)의 유동성이 나빠져, 트렌치(403)의 저부에서 오버 행(408)이 형성될 우려가 있다. 이와 같이 오버 행(408)이 형성되면, 머지않아 도 33의 (c)과 같이 핀치 오프를 일으켜서 보이드(409)가 형성되어 버린다.
따라서, 본 실시 형태에서는, Cu성막의 제1 단계로서, 비아(404)의 매립이 완료될 때까지는, 트렌치(403)의 저부에서의 Cu의 유동성이 양호하게 되도록 상대적으로 저속에서 Cu막(407)을 성막한다. 이에 의해, 도 34의 (a), (b)에 도시한 바와 같이, 트렌치(403)의 저부에서 오버 행이 생기기 어려워져, 보이드의 형성이 방지된다. 즉, 제1 단계에서는 트렌치(403)의 저부에서 오버 행이 생기지 않는 정도의 Cu의 유동성이 확보되도록 하는 성막 속도에서 Cu를 성막한다. 한편, 비아(404)의 매립이 완료한 후는, 제2 단계로서, 상대적으로 고속인 성막 속도에서 트렌치(403)의 남은 부분의 매립을 행한다. 즉, 비아(404)의 매립이 완료한 후는, 트렌치(403)의 저부에서의 오버 행은 생기지 않기 때문에 제1 실시 형태의 트렌치 매립시와 마찬가지로 퇴적 속도가 큰 조건으로 설정해도, 도 34의 (c)에 도시한 바와 같이, 보이드가 형성되는 일은 없다. 필요한 스루풋을 확보할 수 있다.
Cu막의 성막 속도는, 직류전원(84)에 의해 Cu 타깃(83)에 인가하는 파워를 변화시키는 것에 의해 제어할 수 있다. 즉, Cu 타깃(83)에 인가하는 파워가 클수록 Cu의 스퍼터량이 증가하여, Cu의 퇴적 속도(즉 성막 속도)가 커진다. 도 35는, 도 2의 성막 장치에 있어서, 처리 용기 내의 압력:90mTorr(12.0㎩), 타깃과 웨이퍼(W)와의 거리:240㎜, 바이어스 파워:0 W라고 했을 때의, 직류전원(84)의 파워와 Cu퇴적 속도와의 관계를 나타내는 것이지만, 직류전원(84)의 파워에 거의 비례해서 Cu퇴적 속도가 상승하고 있는 것을 알 수 있다.
상기 Cu막 성막 시에, 제1 단계의 비아 매립 완료까지의 Cu퇴적 속도(Cu막 성막 속도)는 5 내지 20㎚/min, 예를 들면 12㎚/min이 바람직하다. 또한, 제2 단계의 비아 매립 완료하고나서 트렌치를 매립할 때까지의 속도(Cu막 성막 속도)는 20 내지 150㎚/min, 예를 들면 30㎚/min이 바람직하다.
이와 같이, 스텝 25의 제2 단계의 Cu성막을 행한 후, 제1 실시 형태와 마찬가지로 해서 Cu도금층의 형성(스텝 26), 어닐(스텝 27), CMP에 의한 전체면 연마(스텝 28)을 행하고, Cu 배선을 형성한다.
또한, 이러한 제3 실시 형태에 따른 방법은, 트렌치(303)의 폭이 10 내지 100㎚, 트렌치의 어스펙트비가 2 내지 6, 비아의 어스펙트비가 1.5 내지 4의 범위인 오목부를 갖는 듀얼 다마신 구조에 대하여 유효하다. 구체예로서는, 트렌치 폭이 19㎚이고 트렌치의 어스펙트비가 3, 비아의 어스펙트비가 2인 오목부, 및 트렌치 폭이 30㎚이고 트렌치의 어스펙트비가 3, 비아의 어스펙트비가 2인 오목부를 예로 들 수 있다.
다음으로, 폭 30㎚에서 트렌치의 어스펙트비가 3, 비아의 어스펙트비가 2인 오목부를 갖는 듀얼 다마신 구조를 포함하는 웨이퍼에 TiN 배리어막 및 Ru 라이너막을 형성한 후, 프로세스 압력:90mT, Cu 타깃에 공급하는 직류전력:4㎾, 유도 코일에 공급하는 고주파전력:4㎾, 바이어스 파워:200W, 타깃과 웨이퍼(W)와의 거리:240㎜, 온도:300℃의 조건에서, 제1 단계의 Cu막의 성막을 행하고, 비아의 매립이 완료한 후, 프로세스 압력:90mT, Cu 타깃에 공급하는 직류전력:6㎾, 유도 코일에 공급하는 고주파전력:4㎾, 바이어스 파워:390W, 타깃과 웨이퍼(W)와의 거리:240㎜, 온도:300℃의 조건에서, 제2 단계의 Cu막의 성막을 트렌치의 매립이 완료될 때까지 행하였다. 제1 단계로부터 제2 단계로의 조건의 절환은, 미리 파악한 비아 매립 완료까지의 시간 경과 후에 행하였다. 또한, 이 때의 제1 단계의 성막 속도는 12㎚/min, 제2 단계의 성막 속도는 30㎚/min이었다.
이와 같이 한 2단계의 성막을 행한 후, 단면 관찰을 행한 결과, 비아의 매립 부분에 보이드가 형성되는 것 없이 듀얼 다마신 구조의 매립이 달성되어 있었다.
4. 제4 실시 형태
다음으로, 제4 실시 형태에 대해서 설명한다.
도 36은 본 발명의 제4 실시 형태에 따른 Cu 배선의 형성 방법의 흐름도이다. 본 실시 형태에서는, 제3 실시 형태와 마찬가지의, 트렌치와 상기 트렌치의 바닥에 형성된 비아(홀)를 갖는 오목부가 형성된 듀얼 다마신 구조를 포함하는 웨이퍼에 대하여 Cu가 매립하는 것이며, 제2 실시 형태의 스텝 14에 대응하는 제1 Cu막의 성막을 2단계로 행하는 것이다. 이 2단계의 제1 Cu막의 성막은 제3 실시 형태의 2단계의 Cu막 성막과 마찬가지로 행해지므로, 제3 실시 형태에 있어서의 도 32a 내지 도 32f를 참조하여 설명한다. 또한, 그 이외의 공정 및 사용하는 장치는, 기본적으로 제2 실시 형태와 마찬가지이므로, 제2 및 제3 실시 형태와 동일 부분은 설명을 간략화한다.
본 실시 형태에서는, 제3 실시 형태와 마찬가지로, 우선, 도 32a 및 도 32b에 도시하는 하부 배선(401) 위의 층간 절연막(402)에 트렌치(403)과 이 트렌치(403)의 바닥에 형성된 하부배선(401)에의 접속 배선이 형성되는 비아(404)를 갖는 오목부가 형성된 듀얼 다마신 구조를 포함하는 웨이퍼를 준비 한다(스텝 31).
다음으로, 도 32c에 도시한 바와 같이, 배리어막(405)을 성막하고(스텝 32), 또한 도 32d에 도시한 바와 같이 배리어막(405) 위에 Ru 라이너막(406)을 성막 한다( 스텝 33).
다음으로, 도 2에 나타내는 iPVD인 플라즈마 스퍼터 장치로 이루어지는 Cu막 성막 장치(22a 또는 22b)를 이용하여, 웨이퍼(W)의 적재대에 바이어스를 인가해서 Cu가 마이그레이션하도록 Cu 배선으로 되는 제1 Cu막을 성막하고, 비아(404) 및 트렌치(403)을 매립하지만, 제1 Cu막으로서의 Cu막(407)을 성막함에 있어서, 본 실시 형태에서는 제3 실시 형태와 마찬가지로 비아(404)의 매립이 완료될 때까지의 제1 단계에서는, 도 32e에 도시한 바와 같이, 상대적으로 저속에서 Cu막(407)을 성막하고(스텝 34), 비아(304)의 매립이 완료된 후, 트렌치의 매립이 완료될 때까지의 제2 단계에서는, 도 32f에 도시한 바와 같이, 상대적으로 고속에서 Cu막을 성막한다(스텝 35). 즉, 비아가 매립된 후의 제2 단계보다도 비아의 매립이 행해지고 있는 제1 단계의 성막 속도(퇴적 속도)의 쪽이 작아지도록 한다.
이에 의해, 제3 실시 형태와 마찬가지로, 비아의 매립 부분에 보이드가 형성되지 않으며, 또한 스루풋을 저하시키지 않고 듀얼 다마신 구조의 매립을 달성할 수 있다.
이와 같이, 스텝 35의 제2 단계의 제1 Cu막의 성막을 행한후, 제2 실시 형태와 완전히 마찬가지로, 제1 Cu막(407)의 성막 속도(제2 단계의 성막 속도)보다도 높은 성막 속도에서 PVD에 의해 제2 Cu막을 형성하고(스텝 36), 또한 어닐(스텝 37), CMP에 의한 전체면 연마(스텝 38)을 행하여, Cu 배선을 형성한다.
또한, 이러한 제4 실시 형태에 따른 방법에 있어서도, 제3 실시 형태와 마찬가지로, 트렌치(303)의 폭이 10 내지 100㎚, 트렌치의 어스펙트비가 2 내지 6, 비아의 어스펙트비가 1.5 내지 4의 범위인 오목부를 갖는 듀얼 다마신 구조에 대하여 유효하다. 구체예로서는, 트렌치 폭이 19㎚에서 트렌치의 어스펙트비가 3, 비아의 어스펙트비가 2의 오목부, 및 트렌치 폭이 30㎚에서 트렌치의 어스펙트비가 3, 비아의 어스펙트비가 2인 오목부를 예로 들 수 있다.
<다른 적용>
이상, 본 발명의 실시 형태에 대해 설명하였지만, 본 발명은 상기 실시 형태로 한정되지 않고 다양하게 변형 가능하다. 예를 들어, 상기 실시 형태에서는 Cu의 매립에 ICP형 플라즈마 스퍼터 장치를 사용한 예에 대해 설명하였지만, 이에 한정되지 않고 다른 타입의 플라즈마 스퍼터 장치라도 좋고, 또한 Cu 이온과 플라즈마 가스 생성 이온의 인입을 조정할 수 있으면 다른 타입의 PVD 장치라도 좋다.
또한, 성막 시스템으로서는, 도 1, 도 15와 같은 타입으로 한정되지 않고, 하나의 반송 장치에 모든 성막 장치가 접속되어 있는 타입이라도 좋다. 또한, 도 1, 도 15와 같은 멀티 챔버 타입의 시스템이 아니라, 별개로 설치된 장치에 의해 배리어막, Ru 라이너막, Cu막을 성막하도록 해도 좋다.
또한, 상기 실시 형태에서는 트렌치와 비어(홀)를 갖는 웨이퍼에 본 발명의 방법을 적용한 예를 나타냈지만, 트렌치만을 가진 경우라도, 홀만을 가진 경우라도 본 발명을 적용할 수 있는 것은 물론이다. 또한, 상기 실시 형태에서는 피처리 기판으로서 반도체 웨이퍼를 예로 들어 설명하였지만, 반도체 웨이퍼에는 실리콘뿐만 아니라, GaAs, SiC, GaN 등의 화합물 반도체도 포함되고, 또한 반도체 웨이퍼로 한정되지 않고, 액정 표시 장치 등의 FPD(플랫 패널 디스플레이)에 사용하는 글래스 기판이나, 세라믹 기판 등에도 본 발명을 적용할 수 있는 것은 물론이다.
또한, 본 발명의 범위를 일탈하지 않는 한, 상기 실시 형태를 적절히 조합한 것도 본 발명의 범위 내다.
1 : 성막 시스템
12a, 12b : 배리어막 성막 장치
14a, 14b : Ru 라이너막 성막 장치
22a, 22b : Cu막 성막 장치
24a, 24b : 제2 Cu막 성막 장치
51 : 처리 용기
56 : 진공 펌프
60 : 가스 공급원
63 : 적재대
65 : 냉각 재킷
74 : 바이어스용 고주파 전원
78 : 플라즈마 발생원
80 : 코일
83 : Cu 타깃
84 : 직류 전원
85 : 자석
87 : 저항 히터
201 : 하부 구조
202 : 층간 절연막
203 : 트렌치
204 : 배리어막
205 : Ru 라이너막
206 : Cu막(제1 Cu막)
208 : 제2 Cu막
W : 반도체 웨이퍼(피처리 기판)

Claims (55)

  1. 기판에 형성된 오목부 내에 Cu를 매립하여 Cu 배선을 형성하는 Cu 배선의 형성 방법이며,
    적어도 상기 오목부의 표면에 배리어막을 형성하는 공정과,
    상기 배리어막 상에 Ru막을 형성하는 공정과,
    상기 Ru막 상에, 가열하면서, PVD에 의해 Cu가 마이그레이션하도록 Cu막을 형성하여 상기 오목부 내에 Cu를 매립하는 공정을 갖고,
    상기 Ru막은 성막 원료로서 루테늄카르보닐을 사용한 CVD에 의해 형성되는, Cu 배선의 형성 방법.
  2. 제1항에 있어서, 상기 오목부는 트렌치 또는 홀인, Cu 배선의 형성 방법.
  3. 제1항에 있어서, 상기 Cu를 매립하기 위한 Cu막은, 기판이 수용된 처리 용기 내에 플라즈마 생성 가스에 의해 플라즈마를 생성하여, Cu 타깃으로부터 Cu를 방출시키고, Cu를 상기 플라즈마 중에서 이온화시켜, 상기 기판에 바이어스 전력을 인가하여 Cu 이온을 기판 상에 끌어들임으로써 형성되는, Cu 배선의 형성 방법.
  4. 제3항에 있어서, 상기 Cu막을 형성하여 상기 오목부 내에 Cu를 매립하는 공정은, 기판 온도를 65℃ 이상 350℃ 이하로 하여 행해지는, Cu 배선의 형성 방법.
  5. 제3항에 있어서, 상기 Cu막을 형성하여 상기 오목부 내에 Cu를 매립하는 공정은 기판 온도를 200℃ 초과 350℃ 이하로 하고, 또한 상기 Cu 이온에 의한 기판으로의 Cu 성막량(TD)과 상기 플라즈마 생성 가스의 이온에 의한 Cu막의 에칭량(TE)이 0≤TE/TD<1의 관계를 만족시키도록 상기 바이어스 전력의 크기를 조정하여 행해지는, Cu 배선의 형성 방법.
  6. 제5항에 있어서, 상기 바이어스 전력의 크기는 0.05≤TE/TD≤0.24를 만족시키도록 조정되는, Cu 배선의 형성 방법.
  7. 제3항에 있어서, 상기 Cu막을 형성하여 상기 오목부 내에 Cu를 매립하는 공정은 기판 온도를 65℃ 이상 200℃ 이하로 하고, 또한 상기 Cu 이온에 의한 기판으로의 Cu 성막량(TD)과 상기 플라즈마 생성 가스의 이온에 의한 Cu막의 에칭량(TE)이 0.02≤TE/TD<1의 관계를 만족시키도록 상기 바이어스 전력의 크기를 조정하여 행해지는, Cu 배선의 형성 방법.
  8. 제7항에 있어서, 상기 바이어스 전력의 크기는 0.05≤TE/TD≤0.24를 만족시키도록 조정되는, Cu 배선의 형성 방법.
  9. 제1항에 있어서, 상기 배리어막은 Ti막, TiN막, Ta막, TaN막, Ta/TaN의 2층막, TaCN막, W막, WN막, WCN막, Zr막, ZrN막, V막, VN막, Nb막, NbN막으로 이루어지는 군으로부터 선택되는 것인, Cu 배선의 형성 방법.
  10. 제1항에 있어서, 상기 배리어막은 PVD에 의해 형성되는, Cu 배선의 형성 방법.
  11. 제1항에 있어서, 상기 Ru막은 CVD에 의해 형성되는, Cu 배선의 형성 방법.
  12. 삭제
  13. 기판에 형성된 오목부내에 Cu를 매립해서 Cu 배선을 형성하는 Cu 배선의 형성 방법이며,
    적어도 상기 오목부의 표면에 배리어막을 형성하는 공정과,
    상기 배리어막 위에 Ru막을 형성하는 공정과,
    상기 Ru막 위에, 가열하면서, PVD에 의해 Cu가 마이그레이션하도록 Cu막을 형성해서 상기 오목부내에 Cu를 매립하는 공정을 가지며,
    상기 오목부는, 트렌치와 상기 트렌치의 저부에 형성된 홀을 가지며,
    상기 Cu막을 형성해서 상기 오목부 내에 Cu를 매립하는 공정은, 상기 홀에의 Cu의 매립이 완료할 때까지의 제1 단계와, 상기 홀의 매립이 완료된 후, 상기 트렌치의 매립이 완료할 때까지의 제2 단계를 가지며, 상기 제1 단계의 성막 속도는 상기 제2 단계의 성막 속도보다도 작은, Cu 배선의 형성 방법.
  14. 제13항에 있어서, 상기 제1 단계의 성막 속도는, 트렌치의 저부에서 오버 행이 발생하지 않는 정도의 Cu의 유동성이 확보되는 성막 속도인, Cu 배선의 형성 방법.
  15. 제14항에 있어서, 상기 제1 단계의 성막 속도는 5 내지 20 ㎚/min이며, 상기 제2 단계의 성막 속도는 20 내지 150 ㎚/min인, Cu 배선의 형성 방법.
  16. 삭제
  17. 삭제
  18. 삭제
  19. 삭제
  20. 삭제
  21. 삭제
  22. 삭제
  23. 삭제
  24. 기판 상의 소정의 층에 형성된 오목부 내에 Cu를 매립하여 Cu막을 성막하는 Cu막의 성막 방법이며,
    상기 소정의 층은 상기 기판과 상기 Cu막의 사이에 개재하는 배리어막 및 Ru막을 포함하고,
    상기 오목부는, 트렌치와 상기 트렌치의 저부에 형성된 홀을 가지며,
    상기 Ru막 위에 상기 기판을 가열하면서, PVD에 의해 Cu가 마이그레이션하도록 Cu막을 성막하고, 상기 오목부 내에 Cu를 매립하고,
    상기 Cu막의 성막은, 상기 홀에의 Cu의 매립이 완료할 때까지의 제1 단계와, 상기 홀의 매립이 완료된 후, 상기 트렌치의 매립이 완료할 때까지의 제2 단계를 가지며,
    상기 제1 단계의 성막 속도는 상기 제2 단계의 성막 속도보다도 작은, Cu막의 성막 방법.
  25. 제24항에 있어서, 상기 제1 단계의 성막 속도는, 트렌치의 저부에서 오버 행이 생기지 않는 정도의 Cu의 유동성이 확보되는 성막 속도인, Cu막의 성막 방법.
  26. 제25항에 있어서, 상기 제1 단계의 성막 속도는 5 내지 20㎚/min이며, 상기 제2 단계의 성막 속도는 20 내지 150㎚/min인, Cu막의 성막 방법.
  27. 삭제
  28. 삭제
  29. 컴퓨터상에서 동작하여, 성막 시스템을 제어하기 위한 프로그램이 기억된 기억 매체이며, 상기 프로그램은 실행 시에, 기판에 형성된 오목부 내에 Cu를 매립하여 Cu 배선을 형성하는 Cu 배선의 형성 방법이며, 적어도 상기 오목부의 표면에 배리어막을 형성하는 공정과, 상기 배리어막 상에 Ru막을 형성하는 공정과, 상기 Ru막 상에, 가열하면서, PVD에 의해 Cu가 마이그레이션하도록 Cu막을 형성하여 상기 오목부 내에 Cu를 매립하는 공정을 갖고, 상기 Ru막은 성막 원료로서 루테늄카르보닐을 사용한 CVD에 의해 형성되는 Cu 배선의 형성 방법이 행해지도록 컴퓨터에 상기 성막 시스템을 제어시키는, 기억 매체.
  30. 컴퓨터상에서 동작하고, 성막 시스템을 제어하기 위한 프로그램이 기억된 기억 매체이며, 상기 프로그램은, 실행시에, 기판에 형성된 오목부 내에 Cu를 매립해서 Cu 배선을 형성하는 Cu 배선의 형성 방법이며, 적어도 상기 오목부의 표면에 배리어막을 형성하는 공정과, 상기 배리어막 위에 Ru막을 형성하는 공정과, 상기 Ru막 위에, 가열하면서, PVD에 의해 Cu가 마이그레이션하도록 Cu막을 형성해서 상기 오목부 내에 Cu를 매립하는 공정을 가지며, 상기 오목부는, 트렌치와 상기 트렌치의 저부에 형성된 홀을 가지며, 상기 Cu막을 형성해서 상기 오목부 내에 Cu를 매립하는 공정은, 상기 홀에의 Cu의 매립이 완료할 때까지의 제1 단계와, 상기 홀의 매립이 완료된 후, 상기 트렌치의 매립이 완료할 때까지의 제2 단계를 가지며, 상기 제1 단계의 성막 속도는 상기 제2 단계의 성막 속도보다도 작은 Cu 배선의 형성 방법이 행해지도록, 컴퓨터에 상기 성막 시스템을 제어시키는, 기억 매체.
  31. 기판에 형성된 소정 패턴의 오목부 내에 Cu를 매립하여 Cu 배선을 형성하는 Cu 배선의 형성 방법이며,
    적어도 상기 오목부의 표면에 배리어막을 형성하는 공정과,
    상기 배리어막 상에 Ru막을 형성하는 공정과,
    상기 Ru막 상에 PVD에 의해 Cu가 마이그레이션하도록 제1 Cu막을 형성하여 상기 오목부 내에 Cu를 매립하는 공정과,
    상기 제1 Cu막을 포함하는 상기 패턴 상에 상기 제1 Cu막보다도 큰 성막 속도로 PVD에 의해 제2 Cu막을 형성하는 공정과,
    CMP에 의해 전체면을 연마하는 공정을 갖는, Cu 배선의 형성 방법.
  32. 제31항에 있어서, 상기 오목부는 트렌치 또는 홀인, Cu 배선의 형성 방법.
  33. 제31항에 있어서, 상기 제2 Cu막을 형성하는 공정과 상기 CMP에 의해 연마하는 공정 사이에 어닐하는 공정을 더 갖는, Cu 배선의 형성 방법.
  34. 제31항에 있어서, 상기 제1 Cu막을 형성하여 상기 오목부 내에 Cu를 매립하는 공정은, 기판이 수용된 처리 용기 내에 플라즈마 생성 가스에 의해 플라즈마를 생성하여, Cu 타깃으로부터 Cu를 방출시키고, Cu를 상기 플라즈마 중에서 이온화시켜, 상기 기판에 바이어스 전력을 인가하여 Cu 이온을 기판 상에 끌어들이는 장치에 의해 행해지는, Cu 배선의 형성 방법.
  35. 제34항에 있어서, 상기 제1 Cu막을 형성하여 상기 오목부 내에 Cu를 매립하는 공정은, 기판 온도를 65℃ 이상 350℃ 이하로 하여 행해지는, Cu 배선의 형성 방법.
  36. 제34항에 있어서, 상기 제2 Cu막을 형성하는 공정은, 상기 제1 Cu막을 형성하는 장치에 의해, 상기 처리 용기의 압력이 상기 제1 Cu막을 형성할 때보다도 낮아지도록 하는 조건, 또는 상기 Cu 타깃에 인가되는 직류 파워가 상기 제1 Cu막을 형성할 때보다도 높아지도록 하는 조건, 또는 이들 양방의 조건에서 행해지는 Cu 배선의 형성 방법.
  37. 제34항에 있어서, 상기 제2 Cu막을 형성하는 공정은, 상기 제1 Cu막을 형성하는 장치와는 다른 장치에 의해 행해지는, Cu 배선의 형성 방법.
  38. 제37항에 있어서, 상기 제2 Cu막을 형성하는 공정은, 기판이 수용된 처리 용기 내에 플라즈마 생성 가스에 의해 플라즈마를 생성하여, Cu 타깃으로부터 Cu를 방출시키고, Cu를 상기 플라즈마 중에서 이온화시켜, 상기 기판에 바이어스 전력을 인가하여 Cu 이온을 기판 상에 끌어들이는 장치에 의해, 상기 처리 용기의 압력이 상기 제1 Cu막을 형성할 때보다도 낮아지도록 하는 조건, 또는 상기 Cu 타깃에 인가되는 직류 파워가 상기 제1 Cu막을 형성할 때보다도 높아지도록 하는 조건, 또는 이들 양방의 조건에서 행해지는, Cu 배선의 형성 방법.
  39. 제32항에 있어서, 상기 제1 Cu막은 상기 트렌치 또는 홀의 전체를 메우도록 형성되고, 상기 제2 Cu막은 상기 제1 Cu막 상에 적층되도록 형성되는, Cu 배선의 형성 방법.
  40. 제31항에 있어서, 상기 소정 패턴은, 상대적으로 좁은 오목부와, 상대적으로 넓은 오목부를 갖고, 상기 제1 Cu막은 상기 상대적으로 좁은 오목부의 전체를 메우는 동시에, 상기 상대적으로 넓은 오목부를 부분적으로 메우도록 형성되고, 상기 제2 Cu막은 상기 상대적으로 좁은 오목부의 부분에서는 상기 제1 Cu막 상에 적층되는 동시에, 상기 상대적으로 넓은 오목부를 전체적으로 메워 적층 부분을 더 형성하는, Cu 배선의 형성 방법.
  41. 제31항에 있어서, 상기 배리어막은, Ti막, TiN막, Ta막, TaN막, Ta/TaN의 2층막, TaCN막, W막, WN막, WCN막, Zr막, ZrN막, V막, VN막, Nb막, NbN막으로 이루어지는 군으로부터 선택되는 것인 것을 특징으로 하는, Cu 배선의 형성 방법.
  42. 제31항에 있어서, 상기 배리어막은, PVD에 의해 형성되는, Cu 배선의 형성 방법.
  43. 제31항에 있어서, 상기 Ru막은, CVD에 의해 형성되는, Cu 배선의 형성 방법.
  44. 제43항에 있어서, 상기 Ru막은, 성막 원료로서 루테늄카르보닐을 사용한 CVD에 의해 형성되는, Cu 배선의 형성 방법.
  45. 기판에 형성된 소정 패턴의 오목부 내에 Cu를 매립해서 Cu 배선을 형성하는 Cu 배선의 형성 방법이며,
    적어도 상기 오목부의 표면에 배리어막을 형성하는 공정과,
    상기 배리어막 위에 Ru막을 형성하는 공정과,
    상기Ru막 위에, PVD에 의해 Cu가 마이그레이션하도록 제1 Cu막을 형성해서 상기 오목부내에 Cu를 매립하는 공정과,
    상기 제1 Cu막을 포함하는 상기 패턴 위에, 상기 제1 Cu막보다도 큰 성막 속도에서 PVD에 의해 제2 Cu막을 형성하는 공정과,
    CMP에 의해 전체면을 연마하는 공정을 가지며,
    상기 오목부는, 트렌치와 상기 트렌치의 저부에 형성된 홀을 가지며,
    상기 제1 Cu막을 형성해서 상기 오목부내에 Cu를 매립하는 공정은, 상기 홀에의 Cu의 매립이 완료할 때까지의 제1 단계와, 상기 홀의 매립이 완료된 후, 상기 트렌치의 매립이 완료할 때까지의 제2 단계를 가지며,
    상기 제1 단계의 성막 속도는 상기 제2 단계의 성막 속도보다도 작은, Cu 배선의 형성 방법.
  46. 제45항에 있어서, 상기 제1 단계의 성막 속도는, 트렌치의 저부에서 오버 행이 발생하지 않는 정도의 Cu의 유동성이 확보되는 성막 속도인, Cu 배선의 형성 방법.
  47. 제46항에 있어서, 상기 제1 단계의 성막 속도는 5 내지 20㎚/min이며, 상기 제2 단계의 성막 속도는 20 내지 150㎚/min인, Cu 배선의 형성 방법.
  48. 기판에 형성된 소정 패턴의 오목부 내에 Cu를 매립하여 Cu 배선을 형성하는 Cu 배선의 형성하기 위한 성막 시스템이며,
    적어도 상기 오목부의 표면에 배리어막을 형성하는 배리어막 성막 장치와,
    상기 배리어막 상에 Ru막을 형성하는 Ru막 성막 장치와,
    상기 Ru막 상에 PVD에 의해 Cu막을 형성하는 Cu막 성막 장치와,
    상기 Cu막 성막 장치를, Cu가 마이그레이션하도록 제1 Cu막을 형성하여 상기 오목부 내에 Cu를 매립하는 동시에, 상기 제1 Cu막을 포함하는 상기 패턴 상에 상기 제1 Cu막보다도 큰 성막 속도로 제2 Cu막을 형성하도록 제어하는 제어부를 갖는 것을 특징으로 하는, 성막 시스템.
  49. 제48항에 있어서, 상기 Cu 성막 장치는 상기 제1 Cu막을 성막할 때에, 기판 온도가 65℃ 이상 350℃ 이하로 설정되는, 성막 시스템.
  50. 제48항에 있어서, 상기 Cu성막 장치는, 처리 용기와, 상기 처리 용기 내에서 직류전압이 인가되는 것에 의해 Cu를 방출하는 Cu 타깃을 가지며, 상기 제2 Cu막을 형성할 때에, 처리 용기의 압력이 상기 제1 Cu막을 형성할 때보다도 낮아지도록 하는 조건, 또는 Cu 타깃에 인가되는 직류 파워가 상기 제1 Cu막을 형성할 때보다도 높아지도록 하는 조건, 또는 이들 양방의 조건에서 행해지는, 성막 시스템.
  51. 기판에 형성된 소정 패턴의 오목부 내에 Cu를 매립하여 Cu 배선을 형성하는 Cu 배선의 형성하기 위한 성막 시스템이며,
    적어도 상기 오목부의 표면에 배리어막을 형성하는 배리어막 성막 장치와,
    상기 배리어막 상에 Ru막을 형성하는 Ru막 성막 장치와,
    상기 Ru막 상에 PVD에 의해 제1 Cu막을 형성하는 제1 Cu막 성막 장치와,
    상기 제1 Cu막 상에 PVD에 의해 제2 Cu막을 형성하는 제2 Cu막 성막 장치와,
    상기 제1 Cu막 성막 장치를, 상기 Ru막 상에 PVD에 의해 Cu가 마이그레이션하도록 제1 Cu막을 형성하여 상기 오목부 내에 Cu를 매립하도록 제어하고, 상기 제2 Cu막 성막 장치를, 상기 제1 Cu막을 포함하는 상기 패턴 상에 상기 제1 Cu막보다도 큰 성막 속도로 PVD에 의해 제2 Cu막을 형성하도록 제어하는 제어부를 갖는, 성막 시스템.
  52. 제51항에 있어서, 상기 제1 Cu막 성막 장치는, 기판이 수용된 처리 용기 내에 플라즈마 생성 가스에 의해 플라즈마를 생성하여, Cu 타깃으로부터 Cu를 방출시키고, Cu를 상기 플라즈마 중에서 이온화시켜, 상기 기판에 바이어스 전력을 인가하여 Cu 이온을 기판 상에 끌어들이는 것을 특징으로 하는, 성막 시스템.
  53. 제51항에 있어서, 상기 제2 Cu막 성막 장치는 기판이 수용된 처리 용기 내에 플라즈마 생성 가스에 의해 플라즈마를 생성하여, Cu 타깃으로부터 Cu를 방출시키고, Cu를 상기 플라즈마 중에서 이온화시켜, 상기 기판에 바이어스 전력을 인가하여 Cu 이온을 기판 상에 끌어들이는 것이며, 상기 처리 용기의 압력이 상기 제1 Cu막을 형성할 때보다도 낮아지도록 하는 조건, 또는 상기 Cu 타깃에 인가되는 직류 파워가 상기 제1 Cu막을 형성할 때보다도 높아지도록 하는 조건, 또는 이들 양방의 조건에서 행해지는, 성막 시스템.
  54. 컴퓨터상에서 동작하고, 성막 시스템을 제어하기 위한 프로그램이 기억된 기억 매체이며, 상기 프로그램은, 실행시에, 기판에 형성된 소정 패턴의 오목부 내에 Cu를 매립해서 Cu 배선을 형성하는 Cu 배선의 형성 방법이며, 적어도 상기 오목부의 표면에 배리어막을 형성하는 공정과, 상기 배리어막 위에 Ru막을 형성하는 공정과, 상기 Ru막 위에 PVD에 의해 Cu가 마이그레이션하도록 제1 Cu막을 형성해서 상기 오목부 내에 Cu를 매립하는 공정과, 상기 제1 Cu막을 포함하는 상기 패턴 위에, 상기 제1 Cu막보다도 큰 성막 속도에서 PVD에 의해 제2 Cu막을 형성하는 공정과, CMP에 의해 전체면을 연마하는 공정을 갖는 Cu 배선의 형성 방법이 행해지도록, 컴퓨터에 상기 성막 시스템을 제어시키는, 기억 매체.
  55. 컴퓨터상에서 동작하고, 성막 시스템을 제어하기 위한 프로그램이 기억된 기억 매체이며, 상기 프로그램은, 실행시에, 기판에 형성된 소정 패턴의 오목부 내에 Cu를 매립해서 Cu 배선을 형성하는 Cu 배선의 형성 방법이며, 적어도 상기 오목부의 표면에 배리어막을 형성하는 공정과, 상기 배리어막 위에 Ru막을 형성하는 공정과, 상기 Ru막 위에, PVD에 의해 Cu가 마이그레이션하도록 제1 Cu막을 형성해서 상기 오목부 내에 Cu를 매립하는 공정과, 상기 제1 Cu막을 포함하는 상기 패턴 위에, 상기 제1 Cu막보다도 큰 성막 속도에서 PVD에 의해 제2 Cu막을 형성하는 공정과, CMP에 의해 전체면을 연마하는 공정을 가지며, 상기 오목부는, 트렌치와 상기 트렌치의 저부에 형성된 홀을 가지며, 상기 제1 Cu막을 형성해서 상기 오목부 내에 Cu를 매립하는 공정은, 상기 홀에의 Cu의 매립이 완료할 때까지의 제1 단계와, 상기 홀의 매립이 완료된 후, 상기 트렌치의 매립이 완료할 때까지의 제2 단계를 가지며, 상기 제1 단계의 성막 속도는 상기 제2 단계의 성막 속도보다도 작은 Cu 배선의 형성 방법이 행해지도록, 컴퓨터에 상기 성막 시스템을 제어시키는, 기억 매체.
KR1020120008241A 2011-01-27 2012-01-27 Ｃｕ 배선의 형성 방법 및 Ｃｕ막의 성막 방법, 성막 시스템, 및 기억 매체 KR101357531B1 (ko)

Applications Claiming Priority (12)

Application Number Priority Date Filing Date Title
JPJP-P-2011-015663 2011-01-27
JP2011015663 2011-01-27
JPJP-P-2011-015664 2011-01-27
JP2011015664 2011-01-27
JPJP-P-2011-077499 2011-03-31
JP2011077499 2011-03-31
KR1020110031550 2011-04-06
KR20110031550 2011-04-06
JPJP-P-2011-251520 2011-11-17
JP2011251520A JP5767570B2 (ja) 2011-01-27 2011-11-17 Ｃｕ配線の形成方法およびＣｕ膜の成膜方法、ならびに成膜システム
JP2011287693A JP5788785B2 (ja) 2011-01-27 2011-12-28 Ｃｕ配線の形成方法および成膜システム
JPJP-P-2011-287693 2011-12-28

Publications (2)

Publication Number Publication Date
KR20120087096A KR20120087096A (ko) 2012-08-06
KR101357531B1 true KR101357531B1 (ko) 2014-01-29

Family

ID=46872749

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120008241A KR101357531B1 (ko) 2011-01-27 2012-01-27 Ｃｕ 배선의 형성 방법 및 Ｃｕ막의 성막 방법, 성막 시스템, 및 기억 매체

Country Status (1)

Country Link
KR (1) KR101357531B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6385856B2 (ja) * 2015-02-26 2018-09-05 東京エレクトロン株式会社 Ｃｕ配線の形成方法および半導体装置の製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080213994A1 (en) * 2007-03-01 2008-09-04 Ramanan Chebiam Treating a liner layer to reduce surface oxides
KR20100017521A (ko) * 2005-03-23 2010-02-16 도쿄엘렉트론가부시키가이샤 기판 처리 방법
US7745332B1 (en) * 2008-02-29 2010-06-29 Novellus Systems, Inc. PVD-based metallization methods for fabrication of interconnections in semiconductor devices

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100017521A (ko) * 2005-03-23 2010-02-16 도쿄엘렉트론가부시키가이샤 기판 처리 방법
US20080213994A1 (en) * 2007-03-01 2008-09-04 Ramanan Chebiam Treating a liner layer to reduce surface oxides
US7745332B1 (en) * 2008-02-29 2010-06-29 Novellus Systems, Inc. PVD-based metallization methods for fabrication of interconnections in semiconductor devices

Also Published As

Publication number Publication date
KR20120087096A (ko) 2012-08-06

Similar Documents

Publication Publication Date Title
JP5767570B2 (ja) Ｃｕ配線の形成方法およびＣｕ膜の成膜方法、ならびに成膜システム
US9425093B2 (en) Copper wiring forming method, film forming system, and storage medium
WO2012133400A1 (ja) Ｃｕ配線の形成方法
JP6257217B2 (ja) Ｃｕ配線構造の形成方法
JP6139298B2 (ja) Ｃｕ配線の形成方法
KR101739613B1 (ko) Cu 배선의 형성 방법
KR101846049B1 (ko) Cu 배선의 제조 방법 및 기억 매체
US8399353B2 (en) Methods of forming copper wiring and copper film, and film forming system
KR20140020203A (ko) Cu 배선의 형성 방법 및 기억매체
JP5788785B2 (ja) Ｃｕ配線の形成方法および成膜システム
KR102008475B1 (ko) Cu 배선의 형성 방법 및 반도체 장치의 제조 방법
TWI651807B (zh) Ｃｕ配線之製造方法
KR101800487B1 (ko) 동(Cu) 배선의 형성 방법 및 기억매체
KR101382376B1 (ko) 성막 방법 및 Ｃｕ 배선의 형성 방법
WO2014010333A1 (ja) Ｃｕ配線の形成方法およびコンピュータ読み取り可能な記憶媒体
KR101357531B1 (ko) Ｃｕ 배선의 형성 방법 및 Ｃｕ막의 성막 방법, 성막 시스템, 및 기억 매체
KR20150069537A (ko) 반도체 장치의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
PA0109 Patent application

Patent event code: PA01091R01D

Comment text: Patent Application

Patent event date: 20120127

PA0201 Request for examination
PG1501 Laying open of application
E902 Notification of reason for refusal
PE0902 Notice of grounds for rejection

Comment text: Notification of reason for refusal

Patent event date: 20130408

Patent event code: PE09021S01D

E701 Decision to grant or registration of patent right
PE0701 Decision of registration

Patent event code: PE07011S01D

Comment text: Decision to Grant Registration

Patent event date: 20131024

GRNT Written decision to grant
PR0701 Registration of establishment

Comment text: Registration of Establishment

Patent event date: 20140123

Patent event code: PR07011E01D

PR1002 Payment of registration fee

Payment date: 20140123

End annual number: 3

Start annual number: 1

PG1601 Publication of registration
FPAY Annual fee payment

Payment date: 20161221

Year of fee payment: 4

PR1001 Payment of annual fee

Payment date: 20161221

Start annual number: 4

End annual number: 4

FPAY Annual fee payment

Payment date: 20180104

Year of fee payment: 5

PR1001 Payment of annual fee

Payment date: 20180104

Start annual number: 5

End annual number: 5

FPAY Annual fee payment

Payment date: 20190117

Year of fee payment: 6

PR1001 Payment of annual fee

Payment date: 20190117

Start annual number: 6

End annual number: 6

PR1001 Payment of annual fee

Payment date: 20210118

Start annual number: 8

End annual number: 8

PR1001 Payment of annual fee

Payment date: 20211222

Start annual number: 9

End annual number: 9

PR1001 Payment of annual fee

Payment date: 20241218

Start annual number: 12

End annual number: 12