KR20150069537A - 반도체 장치의 제조 방법 - Google Patents

반도체 장치의 제조 방법 Download PDF

Info

Publication number
KR20150069537A
KR20150069537A KR1020140178301A KR20140178301A KR20150069537A KR 20150069537 A KR20150069537 A KR 20150069537A KR 1020140178301 A KR1020140178301 A KR 1020140178301A KR 20140178301 A KR20140178301 A KR 20140178301A KR 20150069537 A KR20150069537 A KR 20150069537A
Authority
KR
South Korea
Prior art keywords
film
wafer
gas
nitrogen plasma
wiring
Prior art date
Application number
KR1020140178301A
Other languages
English (en)
Inventor
다다히로 이시자카
고타로 미야타니
다쿠야 구로토리
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20150069537A publication Critical patent/KR20150069537A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02118—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC
    • H01L21/0212—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer carbon based polymeric organic or inorganic material, e.g. polyimides, poly cyclobutene or PVC the material being fluoro carbon compounds, e.g.(CFx) n, (CHxFy) n or polytetrafluoroethylene
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C23C14/046—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/16—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon
    • C23C14/165—Metallic material, boron or silicon on metallic substrates or on substrates of boron or silicon by cathodic sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/321—Radio frequency generated discharge the radio frequency energy being inductively coupled to the plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32715—Workpiece holder
    • H01J37/32724—Temperature
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3402—Gas-filled discharge tubes operating with cathodic sputtering using supplementary magnetic fields
    • H01J37/3405—Magnetron sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H01J37/3411—Constructional aspects of the reactor
    • H01J37/3414—Targets
    • H01J37/3426—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02296—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer
    • H01L21/02318—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment
    • H01L21/02337—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour
    • H01L21/0234—Forming insulating materials on a substrate characterised by the treatment performed before or after the formation of the layer post-treatment treatment by exposure to a gas or vapour treatment by exposure to a plasma
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3105—After-treatment
    • H01L21/31058—After-treatment of organic layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67184—Apparatus for manufacturing or treating in a plurality of work-stations characterized by the presence of more than one transfer chamber
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67155—Apparatus for manufacturing or treating in a plurality of work-stations
    • H01L21/67207—Apparatus for manufacturing or treating in a plurality of work-stations comprising a chamber adapted to a particular process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76802—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics
    • H01L21/76814—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing by forming openings in dielectrics post-treatment or after-treatment, e.g. cleaning or removal of oxides on underlying conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76822—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc.
    • H01L21/76826—Modification of the material of dielectric layers, e.g. grading, after-treatment to improve the stability of the layers, to increase their density etc. by contacting the layer with gases, liquids or plasmas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76801—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing
    • H01L21/76829—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers
    • H01L21/76831—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the dielectrics, e.g. smoothing characterised by the formation of thin functional dielectric layers, e.g. dielectric etch-stop, barrier, capping or liner layers in via holes or trenches, e.g. non-conductive sidewall liners
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/28556—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by chemical means, e.g. CVD, LPCVD, PECVD, laser CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68792—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the construction of the shaft

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Physical Vapour Deposition (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

(과제) 강도가 높은 저유전율막을 이용하여, Cu 배선의 저저항화를 도모할 수 있는 반도체 장치의 제조 방법을 제공한다.
(해결 수단) 표면에 소정 패턴의 오목부가 형성된, 불소 첨가 카본막으로 이루어지는 층간 절연막을 갖는 기판에 대하여, 질소 플라즈마 처리를 실시하는 공정과, 그 후, 질소 플라즈마 처리가 실시된 불소 첨가 카본막 위에 Ru막을 직접 형성하는 공정과, 상기 오목부 내에 Cu 배선이 되는 Cu막을 매립하는 공정을 갖는다.

Description

반도체 장치의 제조 방법{SEMICONDUCTOR DEVICE MANUFACTURING METHOD}
본 발명은 기판 위의 저유전율막에 형성된 트렌치나 홀과 같은 오목부에 Cu 배선을 형성하여 반도체 장치를 제조하는 반도체 장치의 제조 방법에 관한 것이다.
반도체 디바이스의 제조에 있어서는, 반도체 웨이퍼에 성막 처리나 에칭 처리 등의 각종 처리를 반복하여 행하여 소망하는 디바이스를 제조하지만, 최근, 반도체 디바이스에 대하여 미세화, 고집적화, 고속화의 요구가 높아지고 있다. 이것에 대응하여, 배선도 미세화되고, 배선 폭 및 배선 간격이 좁아져 오고 있지만, 그 결과, 배선 저항의 증대 및 배선 사이의 결합 용량의 증대에 기인하는 RC 지연이 소자의 고속 동작을 저해한다고 하는 문제가 드러나고 있다.
소자의 RC 지연을 저감하기 위해서는, 배선 저항 및 배선 사이의 결합 용량을 저감하는 것이 필요하다. 또한, 배선 저항 및 배선 사이의 결합 용량의 저감은 에너지 절약으로도 이어진다. 이 때문에, 배선 재료로서, 종래 이용되고 있던 알루미늄(Al)이나 텅스텐(W)보다 비저항이 낮은 구리(Cu)가 이용되고, 배선 사이의 절연 재료로서 비유전율이 3.0 이하인 저유전율막(Low-k막)이 이용되고 있다. Low-k막으로서는, 보다 비유전율이 낮은 다공성(porous) SiCOH계 재료가 이용되고 있다.
Cu 배선의 형성 방법으로서는, 트렌치나 홀이 형성된 층간 절연막 전체에 탄탈럼 금속(Ta), 티타늄(Ti), 질화탄탈럼(TaN), 질화티타늄(TiN) 등으로 이루어지는 배리어막을 물리적 증착법(PVD)인 플라즈마 스퍼터로 형성하고, 배리어막의 위에 동일하게 플라즈마 스퍼터에 의해 Cu 시드막을 형성하고, 또한 그 위에 Cu 도금을 실시하여 트렌치나 홀을 완전히 매립하고, 웨이퍼 표면의 여분의 구리 박막 및 배리어막을 CMP(Chemical Mechanical Polishing) 처리에 의해 연마 처리하여 제거하는 기술이 제안되고 있다(예컨대 특허 문헌 1).
한편, 반도체 디바이스의 미세화에 따라, 트렌치의 폭이나 홀의 지름이 수십 ㎚로 되어 있고, 이와 같은 좁은 트렌치나 홀 등의 오목부 내에, 플라즈마 스퍼터링으로 상기와 같은 배리어막이나 시드막을 형성하는 경우에는, 트렌치나 홀의 개구부에 오버행 부분이 발생하여 버리고, 그 후의 Cu 도금에 의해 트렌치나 홀을 매립하더라도 내부가 충분히 매립되지 않고서 보이드가 발생하는 등의 문제가 생긴다.
이와 같은 관점으로부터, 다공성 SiCOH계 재료로 이루어지는 Low-k막의 위에 Ta나 TaN으로 이루어지는 베이스막을 형성하고, 그 위에 Cu와의 습윤성(wettability)이 양호한 Ru막을 화학적 증착법(CVD)으로 형성한 후, Cu를 매립하는 기술이 제안되고 있다(예컨대 특허 문헌 2).
(선행 기술 문헌)
(특허 문헌)
(특허 문헌 1) 일본 특허 공개 2006-148075호 공보
(특허 문헌 2) 미국 특허 출원 공개 제 2008/237860호 명세서
그렇지만, 상술한 바와 같이 Ta나 TaN으로 이루어지는 베이스막을 형성하고, 그 위에 Ru막을 형성한 후에 Cu를 매립하면, 트렌치 등의 오목부 내에서 차지하는 Cu 이외의 부분의 부피가 증가하여 버리고, 그만큼, 배선 저항이 증대하여 버린다. 또한, 다공성 SiCOH계 재료로 이루어지는 Low-k막은 기공(氣孔)이 많기 때문에 강도가 낮다고 하는 결점이 있다.
본 발명은 이러한 사정을 감안하여 이루어진 것으로서, 강도가 높은 저유전율막을 이용하여, Cu 배선의 저저항화를 도모할 수 있는 반도체 장치의 제조 방법을 제공하는 것을 과제로 한다.
상기 과제를 해결하기 위해, 본 발명은 표면에 소정 패턴의 오목부가 형성된, 불소 첨가 카본막으로 이루어지는 층간 절연막에 대하여, 질소 플라즈마 처리를 실시하는 공정과, 그 후, 질소 플라즈마 처리가 실시된 불소 첨가 카본막 위에 Ru막을 직접 형성하는 공정과, 상기 오목부 내에 Cu 배선이 되는 Cu막을 매립하는 공정을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법을 제공한다.
본 발명에 있어서, 상기 질소 플라즈마 처리는 처리 용기 내의 도달 압력을 1×10-7Torr 이하로 하여 행해지는 것이 바람직하다. 또한, 상기 Cu막을 매립하는 공정은 PVD에 의해 행하는 것이 바람직하고, 특히, 기판이 수용된 처리 용기 내에 플라즈마 생성 가스에 의해 플라즈마를 생성하고, Cu 타겟으로부터 입자를 비상시켜, 입자를 상기 플라즈마 내에서 이온화시키고, 상기 기판에 바이어스 전력을 인가하여 이온을 기판 위로 끌어들이는 장치에 의해 행해지는 것이 바람직하다. 상기 Ru막은 CVD에 의해 형성되는 것이 바람직하다.
본 발명에 의하면, 층간 절연막으로서 이용되는 Low-k막으로서 불소 첨가 카본막을 이용하는 것에 의해, 다공성 SiCOH계 재료의 강도가 낮은 문제를 해소할 수 있다. 더구나 불소 첨가 카본막은 배리어성이 높아, 종래 이용되고 있던 Ta막이나 TaN막 등의 배리어막을 이용하지 않더라도, Ru막만으로 Cu에 대한 배리어성을 충분히 확보할 수 있다. 이 때문에, 배리어막을 마련하지 않는 만큼, 오목부에서 차지하는 Cu의 부피를 증가시킬 수 있고, Cu 배선의 저항을 보다 낮게 할 수 있다. 또한, 불소 첨가 카본막의 표면은 소수성을 갖기 때문에 Ru막 성막을 위한 원료 가스가 흡착되기 어려워, 그대로는 직접 Ru막을 성막하는 것이 곤란하지만, 불소 첨가 카본막의 표면에 질소 플라즈마 처리하는 것에 의해, 그 표면이 친수성을 갖게 하여 Ru막을 직접 성막할 수 있다.
도 1은 본 발명의 일 실시 형태에 따른 반도체 장치의 제조 방법을 나타내는 플로차트이다.
도 2는 본 발명의 일 실시 형태에 따른 반도체 장치의 제조 방법을 설명하기 위한 공정 단면도이다.
도 3은 본 발명의 일 실시 형태에 따른 반도체 장치의 제조 방법의 실시에 적합한 성막 시스템의 일례를 나타내는 평면도이다.
도 4는 도 3의 성막 시스템에 탑재된, Cu막을 형성하기 위한 Cu막 성막 장치를 나타내는 단면도이다.
도 5는 도 3의 성막 시스템에 탑재된, Ru막을 형성하기 위한 Ru막 성막 장치를 나타내는 단면도이다.
이하, 첨부 도면을 참조하여 본 발명의 실시 형태에 대하여 구체적으로 설명한다.
<반도체 장치의 제조 방법의 일 실시 형태>
우선, 본 발명의 일 실시 형태에 따른 반도체 장치의 제조 방법에 대하여 도 1의 플로차트 및 도 2의 공정 단면도를 참조하여 설명한다. 본 실시 형태에서는, 듀얼 대머신(dual damascene)법에 의해 Cu 배선을 형성할 때에 본 발명을 적용하는 예를 나타낸다.
본 실시 형태에서는, 우선, 하층측의 배선 구조(201)의 위에, 불소 첨가 카본막(플루오로카본막(CFx막))으로 이루어지는 층간 절연막(211)이 형성된 반도체 웨이퍼(이하, 간단히 웨이퍼라고 적는다) W를 준비한다(단계 1, 도 2(a)).
하층측의 배선 구조(201)는 하층 층간 절연막(202) 내에 하층 Cu 배선(203)이 형성되고, 이들의 위에 에칭 스토퍼막(204)이 형성된 구조를 갖고 있다. 부호 205는 Ru막이다.
층간 절연막(211)을 구성하는 CFx막은, 예컨대 국제 공개 제 2005/017991호에 기재되어 있는 방법에 의해 제조 가능하다. 즉, 옥타플루오로사이클로펜텐, 옥타플루오로-2-펜틴 또는 헥사플루오로-1,3-뷰타다이엔 등의 불포화 불소화탄소 화합물로 이루어지고, 1×10- 3원자% 이하의 함유량으로 수소 원자를 포함하는 원료 가스를 플라즈마화하고, 플라즈마화된 원료 가스를 이용하여, 기판 위에 수소 원자의 함유량이 3원자% 이하인 막을 성막하고, 그 후 420℃ 이하에서 가열하는 것에 의해 제조할 수 있다. 이와 같이 하여 얻어진 CFx막은 비유전율이 2.2 이하로 낮고, 또한 치밀질이기 때문에 강도가 높고, 또한, Cu에 대한 배리어성을 갖는 것이 새롭게 판명되었다. 또, 국제 공개 제 2005/017991호에 기재된 내용은 여기에 인용된 것에 의해, 그 전부가 명시된 것과 동일한 정도로 본 명세서에 포함되는 것이다.
다음으로, 층간 절연막(211)을 에칭하여 트렌치(212) 및 하층 배선으로의 접속을 위한 비아(via)(213)를 소정 패턴으로 형성하고, 에칭 마스크로서의 포토레지스트를 애싱에 의해 제거한다(단계 2, 도 2(b)).
그 후, 필요에 따라, Degas 프로세스나 Pre-Clean 프로세스에 의해, 층간 절연막(211) 표면의 수분을 제거한다(단계 3, 도 2에서는 도시하지 않음). 그 후, 층간 절연막(211)의 표면에 대하여 질소 플라즈마(N2 플라즈마) 처리를 행하여, 층간 절연막(211) 표면에 개질층(211a)을 형성한다(단계 4, 도 2(c)).
그 후, 트렌치(212) 및 비아(213)의 표면을 포함하는 전면에 CVD에 의해 Ru막(214)을 성막한다(단계 5, 도 2(d)).
계속하여, PVD에 의해 Cu막(215)을 형성하고, 트렌치(212) 및 비아(213)를 매립한다(단계 6, 도 2(e)). PVD로서는 후술하는 바와 같이, 이온화 PVD(iPVD)를 이용하는 것이 바람직하다. Cu막(215)을 성막할 때에는, 그 후의 평탄화 처리에 대비하여, Cu막(215)이 트렌치(212)의 상면으로부터 적층되도록 형성되는 것이 바람직하다. 단, 이 적층 부분(laminated portion)에 대해서는, PVD에 의해 연속하여 형성하는 대신에, 도금에 의해 형성하더라도 좋다. Cu막(215)의 형성 후, 필요에 따라 어닐 처리를 행한다(단계 7, 도 2에서는 도시하지 않음). 이 어닐 처리에 의해, Cu막(215)을 안정화시킨다.
이후, CMP(Chemical Mechanical Polishing)에 의해 웨이퍼 W 표면의 전면을 연마하여, Cu막(215)의 적층한 부분, Ru막(214)을 제거하여 평탄화한다(단계 8, 도 2(f)). 이것에 의해 트렌치 및 비아(홀) 내에 Cu 배선(216)이 형성된다.
또, Cu 배선(216)을 형성한 후, 웨이퍼 W 표면의 Cu 배선(216) 및 층간 절연막(211)을 포함하는 전면에, 유전체캡이나 메탈캡 등의 적절한 캡막이 성막된다.
다음으로, 이상의 일련의 공정 중, 주요한 공정에 대하여 상세히 설명한다.
상기 단계 4의 질소 플라즈마 처리는 층간 절연막(211)을 구성하는 CFx막의 표면을 친수성으로 개질하기 위한 처리이다.
본 실시 형태에서는, 층간 절연막(211)을 Cu에 대한 배리어성이 양호한 CFx막으로 구성하는 것에 의해, 종래 이용하고 있던 Ta막이나 TaN막 등으로 이루어지는 배리어막을 생략하더라도 배리어성을 확보할 수 있기 때문에, CFx막으로 구성되는 층간 절연막(211)의 위에 직접 Ru막(214)을 형성한다. 그러나, 불소 첨가 카본막(플루오로카본막)은 성막한 그대로의 상태에서는 표면이 소수성을 갖기 때문에, Ru막 성막을 위한 원료 가스가 흡착되기 어려워, 충분한 핵 생성이 행해지지 않는다. 이 때문에, 치밀하고 또한 평활하게 연속한 박막을 형성하기 어렵다. 배선 저저항화의 관점으로부터, Ru막(214)의 막 두께는 5㎚ 이하라고 하는 매우 얇은 것이 요구되고 있지만, 소수성을 갖는 표면에 대하여 이와 같은 얇은 막을 균일하게 성막하는 것은 곤란하다.
그래서, 불소 첨가 카본막(플루오로카본막)으로 구성되는 층간 절연막(211)의 표면에 질소 플라즈마 처리를 실시하여, 표면을 친수성으로 개질하여 개질층(211a)을 형성하는 것이다.
친수성 표면으로 개질하기 위한 수법으로서는, 산소 플라즈마 처리나 수소 플라즈마 처리도 생각할 수 있지만, 산소 플라즈마 처리에서는 이하의 (1)에 나타내는 반응에 의해, 또한 수소 플라즈마 처리에서는 이하의 (2)에 나타내는 반응에 의해, CFx막이 기체 성분으로 분해되어 버리고, 막이 에칭되어 소모되어 버려, 막을 유지할 수 없게 된다.
Figure pat00001
이것에 비하여 질소 플라즈마 처리에서는, 이하의 (3)에 나타내는 반응이 발생하고, 극히 일부는 가스화하지만, CFx막의 표면에 친수성의 CFxNy가 생성되어, 막 표면이 친수성 표면으로 개질된다.
Figure pat00002
질소 플라즈마 처리는 CFx막으로 이루어지는 층간 절연막을 갖는 웨이퍼 W가 수용된 처리 용기 내에 N2 가스의 플라즈마를 생성하는 것에 의해 행할 수 있다. 플라즈마 생성 방식은 특별히 한정되지 않고, 유도 결합 플라즈마이더라도, 용량 결합 플라즈마이더라도 좋고, 마이크로파 플라즈마이더라도 좋다. 또한, 적절한 방법으로 생성된 N2 플라즈마를 웨이퍼 W가 수용된 처리 용기 내에 도입하더라도 좋다.
질소 플라즈마를 생성하기 위한 가스로서는, N2 가스 단독이더라도 좋고, N2 가스에 Ar 가스와 같은 희가스를 부가하더라도 좋다. 또한, 질소 플라즈마 처리는 CFx막의 표면을 친수성으로 개질하는 것만으로 좋으므로, 처리 시간은 0.1~10sec 정도로 충분하다.
질소 플라즈마 처리를 행하는 처리 용기 내의 도달 압력은 1×10-7Torr(1.33×10-5㎩) 이하인 것이 바람직하다. 압력이 1×10-7Torr보다 높으면, 불순물이 모두 수분인 경우에, 상기 범위의 시간 중에 CFx막의 표면이 수분으로 덮여, 상기 에칭 반응이 진행될 가능성이 있다. 도달 압력이 1×10-7Torr 이하이면, 불순물이 모두 수분이라 하더라도, CFx막의 표면이 수분으로 덮이기까지의 시간이 충분히 길어, 상기 시간의 범위에서 CFx막 표면의 에칭은 발생하기 어렵다. 또, 도달 압력이 1×10-7Torr에 도달한 후, 실제의 처리가 행해지지만, 그때에는 N2 가스를 흐르게 하거나 플라즈마를 생성하거나 하므로, 처리 용기 내의 압력은 수십 mTorr에 달한다.
이와 같은 낮은 압력에서 처리를 행하기 위해서는, 후술하는 바와 같은 Cu막의 성막에서 이용하는 iPVD 장치를 이용하는 것이 바람직하다. Cu막의 iPVD 장치는 고진공용 펌프가 탑재되어 있고, 1×10-7Torr 이하의 고진공을 용이하게 얻을 수 있다. 또한, 마이크로파 플라즈마 처리 장치도 마찬가지로 고진공을 용이하게 얻을 수 있어 적합하다.
이와 같은 질소 플라즈마 처리의 효과를 확인하기 위해 실험을 행했다.
여기서는, 질소 플라즈마 처리를 행하고 있지 않은 CFx막의 표면의 접촉각을 측정한바, 접촉각은 106.6도였다. 다음으로, CFx막에 마이크로파 플라즈마 처리 장치를 이용하여 질소 플라즈마 처리를 실시했다. 조건은, 압력 : 18mTorr(2.4㎩), 마이크로파 파워 : 2.5㎾, 탑재대에 인가하는 RF 바이어스(400㎑) : 10W, 기판 온도 : 380℃, 처리 가스 : Ar 가스 100sccm/N2 가스 900sccm, 시간 : 4sec로 했다. 이 처리 후, CFx막 표면의 접촉각을 측정한 결과, 접촉각은 47.1도였다. 이것에 의해, CFx막의 소수성 표면이 친수성으로 개질되어 있는 것이 확인되었다.
또한, 후술하는 Cu막 성막용과 동일한 iPVD 장치를 이용하여, 압력 : 65mTorr(8.7㎩), IPC 코일로의 공급 전력 : 5.25㎾, 탑재대에 인가하는 RF 바이어스(13.56㎒) : 200W, 기판 온도 : 10℃, 처리 가스 : Ar 가스 478sccm/N2 가스 23sccm, 시간 : 4sec의 조건으로 질소 플라즈마 처리하는 것에 의해서도 동일한 효과가 얻어졌다.
다음으로, Ru막(214)의 성막에 대하여 설명한다.
Ru는 Cu에 비하여 습윤성이 높기 때문에, Cu의 베이스에 Ru막을 형성하는 것에 의해, 다음의 iPVD에 의한 Cu막을 형성할 때에, 양호한 Cu의 이동성을 확보할 수 있고, 트렌치나 홀의 폭을 막는 오버행이 발생하기 어렵게 할 수 있다. 이 때문에, 미세한 트렌치 또는 홀에도 보이드를 발생시키지 않고 확실히 Cu를 매립할 수 있다.
또한, Ru막(214)은 Cu의 배리어막으로서도 기능한다. 본 실시 형태에서는, 종래의 Ta막이나 TaN막 등의 배리어막을 이용하는 일 없이, CFx막으로 이루어지는 층간 절연막(211)의 위에 직접 Ru막(214)을 성막하지만, 전술한 바와 같이, CFx막이 Cu에 대한 배리어성을 갖고 있고, Ru막(214)도 배리어 기능을 갖기 때문에, Cu에 대한 배리어성을 충분히 확보할 수 있다.
Ru막(214)은 매립하는 Cu의 부피를 크게 하여 배선을 저저항으로 하는 관점으로부터, 1~5㎚로 얇게 형성하는 것이 바람직하다.
Ru막(214)은 루테늄카보닐(Ru3(CO)12)을 성막 원료로서 이용하여 열 CVD에 의해 적합하게 형성할 수 있다. 이것에 의해, 고순도의 얇은 Ru막을 높은 스텝 커버리지로 성막할 수 있다. 이때의 성막 조건은, 예컨대 처리 용기 내의 압력이 1.3~66.5㎩의 범위이고, 성막 온도(웨이퍼 온도)가 150~250℃의 범위이다. Ru막(214)은 루테늄카보닐 이외의 다른 성막 원료, 예컨대 (사이클로펜타다이에닐)(2,4-디메틸펜타다이에닐)루테늄, 비스(사이클로펜타다이에닐)(2,4-메틸펜타다이에닐)루테늄, (2,4-디메틸펜타다이에닐)(에틸사이클로펜타다이에닐)루테늄, 비스(2,4-메틸펜타다이에닐)(에틸사이클로펜타다이에닐)루테늄과 같은 루테늄의 펜타다이에닐 화합물을 이용한 열 CVD로 성막할 수도 있다.
다음으로, Cu막(215)의 성막에 대하여 설명한다.
Cu막(215)은 PVD에 의해 성막할 수 있지만, 상술한 바와 같이, iPVD, 예컨대 플라즈마 스퍼터를 이용하는 것이 바람직하다. 또, 이 적층 부분에 대해서는, PVD에 의해 연속하여 형성하는 대신에, 도금에 의해 형성하더라도 좋다.
통상의 PVD 성막의 경우에는, Cu의 응집에 의해, 트렌치나 홀의 폭을 막는 오버행이 발생하기 쉽지만, iPVD를 이용하여, 웨이퍼에 인가하는 바이어스 파워를 조정하여, Cu 이온의 성막 작용과 플라즈마 생성 가스의 이온(Ar 이온)에 의한 에칭 작용을 제어하는 것에 의해, Cu를 이동시켜 오버행의 생성을 억제할 수 있고, 좁은 개구의 트렌치나 홀이더라도 양호한 매립 성능을 얻을 수 있다. 이때, Cu의 유동성을 갖게 하여 양호한 매립 성능을 얻는 관점으로부터는 Cu가 마이그레이트하는 고온 프로세스(65~350℃)가 바람직하다. 이와 같이 고온 프로세스로 PVD 성막하는 것에 의해, Cu 결정립을 성장시킬 수 있고, 결정립계 산란을 작게 하여 Cu 배선의 저항을 낮게 할 수 있다. 또한, 상술한 바와 같이, Cu막(215)의 베이스에 Cu에 비하여 습윤성이 높은 Ru막(214)을 마련하는 것에 의해, Ru막 위에서 Cu가 응집되지 않고 유동하므로, 미세한 오목부에 있어서도 오버행의 생성을 억제할 수 있고, 보이드를 발생시키지 않고서 확실히 Cu를 매립할 수 있다.
또, 트렌치나 홀의 개구 폭이 큰 경우 등, 오버행이 생성되기 어려운 경우에는, Cu가 마이그레이트하지 않는 저온 프로세스(-50~0℃)에 의해, 고속으로 성막할 수 있다.
또한, Cu막 성막시에 있어서의 처리 용기 내의 압력(프로세스 압력)은 1~100mTorr(0.133~13.3㎩)가 바람직하고, 35~90mTorr(4.66~12.0㎩)가 보다 바람직하다.
이상과 같이, 본 실시 형태에 따른 반도체 장치의 제조 방법에 의하면, 층간 절연막(211)으로서 치밀질의 Low-k막인 CFx막을 이용하는 것에 의해, 다공성 SiCOH계 재료의 강도가 낮은 문제가 해소된다. 더구나 CFx막은 배리어성이 높아, 종래 이용되고 있던 배리어막을 이용하지 않더라도, Ru막(214)만으로 Cu에 대한 배리어성을 충분히 확보할 수 있다. 이 때문에, 배리어막을 마련하지 않는 만큼, 트렌치(212)나 비아(213) 내에서 차지하는 Cu의 부피를 증가시킬 수 있고, Cu 배선(216)의 저항을 낮게 할 수 있다. 또한, CFx막의 표면은 소수성을 갖기 때문에, 그 위에 직접 Ru막을 형성하는 것은 곤란하지만, 층간 절연막(211)을 구성하는 CFx막에 질소 플라즈마 처리를 실시하여 그 표면에 친수성의 개질층(211a)을 형성하므로, CFx막 표면에 직접 Ru막을 성막하는 것이 가능하게 된다.
또, 상기 일련의 공정 중, Ru막(214)을 성막하는 단계 5, Cu막(215)을 성막하는 단계 6은 진공 중에서 대기 노출을 거치지 않고서 연속하여 성막하는 것이 바람직하지만, 해당 웨이퍼가 상기 단계 5와 단계 6의 사이에서 대기 노출되더라도 좋다.
<본 발명의 실시 형태의 실시에 적합한 성막 시스템>
다음으로, 본 발명의 실시 형태에 따른 반도체 장치의 제조 방법의 실시에 적합한 성막 시스템에 대하여 설명한다. 도 3은 본 발명의 실시 형태에 따른 반도체 장치의 제조 방법의 실시에 적합한 멀티 챔버 타입의 성막 시스템의 일례를 나타내는 평면도이다.
성막 시스템(1)은 질소 플라즈마 처리 및 Ru막 성막을 위한 제 1 처리부(2)와, Cu막 성막을 위한 제 2 처리부(3)와, 반입출부(4)를 갖고 있고, 층간 절연막으로서 CFx막을 갖고, 소정 패턴의 트렌치 및 비아가 형성된 웨이퍼 W에 대하여, 질소 플라즈마 처리로부터 Cu막의 형성까지를 행하는 것이다.
제 1 처리부(2)는 제 1 진공 반송실(11)과, 이 제 1 진공 반송실(11)의 벽부에 접속된, 2개의 질소 플라즈마 처리 장치(12a, 12b) 및 2개의 Ru막 성막 장치(14a, 14b)를 갖고 있다. 질소 플라즈마 처리 장치(12a) 및 Ru막 성막 장치(14a)와 질소 플라즈마 처리 장치(12b) 및 Ru막 성막 장치(14b)는 선대칭의 위치에 배치되어 있다.
제 1 진공 반송실(11)의 다른 벽부에는, 웨이퍼 W의 디가스(degas) 처리를 행하는 디가스실(5a, 5b)이 접속되어 있다. 또한, 제 1 진공 반송실(11)의 디가스실(5a와 5b)의 사이의 벽부에는, 제 1 진공 반송실(11)과 후술하는 제 2 진공 반송실(21)의 사이에서 웨이퍼 W의 수수를 행하는 수수실(5)이 접속되어 있다.
질소 플라즈마 처리 장치(12a, 12b), Ru막 성막 장치(14a, 14b), 디가스실(5a, 5b), 및 수수실(5)은 제 1 진공 반송실(11)의 각 변에 게이트 밸브 G를 거쳐서 접속되고, 이들은 대응하는 게이트 밸브 G의 개폐에 의해, 제 1 진공 반송실(11)에 대하여 연통ㆍ차단된다.
제 1 진공 반송실(11) 내는 소정의 진공 분위기로 유지되도록 되어 있고, 그 안에는, 웨이퍼 W를 반송하는 제 1 반송 기구(16)가 마련되어 있다. 이 제 1 반송 기구(16)는 제 1 진공 반송실(11)의 대략 중앙에 배치되어 있고, 회전 및 신축 가능한 회전ㆍ신축부(17)와, 그 선단에 마련된 웨이퍼 W를 지지하는 2개의 지지 암(18a, 18b)을 갖는다. 제 1 반송 기구(16)는 웨이퍼 W를 질소 플라즈마 처리 장치(12a, 12b), Ru막 성막 장치(14a, 14b), 디가스실(5a, 5b), 및 수수실(5)에 대하여 반입출한다.
제 2 처리부(3)는 제 2 진공 반송실(21)과, 이 제 2 진공 반송실(21)의 대향하는 벽부에 접속된 2개의 Cu막 성막 장치(22a, 22b)를 갖고 있다. Cu막 성막 장치(22a, 22b)를 오목부의 매립으로부터 적층 부분의 성막까지 일괄하여 행하는 장치로서 이용하더라도 좋고, Cu막 성막 장치(22a, 22b)를 매립에만 이용하고, 적층하는 부분을 도금에 의해 형성하더라도 좋다.
제 2 진공 반송실(21)의 제 1 처리부(2)측의 2개의 벽부에는, 각각 상기 디가스실(5a, 5b)이 접속되고, 디가스실(5a와 5b)의 사이의 벽부에는, 상기 수수실(5)이 접속되어 있다. 즉, 수수실(5) 및 디가스실(5a 및 5b)은 모두 제 1 진공 반송실(11)과 제 2 진공 반송실(21)의 사이에 마련되고, 수수실(5)의 양측에 디가스실(5a 및 5b)이 배치되어 있다. 또한, 반입출부(4)측의 2개의 벽부에는, 각각 대기 반송 및 진공 반송 가능한 로드록실(6a, 6b)이 접속되어 있다.
Cu막 성막 장치(22a, 22b), 디가스실(5a, 5b), 및 로드록실(6a, 6b)은 제 2 진공 반송실(21)의 각 벽부에 게이트 밸브 G를 거쳐서 접속되고, 이들은 대응하는 게이트 밸브를 개방하는 것에 의해 제 2 진공 반송실(21)과 연통되고, 대응하는 게이트 밸브 G를 닫는 것에 의해 제 2 진공 반송실(21)로부터 차단된다. 또한, 수수실(5)은 게이트 밸브를 거치지 않고서 제 2 진공 반송실(21)에 접속되어 있다.
제 2 진공 반송실(21) 내는 소정의 진공 분위기로 유지되도록 되어 있고, 그 안에는, Cu막 성막 장치(22a, 22b), 디가스실(5a, 5b), 로드록실(6a, 6b) 및 수수실(5)에 대하여 웨이퍼 W의 반입출을 행하는 제 2 반송 기구(26)가 마련되어 있다. 이 제 2 반송 기구(26)는 제 2 진공 반송실(21)의 대략 중앙에 배치되어 있고, 회전 및 신축 가능한 회전ㆍ신축부(27)를 갖고, 그 회전ㆍ신축부(27)의 선단에 웨이퍼 W를 지지하는 2개의 지지 암(28a, 28b)이 마련되어 있고, 이들 2개의 지지 암(28a, 28b)은 서로 반대 방향을 향하도록 회전ㆍ신축부(27)에 장치되어 있다.
반입출부(4)는 상기 로드록실(6a, 6b)을 사이에 두고 제 2 처리부(3)와 반대측에 마련되어 있고, 로드록실(6a, 6b)이 접속되는 대기 반송실(31)을 갖고 있다. 로드록실(6a, 6b)과 대기 반송실(31)의 사이의 벽부에는 게이트 밸브 G가 마련되어 있다. 대기 반송실(31)의 로드록실(6a, 6b)이 접속된 벽부와 대향하는 벽부에는 피처리 기판으로서의 웨이퍼 W를 수용하는 캐리어 C를 접속하는 2개의 접속 포트(32, 33)가 마련되어 있다. 또한, 대기 반송실(31)의 측면에는 웨이퍼 W의 얼라인먼트를 행하는 얼라인먼트 챔버(34)가 마련되어 있다. 대기 반송실(31) 내에는, 캐리어 C에 대한 웨이퍼 W의 반입출 및 로드록실(6)에 대한 웨이퍼 W의 반입출을 행하는 대기 반송용 반송 기구(36)가 마련되어 있다. 이 대기 반송용 반송 기구(36)는 2개의 다관절 암을 갖고 있고, 캐리어 C의 배열 방향을 따라서 레일(38) 위를 주행 가능하게 되어 있어, 각각의 선단의 핸드(37) 위에 웨이퍼 W를 싣고 그 반송을 행하도록 되어 있다.
이 성막 시스템(1)은 이 성막 시스템(1)의 각 구성부를 제어하기 위한 제어부(40)를 갖고 있다. 이 제어부(40)는 각 구성부의 제어를 실행하는 마이크로프로세서(컴퓨터)로 이루어지는 프로세스 컨트롤러(41)와, 오퍼레이터가 성막 시스템(1)을 관리하기 위해 커맨드의 입력 조작 등을 행하는 키보드나, 성막 시스템(1)의 가동 상황을 가시화하여 표시하는 디스플레이 등으로 이루어지는 사용자 인터페이스(42)와, 성막 시스템(1)에서 실행되는 처리를 프로세스 컨트롤러(41)의 제어로 실현하기 위한 제어 프로그램이나, 각종 데이터, 및 처리 조건에 따라 처리 장치의 각 구성부에 처리를 실행시키기 위한 프로그램, 즉 처리 레시피가 저장된 기억부(43)를 구비하고 있다. 또, 사용자 인터페이스(42) 및 기억부(43)는 프로세스 컨트롤러(41)에 접속되어 있다.
상기 처리 레시피는 기억부(43) 내의 기억 매체(43a)에 기억되어 있다. 기억 매체는 하드디스크이더라도 좋고, CDROM, DVD, 플래시메모리 등의 휴대성을 갖는 것이더라도 좋다. 또한, 다른 장치로부터, 예컨대 전용 회선을 거쳐서 레시피를 적절히 전송시키도록 하더라도 좋다.
그리고, 필요에 따라, 사용자 인터페이스(42)로부터의 지시 등으로 임의의 레시피를 기억부(43)로부터 불러내어 프로세스 컨트롤러(41)에 실행시키는 것에 의해, 프로세스 컨트롤러(41)의 제어하에서, 성막 시스템(1)에서의 소망하는 처리가 행해진다.
이와 같은 성막 시스템(1)에 있어서는, 캐리어 C로부터 대기 반송용 반송 기구(36)에 의해 트렌치나 홀을 갖는 소정 패턴이 형성된 웨이퍼 W를 꺼내어, 로드록실(6a 또는 6b)에 반송하고, 그 로드록실을 제 2 진공 반송실(21)과 동일한 정도의 진공도로 감압한 후, 제 2 반송 기구(26)에 의해 로드록실의 웨이퍼 W를 제 2 진공 반송실(21)을 거쳐서 디가스실(5a 또는 5b)에 반송하고, 웨이퍼 W의 디가스 처리를 행한다. 그 후, 제 1 반송 기구(16)에 의해 디가스실의 웨이퍼 W를 꺼내어, 제 1 진공 반송실(11)을 거쳐서 질소 플라즈마 처리 장치(12a 또는 12b)에 반입하고, 상술한 바와 같은 질소 플라즈마 처리를 실시하여, 층간 절연막을 구성하는 CFx막의 표면을 친수성으로 개질한다. 질소 플라즈마 처리 후, 제 1 반송 기구(16)에 의해 질소 플라즈마 처리 장치(12a 또는 12b)로부터 웨이퍼 W를 꺼내어, Ru막 성막 장치(14a 또는 14b)에 반입하고, 상술한 바와 같은 Ru막을 성막한다. Ru막 성막 후, 제 1 반송 기구(16)에 의해 Ru막 성막 장치(14a 또는 14b)로부터 웨이퍼 W를 꺼내어, 수수실(5)에 반송한다. 그 후, 제 2 반송 기구(26)에 의해 웨이퍼 W를 꺼내어, 제 2 진공 반송실(21)을 거쳐서 Cu막 성막 장치(22a 또는 22b)에 반입하여 Cu막을 형성하고, 트렌치 및 비아에 Cu를 매립한다. 이때에, 적층 부분까지 일괄하여 성막하더라도 좋지만, Cu막 성막 장치(22a 또는 22b)에서는 매립만을 행하고, 도금에 의해 적층 부분의 형성을 행하더라도 좋다.
Cu막의 형성 후, 웨이퍼 W를 로드록실(6a 또는 6b)에 반송하고, 그 로드록실을 대기압으로 되돌린 후, 대기 반송용 반송 기구(36)에 의해 Cu막이 형성된 웨이퍼 W를 꺼내어, 캐리어 C로 되돌린다. 이와 같은 처리를 캐리어 내의 웨이퍼 W의 수만큼 반복한다.
이와 같은 성막 시스템(1)에 의하면, 대기 개방하는 일 없이 진공 중에서 질소 플라즈마 처리, Ru막의 성막, Cu막 및 적층 부분의 성막을 행할 수 있고, 각 공정 후의 표면에서의 산화를 방지할 수 있고, 고성능의 Cu 배선을 얻을 수 있다.
또, 성막 시스템(1)에서의 처리가 종료된 후, 캐리어 C를 CMP 처리부에 반송하여, CMP 처리를 행한다.
<Cu막 성막 장치>
다음으로, Cu막을 형성하는 Cu막 성막 장치(22a, 22b)의 적합한 예에 대하여 설명한다. 도 4는 Cu막 성막 장치의 일례를 나타내는 단면도이다.
여기서는 Cu막 성막 장치로서 iPVD인 ICP(Inductively Coupled Plasma)형 플라즈마 스퍼터 장치를 예로 들어 설명한다.
도 4에 나타내는 바와 같이, 이 Cu막 성막 장치(22a)(22b)는 통 형상으로 성형된 금속제의 처리 용기(51)를 갖고 있다. 이 처리 용기(51)는 접지되고, 그 저부(52)에는 배기구(53)가 마련되어 있고, 배기구(53)에는 배기관(54)이 접속되어 있다. 배기관(54)에는 압력 조정을 행하는 스로틀 밸브(55) 및 진공 펌프(56)가 접속되어 있고, 처리 용기(51) 내가 진공 흡인 가능하게 되어 있다. 또한 처리 용기(51)의 저부(52)에는, 처리 용기(51) 내에 소정의 가스를 도입하는 가스 도입구(57)가 마련된다. 이 가스 도입구(57)에는 가스 공급 배관(58)이 접속되어 있고, 가스 공급 배관(58)에는, 플라즈마 여기용 가스로서 희가스, 예컨대 Ar 가스나 다른 필요한 가스, 예컨대 N2 가스 등을 공급하기 위한 가스 공급원(59)이 접속되어 있다. 또한, 가스 공급 배관(58)에는, 가스 유량 제어기, 밸브 등으로 이루어지는 가스 제어부(60)가 접속되어 있다.
처리 용기(51) 내에는, 웨이퍼 W의 탑재 기구(62)가 마련된다. 이 탑재 기구(62)는 원판 형상으로 성형된 도전성의 탑재대(63)와, 이 탑재대(63)를 지지하는 내부가 비어 있는 통 형상의 지주(64)를 갖고 있다. 탑재대(63)는 지주(64)를 거쳐서 접지되어 있다. 탑재대(63)의 안에는 냉각 재킷(65)과, 그 위에 마련된 저항 히터(87)가 내장되어 있다. 탑재대(63)에는 열전대(도시하지 않음)가 마련되어 있고, 이 열전대에서 검출된 온도에 근거하여, 냉각 재킷(65) 및 저항 히터(87)에 의한 웨이퍼 온도의 제어를 행한다.
탑재대(63)의 상면측에는, 유전체 부재(66a)의 안에 전극(66b)이 내장되어 구성된 얇은 원판 형상의 정전 척(66)이 마련되어 있고, 웨이퍼 W를 정전력에 의해 흡착 유지할 수 있도록 되어 있다. 또한, 지주(64)의 하부는 처리 용기(51)의 저부(52)의 중심부에 형성된 삽통 구멍(67)을 관통하여 아래쪽으로 연장되고 있다. 지주(64)는 승강 기구(도시하지 않음)에 의해 상하 이동 가능하게 되어 있고, 이것에 의해 탑재 기구(62)의 전체가 승강된다.
지주(64)를 둘러싸도록, 신축 가능한 금속 벨로즈(68)가 마련되어 있고, 이 금속 벨로즈(68)는 그 상단이 탑재대(63)의 하면에 기밀하게 접합되고, 또한 하단이 처리 용기(51)의 저부(52)의 상면에 기밀하게 접합되어 있고, 처리 용기(51) 내의 기밀성을 유지하면서 탑재 기구(62)의 승강 이동을 허용하도록 되어 있다.
또한 저부(52)에는, 위쪽을 향해, 예컨대 3개(2개만 도시)의 지지핀(69)이 연직으로 마련되어 있고, 또한, 이 지지핀(69)에 대응시켜 탑재대(63)에 핀 삽통 구멍(70)이 형성되어 있다. 따라서, 탑재대(63)를 강하시켰을 때에, 핀 삽통 구멍(70)을 관통한 지지핀(69)의 상단부에서 웨이퍼 W를 받아, 그 웨이퍼 W를 외부에서 침입하는 반송 암(도시하지 않음)과의 사이에서 이동시킬 수 있다. 처리 용기(51)의 하부 측벽에는, 반송 암을 침입시키기 위해 반출입구(71)가 마련되고, 이 반출입구(71)에는, 개폐 가능하게 이루어진 게이트 밸브 G가 마련되어 있다. 이 게이트 밸브 G의 반대측에는, 전술한 제 2 진공 반송실(21)이 접속되어 있다.
정전 척(66)의 전극(66b)에는, 급전 라인(72)을 거쳐서 척용 전원(73)이 접속되어 있고, 이 척용 전원(73)으로부터 전극(66b)에 직류 전압을 인가하는 것에 의해, 웨이퍼 W가 정전력에 의해 흡착 유지된다. 또한 급전 라인(72)에는 바이어스용 고주파 전원(74)이 접속되어 있고, 이 급전 라인(72)을 거쳐서 정전 척(66)의 전극(66b)에 대하여 바이어스용 고주파 전력을 공급하고, 웨이퍼 W에 바이어스 전력이 인가된다. 이 고주파 전력의 주파수는 400㎑~60㎒가 바람직하고, 예컨대 13.56㎒가 채용된다.
처리 용기(51)의 천정부에는, 유전체로 이루어지는 고주파 투과성의 투과판(76)이 실(seal) 부재(77)를 사이에 두고 기밀하게 마련되어 있다. 이 투과판(76)의 상부에, 처리 용기(51) 내의 처리 공간 S에 플라즈마 여기용 가스로서의 희가스, 예컨대 Ar 가스를 플라즈마화하여 플라즈마를 발생시키기 위한 플라즈마 발생원(78)이 마련된다.
플라즈마 발생원(78)은 투과판(76)에 대응하여 마련된 유도 코일(80)을 갖고 있고, 이 유도 코일(80)에는, 플라즈마 발생용의, 예컨대 13.56㎒의 고주파 전원(81)이 접속되어 있어, 유도 코일(80)에 고주파 전력이 공급되는 것에 의해, 상기 투과판(76)을 거쳐서 처리 공간 S에 유도 전계를 형성하도록 되어 있다.
또한 투과판(76)의 바로 아래에는, 도입된 고주파 전력을 확산시키는 금속제의 배플 플레이트(82)가 마련된다. 배플 플레이트(82)의 하부에는, 상기 처리 공간 S의 상부 측방을 둘러싸도록 하여 빈 원뿔대 형상의 Cu로 이루어지는 타겟(83)이 마련되어 있고, 이 타겟(83)에는 Ar 이온을 끌어당기기 위한 직류 전력을 인가하는 전압 가변의 직류 전원(84)이 접속되어 있다. 이 전원은 교류 전원을 이용하더라도 좋다.
또한, 타겟(83)의 외주측에는, 이것에 자계를 부여하기 위한 자석(85)이 마련되어 있다. 타겟(83)은 플라즈마 내의 Ar 이온에 의해 Cu의 금속 원자 혹은 금속 원자단으로서 스퍼터됨과 아울러, 플라즈마 내를 통과할 때에 대부분은 이온화된다.
또한 이 타겟(83)의 하부에는, 상기 처리 공간 S를 둘러싸도록 하여 원통 형상을 이루는 보호 커버 부재(86)가 마련되어 있다. 이 보호 커버 부재(86)는 접지됨과 아울러, 그 안쪽의 단부는 탑재대(63)의 외주측을 둘러싸도록 하여 마련되어 있다.
이와 같이 구성되는 Cu막 성막 장치에 있어서는, 웨이퍼 W를 처리 용기(51) 내에 반입하고, 탑재대(63) 위에 탑재하여 정전 척(66)에 의해 흡착한다. 이때, 탑재대(63)는 열전대(도시하지 않음)에서 검출된 온도에 근거하여, 냉각 재킷(65) 또는 저항 히터(87)에 의해 온도 제어되고 있다.
이 상태에서, 제어부(40)의 제어하에서 이하의 동작이 행해진다.
우선, 진공 펌프(56)를 동작시키는 것에 의해 1×10-7Torr 이하의 고진공 상태가 된 처리 용기(51) 내에, 가스 제어부(60)를 조작하여 소정 유량으로 Ar 가스를 흐르게 하면서 스로틀 밸브(55)를 제어하여 처리 용기(51) 내를 소정의 진공도로 유지한다. 그 후, 가변 직류 전원(84)으로부터 직류 전력을 타겟(83)에 인가하고, 또한 플라즈마 발생원(78)의 고주파 전원(81)으로부터 유도 코일(80)에 고주파 전력(플라즈마 전력)을 공급한다. 한편, 바이어스용 고주파 전원(74)으로부터 정전 척(66)의 전극(66b)에 대하여 소정의 바이어스용 고주파 전력을 공급한다.
이것에 의해, 처리 용기(51) 내에 있어서는, 유도 코일(80)에 공급된 고주파 전력에 의해 아르곤 플라즈마가 형성되고, 그 중의 아르곤 이온은 타겟(83)에 인가된 직류 전압에 끌어당겨져 타겟(83)에 충돌하여 스퍼터되어, 입자가 방출된다. 이때, 타겟(83)에 인가하는 직류 전압에 의해 방출되는 입자의 양이 최적으로 제어된다.
또한, 스퍼터된 타겟(83)으로부터의 입자는 플라즈마 내를 지날 때에 대부분은 이온화되고, 이온화된 것과 전기적으로 중성의 중성 원자가 혼재하는 상태가 되어 아래 방향으로 비산하여 간다. 이때의 이온화율은 고주파 전원(81)으로부터 공급되는 고주파 전력에 의해 제어된다.
이온은 바이어스용 고주파 전원(74)으로부터 정전 척(66)의 전극(66b)에 인가된 바이어스용 고주파 전력에 의해 웨이퍼 W면 위에 형성되는 두께 수 ㎜ 정도의 이온 시스의 영역에 들어가면, 강한 지향성을 갖고 웨이퍼 W측으로 가속하도록 끌어당겨져 웨이퍼 W에 Cu막이 형성된다.
이때, 웨이퍼 온도를 높게(65~350℃) 설정함과 아울러, 바이어스용 고주파 전원(74)으로부터 정전 척(66)의 전극(66b)에 대하여 인가되는 바이어스 파워를 조정하여 Cu의 성막과 Ar에 의한 에칭을 조정하여, Cu의 유동성을 양호하게 하는 것에 의해, 개구가 좁은 트렌치나 홀이더라도 양호한 매립 성능으로 Cu를 매립할 수 있다.
양호한 매립 성능을 얻는 관점으로부터, 처리 용기(51) 내의 압력(프로세스 압력)은 1~100mTorr(0.133~13.3㎩), 또한 35~90mTorr(4.66~12.0㎩)가 바람직하고, 타겟으로의 직류 전력은 4~12㎾, 또한 6~10㎾로 하는 것이 바람직하다.
또, 트렌치나 홀의 개구가 넓은 경우 등에는, 웨이퍼 온도를 낮게(-50~0℃) 설정함과 아울러, 처리 용기(51) 내의 압력을 보다 낮게 하여, 성막 레이트를 높게 한 성막을 행할 수 있다. 또한, 이와 같이 폭이 넓은 경우에는, iPVD에 한하지 않고, 통상의 스퍼터, 이온 플레이팅 등의 통상의 PVD를 이용할 수도 있다.
<질소 플라즈마 처리 장치>
다음으로, 질소 플라즈마 처리 장치(12a)(12b)에 대하여 설명한다.
질소 플라즈마 처리는, 상술한 바와 같이, 처리 용기 내의 도달 압력을 1×10-7Torr 이하로 할 수 있는 장치를 이용하는 것이 바람직하고, 상술한 Cu막 성막 장치(22a, 22b)와 동일한 구성의 장치를 이용할 수 있다. 즉, 상술한 Cu막 성막 장치(22a, 22b)로부터 타겟(83)을 제외한 장치를 이용하면, 처리 용기(51) 내를 1×10-7Torr 이하의 고진공 분위기로 하여, 유도 코일(80)에 고주파 전력을 공급하여 처리 공간 S에 유도 전계를 형성하고, 처리 용기(51) 내에 가스 도입구(57)로부터 N2 가스를 포함하는 가스를 도입하는 것에 의해, N2 가스의 플라즈마가 생성되고, 웨이퍼 W의 층간 절연막을 구성하는 CFx막에 저압에서의 질소 플라즈마 처리를 실시할 수 있다. 또, 처리 용기 내가 1×10-7Torr 이하의 고진공 분위기로 유지 가능하면, 장치 구성은 이와 같은 것에 한하지 않고, 용량 결합형 플라즈마 처리 장치에서도, 마이크로파 플라즈마 처리 장치 등, 다른 장치이더라도 좋다.
<Ru막 성막 장치>
다음으로, Ru막을 형성하기 위한 Ru막 성막 장치(14a)(14b)에 대하여 설명한다. Ru막은 열 CVD에 의해 적합하게 형성할 수 있다. 도 5는 Ru막 성막 장치의 일례를 나타내는 단면도이고, 열 CVD에 의해 Ru막을 형성하는 것이다.
도 5에 나타내는 바와 같이, 이 Ru막 성막 장치(14a)(14b)는, 예컨대 알루미늄 등에 의해 통 형상으로 형성된 처리 용기(101)를 갖고 있다. 처리 용기(101)의 내부에는, 웨이퍼 W를 탑재하는, 예컨대 AlN 등의 세라믹스로 이루어지는 탑재대(102)가 배치되어 있고, 이 탑재대(102) 내에는 히터(103)가 마련되어 있다. 이 히터(103)는 히터 전원(도시하지 않음)으로부터 급전되는 것에 의해 발열한다.
처리 용기(101)의 천벽에는, Ru막을 형성하기 위한 처리 가스나 퍼지 가스 등을 처리 용기(101) 내에 샤워 형상으로 도입하기 위한 샤워 헤드(104)가 탑재대(102)와 대향하도록 마련되어 있다. 샤워 헤드(104)는 그 상부에 가스 도입구(105)를 갖고, 그 내부에 가스 확산 공간(106)이 형성되어 있고, 그 저면에는 다수의 가스 토출 구멍(107)이 형성되어 있다. 가스 도입구(105)에는 가스 공급 배관(108)이 접속되어 있고, 가스 공급 배관(108)에는 Ru막을 형성하기 위한 처리 가스나 퍼지 가스 등을 공급하기 위한 가스 공급원(109)이 접속되어 있다. 또한, 가스 공급 배관(108)에는, 가스 유량 제어기, 밸브 등으로 이루어지는 가스 제어부(110)가 접속되어 있다. Ru막을 성막하기 위한 가스로서는, 상술한 바와 같이, 적합한 것으로서 루테늄카보닐(Ru3(CO)12)을 들 수 있다. 이 루테늄카보닐은 열분해에 의해 Ru막을 형성할 수 있다.
처리 용기(101)의 저부에는, 배기구(111)가 마련되어 있고, 이 배기구(111)에는 배기관(112)이 접속되어 있다. 배기관(112)에는 압력 조정을 행하는 스로틀 밸브(113) 및 진공 펌프(114)가 접속되어 있고, 처리 용기(101) 내가 진공 흡인 가능하게 되어 있다.
탑재대(102)에는, 웨이퍼 반송용의 3개(2개만 도시)의 웨이퍼 지지핀(116)이 탑재대(102)의 표면에 대하여 드나들 수 있게 마련되고, 이들 웨이퍼 지지핀(116)은 지지판(117)에 고정되어 있다. 그리고, 웨이퍼 지지핀(116)은 에어실린더 등의 구동 기구(118)에 의해 로드(119)를 승강하는 것에 의해, 지지판(117)을 거쳐서 승강된다. 또, 부호 120은 벨로즈이다. 한편, 처리 용기(101)의 측벽에는, 웨이퍼 반출입구(121)가 형성되어 있고, 게이트 밸브 G를 연 상태에서 제 1 진공 반송실(11)과의 사이에서 웨이퍼 W의 반입출이 행해진다.
이와 같은 Ru막 성막 장치(14a)(14b)에 있어서는, 게이트 밸브 G를 열어, 웨이퍼 W를 탑재대(102) 위에 탑재한 후, 게이트 밸브 G를 닫고, 처리 용기(101) 내를 진공 펌프(114)에 의해 배기하여 처리 용기(101) 내를 소정의 압력으로 조정하면서, 히터(103)에서 탑재대(102)를 거쳐서 웨이퍼 W를 소정 온도로 가열한 상태에서, 가스 공급원(109)으로부터 가스 공급 배관(108) 및 샤워 헤드(104)를 거쳐서 처리 용기(101) 내에 루테늄카보닐(Ru3(CO)12) 가스 등의 처리 가스를 도입한다. 이것에 의해, 웨이퍼 W 위에서 처리 가스의 반응이 진행되고, Ru막을 형성할 수 있다.
Ru막의 성막에는, 루테늄카보닐 이외의 다른 성막 원료, 예컨대 상술한 바와 같은 루테늄의 펜타다이에닐 화합물을 O2 가스와 같은 분해 가스와 함께 이용할 수 있다.
<다른 공정에 이용하는 장치>
이상의 성막 시스템(1)에 의해 상기 실시형태에 있어서의 질소 플라즈마 처리로부터 적층 부분의 형성까지를 행할 수 있지만, 적층 부분의 형성 후에 행해지는 어닐 공정, CMP 공정은, 성막 시스템(1)으로부터 반출한 후의 웨이퍼 W에 대하여, 어닐 장치, CMP 장치를 이용하여 행할 수 있다. 이들 장치는 통상 이용되는 구성의 것으로 좋다. 이들 장치와 성막 시스템(1)으로 Cu 배선 구조 형성 시스템을 구성하고, 제어부(40)와 동일한 기능을 갖는 공통의 제어부에 의해 일괄하여 제어하도록 하는 것에 의해, 상기 실시 형태에 나타난 방법을 하나의 처리 레시피에 의해 일괄하여 제어할 수 있다.
<다른 적용>
이상, 본 발명의 실시 형태에 대하여 설명했지만, 본 발명은 상기 실시 형태로 한정되는 일 없이 여러 가지 변형 가능하다. 예컨대, 성막 처리부로서는, 도 3과 같은 타입에 한하지 않고, 1개의 반송 장치에 모든 성막 장치가 접속되어 있는 타입이더라도 좋다. 또한, 도 3과 같은 멀티 챔버 타입의 시스템이 아닌, 질소 플라즈마 처리, Ru막의 성막, Cu막의 성막 중, 일부만을 동일한 성막 시스템에서 형성하고, 나머지를 별개로 마련한 장치에 의해 대기 노출을 거쳐서 성막하도록 하더라도 좋고, 전부를 별개의 장치에서 대기 노출을 거쳐서 성막하도록 하더라도 좋다.
또한, 상기 실시 형태에서는, 트렌치와 비아(홀)를 갖는 웨이퍼에 본 발명의 방법을 적용한 예를 나타냈지만, 트렌치만을 갖는 경우에도, 홀만을 갖는 경우에도 본 발명을 적용할 수 있는 것은 말할 필요도 없다. 또한, 듀얼 대머신법 외에, 싱글 대머신법에 적용 가능한 것은 물론, 삼차원 실장 구조 등, 여러 가지의 구조의 디바이스에 있어서의 매립에 적용할 수 있다. 또한, 상기 실시 형태에서는, 피처리 기판으로서 반도체 웨이퍼를 예로 들어 설명했지만, 반도체 웨이퍼에는 실리콘뿐 아니라, GaAs, SiC, GaN 등의 화합물 반도체도 포함되고, 또한, 반도체 웨이퍼로 한정되지 않고, 액정 표시 장치 등의 FPD(플랫 패널 디스플레이)에 이용하는 유리 기판이나, 세라믹 기판 등에도 본 발명을 적용할 수 있는 것은 말할 필요도 없다.
1 : 성막 시스템
12a, 12b : 질소 플라즈마 처리 장치
14a, 14b : Ru막 성막 장치
22a, 22b : Cu막 성막 장치
201 : 하층측의 배선 구조
202 : 하층 층간 절연막
203 : 하층 Cu 배선
211 : 층간 절연막(CFx막)
212 : 트렌치
213 : 비아
214 : Ru막
215 : Cu막
216 : Cu 배선
W : 반도체 웨이퍼(피처리 기판)

Claims (5)

  1. 표면에 소정 패턴의 오목부가 형성된, 불소 첨가 카본막으로 이루어지는 층간 절연막에 대하여, 질소 플라즈마 처리를 실시하는 공정과,
    그 후, 질소 플라즈마 처리가 실시된 불소 첨가 카본막 위에 Ru막을 직접 형성하는 공정과,
    상기 오목부 내에 Cu 배선이 되는 Cu막을 매립하는 공정
    을 갖는 것을 특징으로 하는 반도체 장치의 제조 방법.
  2. 제 1 항에 있어서,
    상기 질소 플라즈마 처리는 처리 용기 내의 도달 압력을 1×10-7Torr 이하로 하여 행해지는 것을 특징으로 하는 반도체 장치의 제조 방법.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 Cu막을 매립하는 공정은 PVD에 의해 행해지는 것을 특징으로 하는 반도체 장치의 제조 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 Cu막의 형성은 기판이 수용된 처리 용기 내에 플라즈마 생성 가스에 의해 플라즈마를 생성하고, 상기 처리 용기 내의 Cu 타겟으로부터 Cu 입자를 비상시켜, Cu 입자를 상기 플라즈마 내에서 이온화시키고, 상기 기판에 바이어스 전력을 인가하여 Cu 이온을 기판 위로 끌어들이는 장치에 의해 행해지는 것을 특징으로 하는 반도체 장치의 제조 방법.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 Ru막은 CVD에 의해 형성되는 것을 특징으로 하는 반도체 장치의 제조 방법.
KR1020140178301A 2013-12-13 2014-12-11 반도체 장치의 제조 방법 KR20150069537A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2013258193A JP2015115531A (ja) 2013-12-13 2013-12-13 半導体装置の製造方法
JPJP-P-2013-258193 2013-12-13

Publications (1)

Publication Number Publication Date
KR20150069537A true KR20150069537A (ko) 2015-06-23

Family

ID=53369390

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140178301A KR20150069537A (ko) 2013-12-13 2014-12-11 반도체 장치의 제조 방법

Country Status (3)

Country Link
US (1) US20150170963A1 (ko)
JP (1) JP2015115531A (ko)
KR (1) KR20150069537A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9917027B2 (en) * 2015-12-30 2018-03-13 Globalfoundries Singapore Pte. Ltd. Integrated circuits with aluminum via structures and methods for fabricating the same
JP2021136301A (ja) * 2020-02-26 2021-09-13 キオクシア株式会社 不揮発性半導体記憶装置及びその製造方法
US20220359263A1 (en) * 2021-05-07 2022-11-10 Taiwan Semiconductor Manufacturing Company, Ltd. Devices with Reduced Capacitances

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100081274A1 (en) * 2008-09-29 2010-04-01 Tokyo Electron Limited Method for forming ruthenium metal cap layers

Also Published As

Publication number Publication date
US20150170963A1 (en) 2015-06-18
JP2015115531A (ja) 2015-06-22

Similar Documents

Publication Publication Date Title
KR101739613B1 (ko) Cu 배선의 형성 방법
KR101846049B1 (ko) Cu 배선의 제조 방법 및 기억 매체
WO2012133400A1 (ja) Ｃｕ配線の形成方法
JP5767570B2 (ja) Ｃｕ配線の形成方法およびＣｕ膜の成膜方法、ならびに成膜システム
KR20160068668A (ko) Cu 배선의 형성 방법 및 성막 시스템, 기억 매체
KR101662369B1 (ko) Cu 배선의 형성 방법 및 기억매체
KR102008475B1 (ko) Cu 배선의 형성 방법 및 반도체 장치의 제조 방법
US10096548B2 (en) Method of manufacturing Cu wiring
JP5788785B2 (ja) Ｃｕ配線の形成方法および成膜システム
KR102103072B1 (ko) 구리 배선의 제조 방법
KR20170026165A (ko) 반도체 장치의 제조 방법 및 기억 매체
KR20150069537A (ko) 반도체 장치의 제조 방법
KR101800487B1 (ko) 동(Cu) 배선의 형성 방법 및 기억매체
WO2014010333A1 (ja) Ｃｕ配線の形成方法およびコンピュータ読み取り可能な記憶媒体
JP2012204522A (ja) 成膜方法およびＣｕ配線の形成方法
KR101357531B1 (ko) Ｃｕ 배선의 형성 방법 및 Ｃｕ막의 성막 방법, 성막 시스템, 및 기억 매체

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid