KR101382376B1 - 성막 방법 및 Ｃｕ 배선의 형성 방법 - Google Patents

성막 방법 및 Ｃｕ 배선의 형성 방법 Download PDF

Info

Publication number
KR101382376B1
KR101382376B1 KR1020120028624A KR20120028624A KR101382376B1 KR 101382376 B1 KR101382376 B1 KR 101382376B1 KR 1020120028624 A KR1020120028624 A KR 1020120028624A KR 20120028624 A KR20120028624 A KR 20120028624A KR 101382376 B1 KR101382376 B1 KR 101382376B1
Authority
KR
South Korea
Prior art keywords
film
substrate
mounting table
gas
plasma
Prior art date
Application number
KR1020120028624A
Other languages
English (en)
Other versions
KR20120109333A (ko
Inventor
마사야 가와마타
타다히로 이시자카
타카시 사쿠마
타츠오 하타노
야스시 미즈사와
Original Assignee
도쿄엘렉트론가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도쿄엘렉트론가부시키가이샤 filed Critical 도쿄엘렉트론가부시키가이샤
Publication of KR20120109333A publication Critical patent/KR20120109333A/ko
Application granted granted Critical
Publication of KR101382376B1 publication Critical patent/KR101382376B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/324—Thermal treatment for modifying the properties of semiconductor bodies, e.g. annealing, sintering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

피처리 기판을 가열하여 트렌치 및 홀의 폭부의 오버행을 억제하면서 금속막을 성막하고, 또한 성막 후에 신속하게 피처리 기판의 온도를 저하시킬 수 있는 성막 방법을 제공하는 것이다. 재치대를 저온으로 유지하여, 재치대 상에 피처리 기판을 흡착시키지 않고 재치하는 공정과, 플라즈마 생성 가스의 플라즈마를 생성하고, 재치대에 고주파 바이어스를 인가한 상태에서, 피처리 기판에 플라즈마 생성 가스의 이온을 인입하여 피처리 기판을 예비 가열하는 공정과, 타겟에 전압을 인가하여 금속 입자를 방출시키고, 플라즈마 생성 가스의 이온과 함께 이온화한 금속 이온을 피처리 기판에 인입하여 금속막을 형성하는 공정과, 피처리 기판을 저온으로 유지된 재치대에 흡착시키고, 재치대와 피처리 기판의 사이로 전열 가스를 공급하여 피처리 기판을 냉각시키는 공정을 가진다.

Description

성막 방법 및 Ｃｕ 배선의 형성 방법{FILM FORMING METHOD AND Cu WIRING FORMING METHOD}
본 발명은 성막 방법 및 Cu 배선의 형성 방법에 관한 것이다.
반도체 디바이스의 제조에서는 반도체 웨이퍼(이하, 단순히 웨이퍼라고 함)에 성막 처리 또는 에칭 처리 등의 각종의 처리를 반복적으로 행하여 원하는 디바이스를 제조하는데, 최근 반도체 디바이스의 고속화, 배선 패턴의 미세화, 고집적화의 요구에 대응하여 배선의 저저항화 및 일렉트로마이그레이션 내성의 향상이 요구되고 있다.
이러한 점에 대응하여, 배선 재료에 알루미늄(Al) 또는 텅스텐(W)보다 도전성이 높고(저항이 낮고), 일렉트로마이그레이션 내성이 뛰어난 구리(Cu)가 이용되고 있다.
Cu 배선의 형성 방법으로서는 트렌치 및 홀이 형성된 층간 절연막 상에 티탄(Ti), 티탄 질화막(TiN), 탄탈(Ta), 탄탈 질화막(TaN) 등으로 이루어지는 배리어막을 PVD인 플라즈마 스퍼터로 형성하고, 배리어막 상에 마찬가지로 플라즈마 스퍼터에 의해 Cu 씨드막을 형성하며, 또한 그 위에 Cu 도금을 실시하여 트렌치 및 홀을 완전히 매립하고, 웨이퍼 표면의 여분의 구리 박막 및 배리어막을 CMP(Chemical Mechanical Polishing) 처리에 의해 연마 처리하여 제거하고 평탄화하여, Cu 배선을 얻는 기술이 제안되어 있다(예를 들면, 특허 문헌 1).
그런데, 반도체 디바이스의 디자인 룰이 더욱 미세화되고 있고, 트렌치의 폭 및 홀 직경이 수십 nm가 되고 있어, 이러한 좁은 트렌치 및 홀 내에 Ti막 등의 배리어막을 플라즈마 스퍼터와 같은 이온화 PVD(iPVD)로 형성할 경우에는 트렌치 및 홀의 폭 부분에 오버행 부분이 발생하여 트렌치 및 홀의 개구 폭이 좁아져, 이 후의 Cu 도금에 의해 트렌치 및 홀을 매립해도 내부가 충분히 채워지지 않아 보이드(공동)가 발생하는 등의 문제가 발생한다.
이러한 문제를 해결하기 위하여, 배리어막인 Ti막을 플라즈마 스퍼터로 성막할 시, 재치대(載置臺)에 설치된 히터에 의해 웨이퍼를 가열하여 Ti막을 유동시키는 기술이 제안되어 있다(특허 문헌 2).
일본특허공개공보 2006-148075호 일본특허공개공보 2009-182140호
그러나, 상기 특허 문헌 2와 같이, Ti막 성막 시에 재치대에 설치된 히터에 의해 웨이퍼를 가열할 경우에는 성막 처리 후 고온인 채로 처리 용기로부터 웨이퍼를 반출해야만 하여 막의 산화가 염려된다.
또한, 웨이퍼의 온도가 저하되고 나서 웨이퍼를 반출할 경우에는 스루풋이 저하된다. 특히, Ti막의 성막 후에 플라즈마 스퍼터에 의해 Cu 씨드를 형성할 경우 등 웨이퍼의 온도를 저온으로 할 필요가 있을 경우에는 가열된 웨이퍼의 온도를 Cu 씨드막 형성을 위한 온도까지 저하시키는 데에 매우 시간이 걸려, 스루풋이 한층 저하되어 디바이스 생산의 수율이 나빠진다.
본 발명은 이러한 사정을 감안하여 이루어진 것으로, iPVD에 의해 피처리 기판을 가열하여 트렌치 및 홀의 폭부의 오버행을 억제하면서 배리어층 등으로서 이용되는 Ti막과 같은 금속막을 성막하고, 성막 후에 신속하게 피처리 기판의 온도를 저하시킬 수 있는 성막 방법 및 이러한 금속막으로 이루어지는 배리어층 상에 Cu막을 성막하여 Cu 배선을 형성하는 Cu 배선의 형성 방법을 제공하는 것을 과제로 한다.
본 발명의 제 1 관점에서는, 처리 용기와, 상기 처리 용기 내에서 피처리 기판을 재치(載置)하는 재치대와, 상기 재치대를 냉각시키는 냉각 기구와, 상기 피처리 기판을 재치대에 흡착시키는 흡착 기구와, 상기 재치대와 상기 피처리 기판의 사이로 전열 가스를 공급하는 전열 가스 공급 수단과, 상기 처리 용기 내로 플라즈마 생성 가스를 도입하는 가스 도입 기구와, 상기 처리 용기 내에 상기 플라즈마 생성 가스의 플라즈마를 생성하는 플라즈마 생성 기구와, 상기 피처리 기판에 성막되는 금속의 타겟과, 상기 타겟에 전압을 인가하는 직류 전원과, 상기 재치대에 이온을 인입하기 위한 고주파 바이어스를 인가하는 바이어스 전원을 가지는 성막 장치를 이용하여 피처리 기판에 금속막을 성막하는 성막 방법으로서, 상기 냉각 기구에 의해 상기 재치대를 저온으로 유지하여, 상기 흡착 기구에 의해 상기 재치대 상에 상기 피처리 기판을 흡착시키지 않고 재치하는 공정과, 이어서 상기 플라즈마 생성 가스의 플라즈마를 생성하고, 상기 바이어스 전원으로부터 상기 재치대에 고주파 바이어스를 인가한 상태에서, 상기 피처리 기판에 상기 플라즈마 생성 가스의 이온을 인입하여 피처리 기판을 상대적으로 고온으로 예비 가열하는 공정과, 이어서 상기 플라즈마가 형성된 상태에서, 상기 직류 전원으로부터 상기 타겟에 전압을 인가하여, 상기 타겟으로부터 금속 입자를 방출시키고, 상기 바이어스 전원에 의해, 상기 플라즈마 생성 가스의 이온과 함께 상기 플라즈마에 의해 이온화한 금속 이온을 상기 피처리 기판에 인입하여 금속막을 형성하는 공정과, 상기 금속막의 형성을 정지한 다음, 상기 흡착 기구에 의해 상기 피처리 기판을 상대적으로 저온으로 유지된 상기 재치대에 흡착시키고, 상기 재치대와 상기 피처리 기판의 사이로 전열 가스를 공급하여 상기 피처리 기판과 상기 재치대 간을 전열시켜, 상기 피처리 기판을 냉각시키는 공정과, 냉각된 피처리 기판을 상기 처리 용기로부터 반출하는 공정을 가지는 것을 특징으로 하는 성막 방법을 제공한다.
상기 제 1 관점에 있어서, 상기 재치대는 -30 ~ 90℃로 냉각되는 것이 바람직하다. 상기 흡착 기구로서는 정전 척을 적합하게 이용할 수 있다. 이 경우에, 상기 예비 가열하는 공정은 피처리 기판을 100℃ 이상으로 가열하는 것이 바람직하고, 100 ~ 200℃로 가열하는 것이 보다 바람직하다. 또한, 상기 금속막으로서는 Ti막을 적합하게 이용할 수 있다.
본 발명의 제 2 관점에서는, 피처리 기판에 형성된 소정 패턴의 트렌치 및 홀 중 적어도 하나의 내부에 Cu를 매립하여 Cu 배선을 형성하는 Cu 배선의 형성 방법으로서, 상기 피처리 기판 중 상기 트렌치 및 홀 중 적어도 하나가 형성되어 있는 부분의 표면에 상기 제 1 관점의 성막 방법에 의해 금속막을 성막하여 배리어층을 형성하는 공정과, 상기 배리어층이 형성된 상기 트렌치 및 홀 중 적어도 하나에 Cu를 매립하는 공정과, 상기 Cu를 매립한 다음, 상기 트렌치 및 홀 중 적어도 하나의 개구부까지의 Cu 부분을 연마하여 평탄화하는 공정을 가지는 것을 특징으로 하는 Cu 배선의 형성 방법을 제공한다.
상기 제 2 관점에 있어서, 상기 트렌치 및 홀 중 적어도 하나는 상기 피처리체의 절연막에 형성되어 있는 구성으로 할 수 있다. 상기 배리어층을 성막한 다음, 상기 배리어층 상에 루테늄으로 이루어지는 라이너막을 형성하는 공정을 더 가지는 것이 바람직하다. 또한, 상기 Cu를 매립하는 공정은 PVD에 의해 Cu 씨드막을 형성한 다음 Cu 도금으로 상기 트렌치 및 홀 중 적어도 하나를 매립하는 것이 바람직하다. 상기 연마하여 평탄화하는 공정은 CMP로 행해지는 것이 바람직하다.
본 발명의 제 3 관점에서는, 컴퓨터 상에서 동작하고, 성막 장치를 제어하기 위한 프로그램이 기억된 기억 매체로서, 상기 프로그램은 실행 시에 상기 제 1 관점의 성막 방법이 행해지도록, 컴퓨터에 상기 성막 장치를 제어시키는 것을 특징으로 하는 기억 매체를 제공한다.
본 발명에 따르면, 플라즈마 생성 가스의 이온을 피처리 기판에 인입하여 피처리 기판을 상대적으로 고온으로 예비 가열하여, 피처리 기판이 상대적으로 고온인 상태에서 플라즈마 생성 가스의 이온과 함께 금속 입자의 이온을 피처리 기판에 인입하여 금속막을 성막하므로, 금속 입자의 이동이 발생하여 트렌치 및 홀의 개구부에서 오버행이 형성되는 것을 억제할 수 있다. 또한, 재치대 자체는 가열하지 않고 상대적으로 저온으로 유지하고, 예비 가열 및 성막 시에는 피처리 기판을 재치대에 보지(保持)시키지 않고 거의 단열 상태로 피처리 기판의 가열을 허용하고, 성막 후에는 흡착 기구에 의해 피처리 기판을 재치대에 흡착시켜 재치대와 피처리 기판을 전열시켜 기판을 냉각시키므로, 피처리 기판을 신속하게 냉각시킬 수 있다. 이 때문에, 고온으로 피처리 기판을 반출하는 것에 따른 막의 산화를 염려할 필요가 없고, 냉각 시간을 짧게 할 수 있으므로 스루풋을 향상시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 성막 방법을 실시하기 위한 Ti막 성막 장치의 일례를 도시한 단면도이다.
도 2는 본 발명의 일 실시예에 따른 성막 방법의 공정을 설명하기 위한 순서도이다.
도 3은 도 2의 성막 방법을 실시할 시의 웨이퍼의 온도 프로파일 예를 나타낸 차트이다.
도 4는 본 발명의 실험 시의 아르곤 플라즈마에 의한 예비 가열 시간과 트렌치의 최소 개구 폭의 관계를 나타낸 그래프이다.
도 5는 본 발명의 실험 시의 웨이퍼 온도와 규격화한 트렌치 개구 폭의 관계를 나타낸 그래프이다.
도 6은 예비 가열을 행하지 않을 경우와 행했을 경우에서 트렌치 부분의 Ti막 상태를 비교하여 설명하기 위한 모식도이다.
도 7은 예비 가열을 행하지 않고 성막한 Ti막과 예비 가열한 후에 성막한 Ti막의 X 선 회절 패턴을 나타낸 도면이다.
도 8은 예비 가열을 행하지 않고 성막한 Ti막 및 예비 가열한 후에 성막한 Ti막 상에 각각 씨드막이 되는 Cu막을 형성했을 시의 주사형 전자 현미경(SEM) 사진이다.
도 9는 본 실시예의 성막 방법으로 성막된 Ti막을 배리어층으로서 이용하여 Cu 배선을 형성하는 방법을 설명하기 위한 순서도이다.
도 10은 본 실시예의 성막 방법으로 성막된 Ti막을 배리어층으로서 이용하여 Cu 배선을 형성하는 방법의 각 공정을 설명하기 위한 공정 단면도이다.
이하에, 첨부 도면을 참조하여, 본 발명의 실시예에 대하여 구체적으로 설명한다. 여기서는, Cu 배선의 배리어층으로서의 Ti막의 성막 및 배리어층을 포함하는 Cu 배선의 형성에 대하여 설명한다.
<Ti막의 성막 장치의 구성>
우선, 본 발명의 일 실시예에 따른 성막 방법을 실시하기 위한 Ti막 성막 장치의 일례에 대하여 설명한다.
도 1은 본 발명의 일 실시예에 따른 성막 방법을 실시하기 위한 Ti막 성막 장치의 일례를 도시한 단면도이다. 여기서는, Ti막 성막 장치로서 iPVD(ionized Physical Vapor Deposition)인 ICP(Inductvely Coupled Plasma)형 플라즈마 스퍼터 장치를 예로 들어 설명한다.
도 1에 도시한 바와 같이, 이 Ti막 성막 장치(10)는, 예를 들면 알루미늄 등에 의해 통체(筒體) 형상으로 성형된 처리 용기(51)를 가지고 있다. 이 처리 용기(51)는 접지되고, 그 저부(底部)(52)에는 배기구(53)가 형성되어 있으며, 배기구(53)에는 배기관(54)이 접속되어 있다. 배기관(54)에는 압력 조정을 행하는 슬롯 밸브(55) 및 진공 펌프(56)가 접속되어 있고, 처리 용기(51) 내가 진공 배기 가능하게 되어 있다. 또한, 처리 용기(51)의 저부(52)에는 처리 용기(51) 내로 소정의 가스를 도입하는 가스 도입구(57)가 형성되어 있다. 이 가스 도입구(57)에는 가스 공급 배관(58)이 접속되어 있고, 가스 공급 배관(58)에는 플라즈마 여기용 가스로서 희가스, 예를 들면 Ar 가스 또는 다른 필요한 가스, 예를 들면 N2 가스 등을 공급하기 위한 가스 공급원(59)이 접속되어 있다. 또한, 가스 공급 배관(58)에는 가스 유량 제어기, 밸브 등으로 이루어지는 가스 제어부(60)가 개재되어 있다.
처리 용기(51) 내에는 피처리 기판인 웨이퍼(W)를 재치(載置)하기 위한 재치 기구(62)가 설치된다. 이 재치 기구(62)는 원판 형상으로 성형된 재치대(63)와, 이 재치대(63)를 지지하고 또한 접지된 중공 통체 형상의 지지 기둥(64)을 가지고 있다. 재치대(63)는, 예를 들면 알루미늄 합금 등의 도전성 재료로 이루어지고, 지지 기둥(64)을 개재하여 접지되어 있다. 재치대(63) 내에는 냉각 기구로서 냉각 재킷(65)이 설치되어 있고, 도시하지 않은 냉매 유로를 통하여 냉매를 공급하도록 되어 있다. 냉매로서는 갈덴을 적합하게 이용할 수 있고, -30 ~ 90℃, 예를 들면 30℃로 제어된다.
재치대(63)의 상면측은, 예를 들면 알루미나 등의 유전체 부재(66a) 중에 얇은 원판 형상의 전극(66b)이 매립되어 정전 척(66)을 구성하고 있고, 웨이퍼(W)를 정전력에 의해 흡착 보지(保持) 가능하며, 또한 정전력을 해제함으로써 이탈 가능하다. 또한, 지지 기둥(64)의 하부는 처리 용기(51)의 저부(52)의 중심부에 형성된 삽입 관통홀(67)을 관통하여 하방으로 연장되어 있다. 지지 기둥(64)은 도시하지 않은 승강 기구에 의해 상하 이동 가능하게 되어 있고, 이에 의해 재치 기구(62)의 전체가 승강된다.
지지 기둥(64)을 둘러싸도록 신축 가능하게 구성된 벨로우즈 형상의 금속 벨로우즈(68)가 설치되어 있고, 이 금속 벨로우즈(68)는 그 상단이 재치대(63)의 하면에 기밀하게 접합되고 또한 하단이 처리 용기(51)의 저부(52)의 상면에 기밀하게 접합되어 있어, 처리 용기(51) 내의 기밀성을 유지하면서 재치 기구(62)의 승강 이동을 허용할 수 있도록 되어 있다.
또한, 저부(52)에는 상방을 향해, 예를 들면 3 개(도 1에서는 2 개만 도시함)의 지지 핀(69)이 기립한 상태로 설치되어 있고, 또한 이 지지 핀(69)에 대응시켜 재치대(63)에 핀 삽입 관통홀(70)이 형성되어 있다. 따라서, 재치대(63)를 강하시킬 시에 핀 삽입 관통홀(70)을 관통한 지지 핀(69)의 상단부에서 웨이퍼(W)를 받아, 그 웨이퍼(W)를 외부로부터 침입하는 반송 암(도시하지 않음)과의 사이에서 이동 재치할 수 있다. 이 때문에, 처리 용기(51)의 하부 측벽에는 반송 암을 침입시키기 위하여 반출입구(71)가 형성되고, 이 반출입구(71)에는 개폐 가능하게 이루어진 게이트 밸브(G)가 설치되어 있다. 이 게이트 밸브(G)를 개재하여, 예를 들면 진공 반송실(도시하지 않음)이 접속되어 있다.
또한, 상술한 정전 척(66)의 전극(66b)에는 급전 라인(72)을 개재하여 척용 전원(73)이 접속되어 있어, 이 척용 전원(73)으로부터 전극(66b)에 직류 전압을 인가함으로써, 웨이퍼(W)가 정전력에 의해 흡착 보지된다. 또한, 척용 전원(73)은 스위치(도시하지 않음)에 의해 온/오프 가능하게 되어 있고, 척용 전원(73)을 오프로 함으로써 웨이퍼(W)가 이탈된다. 또한, 급전 라인(72)에는 바이어스용 고주파 전원(74)이 접속되어 있고, 이 급전 라인(72)을 거쳐 정전 척(66)의 전극(66b)에 대하여 바이어스용의 고주파 전력을 공급하여, 웨이퍼(W)에 바이어스 전력이 인가되도록 되어 있다. 이 고주파 전력의 주파수는 400 kHz ~ 60 MHz가 바람직하고, 예를 들면 13.56 MHz가 채용된다.
흡착된 웨이퍼(W)의 이면측의 정전 척(66)의 재치면에는 전열 가스를 공급하는 전열 가스 유로(88)가 형성되어 있어, 전열 가스 유로로 전열 가스 공급원(89)으로부터 전열 가스, 예를 들면 Ar 가스가 공급되도록 되어 있다. 전열 가스로서는 Ar 가스 이외에 Ar 가스보다 전열이 양호한 He 가스를 이용해도 된다. 전열 가스 유로(88)는 처리 용기(51)의 하방으로부터 지지 기둥(64) 내를 통과하고, 재치대(63) 및 정전 척(66)을 관통하여 연장되고, 정전 척(66)을 온으로 하여 웨이퍼(W)를 흡착할 시 웨이퍼(W)와 정전 척(66)의 사이로 전열 가스를 흘려 웨이퍼(W)의 전열을 효과적으로 행할 수 있도록 되어 있다.
한편, 처리 용기(51)의 천장부에는, 예를 들면 알루미나 등의 유전체로 이루어지는 고주파에 대하여 투과성이 있는 투과판(76)이 O링 등의 씰 부재(77)를 개재하여 기밀하게 설치되어 있다. 그리고, 이 투과판(76)의 상부에 처리 용기(51) 내의 처리 공간(S)에 플라즈마 여기용 가스로서의 희가스, 예를 들면 Ar 가스를 플라즈마화하여 플라즈마를 발생하기 위한 플라즈마 발생원(78)이 설치된다. 또한, 이 플라즈마 여기용 가스로서 Ar 대신에 다른 희가스, 예를 들면 He, Ne, Kr 등을 이용해도 된다.
플라즈마 발생원(78)은 투과판(76)에 대응시켜 설치한 유도 코일(80)을 가지고 있고, 이 유도 코일(80)에는 플라즈마 발생용의, 예를 들면 13.56 MHz의 고주파 전원(81)이 접속되고, 상기 투과판(76)을 거쳐 처리 공간(S)으로 고주파 전력이 도입되어 유도 전계를 형성하도록 되어 있다.
또한, 투과판(76)의 직하(直下)에는 도입된 고주파 전력을 확산시키는, 예를 들면 알루미늄으로 이루어지는 배플 플레이트(82)가 설치된다. 그리고, 이 배플 플레이트(82)의 하부에는 상기 처리 공간(S)의 상부 측방을 둘러싸도록 하여, 예를 들면 단면이 내측을 향해 경사지고 환상(環狀)(상부가 잘려진 원뿔 형상)의 금속 Ti으로 이루어지는 타겟(83)이 설치되어 있고, 이 타겟(83)에는 Ar 이온을 끌어당기기 위한 직류 전력을 인가하는 타겟용의 전압 가변의 직류 전원(84)이 접속되어 있다. 또한, 직류 전원 대신에 교류 전원을 이용해도 된다.
또한, 타겟(83)의 외주측에는 이에 자계를 부여하기 위한 자석(85)이 설치되어 있다. 타겟(83)은 플라즈마 중의 Ar 이온에 의해 Ti의 원자 혹은 원자단으로서 스퍼터되고, 또한 플라즈마 중을 통과할 시 대부분은 이온화된다.
또한, 이 타겟(83)의 하부에는 상기 처리 공간(S)을 둘러싸도록 하여, 예를 들면 알루미늄 또는 구리로 이루어지는 원통 형상의 보호 커버 부재(86)가 설치되어 있다. 이 보호 커버 부재(86)는 접지되고, 또한 그 하부는 내측으로 굴곡져 재치대(63)의 측부 근방에 위치되어 있다. 따라서, 보호 커버 부재(86)의 내측의 단부(端部)는 재치대(63)의 외주측을 둘러싸도록 하여 설치되어 있다.
이 Ti 성막 장치(10)는 제어부(100)에 의해 제어되도록 되어 있다. 이 제어부(100)는 각 구성부의 제어를 실행하는 마이크로 프로세서(컴퓨터)로 이루어지는 프로세스 콘트롤러(101)와, 오퍼레이터가 장치를 관리하기 위하여 커멘드의 입력 조작 등을 행하는 키보드 및 장치의 가동 상황을 가시화하여 표시하는 디스플레이 등으로 이루어지는 유저 인터페이스(102)와, Ti막 성막 장치(10)에서 실행되는 처리를 프로세스 콘트롤러(101)의 제어로 실현하기 위한 제어 프로그램 또는 각종 데이터 및 처리 조건에 따라 처리 장치의 각 구성부에 처리를 실행시키기 위한 프로그램, 즉 레시피가 저장된 기억부(103)를 구비하고 있다. 또한, 유저 인터페이스(102) 및 기억부(103)는 프로세스 콘트롤러(101)에 접속되어 있다.
상기 레시피는 기억부(103) 내의 기억 매체(103a)에 기억되어 있다. 기억 매체는 하드 디스크여도 좋고, CD-ROM, DVD, BD(Blue-ray Disc), 플래쉬 메모리 등의 가반성인 것이어도 좋다. 또한, 다른 장치로부터, 예를 들면 전용 회선을 거쳐 레시피를 적절히 전송시키도록 해도 된다.
그리고, 필요에 따라 유저 인터페이스(102)로부터의 지시 등으로 임의의 레시피를 기억부(103)로부터 호출하여 프로세스 콘트롤러(101)에 실행시킴으로써, 프로세스 콘트롤러(101)의 제어 하에서 Ti막 성막 장치(10)에서의 원하는 처리가 행해진다.
<Ti막의 성막 방법>
이어서, 이상과 같이 구성되는 Ti막 성막 장치에서의 Ti막의 성막 방법에 대하여 도 2의 순서도 및 도 3의 온도 프로파일 예를 참조하여 설명한다.
우선, 웨이퍼(W)를 도 1에 도시한 처리 용기(51) 내로 반입하고, 이 웨이퍼(W)를 재치대(63)를 구성하는 냉각 기구인 냉각 재킷(65)으로 공급된 냉매에 의해 저온으로 유지된 재치대(63) 상에 재치한다(단계(1)). 이 때 정전 척(66)으로의 전압 공급을 오프로 하여, 웨이퍼(W)를 흡착하지 않은 상태로 하고, 전열 가스는 바이패스 라인(도시하지 않음)으로 흘려, 웨이퍼(W)의 이면으로는 공급하지 않는다. 이 때문에, 재치대(63)와 웨이퍼(W)의 사이에는 열의 전달은 거의 존재하지 않고, 적극적으로 전열하지 않는 상태이다.
그리고, 진공 펌프(56)를 동작시킴으로써 처리 용기(51) 내가 소정의 진공 상태가 된다. 이 상태에서, 처리 용기(51) 내로 가스 제어부(60)를 조작하여 소정 유량으로 플라즈마 생성 가스인 Ar 가스를 흘리면서 슬롯 밸브(55)를 제어하여 처리 용기(51) 내를 소정의 진공도로 유지하고, 3 ~ 30 sec, 예를 들면 5 sec 간 소정 유량으로 Ar 가스를 흘려 가스를 안정화시킨다(단계(2)).
이어서, Ar 가스를 흘린 상태에서, 플라즈마 발생원(78)의 고주파 전원(81)으로부터 유도 코일(80)로 고주파 전력(플라즈마 전력)을 공급하는 한편, 바이어스용 고주파 전원(74)으로부터 정전 척(66)의 전극(66b)에 대하여 소정의 바이어스용의 고주파 전력을 공급한다. 이에 의해, 처리 용기(51) 내에서 아르곤 가스가 플라즈마화되어 아르곤 이온이 생성된다. 전극(66b)에는 직류 전압을 인가하지 않고 웨이퍼(W)를 흡착하지 않은 상태에서, 아르곤 플라즈마 중의 아르곤 이온을 바이어스용의 고주파 전력에 의해 웨이퍼(W)면 상에 충돌시켜 에너지를 가하여, 웨이퍼(W)를 미리 소정 온도로 가열한다(단계(3)).
이 때, 냉각 재킷(65)으로 냉매가 공급됨으로써, 재치대(63)는, 예를 들면 30℃ 정도의 비교적 낮은 온도로 제어되고 있지만, 웨이퍼(W)는 정전 척(66)에 의해 흡착되지 않고, 전열 가스도 공급되고 있지 않으므로, 웨이퍼(W)와 정전 척(66) 사이의 미소(微小) 공간에 의해 웨이퍼(W)는 냉각되기 어렵다. 이 때문에, 아르곤 이온의 에너지에 의해 웨이퍼(W)가 가열되어 그 온도가 상승한다. 즉, 웨이퍼(W)가 예비 가열된다. 이와 같이 아르곤 이온에 의해 예비 가열함으로써, Ti막 성막 시, 트렌치 및 홀의 숄더부의 Ti의 미립자가 트렌치 및 홀 내로 이동하기 때문에, 홀 및 트렌치의 개구부의 오버행을 억제할 수 있다.
이 때의 웨이퍼(W)의 온도는 아르곤 가스 유량, 유도 코일(80)로의 고주파 전력(ICP 파워), 전극(66b)에 인가되는 바이어스 파워, 아르곤 이온 조사 시간 등에 의해 조정할 수 있다. 이 때의 예비 가열의 온도는 100℃ 이상인 것이 바람직하다. 100℃ 이상이면, Ti막 성막 시에 Ti을 이동시킬 수 있어, 트렌치 및 홀의 오버행에 의해 개구 폭이 좁아지는 것을 억제할 수 있다. 또한, 200℃보다 높아도 효과가 포화될 뿐이다. 이 때문에, 예비 가열 온도는 100℃ 이상 200℃ 이하인 것이 바람직하다. 도 3의 예에서는 아르곤 이온의 조사 시간을 60 sec 정도로 하여 웨이퍼 온도를 170℃까지 상승시키고 있다.
이 후, 정전 척(66)의 직류 전원을 오프로 한 채의 상태에서, 유도 코일(80)로 고주파 전력을 공급하여 플라즈마를 생성하고, 또한 정전 척(66)의 전극(66b)으로 고주파 전력을 공급하여 웨이퍼(W)에 고주파 바이어스를 인가하고, 또한 전열 가스인 Ar 가스를 바이패스시켜 웨이퍼(W)와 재치대(63)의 사이에 전열 가스를 흘리지 않고, 아르곤 플라즈마를 유지한 채, 가변 직류 전원(84)으로부터 직류 전력을 Ti으로 이루어지는 타겟(83)에 인가하여 이하에 설명하는 바와 같이 트렌치 및 홀을 포함하는 전체 면에 Ti막을 성막한다(단계(4)).
Ti막의 성막은 구체적으로 이하와 같이 행해진다.
타겟(83)에 가변 직류 전원(84)으로부터 직류 전력이 인가되면, 아르곤 플라즈마 중의 아르곤 이온이 직류 전압에 끌어당겨져 타겟(83)에 충돌하고, 타겟(83)이 스퍼터되어 Ti 입자가 방출(비상(飛翔))된다. 이 때, 타겟(83)에 인가되는 직류 전압에 의해 방출되는 Ti의 양이 최적으로 제어된다. 또한, 스퍼터된 타겟(83)으로부터 방출된 Ti 입자인 Ti 원자, Ti 원자단은 플라즈마 중을 통과할 시 대부분은 이온화된다. 그리고, 이온화된 Ti 이온과 전기적으로 중성인 중성 Ti 원자가 혼재하는 상태가 되어 바이어스 인가된 하방향의 웨이퍼(W)에 인입된다. 이 때의 이온화율은 고주파 전원(81)으로부터 공급되는 고주파 전력에 의해 생성된 플라즈마에 의해 제어된다.
Ti 이온은 바이어스용 고주파 전원(74)으로부터 정전 척(66)의 전극(66b)에 인가된 바이어스용의 고주파 전력에 의해 웨이퍼(W)면 상에 형성되는 두께 수 mm정도의 이온 시스의 영역에 들어가면, 강한 지향성(指向性)을 가지고 웨이퍼(W)측으로 가속하도록 끌어당겨져 웨이퍼(W)에 퇴적되고 Ti막이 형성된다. 이 때, 바이어스용의 고주파 전력에 의해 아르곤 이온도 웨이퍼(W)측으로 끌어당겨지지만, 이 때의 바이어스 파워를 조정하여 Ti에 의한 성막과 Ar에 의한 에칭을 조정하여 원하는 성막 속도로 Ti막을 성막한다.
이와 같이, Ti막 성막 시에도 정전 척(66)의 흡착을 오프하고, 웨이퍼(W)와 재치대(63)의 사이로 전열 가스를 공급하지 않고 웨이퍼를 플라즈마에 의해 가열함으로써, 웨이퍼(W)로부터의 열을 재치대(63)에 전달하기 어렵게 했으므로, 웨이퍼(W)는 단계(3)의 예비 가열로 가열되어 온도가 상승한 상태에서 Ti막을 성막할 수 있다. 이 Ti막 성막 공정의 시간은 Ti막의 막 두께에 따라 적당히 설정되지만, 통상의 배리어층의 막 두께인 수 nm일 경우에는 10 sec 정도로 비교적 단시간에 성막이 종료된다. 도 3의 예에서는 12 sec이다. 또한, 도 3에 나타낸 바와 같이 Ti막 성막 시에도 플라즈마 조사에 의해 웨이퍼(W)의 온도가 다소 상승한다.
Ti막의 성막이 종료된 후, 전원(81, 74, 84)을 오프로 하고, 정전 척(66)의 척용 전원(73)을 온으로 하여 웨이퍼(W)를 재치대(63)에 흡착시키고, 재치대(63)와 웨이퍼(W)의 사이로 전열 가스인 Ar 가스를, 예를 들면 1 ~ 10 Torr로 공급하여, 재치대(63)에 의해 웨이퍼(W)를 냉각시킨다(단계(5)).
이와 같이 웨이퍼(W)를 재치대(63)에 흡착시키고, 재치대(63)와 웨이퍼(W)의 사이로 전열 가스를 공급함으로써, 예를 들면 30℃의 저온으로 유지되어 있는 재치대(63)에 의해 웨이퍼(W)가 신속하게 냉각되어 단시간에 재치대(63)의 유지 온도에 가까운 온도로 할 수 있다. 이 때, 전열 가스 공급원(89)으로부터 전열 가스 유로(88)를 통하여 웨이퍼(W)의 이면에 전열 가스인, 예를 들면 Ar 가스를 흘림으로써, 웨이퍼(W)와 재치대(63)의 사이의 전열이 촉진되어, 보다 단시간에 웨이퍼(W)를 냉각시킬 수 있다. 재치대(63)의 온도는 -30 ~ 90℃가 바람직하다. 도 3의 예에서는 10 sec 정도로 웨이퍼(W)의 온도가 180℃에서 50℃ 정도까지 냉각되어 있다.
이 후, 전열 가스의 공급을 정지하고, 정전 척을 오프로 하고 게이트 밸브(G)를 열어 웨이퍼(W)를 반출한다(단계(6)).
또한, 도 3의 예의 조건은 이하와 같다.
ㆍ예비 가열
처리 용기 내의 압력 : 10 mTorr
아르곤 가스 유량 : 130 sccm
ICP 전원 파워 : 5.25 kW
바이어스 파워 : 150 W
시간 : 60 sec
ㆍTi막 성막
처리 용기 내의 압력 : 5 mTorr
아르곤 가스 유량 : 130 sccm
ICP 전원 파워 : 5.25 kW
직류 전력(타겟) : 4 kW
바이어스 파워 : 100 W
시간 : 12 sec
ㆍ 웨이퍼 냉각
아르곤 가스 유량 : 500 sccm
전열 가스 압력 : 6 Torr
정전 척 전압 : 1650 V
본 실시예에서는 플라즈마에 의해 웨이퍼(W)를 예비 가열하고 나서 Ti막을 성막하므로, 웨이퍼(W) 상에 퇴적된 Ti을 유동시킬 수 있어, 오버행을 억제하여 트렌치 및 홀의 폭이 좁아지는 것을 방지할 수 있다. 이 때, 상술한 바와 같이 100℃라고 하는 낮은 온도에서도 퇴적된 Ti을 이동시켜, 오버행을 억제하는 효과를 얻을 수 있는 것이 판명되었다. 이는, 상기 특허 문헌 2에서 웨이퍼를 300℃ 이상으로 가열하고 있는 것과 비교하여 매우 낮은 온도이며, 이와 같이 낮은 온도의 가열로도 오버행을 억제하는 효과가 있는 것은 이번에 처음으로 발견된 점이다.
이 때, 웨이퍼(W)를 재치대(63)에 흡착시키지 않고, 또한 재치대(63)와 웨이퍼(W)의 사이로 전열 가스를 공급하지 않고 웨이퍼(W)에 아르곤 이온을 충돌시켜 예비 가열하고, 재치대(63) 자체는 저온으로 유지되므로, 예비 가열된 온도로 Ti막을 성막한 다음, 웨이퍼(W)를 재치대(63)에 흡착시키고, 또한 전열 가스를 공급함으로써 신속하게 웨이퍼(W)를 냉각시킬 수 있다. 이 때문에, 고온으로 웨이퍼(W)를 반출함에 따른 막의 산화를 염려할 필요가 없고, 냉각 시간을 짧게 할 수 있으므로, 저저항화할 수 있고, 또한 스루풋을 향상시킬 수 있다.
<실험 결과>
여기서는, 폭이 25 nm, 높이가 90 nm인 트렌치가 형성된 웨이퍼에 대하여, 도 1의 장치를 이용하여, 정전 척으로의 급전을 오프로 하고, 전열 가스인 Ar 가스를 공급하지 않는 상태로 하고, 처리 용기 내로 아르곤 가스를 130 sccm의 유량으로 도입하고, 처리 용기 내의 압력을 10 mTorr로 하고, ICP 전원에 5.25 kW 인가하여 아르곤 플라즈마를 생성하고, 바이어스를 150 W로 하여 웨이퍼에 아르곤 이온을 소정 시간 조사하면서 예비 가열을 행하고, 이 후, 마찬가지로 정전 척으로의 급전을 오프로 하고, 전열 가스를 공급하지 않는 상태로 하고, 처리 용기 내의 압력을 5 mTorr로 하고, 아르곤 가스를 130 sccm, ICP 전원을 5.25 kW로 유지한 채로 타겟으로 직류 전력을 4 kW 공급하고, 전극(66b)에 200 W의 고주파 전력을 공급하여 웨이퍼(W)에 바이어스를 인가하고, 처리 용기(51) 내에 플라즈마를 생성하여 오버행의 영향을 보기 위하여, 통상보다 두꺼운 20 nm의 Ti막을 성막했다.
이 때의 아르곤 플라즈마에 의한 예비 가열 시간과 트렌치의 최소 개구 폭의 관계를 도 4에 나타낸다. 종축의 최소 개구 폭은 Ti막을 성막할 시에서의 가장 폭이 좁은 부분의 트렌치의 개구 폭을 나타내는 것이다. 이 도면으로부터, 예비 가열 시간이 길어질수록, Ti막 성막 후의 트렌치 개구 폭이 넓어지고 있는 것을 알 수 있다. 예비 가열 시간은 웨이퍼 온도에 대응하고, 웨이퍼 온도와 트렌치 최소 개구 폭의 관계는 도 5에 나타낸 바와 같이, 온도가 높아질수록 넓어진다. 도 5의 종축은 실제의 트렌치 최소 개구 폭을 Ti막을 가열하지 않고 성막할 시의 최소 개구 폭으로 나누어 규격화한 값이며, 175℃로 예비 가열하여 Ti막 성막할 시의 트렌치 최소 개구 폭은 예비 가열을 행하지 않을 경우에 비해 1.27 배 정도이며, 예비 가열을 행하지 않을 경우에는 도 6의 (a)에 도시한 바와 같이, Ti막이 오버행하여 트렌치의 개구 폭이 좁아지고 있는데 반해, 예비 가열을 행함으로써 도 6의 (b)에 도시한 바와 같은 오버행이 억제된다.
이어서, 예비 가열을 행하지 않고 성막한 Ti막과 30 sec 예비 가열한 후에 성막한 Ti막에서 결정 상태를 조사했다. 도 7은 이들 Ti막의 X 선 회절 패턴을 나타낸 도면이다. 또한, Ti막의 막 두께는 7 nm로 했다. 도 7에 나타낸 바와 같이, 예비 가열한 Ti막은 예비 가열하지 않은 Ti막보다 Ti의 (002)면의 피크가 저하되어 있고, 반치폭(半値幅)으로부터 개산한 Ti 입경은 예비 가열한 쪽이 작아지는 것이 확인되었다. 이와 같이, 예비 가열함으로써 Ti막의 입경이 작아져, 배리어성이 향상되는 것이 기대된다.
도 8은 상술한 예비 가열을 행하지 않고 성막한 Ti막 및 30 sec 예비 가열한 후에 성막한 Ti막 상에 각각 iPVD에 의해 씨드막이 되는 Cu막을 형성했을 시의 주사형 전자 현미경(SEM) 사진이다. 또한, 이들은 Ti막의 막 두께를 7 nm, Cu막의 막 두께를 30 nm로 하고, Cu막을 25 nm 에칭한 후의 SEM 사진이다. 이들에 나타낸 바와 같이, 예비 가열함으로써 Ti막 상의 Cu막의 결정립(그레인)도 작아지는 것을 알 수 있다. Ti막 상의 Cu 배리어층은 성막 단계에서는 결정립이 작은 것이 바람직하고, 이 점도 예비 가열의 이점이다.
<Cu 배선의 형성 방법>
이어서, 상기한 바와 같은 Ti막을 배리어층으로서 이용하여 Cu 배선을 형성하는 방법에 대하여 도 9의 순서도 및 도 10의 공정 단면도를 참조하여 설명한다.
우선, 하부 구조(201)(상세는 생략) 상에 SiO2막 등의 층간 절연막(202)을 가지고, 이에 트렌치(203) 및 하층 배선으로의 접속을 위한 비아(도시하지 않음)가 소정 패턴으로 형성된 웨이퍼(W)를 준비한다(단계(11), 도 10의 (a)). 이러한 웨이퍼(W)로서는 Degas 프로세스 또는 Pre-Clean 프로세스에 의해, 절연막 표면의 수분 및 에칭/애싱 시의 잔사를 제거한 것인 것이 바람직하다.
이어서, 트렌치(203) 및 비아의 표면을 포함하는 전체 면에 Cu를 차폐(배리어)하는 배리어층(204)을 성막한다(단계(12), 도 10의 (b)). 배리어층(204)으로서는 상기 성막 방법과 같이, 예비 가열한 후에 고온 상태에서 성막한 Ti막을 이용한다.
이어서, 배리어층(204) 상에 Ru 라이너막(205)을 성막한다(단계(13), 도 10의 (c)). Ru 라이너막은 매립되는 Cu의 체적을 크게 하여 배선을 저저항으로 한다는 관점에서, 예를 들면 1 ~ 5 nm로 얇게 형성하는 것이 바람직하다.
Ru는 Cu에 대한 습윤성이 높기 때문에, Cu의 하지(下地)에 Ru 라이너막을 형성함으로써, 다음의 Cu막 형성 시에 양호한 Cu의 이동성을 확보할 수 있고, 또한 Cu막의 성막 시에 트렌치 및 홀의 폭을 막는 오버행을 발생시키기 어렵게 할 수 있다. 이 때문에, 미세한 트렌치 또는 홀에도 보이드를 발생시키지 않고 확실히 Cu를 매립할 수 있다.
Ru 라이너막(205)은 루테늄카르보닐(Ru3(CO)12)을 성막 원료로서 이용하여 열CVD에 의해 적합하게 형성할 수 있다. 이에 의해, 고순도로 얇은 Ru막을 고 스텝 커버리지로 성막할 수 있다. 루테늄카르보닐 이외에, 예를 들면 (시클로펜타디에닐)(2, 4 - 디메틸펜타디에닐) 루테늄, 비스(시클로펜타디에닐)(2, 4 - 메틸펜타디에닐) 루테늄, (2, 4 - 디메틸펜타디에닐)(에틸시클로펜타디에닐) 루테늄, 비스(2, 4 - 메틸펜타디에닐)(에틸시클로펜타디에닐) 루테늄과 같은 루테늄의 펜타디에닐 화합물을 이용할 수도 있다. 또한, Ru 라이너막(205)은 PVD로 성막할 수도 있다.
또한, 트렌치 및 비아의 폭이 넓어 오버행이 발생하기 어려운 경우 등에는 반드시 Ru 라이너막(205)을 형성할 필요는 없고, 배리어층(204) 상에 이하에 설명하는 Cu 씨드막을 직접 형성해도 된다.
이어서, PVD에 의해 Cu 씨드막(206)을 형성한다(단계(14), 도 10의 (d)). 이 Cu 씨드막(206)의 막 두께는 이 후의 Cu 도금의 매립성을 고려하면 20 ~ 40 nm인 것이 바람직하다. 이 때의 성막은 타겟의 재료를 Ti으로부터 Cu로 대체한 것 이외에는 상기 Ti막의 성막에 이용한 것과 동일한 iPVD 장치를 이용하여 적합하게 성막할 수 있다. 이 경우에, 재치대의 온도는, 예를 들면 -50 ~ 0℃로 저온으로 하는 것이 바람직하다. 상기 Ti막으로 이루어지는 배리어층(204)을 성막한 후에 직접 Cu 씨드막(206)을 성막할 경우에는 Ti막 성막용의 iPVD 장치로부터 냉각된 상태로 반출된 웨이퍼(W)가 진공 반송실을 거쳐 Cu막 성막용의 iPVD 장치의 재치대에 의해 온도 컨트롤되어 저온으로 유지되어 있으므로, 스루풋 향상 효과가 한층 큰 것으로 할 수 있다.
이 후, Cu 씨드막(206) 상에 Cu 도금(207)을 실시하여, 트렌치(203)를 매립하고 웨이퍼(W) 전체 면에 Cu를 형성한다(단계(15), 도 10의 (e)).
이 후, 필요에 따라 어닐링을 행하고(단계(16)), 이어서 CMP(chemical Mechanical Polishing)에 의해 웨이퍼(W) 표면의 전체 면을 연마하여 평탄화한다(단계(17), 도 10의 (f)). 이에 의해 트렌치(203) 및 비아(홀) 내에 잔존한 배리어층(204)(Ru막), Cu 씨드막(206) 및 Cu 도금(207)에 의해 Cu 배선(208)이 형성된다.
또한, 상기 일련의 공정 중 배리어층(204)을 성막하는 단계(12), Ru 라이너막(205)을 성막하는 단계(13), Cu 씨드막(206)을 성막하는 단계(14)는 각 막을 성막하는 장치가 반송 장치를 구비한 진공 반송실에 접속시킨 클러스터 툴형의 처리 장치에 의해, 진공 중에서 대기 폭로를 거치지 않고 연속하여 성막하는 것이 바람직하지만, 이들 중 어느 사이에 대기 폭로해도 된다. 대기 폭로를 거치지 않을 경우에도, Ti막 성막 후 웨이퍼(W)를 고온인 채로 반출하면 Ti막의 산화는 피할 수 없다는 점에서, 재치대에서 냉각시키고 나서 웨이퍼(W)를 반출하는 것은 유효하다. Ti막 성막 후 대기 폭로할 경우에는 고온으로 반출함으로써 Ti막은 현저하게 산화된다는 점에서, 재치대에서 냉각시키고 나서 웨이퍼(W)를 반출하는 것의 효과는 매우 크다.
<다른 적용>
이상, 본 발명의 실시예에 대하여 설명했지만, 본 발명은 상기 실시예에 한정되지 않고 다양하게 변형 가능하다. 예를 들면, 상기 실시예에서는 Ti막의 성막에 ICP형 플라즈마 스퍼터 장치를 이용한 예에 대하여 설명했지만, 이에 한정되지 않고 다른 타입의 플라즈마 스퍼터 장치여도 좋고, 또한 Cu 이온과 플라즈마 가스 생성 이온의 인입을 조정할 수 있으면 다른 iPVD 장치여도 된다.
또한, 상기 실시예에서는 Ti막의 성막에 대하여 설명했지만, 예비 가열에 의해 고온화됨으로써 성막할 시에 입자가 이동하면, Ti막에 한정되지 않고, 예를 들면 Ta막 등의 다른 금속막의 성막에도 적용 가능하다.
또한, 상기 실시예에서는 예비 가열한 후에 성막한 Ti막을 배리어층으로 하여 Cu 배선을 형성할 시, 트렌치와 비아(홀)를 가지는 웨이퍼를 이용한 예에 대하여 설명했지만, 트렌치만을 가질 경우에도 홀만을 가질 경우에도 적용할 수 있는 것은 말할 필요도 없다. 또한, Cu 씨드를 형성하지 않고 Cu 도금으로 매립해도, Cu 도금 대신에 PVD로 Cu를 매립해도 된다.
또한, 상기 실시예에서는 피처리 기판으로서 반도체 웨이퍼를 예로 들어 설명했지만, 반도체 웨이퍼에는 실리콘뿐 아니라, GaAs, SiC, GaN 등의 화합물 반도체도 포함되며, 또한 반도체 웨이퍼에 한정되지 않고, 액정 표시 장치 등의 FPD(플랫 패널 디스플레이)에 이용하는 글라스 기판 및 세라믹 기판 등에도 본 발명을 적용할 수 있는 것은 물론이다.
10 : Ti막 성막 장치
51 : 처리 용기
56 : 진공 펌프
59 : 가스 공급원
63 : 재치대
65 : 냉각 재킷
66 : 정전 척
74 : 바이어스용 고주파 전원
78 : 플라즈마 발생원
80 : 코일
83 : 타겟
84 : 직류 전원
85 : 자석
88 : 전열 가스 유로
89 : 전열 가스 공급원
201 : 하부 구조
202 : 층간 절연막
203 : 트렌치
204 : 배리어층(Ti막)
205 : Ru 라이너막
206 : Cu 씨드막
207 : Cu 도금
208 : Cu 배선
W : 반도체 웨이퍼(피처리 기판)

Claims (12)

  1. 처리 용기와, 상기 처리 용기 내에서 피처리 기판을 재치(載置)하는 재치대와, 상기 재치대를 냉각시키는 냉각 기구와, 상기 피처리 기판을 재치대에 흡착시키는 흡착 기구와, 상기 재치대와 상기 피처리 기판의 사이로 전열 가스를 공급하는 전열 가스 공급 수단과, 상기 처리 용기 내로 플라즈마 생성 가스를 도입하는 가스 도입 기구와, 상기 처리 용기 내에 상기 플라즈마 생성 가스의 플라즈마를 생성하는 플라즈마 생성 기구와, 상기 피처리 기판에 성막되는 금속의 타겟과, 상기 타겟에 전압을 인가하는 직류 전원과, 상기 재치대에 이온을 인입하기 위한 고주파 바이어스를 인가하는 바이어스 전원을 가지는 성막 장치를 이용하여 피처리 기판에 금속막을 성막하는 성막 방법으로서,
    상기 냉각 기구에 의해 상기 재치대를 저온으로 유지하고, 상기 흡착 기구에 의해 상기 재치대 상에 상기 피처리 기판을 흡착시키지 않고 재치하는 공정과,
    이어서, 상기 플라즈마 생성 가스의 플라즈마를 생성하고, 상기 바이어스 전원으로부터 상기 재치대에 고주파 바이어스를 인가한 상태에서, 상기 피처리 기판에 상기 플라즈마 생성 가스의 이온을 인입하여 피처리 기판을 상대적으로 고온으로 예비 가열하는 공정과,
    이어서, 상기 플라즈마가 형성된 상태에서, 상기 직류 전원으로부터 상기 타겟에 전압을 인가하여, 상기 타겟으로부터 금속 입자를 방출시키고, 상기 바이어스 전원에 의해, 상기 플라즈마 생성 가스의 이온과 함께 상기 플라즈마에 의해 이온화한 금속 이온을 상기 피처리 기판에 인입하여 금속막을 형성하는 공정과,
    상기 금속막의 형성을 정지한 다음, 상기 흡착 기구에 의해 상기 피처리 기판을 상대적으로 저온으로 유지된 상기 재치대에 흡착시키고, 상기 재치대와 상기 피처리 기판의 사이로 전열 가스를 공급하여 상기 피처리 기판과 상기 재치대 간을 전열시켜, 상기 피처리 기판을 냉각시키는 공정과,
    냉각된 피처리 기판을 상기 처리 용기로부터 반출하는 공정
    을 가지는 것을 특징으로 하는 성막 방법.
  2. 제 1 항에 있어서,
    상기 재치대는 -30 ~ 90℃로 냉각되는 것을 특징으로 성막 방법.
  3. 제 1 항에 있어서,
    상기 흡착 기구는 정전 척인 것을 특징으로 하는 성막 방법.
  4. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 예비 가열하는 공정은 상기 피처리 기판을 100℃ ~ 200℃로 가열하는 것을 특징으로 하는 성막 방법.
  5. 삭제
  6. 제 1 항 내지 제 3 항 중 어느 한 항에 있어서,
    상기 금속막은 Ti막인 것을 특징으로 하는 성막 방법.
  7. 피처리 기판에 형성된 소정 패턴의 트렌치 및 홀 중 적어도 하나의 내부에 Cu를 매립하여 Cu 배선을 형성하는 Cu 배선의 형성 방법으로서,
    상기 피처리 기판 중 상기 트렌치 및 홀 중 적어도 하나가 형성되어 있는 부분의 표면에 청구항 1 내지 청구항 3 중 적어도 어느 한 항의 성막 방법에 의해 금속막을 성막하여 배리어층을 형성하는 공정과,
    상기 배리어층이 형성된 상기 트렌치 및 홀 중 적어도 하나에 Cu를 매립하는 공정과,
    상기 Cu를 매립한 다음, 상기 트렌치 및 홀 중 적어도 하나의 개구부까지의 Cu 부분을 연마하여 평탄화하는 공정
    을 가지는 것을 특징으로 하는 Cu 배선의 형성 방법.
  8. 제 7 항에 있어서,
    상기 트렌치 및 홀 중 적어도 하나는 상기 피처리 기판의 절연막에 형성되어 있는 것을 특징으로 하는 Cu 배선의 형성 방법.
  9. 제 7 항에 있어서,
    상기 배리어층을 성막한 다음, 상기 배리어층 상에 루테늄으로 이루어지는 라이너막을 형성하는 공정을 더 가지는 것을 특징으로 하는 Cu 배선의 형성 방법.
  10. 제 7 항에 있어서,
    상기 Cu를 매립하는 공정은, PVD에 의해 Cu 씨드막을 형성한 다음 Cu 도금으로 상기 트렌치 및 홀 중 적어도 하나를 매립하는 것을 특징으로 하는 Cu 배선의 형성 방법.
  11. 제 7 항에 있어서,
    상기 연마하여 평탄화하는 공정은 CMP로 행해지는 것을 특징으로 하는 Cu 배선의 형성 방법.
  12. 컴퓨터 상에서 동작하고, 성막 장치를 제어하기 위한 프로그램이 기억된 기억 매체로서,
    상기 프로그램을 실행함으로써, 청구항 1 내지 청구항 3 중 어느 한 성막 방법이 행해지도록, 상기 성막 장치를 제어하는 것을 특징으로 하는 기억 매체.
KR1020120028624A 2011-03-24 2012-03-21 성막 방법 및 Ｃｕ 배선의 형성 방법 KR101382376B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2011-066469 2011-03-24
JP2011066469A JP2012204522A (ja) 2011-03-24 2011-03-24 成膜方法およびＣｕ配線の形成方法

Publications (2)

Publication Number Publication Date
KR20120109333A KR20120109333A (ko) 2012-10-08
KR101382376B1 true KR101382376B1 (ko) 2014-04-08

Family

ID=47185202

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020120028624A KR101382376B1 (ko) 2011-03-24 2012-03-21 성막 방법 및 Ｃｕ 배선의 형성 방법

Country Status (3)

Country Link
JP (1) JP2012204522A (ko)
KR (1) KR101382376B1 (ko)
TW (1) TW201301443A (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5983164B2 (ja) * 2012-08-07 2016-08-31 旭硝子株式会社 Ｔｉ膜付きガラス基板及びこれを用いた金属膜付きガラス基板、Ｔｉ膜付きガラス基板及びこれを用いた金属膜付きガラス基板の製造方法、ならびにガラス基板表面の平坦度評価方法
JP7094172B2 (ja) * 2018-07-20 2022-07-01 東京エレクトロン株式会社 成膜装置、原料供給装置及び成膜方法
CN115044881A (zh) * 2022-08-15 2022-09-13 合肥新晶集成电路有限公司 沉积设备、金属硅化物层以及半导体结构的制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070051944A (ko) * 2004-10-19 2007-05-18 동경 엘렉트론 주식회사 플라즈마 스퍼터링에 의한 성막방법 및 성막장치
JP2009088267A (ja) 2007-09-28 2009-04-23 Tokyo Electron Ltd 成膜方法、成膜装置、記憶媒体及び半導体装置
KR20100093138A (ko) * 2008-01-28 2010-08-24 도쿄엘렉트론가부시키가이샤 반도체 장치의 제조 방법, 반도체 장치, 전자 기기, 반도체 제조 장치 및 기억 매체
KR20100105453A (ko) * 2009-03-17 2010-09-29 도쿄엘렉트론가부시키가이샤 탑재대 구조물 및 플라즈마 성막장치

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20070051944A (ko) * 2004-10-19 2007-05-18 동경 엘렉트론 주식회사 플라즈마 스퍼터링에 의한 성막방법 및 성막장치
JP2009088267A (ja) 2007-09-28 2009-04-23 Tokyo Electron Ltd 成膜方法、成膜装置、記憶媒体及び半導体装置
KR20100093138A (ko) * 2008-01-28 2010-08-24 도쿄엘렉트론가부시키가이샤 반도체 장치의 제조 방법, 반도체 장치, 전자 기기, 반도체 제조 장치 및 기억 매체
KR20100105453A (ko) * 2009-03-17 2010-09-29 도쿄엘렉트론가부시키가이샤 탑재대 구조물 및 플라즈마 성막장치

Also Published As

Publication number Publication date
TW201301443A (zh) 2013-01-01
KR20120109333A (ko) 2012-10-08
JP2012204522A (ja) 2012-10-22

Similar Documents

Publication Publication Date Title
KR101025986B1 (ko) 성막 방법, 플라즈마 성막 장치 및 기억 매체
JP5392215B2 (ja) 成膜方法及び成膜装置
US9425093B2 (en) Copper wiring forming method, film forming system, and storage medium
KR101739613B1 (ko) Cu 배선의 형성 방법
WO2012133400A1 (ja) Ｃｕ配線の形成方法
KR101846049B1 (ko) Cu 배선의 제조 방법 및 기억 매체
JP5767570B2 (ja) Ｃｕ配線の形成方法およびＣｕ膜の成膜方法、ならびに成膜システム
KR102008475B1 (ko) Cu 배선의 형성 방법 및 반도체 장치의 제조 방법
TWI651807B (zh) Ｃｕ配線之製造方法
KR101382376B1 (ko) 성막 방법 및 Ｃｕ 배선의 형성 방법
JP2012216765A (ja) Ｃｕ配線の形成方法および成膜システム
KR20170026165A (ko) 반도체 장치의 제조 방법 및 기억 매체
KR20180117575A (ko) Cu 배선의 제조 방법 및 Cu 배선 제조 시스템
WO2014010333A1 (ja) Ｃｕ配線の形成方法およびコンピュータ読み取り可能な記憶媒体
KR20150069537A (ko) 반도체 장치의 제조 방법
JP5719212B2 (ja) 成膜方法およびリスパッタ方法、ならびに成膜装置
KR101357531B1 (ko) Ｃｕ 배선의 형성 방법 및 Ｃｕ막의 성막 방법, 성막 시스템, 및 기억 매체

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20170302

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20180316

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20190318

Year of fee payment: 6