JP5392215B2 - 成膜方法及び成膜装置 - Google Patents

成膜方法及び成膜装置 Download PDF

Info

Publication number
JP5392215B2
JP5392215B2 JP2010217895A JP2010217895A JP5392215B2 JP 5392215 B2 JP5392215 B2 JP 5392215B2 JP 2010217895 A JP2010217895 A JP 2010217895A JP 2010217895 A JP2010217895 A JP 2010217895A JP 5392215 B2 JP5392215 B2 JP 5392215B2
Authority
JP
Japan
Prior art keywords
film
film forming
metal
bias
forming method
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2010217895A
Other languages
English (en)
Other versions
JP2012074522A (ja
Inventor
忠大 石坂
隆 佐久間
達夫 波多野
敦 横山
淳 五味
千晃 安室
利彦 福島
宏至 戸島
誠也 川又
寧 水澤
多佳良 加藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2010217895A priority Critical patent/JP5392215B2/ja
Priority to PCT/JP2011/071892 priority patent/WO2012043478A1/ja
Priority to US13/876,682 priority patent/US20130237053A1/en
Priority to CN2011800274241A priority patent/CN102918633A/zh
Priority to KR1020137010785A priority patent/KR101481924B1/ko
Priority to TW100134692A priority patent/TW201227827A/zh
Publication of JP2012074522A publication Critical patent/JP2012074522A/ja
Application granted granted Critical
Publication of JP5392215B2 publication Critical patent/JP5392215B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/02—Pretreatment of the material to be coated
    • C23C14/021—Cleaning or etching treatments
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/02—Pretreatment of the material to be coated
    • C23C14/024—Deposition of sublayers, e.g. to promote adhesion of the coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3435—Applying energy to the substrate during sputtering
    • C23C14/345—Applying energy to the substrate during sputtering using substrate bias
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3492—Variation of parameters during sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/54—Controlling or regulating the coating process
    • C23C14/541—Heating or cooling of the substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/54—Controlling or regulating the coating process
    • C23C14/542—Controlling the film thickness or evaporation rate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76882—Reflowing or applying of pressure to better fill the contact hole

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Analytical Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Description

本発明は、成膜方法及び成膜装置に係り、特に半導体ウエハ等の被処理体に形成されている凹部内にプラズマを用いて効果的に金属膜を埋め込むようにした成膜方法及び成膜装置に関する。
一般に、半導体デバイスを製造するには、半導体ウエハに成膜処理やパターンエッチング処理等の各種の処理を繰り返し行って所望のデバイスを製造するが、半導体デバイスの更なる高集積化及び高微細化の要請により、線幅やホール径が益々微細化されている。そして、配線材料や埋め込み材料としては、配線構造の各種寸法の微細化により、配線抵抗が増加して消費電力の増大が問題となる。従って、より電気抵抗を小さくする必要から電気抵抗が非常に小さくて且つ安価である銅を用いる傾向にある（特許文献１）。そして、この配線材料や埋め込み材料として銅を用いる場合には、その下層との密着性等を考慮して、一般的にはタンタル金属（Ｔａ）、チタン（Ｔｉ）、タンタル窒化膜（ＴａＮ）、チタン窒化膜（ＴｉＮ）等がバリヤ層として用いられる。
そして、上記凹部内に金属を埋め込むには、まず凹部内を含むウエハ表面全体にバリア層を形成する。次にプラズマスパッタ装置内にて、この凹部内の壁面全体を含むウエハ表面全面に形成するバリア層上に銅膜よりなる薄いシード膜を形成し、次に銅シード層上を含むウエハ表面全体に銅メッキ処理を施すことにより、凹部内を完全に埋め込むようにしている。その後、ウエハ表面の余分な銅薄膜をＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）処理等により研磨処理して取り除くようになっている（特許文献２）。
この点については図９を参照して説明する。図９は、従来の半導体ウエハの凹部の埋め込み工程を示す図である。この半導体ウエハＷに形成された、例えばＳｉＯ２ 膜よりなる層間絶縁膜などの絶縁層２の表面には、Ｓｉｎｇｌｅ Ｄａｍａｓｃｅｎｅ構造、Ｄｕａｌ Ｄａｍａｓｃｅｎｅ構造、三次元実装構造等が構成するビアホールやスルーホールや溝（トレンチ）等に対応する凹部４が形成されており、この凹部４の底部には、例えば銅よりなる下層の配線層６が露出状態で形成されている（図９（Ａ）参照）。
具体的には、この凹部４は、ワード線やビット線等の配線構造の細長く形成された断面凹状の溝（トレンチ）４Ａや、上下のワード線或いはビット線を繋ぐ場合、この溝４Ａの底部の一部に形成されたホール４Ｂとよりなり、このホール４Ｂがビアホールやスルーホールとなる。そして、このホール４Ｂの底部に上記配線層６が露出しており、下層の配線層やトランジスタ等の素子と電気的な接続を行うようになっている。なお、下層の配線層やトランジスタ等の素子については図示を省略している。上記凹部４は設計ルールの微細化に伴ってその幅、或いは内径は例えば数１０ｎｍ程度と非常に小さくなっており、アスペクト比は例えば２〜４程度になっている。なお、拡散防止膜およびエッチングストップ膜等については、図示を省略し形状を単純化して記載している。
まず、この半導体ウエハＷの表面には上記凹部４内の内面も含めてほぼ均一に例えばＴｉＮ膜及びＴｉ膜の積層構造よりなるバリヤ層８がプラズマスパッタ装置にて形成される（図９（Ｂ）参照）。次に、プラズマスパッタ装置にて上記凹部４内の表面を含むウエハ表面全体に亘って金属膜として薄い銅膜よりなるシード膜１０を形成する（図９（Ｃ）参照）。次に上記ウエハ表面に銅メッキ処理を施すことにより上記凹部４内を例えば銅膜よりなる金属膜１２で埋め込むようになっている（図９（Ｄ）参照）。その後は、上記ウエハ表面の余分な金属膜１２、シード膜１０及びバリヤ層８を上記したＣＭＰ処理等を用いて研磨処理して取り除くことになる（図９（Ｅ）参照）。
特開２０００−０７７３６５号公報 特開２００６−１４８０７５号公報
ところで、一般的にプラズマスパッタ装置内で成膜を行う場合、上述のように半導体ウエハ側にバイアスを印加して金属イオンの引き込みを促進させることによって、成膜レートを大きくできる。この場合、バイアス電圧を過度に大きくすると、プラズマを発生させるために装置内に導入されている希ガス、例えばアルゴンガスのイオンによりウエハ表面がスパッタされて折角堆積した金属膜が削り取られてしまうので、上記バイアス電力はそれ程大きくは設定されていない。
しかしながら、上記のように銅膜よりなるシード膜１０を形成する場合、図９（Ｃ）に示すように、異方性のためイオンが凹部内に真直ぐに引き込まれて、凹部４内の側壁の下部の領域の部分にシード膜が非常に付き難い。その為、側壁に十分な厚さのシード膜１０が形成されるまで長い時間に亘って成膜処理を行うと、特にホール４Ｂの開口部に、この開口を挟めるような形でシード膜１０が堆積され、凹部４の開口部に突出したオーバハング部分１４が発生してしまう。このため、その後工程で、この凹部４をメッキ法等により銅膜よりなる金属膜１２で埋め込んでも内部が十分に埋まらずにボイド１６が発生する場合の問題があった。すなわち、微細化が進んだ今日において、微細な凹部内をメッキ法を用いても微細な凹部内を十分に埋め込むことができない場合が生じた。
上記問題点を解決するために特許文献２に示すように、載置台に供給するバイアス電力を調整して成膜レートとスパッタエッチングのエッチングレートをコントロールすることにより良好な埋め込みを行なう試みもなされたが、最近の更なる微細化の要請により、上記した成膜方法でも上記した問題点を十分に解決するのが困難であった。
本発明は、以上のような問題点に着目し、これを有効に解決すべく創案されたものである。本発明は、ボイド等の発生を防止できるように凹部内に金属膜の成膜を施すことができる成膜方法及び成膜装置である。
本発明者等は、プラズマスパッタによる成膜方法について鋭意研究した結果、金属膜を形成しつつこの金属膜をリフローさせることにより凹部内の底部に金属膜が十分に形成されてボイド等の発生を防止することができる、という知見を得ることにより、本発明に至ったものである。
請求項１に係る発明は、真空引き可能になされた処理容器内でプラズマにより金属のターゲットをイオン化させて金属イオンを発生させ、前記処理容器内の載置台にバイアス電力を供給して、その載置した被処理体にバイアスを印加して、前記金属イオンを前記被処理体に引き込んで前記被処理体に形成する凹部内に金属の薄膜を堆積させるようにした成膜方法において、前記金属イオンをバイアスにより引き込んで、前記凹部内に金属を含む下地膜を形成する下地膜形成工程と、前記被処理体にバイアスを印加しつつ、前記金属イオンを発生させない条件でプラズマを生成して、希ガスをイオン化させると共に生成した希ガスのイオンを引き込んで前記下地膜をエッチングするエッチング工程と、前記被処理体の温度を２５〜２００℃の範囲内に設定すると共に、前記被処理体に印加したバイアスにより前記金属イオンを引き込んで金属膜よりなる本膜を堆積しつつ前記本膜を加熱リフローさせる成膜リフロー工程と、を有することを特徴とする成膜方法である。
この構成により、線幅やホール径が小さくなっても、或いはアスペクト比が大きくなっても、下地膜形成工程、エッチング工程、成膜リフロー工程を行うことで、被処理体の表面の凹部内に十分に金属の薄膜を堆積させることが可能となり、ボイドフリーで凹部内に金属膜の成膜を施すことができる。
また、凹部内に十分に金属の薄膜を堆積させるこができることから、その後工程に行われるメッキ法による埋め込み処理の時間を短くしたり、或いはこのメッキ処理自体を不要にすることができる。
請求項６に係る発明は、真空引き可能になされた処理容器内でプラズマにより金属のターゲットをイオン化させて金属イオンを発生させ、前記処理容器内の載置台にバイアス電力を供給して、その載置した被処理体にバイアスを印加して、前記金属イオンを前記被処理体に引き込んで前記被処理体に形成する凹部内に金属の薄膜を堆積させるようにした成膜方法において、前記金属イオンをバイアスにより引き込んで前記凹部内に金属を含む下地膜を形成しつつ前記下地膜をエッチングする成膜エッチング工程と、前記被処理体の温度を２５〜２００℃の範囲内に設定すると共に、前記金属イオンをバイアスにより引き込んで金属膜よりなる本膜を堆積しつつ前記本膜を加熱リフローさせる成膜リフロー工程と、を有することを特徴とする成膜方法である。

この構成により、線幅やホール径が小さくなっても、或いはアスペクト比が大きくなっても、下地膜形成工程、エッチング工程、成膜リフロー工程を行うことで、被処理体の表面の凹部内に十分に金属の薄膜を堆積させることが可能となり、ボイドフリーで凹部内に金属膜の成膜を施すことができる。
また、凹部内に十分に金属の薄膜を堆積させるこができることから、その後工程に行われるメッキ法による埋め込み処理の時間を短くしたり、或いはこのメッキ処理自体を不要にすることができる。
請求項１２に係る発明は、真空引き可能になされた処理容器と、凹部の形成された被処理体を載置するための載置台と、前記処理容器内へ所定のガスを導入するガス導入手段と、前記処理容器内へプラズマを発生させるためのプラズマ発生源と、前記処理容器内に設けられて前記プラズマによりイオン化されるべき金属のターゲットと、前記載置台に対して高周波のバイアス電力を供給するバイアス電源と、請求項１乃至１０のいずれか一項に記載の成膜方法を実施するように装置全体を制御する装置制御部と、を備えたことを特徴とする成膜装置である。
本発明に係る成膜方法及び成膜装置によれば、次のような優れた作用効果を発揮することができる。
真空引き可能になされた処理容器内でプラズマにより金属のターゲットをイオン化させて金属イオンを発生させ、前記金属イオンを前記処理容器内の載置台上に載置した被処理体にバイアスにより引き込んで凹部が形成されている前記被処理体に金属の薄膜を堆積させるようにした成膜方法において、線幅やホール径が小さくなっても、或いはアスペクト比が大きくなっても、下地膜形成工程、エッチング工程、成膜リフロー工程を行うことで、被処理体の表面の凹部内に十分に金属の薄膜を堆積させることが可能となり、ボイドフリーで凹部内に金属膜の成膜を施すことができる。
また、凹部内に十分に金属の薄膜を堆積させるこができることから、その後工程に行われるメッキ法による埋め込み処理の時間を短くしたり、或いはこのメッキ処理自体を不要にすることができる。
本発明に係る成膜装置の一例を示す断面図である。 本発明の成膜方法の第１実施例を説明するための工程図である。 本発明の成膜方法の特徴的工程を詳しく説明するための拡大工程図である。 バイアス電力とウエハ上面上へのＣｕ成膜量との関係を示すグラフである。 成膜量の最大値Ｔｄとエッチング量Ｔｅとの比（Ｔｅ／Ｔｄ）と埋め込み結果との関係を示す図である。 比（Ｔｅ／Ｔｄ）が０．３３以上の領域を示すグラフである。 ターゲットに供給する直流電力の変化に対応したバイアス電力と比（Ｔｅ／Ｔｄ）との関係を示すグラフである。 本発明の成膜方法の第２実施例の特徴である成膜エッチング工程を説明する図である。 従来の半導体ウエハの凹部の埋め込み工程を示す図である。
以下に、本発明に係る成膜方法及び成膜装置の一実施例を添付図面に基づいて詳述する。図１は本発明に係る成膜装置の一例を示す断面図である。ここでは成膜装置としてＩＣＰ（Ｉｎｄｕｃｔｉｖｅｌｙ Ｃｏｕｐｌｅｄ Ｐｌａｓｍａ）型プラズマスパッタ装置を例にとって説明する。
図１に示すように、この成膜装置２０は、例えばアルミニウム等により筒体状に成形された処理容器２２を有している。この処理容器２２は接地され、この底部２４には排気口２６が設けられて、圧力調整を行うスロットルバルブ２８を介して真空ポンプ３０により真空引き可能になされている。また処理容器２２の底部２４には、この処理容器２２内へ必要とされる所定のガスを導入するガス導入手段として例えばガス導入口２９が設けられる。このガス導入口２９からは、プラズマ励起用ガスとして希ガス、例えばＡｒガスや他の必要なガス例えばＮ２ ガス等が、ガス流量制御器、バルブ等よりなるガス制御部３１を通して供給される。
この処理容器２２内には、被処理体である半導体ウエハＷを載置するための載置台構造３２が設けられる。この載置台構造３２は、円板状に成形された載置台３４と、この載置台３４を支持すると共にグランド側に接続された、すなわち接地された中空筒体状の支柱３６とにより構成されている。従って、載置台３４も接地されている。この載置台３４は、例えばアルミニウム合金等の導電性材料よりなり、この中には冷却ジャケット３８が設けられており、図示しない冷媒流路を介して冷媒を供給することにより、ウエハ温度を制御できるようになっている。
また上記載置台３４の上面側には、内部に電極４２Ａを有する例えばアルミナ等のセラミック材よりなる薄い円板状の静電チャック４２が設けられており、半導体ウエハＷを静電力により吸着保持できるようになっている。また、上記支柱３６の下部は、上記処理容器２２の底部２４の中心部に形成した挿通孔４４を貫通して下方へ延びている。そして、この支柱３６は、図示しない昇降機構により上下移動可能になされており、上記載置台構造３２の全体を昇降できるようにしている。
上記支柱３６を囲むようにして伸縮可能になされた蛇腹状の金属ベローズ４６が設けられており、この金属ベローズ４６は、その上端が上記載置台３４の下面に気密に接合され、また下端が上記底部２４の上面に気密に接合されており、処理容器２２内の気密性を維持しつつ上記載置台構造３２の昇降移動を許容できるようになっている。
また底部２４には、これより上方に向けて例えば３本（図示例では２本のみ記す）の支持ピン４８が起立させて設けられており、また、この支持ピン４８に対応させて上記載置台３４にピン挿通孔５０が形成されている。従って、上記載置台３４を降下させた際に、上記ピン挿通孔５０を貫通した支持ピン４８の上端部で半導体ウエハＷを受けて、この半導体ウエハＷを外部より侵入する搬送アーム（図示せず）との間で移載ができるようになっている。このため、処理容器２２の下部側壁には、上記搬送アームを侵入させるために搬出入口５２が設けられ、この搬出入口５２には、開閉可能になされたゲートバルブＧが設けられている。このゲートバルブＧの反対側には、例えば真空搬送室５４が設けられる。
またこの載置台３４上に設けた上記静電チャック４２の電極４２Ａには、給電ライン５６を介してチャック用電源５８が接続されており、半導体ウエハＷを静電力により吸着保持するようになっている。また上記給電ライン５６にはバイアス用高周波電源６２が接続されており、この給電ライン５６を介して静電チャック４２の電極４２Ａに対してバイアス用の高周波電力を供給するようになっている。この高周波電力の周波数は、例えば１３．５６ＭＨｚである。
一方、上記処理容器２２の天井部には、例えば酸化アルミニウム等の誘電体よりなる高周波に対して透過性のある透過板６４がＯリング等のシール部材６６を介して気密に設けられている。そして、この透過板６４の上部に、処理容器２２内の処理空間Ｓにプラズマ励起用ガスとしての希ガス、例えばＡｒガスをプラズマ化してプラズマを発生するためのプラズマ発生源６８が設けられる。
尚、このプラズマ励起用ガスとして、Ａｒに代えて他の希ガス、例えばＨｅ、Ｎｅ等を用いてもよい。具体的には、上記プラズマ発生源６８は、上記透過板６４に対応させて設けた誘導コイル部７０を有しており、この誘導コイル部７０には、プラズマ発生用の例えば１３．５６ＭＨｚの高周波電源７２が接続されて、上記透過板６４を介して処理空間Ｓに高周波を導入できるようになっている。
また上記透過板６４の直下には、導入される高周波を拡散させる例えばアルミニウムよりなるバッフルプレート７４が設けられる。そして、このバッフルプレート７４の下部には、上記処理空間Ｓの上部側方を囲むようにして例えば断面が内側に向けて傾斜されて環状（截頭円錐殻状）になされた金属のターゲット７６が設けられており、この金属のターゲット７６にはＡｒイオンを引きつけるための電圧を供給するターゲット用の可変になされた直流電源７８が接続されている。尚、この直流電源に代えて交流電源を用いてもよい。
また、金属のターゲット７６の外周側には、これに磁界を付与するための磁石８０が設けられている。ここでは金属のターゲット７６の材料として、例えばＣｕ（銅）が用いられ、このＣｕのターゲット７６はプラズマ中のＡｒイオンによりＣｕの金属原子、或いは金属原子団としてスパッタされると共に、プラズマ中を通過する際に多くはイオン化される。
またこの金属のターゲット７６の下部には、上記処理空間Ｓを囲むようにして例えばアルミニウムや銅よりなる円筒状の保護カバー部材８２が設けられている。この保護カバー部材８２はグランド側に接続されて接地されると共に、この下部は内側へ屈曲されて上記載置台３４の側部近傍に位置されている。この場合、この保護カバー部材８２の内側の端部は、上記載置台３４の外周側を囲むようにして設けられている。
そして、この成膜装置２０の各構成部は、例えばコンピュータ等よりなる装置制御部８４に接続されて制御される構成となっている。具体的には装置制御部８４は、バイアス用高周波電源６２、プラズマ発生用の高周波電源７２、可変直流電源７８、ガス制御部３１、スロットルバルブ２８、真空ポンプ３０等の動作を制御する。また上記装置制御部８４で制御を行うコンピュータに読み取り可能なプログラムを記憶する記憶媒体８６を有している。この記憶媒体８６は、例えばフレキシブルディスク、ＣＤ（Ｃｏｍｐａｃｔ Ｄｉｓｃ）、ハードディスク、フラッシュメモリ或いはＤＶＤ等よりなる。
＜成膜方法の説明＞
次に、以上のように構成されたプラズマ成膜装置の動作について図２乃至図６も参照して説明する。図２は本発明の成膜方法の第１実施例を説明するための工程図、図３は本発明の成膜方法の特徴的工程を詳しく説明するための拡大工程図、図４はバイアス電力とウエハ上面上へのＣｕ成膜量との関係を示すグラフ、図５は成膜量の最大値Ｔｄとエッチング量Ｔｅとの比（Ｔｅ／Ｔｄ）と埋め込み結果との関係を示す図、図６は比（Ｔｅ／Ｔｄ）が０．３３以上の領域を示すグラフである。尚、図２及び図３において、図９に示す構成部分と同一構成部分については同一参照符号を付してある。
図２（Ａ）に示すように、半導体ウエハＷに形成された、例えばＳｉＯ２ 膜よりなる層間絶縁膜などの絶縁層２の表面には、Ｓｉｎｇｌｅ Ｄａｍａｓｃｅｎｅ構造、Ｄｕａｌ Ｄａｍａｓｃｅｎｅ構造、三次元実装構造等が構成するビアホールやスルーホールや溝（トレンチ）等に対応する凹部４が形成されており、この凹部４の底部には、例えば銅よりなる下層の配線層６が露出状態で形成されている（図９（Ａ）参照）。
具体的には、この凹部４は、ワード線やビット線等の配線構造の細長く形成された断面凹状の溝（トレンチ）４Ａや、上下のワード線或いはビット線を繋ぐ場合、この溝４Ａの底部の一部に形成されたホール４Ｂとよりなり、このホール４Ｂがビアホールやスルーホールとなる。そして、このホール４Ｂの底部に上記配線層６が露出しており、下層の配線層やトランジスタ等の素子と電気的な接続を行うようになっている。なお、下層の配線層やトランジスタ等の素子については図示を省略している。上記凹部４は設計ルールの微細化に伴ってその幅、或いは内径は例えば数１０ｎｍ程度と非常に小さくなっており、アスペクト比は例えば２〜４程度になっている。なお、拡散防止膜およびエッチングストップ膜等については、図示を省略して形状を単純化して記載している。
そして、図２（Ｂ）に示すように、この半導体ウエハＷの表面には上記凹部４内の内面も含めてほぼ均一に例えばＴｉＮ膜及びＴｉ膜の積層構造よりなるバリヤ層８がプラズマスパッタ装置等にて予め形成される。
次に、このように形成されたウエハＷを図１に示す成膜装置２０内へ搬入し、このウエハＷを載置台３４上に載置して静電チャック４２で吸着する。まず装置制御部８４の支配下で、真空ポンプ３０を動作させることにより真空にされた処理容器２２内に、ガス制御部３１を動作させてＡｒガスを流しつつスロットルバルブ２８を制御して処理容器２２内を所定の真空度に維持する。その後、可変直流電源７８を介して直流電力を金属のターゲット７６に印加し、更にプラズマ発生源６８の高周波電源７２から誘導コイル部７０に高周波電力（プラズマ電力）を供給する。
一方、装置制御部８４はバイアス用高周波電源６２にも指令を出し、静電チャック４２の電極４２Ａに対して所定のバイアス用の高周波電力を供給する。このように制御された処理容器２２内においては、誘導コイル部７０に供給された高周波電力によりアルゴンプラズマが形成されてアルゴンイオンが生成され、これらイオンは金属のターゲット７６に印加された電圧に引き寄せられて金属のターゲット７６に衝突し、この金属のターゲット７６がスパッタされて金属粒子が放出される。この際、ターゲット７６に印加する直流電力により放出される金属粒子の量が制御される。
また、スパッタされた金属のターゲット７６からの金属粒子である金属原子、金属原子団はプラズマ中を通る際に多くはイオン化される。ここで金属粒子は、イオン化された金属イオンと電気的に中性な中性金属原子とが混在する状態となって下方向へ飛散して行く。特に、この処理容器２２内の圧力は、ある程度高くし、これによりプラズマ密度を高めて、金属粒子を高効率でイオン化できるようになっている。この時のイオン化率は高周波電源７２から供給される高周波電力により制御される。
そして、金属イオンは、静電チャック４２の電極４２Ａに印加されたバイアス用の高周波電力により発生した半導体ウエハ面上の厚さ数ｍｍ程度のイオンシースの領域に入ると、強い指向性をもって半導体ウエハＷ側に加速するように引き付けられて半導体ウエハＷに堆積して金属の薄膜が形成される。
上述のような動作により、ここでは、この成膜装置２０内で生成された、金属イオンをバイアスにより引き込んで凹部４内に金属を含む下地膜９０を形成する下地膜形成工程（図２（Ｃ）参照）と、ウエハにバイアスを印加しつつ上記金属イオンを発生させない条件でプラズマを生成して希ガスをイオン化させると共に発生したイオンを引き込んで上記下地膜をエッチングするエッチング工程（図２（Ｄ）参照）と、上記ウエハに印加したバイアスにより上記金属イオンを引き込んで金属膜よりなる本膜９２を堆積しつつ上記本膜を加熱リフローさせる成膜リフロー工程（図２（Ｅ）参照）とを順次行うことになる。尚、図３（Ａ）〜図３（Ｃ）は、図２（Ｃ）〜図２（Ｅ）にそれぞれ対応する工程であり、ホール４Ｂの部分を拡大して模式的に示している。
まず、図２（Ｃ）及び図３（Ａ）に示すように、下地膜形成工程では上述したような成膜方法を用いてウエハＷの凹部４内の表面を含むウエハ表面の全面にＣｕ膜よりなる下地膜９０を形成する。この下地膜９０の形成時には、ウエハＷの上面に対するＣｕの成膜量が最大になるようなバイアス電力を電極４２Ａに印加する。すなわち、この成膜装置２０で行われるスパッタリングでは、金属イオンとＡｒイオンとをバイアス電力により同時にウエハＷの表面へ引き込むように動作しているが、金属イオンは成膜に寄与し、Ａｒイオンは堆積した薄膜をエッチングして削り取るように作用し、両者は互いに反対の作用をする。
従って、上記金属イオンによる成膜レートとＡｒガスの削り取りのエッチングレートとの差でもってウエハ表面には実際の成膜がなされて成膜量として表れることになる。ここでウエハ表面におけるＣｕの成膜量とバイアス電力との関係は図４に示すようになっている。すなわち、バイアス電力がほぼゼロの状態からバイアス電力を増加させると、当初はバイアス電力の増加に伴ってＣｕの成膜量は増加してポイントＰ１にてＣｕの成膜量はピークとなる。そして、更にバイアス電力が増加すると、これに伴ってＣｕの成膜量は今度は次第に低下して行く。
そして、ポイントＰ２になるとＣｕイオンによる成膜レートとエッチングレートとが同じになり、ウエハ上面に表れる成膜量はゼロになる。そして、更にバイアス電力が増加すると、Ｃｕの成膜はなされず、逆に下地膜が次第にエッチングされて行くことになる。ここで、上記下地膜形成工程は、上述のようにＣｕの成膜量が最大になるようにバイアス電力を制御することから、バイアス電力を低くして図４中のポイントＰ１を含む領域Ａ１の部分で成膜処理を行う。
この結果、金属イオンの下向き方向の指向性は高くなっているので、ウエハ表面の内、上方に向いている面、すなわちウエハＷの上面、ホール４Ｂの底面、溝４Ａの底面にはそれぞれ厚く下地膜９０が形成され、これに対して、溝４Ａの側面やホール４Ｂの側面には薄く下地膜が形成されることになる。ここでのＣｕの成膜量は例えば３０ｎｍ程度にする。
この下地膜形成工程におけるプロセス条件は以下の通りである。
プロセス圧力：５０〜２００ｍＴｏｒｒの範囲内が好ましく、６５〜１００ｍＴｏｒｒがより好ましい。例えば９０ｍＴｏｒｒに設定する。
プラズマ用高周波電力：３〜６ｋＷの範囲内が好ましく、４〜５ｋＷがより好ましい。例えば４ｋＷに設定する。
ターゲットへの直流電力：４〜２０ｋＷの範囲内が好ましく、８〜１２ｋＷがより好ましい。例えば１０ｋＷに設定する。
バイアス電力：２５〜３００Ｗの範囲内が好ましく、１００〜２００Ｗがより好ましい。例えば２００Ｗに設定する。
ウエハ温度：５０〜２００℃の範囲内が好ましく、５０〜１７５℃がより好ましい。例えば５０℃に設定する。
次に図２（Ｄ）及び図３（Ｂ）に示すように、エッチング工程では金属イオンを発生させない条件でプラズマを生成して希ガスをイオン化させると共に発生したイオンをウエハに印加したバイアスでウエハＷ側に引き込んで上記下地膜９０をエッチングする。このエッチング工程では、下地膜９０のエッチングを主として行う。具体的には、プラズマ用の高周波電力とターゲット７６に印加する直流電力を共にゼロに設定してＣｕイオンを発生させないようにする。
また、エッチング工程におけるバイアス電力は、上記下地膜形成工程におけるバイアス電力よりも大きく設定する。ここで静電チャック４２と電極４２Ａと接地されている保護カバー部材８２との間で高周波の容量結合回路が生じてＡｒガスのプラズマが生じ、このＡｒイオンが上述したようにウエハＷ側に引き込まれてエッチングが行われることになる。またこのエッチング工程におけるプロセス圧力（容器内圧力）は、上記下地膜形成工程におけるプロセス圧力よりも低く設定する。
このエッチングの結果、ウエハＷの表面の内の上方に向いている面、すなわちウエハＷの上面、ホール４Ｂの底面、溝４Ａの底面にそれぞれ厚く堆積していた下地膜９０がエッチングされて薄くなる。この際、特に図３（Ｂ）に示すように微細なホール４Ｂの底面に堆積していた下地膜９０Ａがスパッタされてエッチングされると、この時に発生したＣｕの金属粒子９４が矢印９６に示すように飛散してホール４Ｂ内の側壁に堆積することになる。この結果、このホール４Ｂ内の側壁に堆積している下地膜９０の厚さが増加して、この側壁部分に十分な厚さの下地膜９０が形成されることになる。
このエッチング工程におけるプロセス条件は以下の通りである。
プロセス圧力：０．４〜１０ｍＴｏｒｒの範囲内が好ましく、１〜２．５ｍＴｏｒｒがより好ましい。例えば２．５ｍＴｏｒｒに設定する。
プラズマ用高周波電力：ゼロ
ターゲットへの直流電力：ゼロ
バイアス電力：１０００〜３０００Ｗの範囲内が好ましく、２０００〜２５００Ｗがより好ましい。例えば２４００Ｗに設定する。
ウエハ温度：２５〜２００℃の範囲内が好ましく、５０〜１００℃がより好ましい。例えば５０℃に設定する。
上述のようにエッチング工程のバイアス電力を、下地膜形成工程のバイアス電力よりも大きくすることにより、Ａｒイオンの指向性を高めてエッチングをより効果的に行うことができる。また、エッチング工程におけるプロセス圧力を、下地膜形成工程のプロセス圧力よりも大きくすることにより、この場合にもＡｒイオンの指向性を高めてエッチングをより効果的に行うことができる。
次に、図２（Ｅ）及び図３（Ｃ）に示すように、成膜リフロー工程では、金属イオンをウエハＷ側に引き込んで金属膜よりなる本膜９２を堆積しつつ上記本膜９２を加熱リフローさせる。具体的には、ここでは再度、プラズマ用の高周波電力を印加すると共に金属のターゲット７６に対しても直流電力を印加してＣｕの金属イオンを発生させてＣｕ膜の成膜とエッチングを行う。より詳しくは、金属膜であるＣｕ膜よりなる本膜９２を成膜することに加えて、バイアス電力を高くすることによってイオンのエネルギーよってウエハ温度を上昇させて例えば２５〜２００℃の範囲内に設定し、Ｃｕ膜のリフローを促進させるようにする。
このため、この成膜リフロー工程では、バイアス電力を先の下地膜形成工程におけるバイアス電力よりも高くし、図４中においてＣｕイオンによる成膜レートとエッチングレートとがほぼ均衡するポイントＰ２よりも左側の広い領域Ａ２であって、領域Ａ１よりもかなり右側の部分で処理を行う。また、この成膜リフロー工程におけるプロセス圧力は、上記エッチング工程におけるプロセス圧力よりも高く設定する。
これにより、表面に堆積するＣｕ膜よりなる本膜９２は非常に軟らかくなって流れ易くなり、ホール４Ｂの側壁に十分な厚さで堆積している下地膜９０上を矢印９８に示すようにホール４Ｂ内へ拡散して行く。この結果、ホール４Ｂの底部における本膜９２Ａは白抜き矢印１００に示すように厚さが増して行き、ボトムアップすることになる。
この成膜リフロー工程を十分に長時間行えば、ホール径にもよるがホール４Ｂ内をほぼ完全に埋め込むことができるが（図２（Ｅ）参照）、完全に埋め込まなくてもよい。いずれにしても、このような成膜リフロー工程を行うことにより、ここではボトムアップがなされてホール４Ｂ内にボイドが発生することを抑制することができる。また凹部４のアスペクト比が高くなっても、その埋め込みを正常に行うことができる。図２（Ｅ）ではホール４Ｂ内は本膜９２により完全に埋め込まれているが、溝４Ａ内は完全には埋め込まれていない状態を示している。
この成膜リフロー工程におけるプロセス条件は以下の通りである。
プロセス圧力：５０〜２００ｍＴｏｒｒの範囲内が好ましく、６５〜１００ｍＴｏｒｒがより好ましい。例えば９０ｍＴｏｒｒに設定する。
プラズマ用高周波電力：３〜６ｋＷの範囲内が好ましく、４〜５ｋＷがより好ましい。例えば４ｋＷに設定する。
ターゲットへの直流電力：２〜１２ｋＷの範囲内が好ましく、３〜６ｋＷがより好ましい。例えば５ｋＷに設定する。
バイアス電力：３００〜１０００Ｗの範囲内が好ましい。例えば６００Ｗに設定する。
ウエハ温度：２５〜２００℃の範囲内が好ましく、５０〜１００℃がより好ましい。例えば８０℃に設定する。
ここで上記ウエハ温度はＣｕ膜のリフローを促進させるためには、上述のように５０〜１００℃の範囲がより好ましい。上記ウエハ温度が２５℃よりも低い場合には、Ｃｕ膜の拡散が十分に生じないので、ボイド等が発生する可能性が大きくなる。またウエハ温度が２００℃よりも高い場合には、逆にＣｕ膜が軟らかくなり過ぎて拡散が激しく生じ、凹部の側壁部分のＣｕ膜が流れ落ちてしまうので好ましくない。
上述のように、成膜リフロー工程におけるプロセス圧力をエッチング工程におけるプロセス圧力よりも高くすることにより、Ａｒイオンの下方向への指向性が高くなるので、その分、Ｃｕ膜よりなる本膜９２を流れ易くすることができる。
以上のようにして成膜リフロー工程が終了したならば、このウエハＷを処理装置２０の処理容器２２内から外へ取り出して、次に図２（Ｆ）に示すようにウエハ表面に銅メッキ処理を施すことにより上記凹部４内を銅膜よりなる埋め込み金属の薄膜１０１で完全に埋め込む。その後は、図２（Ｇ）に示すように上記ウエハ表面の余分なＣｕ膜よりなる本膜９２、下地膜９０及びバリヤ層８をＣＭＰ処理等を用いて研磨処理して取り除くことになる。
この場合、上記凹部４内には十分な量のＣｕ膜が埋め込まれていることから、上記メッキ処理は非常に短時間で済むので、メッキの負荷を低減させることができる。更には、メッキ処理を不要にした場合、又は上述のようにメッキ処理時間が短くなることにより、メッキ液中の不純物がＣｕ膜の薄膜中に侵入することを抑制することができるので、後工程で実施されるアニール処理によってＣｕのグレイン成長が十分に生じ、その分、電気抵抗を低くすることができる。
以上のように、本発明によれば、真空引き可能になされた処理容器２２内でプラズマにより金属のターゲット７６をイオン化させて金属イオンを発生させ、上記金属イオンを上記処理容器内の載置台３４上に載置した被処理体にバイアスにより引き込んで凹部が形成されている上記被処理体に金属の薄膜を堆積させるようにした成膜方法において、線幅やホール径が小さくなっても、或いはアスペクト比が大きくなっても、下地膜形成工程、エッチング工程、成膜リフロー工程を行うことで、被処理体の表面の凹部内に十分に金属の薄膜を堆積させることが可能となり、ボイドフリーで凹部内に金属膜の成膜を施すことができる。
また、凹部内に十分に金属の薄膜を堆積させるこができることから、その後工程に行われるメッキ法による埋め込み処理の時間を短くしたり、或いはこのメッキ処理自体を不要にすることができる。
＜成膜リフロー工程の埋め込みの評価＞
次に、上記成膜リフロー工程における凹部の埋め込み特性について実験を行ったので、その評価結果について説明する。図５は成膜量の最大値Ｔｄとエッチング量Ｔｅとの比（Ｔｅ／Ｔｄ）と埋め込み結果との関係を示す図、図６は比（Ｔｅ／Ｔｄ）が０．３３以上の領域を示すグラフである。
ここでは、バイアス電力の大きさに依存する成膜量の最大値であるＴｄとＣｕ膜の本膜がエッチングされるエッチング量をＴｅとした時の比（Ｔｅ／Ｔｄ）を変化させた時の埋め込み特性を評価している。上記Ｔｄは、図４においてポイントＰ１の時の成膜量（最大値）であり、エッチング量はバイアス電力を変化させた時におけるＣｕの成膜量と上記Ｔｄとの差で表される。
また上記比（Ｔｅ／Ｔｄ）は０．１１〜０．５８まで変化させており、他のプロセス条件はプロセス圧力が９０ｍＴｏｒｒ、プラズマ発生用の高周波電力が４ｋＷ、ターゲット用の直流電力が５ｋＷである。図５に示すように、比（Ｔｅ／Ｔｄ）が０．１１の場合には、堆積したＣｕ膜よりなる本膜は、凹部の開口において矢印１０２に示すように上方へ引っ張られるのでリフローが生じない。また比（Ｔｅ／Ｔｄ）が０．１６の場合には、Ｃｕ膜よりなる本膜が矢印１０４に示すように凹部の側壁で部分的に流れて凝集してしまうので好ましくない。
これに対して、比（Ｔｅ／Ｔｄ）が０．３３及び０．５８の場合には、矢印１０６に示すようにＣｕ膜よりなる本膜は側壁を伝わって凹部内へ拡散して行き、良好な結果を示すことができた。従って、成膜リフロー工程を正常に行うためには、比（Ｔｅ／Ｔｄ）を０．３３以上に設定することが必要であることが判る。また、上記比（Ｔｅ／Ｔｄ）はターゲットの直流電力とバイアス電力との関係でも変化し、上記両者の関係で比（Ｔｅ／Ｔｄ）が０．３３以上となる領域は図６中で斜線で示す領域となる。従って、図６によれば、バイアス電力０．２５ｋＷ以上が必要であり、ターゲットへの直流電力は少なくとも３ｋＷが必要であることが判る。
ここでターゲットに供給する直流電力の変化に対応した上記バイアス電力と比（Ｔｅ／Ｔｄ）との関係をより詳しく調べたので、その結果を図７に示す。図７では横軸にバイアス電力をとり、縦軸に比（Ｔｅ／Ｔｄ）をとっている。図７（Ａ）は全体図を示し、図７（Ｂ）は図７（Ａ）中の一部の拡大図を示す。またターゲットへの直流電力を３ｋＷ、４ｋＷ、５ｋＷに変化させて、その時の関係を調べている。この時のプロセス条件は、プロセス圧力が９０ｍＴｏｒｒ、プラズマ発生用の高周波電力が４ｋＷである。
図７に示すように、バイアス電力を大きくする程、比（Ｔｅ／Ｔｄ）は次第に大きくなっている。そして、バイアス電力を一定にした場合、ターゲットへの直流電力を大きくする程、比（Ｔｅ／Ｔｄ）は次第に小さくなっている。この結果、比（Ｔｅ／Ｔｄ）を上述のように０．３３以上にするためには、ターゲットへの直流電力が３ｋＷの場合にはバイアス電力を２００Ｗ以上に設定し、ターゲットへの直流電力が４ｋＷの場合にはバイアス電力を２８０Ｗ以上に設定し、ターゲットへの直流電力が５ｋＷの場合にはバイアス電力を５００Ｗ以上に設定する必要があることが判る。
＜本発明の成膜方法の第２実施例＞
次に本発明の成膜方法の第２実施例について説明する。図２を参照して説明した先の第１実施例では、凹部４の特にホール４Ｂ内の側壁部分に十分な厚さの下地膜９０を形成するために、下地膜形成工程（図２（Ｃ））とエッチング工程（図２（Ｄ））の２工程を行うようにしたが、上記２つの工程に替えて、成膜エッチング工程を１工程だけ行うようにしてもよい。この成膜エッチング工程では、金属イオンをバイアスにより引き込んで下地膜を形成しつつ上記下地膜をエッチングするようにしている。図８は本発明の成膜方法の第２実施例の特徴である成膜エッチング工程を説明する図である。
この成膜エッチング工程ではＣｕイオンによる成膜もＡｒイオンによるエッチングも共に適量ずつ行うようにしている。具体的には、先の第１実施例の下地膜形成工程の場合よりもバイアス電力を大きく設定しており、図４中の領域Ａ３の部分、すなわち、ポイントＰ２よりも少し左側の部分で処理を行う。これにより、ウエハＷの表面、特に上方を向いている面にＣｕの下地膜９０が形成されると同時に、下地膜９０が厚く形成される部分、すなわちホール４Ｂの底面や溝４Ａの底面に堆積する下地膜９０が激しくエッチングされる。このエッチングにより飛散した金属粒子は凹部４の側壁、特にホール４Ｂの側壁に堆積してこの側壁部分の下地膜９０の厚さを図２（Ｄ）及び図３（Ｂ）を参照して説明したように厚くすることになる。
この成膜エッチング工程におけるプロセス条件は以下の通りである。
プロセス圧力：５０〜２００ｍＴｏｒｒの範囲内が好ましく、６５〜１００ｍＴｏｒｒがより好ましい。例えば９０ｍＴｏｒｒに設定する。
プラズマ用高周波電力：３〜６ｋＷの範囲内が好ましく、４〜５ｋＷがより好ましい。例えば４ｋＷに設定する。
ターゲットへの直流電力：４〜２０ｋＷの範囲内が好ましく、８〜１２ｋＷがより好ましい。例えば１０ｋＷに設定する。
バイアス電力：４００〜２０００Ｗの範囲内が好ましく、４００〜１２００Ｗがより好ましい。例えば１０００Ｗに設定する。
ウエハ温度：２５〜２００℃の範囲内が好ましく、２５〜１００℃がより好ましい。例えば５０℃に設定する。
この成膜エッチング工程を行った後は、図２（Ｅ）に説明した成膜リフロー工程、図２（Ｆ）に説明したメッキ工程及び図２（Ｇ）に説明したＣＭＰ処理が行われる。尚、メッキ工程が省略できる場合もあることは先に第１実施例において説明した通りである。この第２実施例も、先の第１実施例と同様な作用効果を発揮することができる。
尚、上記各実施例にあってはバリヤ層８をＴｉＮ膜とＴｉ膜の積層構造としたが、これに限定されず、バリヤ層８としては、Ｔｉ膜、ＴｉＮ膜、Ｔａ膜、ＴａＮ膜、ＴａＣＮ膜、Ｗ（タングステン）膜、ＷＮ膜、Ｚｒ膜よりなる群から選択される１以上の膜の単層構造或いは積層構造を用いてもよい。
また上記各実施例では、凹部４の構造として溝４Ａとホール４Ｂとよりなる２段構造の凹部を例にとって説明したが、これに限定されず、凹部４として単なる溝やホールよりなる、いわゆる一段構造の凹部についても本発明を適用することができることは勿論である。
更に、各高周波電源の周波数も１３．５６ＭＨｚに限定されるものではなく、他の周波数、例えば４００ｋＨｚ〜６０ＭＨｚが好ましく、４００ｋＨｚ〜２７．０ＭＨｚがより好ましい。またプラズマ用の希ガスとしてはＡｒガスに限定されず、他の希ガス、例えばＨｅやＮｅ等や水素を添加した希ガスを用いてもよい。
また、ここでは被処理体として半導体ウエハを例にとって説明したが、この半導体ウエハにはシリコン基板やＧａＡｓ、ＳｉＣ、ＧａＮなどの化合物半導体基板も含まれ、更にはこれらの基板に限定されず、液晶表示装置に用いるガラス基板やセラミック基板等にも本発明を適用することができる。
２ 絶縁層
４ 凹部
４Ａ 溝
４Ｂ ホール
６ 配線層
８ バリヤ層
２０ 成膜装置
２２ 処理容器
３２ 載置台構造
３４ 載置台
４２ 静電チャック
４２Ａ 電極
５８ チャック用電源
６２ バイアス用高周波電源
６８ プラズマ発生源
７０ 誘導コイル部
７２ 高周波電源
７６ ターゲット
７８ 直流電源
８４ 装置制御部
９０ 下地膜
９２ 本膜
Ｗ 半導体ウエハ（被処理体）

Claims (12)

  1. 真空引き可能になされた処理容器内でプラズマにより金属のターゲットをイオン化させて金属イオンを発生させ、前記処理容器内の載置台にバイアス電力を供給して、その載置した被処理体にバイアスを印加して、前記金属イオンを前記被処理体に引き込んで前記被処理体に形成する凹部内に金属の薄膜を堆積させるようにした成膜方法において、
    前記金属イオンをバイアスにより引き込んで、前記凹部内に金属を含む下地膜を形成する下地膜形成工程と、
    前記被処理体にバイアスを印加しつつ、前記金属イオンを発生させない条件でプラズマを生成して、希ガスをイオン化させると共に生成した希ガスのイオンを引き込んで前記下地膜をエッチングするエッチング工程と、
    前記被処理体の温度を２５〜２００℃の範囲内に設定すると共に、前記被処理体に印加したバイアスにより前記金属イオンを引き込んで金属膜よりなる本膜を堆積しつつ前記本膜を加熱リフローさせる成膜リフロー工程と、
    を有することを特徴とする成膜方法。
  2. 前記エッチング工程におけるバイアス電力は、前記下地膜形成工程におけるバイアス電力よりも大きく設定されていることを特徴とする請求項１記載の成膜方法。
  3. 前記エッチング工程における前記処理容器内の圧力は、前記下地膜形成工程における前記処理容器内の圧力よりも低く設定されていることを特徴とする請求項１又は２記載の成膜方法。
  4. 前記成膜リフロー工程における前記処理容器内の圧力は、前記エッチング工程における前記処理容器内の圧力よりも高く設定されていることを特徴とする請求項１乃至３のいずれか一項に記載の成膜方法。
  5. 前記エッチング工程においては、前記ターゲットに印加される直流電力はゼロに設定され、前記金属イオンを発生させるための高周波電力がゼロに設定されることを特徴とする請求項１乃至４のいずれか一項に記載の成膜方法。
  6. 真空引き可能になされた処理容器内でプラズマにより金属のターゲットをイオン化させて金属イオンを発生させ、前記処理容器内の載置台にバイアス電力を供給して、その載置した被処理体にバイアスを印加して、前記金属イオンを前記被処理体に引き込んで前記被処理体に形成する凹部内に金属の薄膜を堆積させるようにした成膜方法において、
    前記金属イオンをバイアスにより引き込んで前記凹部内に金属を含む下地膜を形成しつつ前記下地膜をエッチングする成膜エッチング工程と、
    前記被処理体の温度を２５〜２００℃の範囲内に設定すると共に、前記金属イオンをバイアスにより引き込んで金属膜よりなる本膜を堆積しつつ前記本膜を加熱リフローさせる成膜リフロー工程と、
    を有することを特徴とする成膜方法。
  7. 前記成膜リフロー工程においては、バイアス電力の大きさに依存する成膜量の最大値Ｔｄと前記本膜がエッチングされるエッチング量Ｔｅとの比（Ｔｅ／Ｔｄ）は０．３３以上になるように設定されていることを特徴とする請求項１乃至６のいずれか一項に記載の成膜方法。
  8. 前記成膜リフロー工程におけるプロセス圧力は、５０〜２００ｍＴｏｒｒの範囲内に設定されていることを特徴とする請求項１乃至７のいずれか一項に記載の成膜方法。
  9. 前記各工程は、同一の処理容器内で行われることを特徴とする請求項１乃至８のいずれか一項に記載の成膜方法。
  10. 前記金属は銅よりなることを特徴とする請求項１乃至９のいずれか一項に記載の成膜方法。
  11. 前記成膜リフロー工程の後に、前記凹部内にメッキにより前記金属を埋め込むメッキ工程が行われることを特徴とする請求項１乃至１０のいずれか一項に記載の成膜方法。
  12. 真空引き可能になされた処理容器と、
    凹部の形成された被処理体を載置するための載置台と、
    前記処理容器内へ所定のガスを導入するガス導入手段と、
    前記処理容器内へプラズマを発生させるためのプラズマ発生源と、
    前記処理容器内に設けられて前記プラズマによりイオン化されるべき金属のターゲットと、
    前記載置台に対して高周波のバイアス電力を供給するバイアス電源と、
    請求項１乃至１０のいずれか一項に記載の成膜方法を実施するように装置全体を制御する装置制御部と、
    を備えたことを特徴とする成膜装置。
JP2010217895A 2010-09-28 2010-09-28 成膜方法及び成膜装置 Expired - Fee Related JP5392215B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2010217895A JP5392215B2 (ja) 2010-09-28 2010-09-28 成膜方法及び成膜装置
PCT/JP2011/071892 WO2012043478A1 (ja) 2010-09-28 2011-09-26 成膜方法及び成膜装置
US13/876,682 US20130237053A1 (en) 2010-09-28 2011-09-26 Film forming method and film forming apparatus
CN2011800274241A CN102918633A (zh) 2010-09-28 2011-09-26 成膜方法和成膜装置
KR1020137010785A KR101481924B1 (ko) 2010-09-28 2011-09-26 성막 방법 및 성막 장치
TW100134692A TW201227827A (en) 2010-09-28 2011-09-27 Film forming method and film forming device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010217895A JP5392215B2 (ja) 2010-09-28 2010-09-28 成膜方法及び成膜装置

Publications (2)

Publication Number Publication Date
JP2012074522A JP2012074522A (ja) 2012-04-12
JP5392215B2 true JP5392215B2 (ja) 2014-01-22

Family

ID=45892922

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010217895A Expired - Fee Related JP5392215B2 (ja) 2010-09-28 2010-09-28 成膜方法及び成膜装置

Country Status (6)

Country Link
US (1) US20130237053A1 (ja)
JP (1) JP5392215B2 (ja)
KR (1) KR101481924B1 (ja)
CN (1) CN102918633A (ja)
TW (1) TW201227827A (ja)
WO (1) WO2012043478A1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5719212B2 (ja) * 2011-03-30 2015-05-13 東京エレクトロン株式会社 成膜方法およびリスパッタ方法、ならびに成膜装置
JP5969306B2 (ja) * 2012-08-08 2016-08-17 東京エレクトロン株式会社 Ｃｕ配線の形成方法
JP2014075398A (ja) 2012-10-03 2014-04-24 Tokyo Electron Ltd プラズマ処理方法及びプラズマ処理装置
JP6163064B2 (ja) 2013-09-18 2017-07-12 東京エレクトロン株式会社 成膜装置及び成膜方法
JP6268036B2 (ja) * 2014-05-16 2018-01-24 東京エレクトロン株式会社 Ｃｕ配線の製造方法
JP2016111047A (ja) * 2014-12-02 2016-06-20 東京エレクトロン株式会社 Ｃｕ配線の形成方法および半導体装置の製造方法
KR102324826B1 (ko) 2015-04-02 2021-11-11 삼성전자주식회사 배선 구조물, 배선 구조물 형성 방법 및 반도체 장치의 제조 방법
JP6748491B2 (ja) * 2016-06-27 2020-09-02 東京エレクトロン株式会社 基板に形成された凹部に銅配線を形成するための前処理を行う方法、及び、処理装置
JP6532450B2 (ja) * 2016-12-06 2019-06-19 株式会社アルバック 成膜方法
US10438846B2 (en) 2017-11-28 2019-10-08 Taiwan Semiconductor Manufacturing Co., Ltd. Physical vapor deposition process for semiconductor interconnection structures
US10651100B2 (en) 2018-05-16 2020-05-12 Micron Technology, Inc. Substrates, structures within a scribe-line area of a substrate, and methods of forming a conductive line of a redistribution layer of a substrate and of forming a structure within a scribe-line area of the substrate
US10847482B2 (en) * 2018-05-16 2020-11-24 Micron Technology, Inc. Integrated circuit structures and methods of forming an opening in a material
TWI727332B (zh) * 2018-06-01 2021-05-11 日商島津製作所股份有限公司 導電膜形成方法、以及配線基板的製造方法
JP7178826B2 (ja) * 2018-08-22 2022-11-28 東京エレクトロン株式会社 処理方法
FR3099490B1 (fr) 2019-08-02 2022-12-02 X Fab France Procédé de formation d’un film de tantale à basse résistivité
CN111826627A (zh) * 2020-08-07 2020-10-27 中国电子科技集团公司第三十八研究所 一种用于提高导通孔真空镀膜深度的工艺室和镀膜线
US11492699B2 (en) * 2021-02-17 2022-11-08 Applied Materials, Inc. Substrate temperature non-uniformity reduction over target life using spacing compensation
KR20210059676A (ko) * 2021-05-04 2021-05-25 삼성전자주식회사 반도체 장치 제조 방법

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0735577A3 (en) * 1994-12-14 1997-04-02 Applied Materials Inc Deposit process and apparatus
US5962923A (en) * 1995-08-07 1999-10-05 Applied Materials, Inc. Semiconductor device having a low thermal budget metal filling and planarization of contacts, vias and trenches
US7744735B2 (en) * 2001-05-04 2010-06-29 Tokyo Electron Limited Ionized PVD with sequential deposition and etching
KR100878103B1 (ko) * 2001-05-04 2009-01-14 도쿄엘렉트론가부시키가이샤 순차적 증착 및 에칭에 의한 이온화된 ｐｖｄ
US7901545B2 (en) * 2004-03-26 2011-03-08 Tokyo Electron Limited Ionized physical vapor deposition (iPVD) process
CN101044259B (zh) * 2004-10-19 2010-07-07 东京毅力科创株式会社 等离子体溅射成膜方法和成膜装置
JP2006148074A (ja) * 2004-10-19 2006-06-08 Tokyo Electron Ltd 成膜方法及びプラズマ成膜装置
JP2006148075A (ja) * 2004-10-19 2006-06-08 Tokyo Electron Ltd 成膜方法及びプラズマ成膜装置
US7378002B2 (en) * 2005-08-23 2008-05-27 Applied Materials, Inc. Aluminum sputtering while biasing wafer
JP4967354B2 (ja) * 2006-01-31 2012-07-04 東京エレクトロン株式会社 シード膜の成膜方法、プラズマ成膜装置及び記憶媒体
JP5023505B2 (ja) * 2006-02-09 2012-09-12 東京エレクトロン株式会社 成膜方法、プラズマ成膜装置及び記憶媒体
US20070235319A1 (en) * 2006-04-07 2007-10-11 Tokyo Electron Limited Multi-processing using an ionized physical vapor deposition (ipvd) system
JP4833088B2 (ja) * 2007-01-04 2011-12-07 キヤノンアネルバ株式会社 高温リフロースパッタリング装置
US20080190760A1 (en) * 2007-02-08 2008-08-14 Applied Materials, Inc. Resputtered copper seed layer
JP2008045219A (ja) * 2007-10-22 2008-02-28 Canon Anelva Corp リフロースパッタリング方法及びリフロースパッタリング装置
US8247030B2 (en) * 2008-03-07 2012-08-21 Tokyo Electron Limited Void-free copper filling of recessed features using a smooth non-agglomerated copper seed layer

Also Published As

Publication number Publication date
JP2012074522A (ja) 2012-04-12
US20130237053A1 (en) 2013-09-12
KR101481924B1 (ko) 2015-01-12
WO2012043478A1 (ja) 2012-04-05
TW201227827A (en) 2012-07-01
CN102918633A (zh) 2013-02-06
KR20130095283A (ko) 2013-08-27

Similar Documents

Publication Publication Date Title
JP5392215B2 (ja) 成膜方法及び成膜装置
KR101025986B1 (ko) 성막 방법, 플라즈마 성막 장치 및 기억 매체
JP5767570B2 (ja) Ｃｕ配線の形成方法およびＣｕ膜の成膜方法、ならびに成膜システム
JP2006148075A (ja) 成膜方法及びプラズマ成膜装置
WO2012133400A1 (ja) Ｃｕ配線の形成方法
KR101662369B1 (ko) Cu 배선의 형성 방법 및 기억매체
JP2007043038A (ja) 金属膜の成膜方法、成膜装置及び記憶媒体
US9362166B2 (en) Method of forming copper wiring
US10163699B2 (en) Cu wiring forming method and semiconductor device manufacturing method
JP5788785B2 (ja) Ｃｕ配線の形成方法および成膜システム
KR101031677B1 (ko) 성막 방법, 성막 장치 및 기억 매체
US9406558B2 (en) Cu wiring fabrication method and storage medium
WO2014010333A1 (ja) Ｃｕ配線の形成方法およびコンピュータ読み取り可能な記憶媒体
TW201301443A (zh) 成膜方法及銅配線之形成方法
WO2009096095A1 (ja) 薄膜の形成方法、プラズマ成膜装置及び記憶媒体
TW202104640A (zh) 用於填充設置在基板中的特徵的方法與設備
JP4923933B2 (ja) バリヤ層の形成方法及びプラズマ成膜装置
JP2008098378A (ja) 薄膜形成方法及び薄膜の積層構造
KR20120087096A (ko) Ｃｕ 배선의 형성 방법 및 Ｃｕ막의 성막 방법, 성막 시스템, 및 기억 매체

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20130329

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130702

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130821

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130917

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130930

R150 Certificate of patent or registration of utility model

Ref document number: 5392215

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees