CN102918633A - 成膜方法和成膜装置 - Google Patents

成膜方法和成膜装置 Download PDF

Info

Publication number
CN102918633A
CN102918633A CN2011800274241A CN201180027424A CN102918633A CN 102918633 A CN102918633 A CN 102918633A CN 2011800274241 A CN2011800274241 A CN 2011800274241A CN 201180027424 A CN201180027424 A CN 201180027424A CN 102918633 A CN102918633 A CN 102918633A
Authority
CN
China
Prior art keywords
film
container handling
build method
film forming
handled object
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN2011800274241A
Other languages
English (en)
Inventor
石坂忠大
佐久间隆
波多野达夫
横山敦
五味淳
安室千晃
福岛利彦
户岛宏至
川又诚也
水泽宁
加藤多佳良
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Publication of CN102918633A publication Critical patent/CN102918633A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/02—Pretreatment of the material to be coated
    • C23C14/021—Cleaning or etching treatments
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/02—Pretreatment of the material to be coated
    • C23C14/024—Deposition of sublayers, e.g. to promote adhesion of the coating
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3435—Applying energy to the substrate during sputtering
    • C23C14/345—Applying energy to the substrate during sputtering using substrate bias
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3492—Variation of parameters during sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/54—Controlling or regulating the coating process
    • C23C14/541—Heating or cooling of the substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/54—Controlling or regulating the coating process
    • C23C14/542—Controlling the film thickness or evaporation rate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/34—Gas-filled discharge tubes operating with cathodic sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76882—Reflowing or applying of pressure to better fill the contact hole

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Analytical Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

本发明提供一种成膜方法，在处理容器内利用等离子体从金属靶产生金属离子，然后通过偏压引入，由此在形成有凹部的被处理体上沉积金属的薄膜，该成膜方法包括：基膜形成工序，从靶生成金属离子，通过偏压将该金属离子引入到被处理体，在凹部内形成基膜；蚀刻工序，在不产生金属离子的状态下，通过偏压将稀有气体电离，并且将生成的离子引入到被处理体，对基膜进行蚀刻；和成膜回流工序，对靶进行等离子体溅射从而生成金属离子，通过偏置电力将该金属离子引入到被处理体，沉积由金属膜构成的主膜，使该主膜加热回流。

Description

成膜方法和成膜装置
技术领域
本发明涉及成膜方法和成膜装置，特别涉及利用等离子体有效地将金属膜埋入到在半导体晶片等被处理体形成的凹部内的成膜方法和成膜装置。
背景技术
一般来说，为了制造半导体器件，对半导体晶片反复进行成膜处理、图案蚀刻（pattern etching）处理等各种处理。由于半导体器件的进一步的高度集成化和高度细微化的要求，线宽和孔径也更加细微化。由于进一步的细微化，配线电阻增加，耗电量的增大成为问题。从而，为了进一步减小电阻，倾向于使用电阻非常小而且廉价的铜（专利文献1）。作为配线材料或填埋材料使用铜的情况下，考虑到与下层的密合性等，作为阻挡层（barrier layer）一般使用钽金属（Ta）、钛（Ti）、钽氮化膜（TaN）、钛氮化膜（TiN）等。
将金属埋入凹部内时，首先在包括凹部内的晶片表面整体形成阻挡层。接着，在等离子体溅射装置内，在形成于包括该凹部内的壁面整体的晶片表面整个面上的阻挡层形成由铜构成的薄的种晶层（seedlayer），接着通过对包括铜种晶层的晶体表面整体实施镀铜处理，凹部内完全被铜埋入。之后，通过CMP（Chemical Mechanical Polishing、化学机械抛光（化学机械研磨））处理等去除晶片表面的多余的铜薄膜（专利文献2）。
参照图1说明上述的金属填埋工序。图1是表示现有技术的半导体晶片的凹部的填埋工序的图。在形成于半导体晶片W上的、例如由SiO2膜构成的层间绝缘膜等绝缘层2的表面上，形成有与用于单镶嵌加工（Single Damascene Process）、双镶嵌加工（Dual DamasceneProcess）、三维安装加工等的导通孔（via hole）、通孔（through hole）以及槽（trench）等对应的凹部4，在凹部4的底部，以露出状态形成有例如由铜构成的下层的配线层6（参照图1的部分（A））。
具体而言，该凹部4包括：字线和位线等配线构造的形成得细长的截面为凹状的槽（trench）4A；和用于连接上下字线或位线的、形成于槽4A的底部的一部分的孔4B。孔4B为导通孔或通孔。而且，配线层6露出到孔4B的底部。当孔4B被孔塞（via plug）等埋入时，下层的配线层或晶体管等元件和被埋入到槽4A的字线等经由孔塞电连接。另外，省略下层的配线层或晶体管等元件的图示。凹部4随着设计原则的细微化，其宽度或内径例如为数10nm左右，非常小，纵横尺寸比例如为2～4左右。另外，关于扩散防止膜和蚀刻停止（etching stop）膜等，省略图示并简化形状地进行记载。
首先，该半导体晶片W的表面上，也包括凹部4内的内表面，利用等离子体溅射装置大致均匀地形成例如包括TiN膜和Ti膜的层叠结构的阻挡层8（参照图1的部分（B））。接着，利用等离子体溅射装置在包括凹部4的内表面的晶片表面整体形成包括薄的铜膜的种晶层10作为金属膜（参照图1的部分（C））。接着，通过在晶片表面上实施镀铜处理，以例如包括铜的金属膜12埋入凹部4内（参照图1的部分（D））。之后，使用上述的CMP处理等去除晶片表面的多余的金属膜12、种晶膜10以及阻挡层8（参照图1的部分（E））。
现有技术文献
专利文献
专利文献1：日本特开2000－077365号公报
专利文献2：日本特开2006－148075号公报
发明内容
发明需要解决的课题
但是，一般在等离子体溅射装置内进行成膜的情况下，在半导体晶片侧施加偏压促进金属离子的引入，由此能够增加成膜速率（rate）。该情况下，过度增大偏压时，晶片表面被为了产生等离子体而导入到装置内的稀有气体例如氩气的离子溅射，沉积的金属膜被刮掉，因此偏置电力不设定得那么大。
但是，如上所述，形成包括铜膜的种晶膜10的情况下，如图1的部分（C）所示，由于各向异性离子直接被引入到凹部内，种晶膜很难附着于凹部4内的侧壁的下部的区域的部分。因此，长时间进行成膜处理直到在侧壁上形成充分的厚度的种晶膜10时，尤其在孔4B的开口部，以能够夹着该开口的形状沉积种晶膜10，产生突出到凹部4的开口部的外伸（overhang）部分14。因此，之后工序中，即使通过镀层法等利用包括铜膜的金属膜12埋入该凹部4，有时内部也不被充分地填埋而产生空隙（void）16。即，不断推进细微化的今天，即使使用镀层法有时也不能充分地埋入细微（微小）的凹部内。
为了解决上述问题点，如专利文献2所示，试图通过调整供给于载置台的偏置电力来控制成膜速率和溅射蚀刻的蚀刻速率（etchingrate），从而进行良好的埋入，但是由于最近进一步的细微化的要求，即使利用上述的成膜方法，也难以充分解决上述的问题。本发明是着眼于如上的问题，是能够有效解决此问题而提出的。本发明提供一种能够在凹部内实施金属膜的成膜使得能够防止空隙等的成膜方法和成膜装置。
用于解决课题的技术方案
本发明者们对基于等离子体溅射的成膜方法进行了专心研究的结果，发现通过形成金属膜并且使该金属膜回流（reflow），能够在凹部内的底部充分地形成金属膜而防止空隙等的产生，由此做出了本发明。
根据本发明的第一方式，提供一种成膜方法，在能够被抽真空的处理容器内利用等离子体将金属靶电离而产生金属离子，并对上述处理容器内的载置台供给偏置电力，对上述载置的被处理体施加偏压，将所述金属离子引入到上述被处理体，在形成于上述被处理体的凹部内沉积金属的薄膜，上述成膜方法包括：
基膜形成工序，通过偏压将上述金属离子引入，在上述凹部内形成包含金属的基膜；
蚀刻工序，对上述被处理体施加偏压，并且在不产生所述金属离子的条件下生成等离子体，电离稀有气体并且将生成的稀有气体的离子引入对上述基膜进行蚀刻；和
成膜回流工序，利用施加在上述被处理体上的偏压将上述金属离子引入，沉积由金属膜构成的主膜并且使上述主膜加热回流。
根据本发明的第二方式，在能够被抽真空的处理容器内利用等离子体将金属靶电离而产生金属离子，并对上述处理容器内的载置台供给偏置电力，对上述载置的被处理体施加偏压，将上述金属离子引入到上述被处理体，在形成于上述被处理体的凹部内沉积金属的薄膜，上述成膜方法包括：
成膜蚀刻工序，通过偏压将上述金属离子引入，在上述凹部内形成包含金属的基膜，并且对上述基膜进行蚀刻；和
成膜回流工序，通过偏压将上述金属离子引入，沉积由金属膜构成的主膜，并且使上述主膜加热回流。
根据本发明的第三方式，提供一种成膜装置，其包括：
处理容器，其能够被抽真空；
载置台，其用于载置形成有凹部的被处理体；
气体导入单元，其向上述处理容器内导入规定的气体；
等离子体产生源，其用于向上述处理容器内产生等离子体；
金属靶，其设置于上述处理容器内，用于被上述等离子体电离；
偏压电源，其对上述载置台供给高频的偏置电力；和
装置控制部，其控制装置整体以实施基于第一方式或第二方式的成膜方法。
附图说明
图1是表示现有技术的半导体晶片的凹部的填埋工序的图。
图2是表示本发明的成膜装置的一个例子的截面图。
图3是用于说明本发明的成膜方法的第一实施例的工序图。
图4是用于详细说明本发明的成膜方法的特征性工序的放大工序图。
图5是表示偏置电力和晶片上表面上的Cu成膜量的关系的曲线。
图6是表示成膜量的最大值Td与蚀刻量Te的比（Te/Td）和埋入结果的关系的图。
图7是表示比（Te/Td）为0.33以上的区域的图表。
图8A是表示与供给到靶的直流电力的变化对应的偏置电力和比（Te/Td）的关系的曲线。
图8B是图8A的放大图。
图9是说明具有本发明的成膜方法的第二实施例的特征的成膜蚀刻工序的图。
具体实施方式
下面基于附图详述本发明的成膜方法和成膜装置的一个实施例。图2是表示本发明的成膜装置的一个例子的截面图。在此，作为成膜装置，以ICP（Inductively Coupled Plasma、电感耦合等离子体）型等离子体溅射装置为例进行说明。
如图2所示，成膜装置20具有例如由铝等成形为筒体状的处理容器22。处理容器22接地。在处理容器22的底部24设置有排气口26，排气口26上，经由进行压力调整的节流阀（throttle valve）28连接有真空泵30。由此，处理容器22能够被抽真空。另外，在处理容器22的底部24，设置有气体导入口29作为向处理容器22内导入所需的规定的气体的气体导入单元。通过包括气体流量控制器、阀门等的气体控制部31，从气体导入口29供给稀有气体（例如氩气（Ar气））或其他所需的气体（例如氮气（N2气等））作为等离子体激发用气体。
在处理容器22内设置有用于载置作为被处理体的半导体晶片W（以下称为‘晶片W’）的载置台构造32。载置台构造32包括成形为圆板状的载置台34和支承载置台34并且连接于接地侧的、即接地的中空筒体状的支柱36。从而，载置台34也接地。该载置台34例如由铝合金等导电材料构成，其中设置有冷却套（cooling jacket）38，经由未图示的制冷剂流路供给制冷剂，由此能够控制晶片温度。
另外，在载置台34的上表面侧设置有内部具有电极42A的例如由铝等陶瓷材料构成的薄的圆板状的静电吸盘42，能够利用静电力吸附晶片W。另外，支柱36的下部贯通形成于处理容器22的底部24的中心部的插通孔44向下方延伸。支柱36能够通过未图示的升降机构上下移动，能够使载置台构造32整体进行升降。
以包围支柱36的方式设置有能够伸缩的蛇腹状的金属波纹管（bellows）46。金属波纹管46的上端气密地与载置台34的下表面接合，另外金属波纹管46的下端气密地与底部24的上表面接合。由此，能够一边维持处理容器22内的气密性一边使载置台构造32升降。
另外，在底部24从其向上方直立设置有例如三根（图示的例子中只表示两根）支承销48，另外对应于支承销48在载置台34上形成有销插通孔50。从而，当使载置台34下降了时，由贯通销插通孔50的支承销48的上端部支承晶片W。由此，能够在支承销48的上端部和从外部进入到处理容器22内的搬送臂（未图示）之间转移晶片W。另外，在处理容器22的下部侧壁上设置有允许搬送臂进入到处理容器22内的搬出搬入口52，在该搬出搬入口52设置有能够开闭的门阀G。在门阀G的相反侧例如设置有真空搬送室54。
另外，设置于载置台34上的静电吸盘42的电极42A上，经由供电线56连接有吸盘用电源58。由此，晶片W通过静电力被吸附于静电吸盘42。另外，供电线56上连接有偏置用（偏压用）高频电源62，经由该供电线56偏置用的高频电力能够被供给到静电吸盘42的电极42A。该高频电力的频率例如为13.56MHz。
另一方面，例如包括氧化铝等电介体的对高频具有透过性的透过板64经由Ｏ形密封圈等密封部件66气密地设置于处理容器22的顶部。并且，等离子体产生源68设置于透过板64的上部，该等离子体产生源68使作为等离子体激发用气体的稀有气体（例如Ar气）等离子体化从而在处理容器22内的处理空间S产生等离子体。
另外，作为等离子体激发用气体，也可以以其他的稀有气体例如He、Ne等代替Ar使用。具体而言，等离子体产生源68具有对应于透过板64而设置的感应线圈部70，该感应线圈部70上连接有等离子体产生用的例如13.56MHz的高频电源72，经由透过板64能够将高频导入到处理空间S。
另外，在透过板64的正下方设置有使被导入的高频扩散的例如包括铝的遮护板（baffle plate）74。并且，在该遮护板74的下部设置有金属靶76，该金属靶76包围处理空间S的上部侧方，例如具有截面朝向内侧倾斜、环状（扁平的、顶部被平面截断的圆锥）的形状，金属靶76上连接有供给用于吸引Ar离子的电压的靶用的可变直流电源78。另外，也可以以交流电源代替直流电压78使用。
另外，在金属靶76的外周侧设置有在金属靶76的内侧的空间产生磁场的磁铁80。此处，作为金属靶76的材料，例如使用Cu（铜），该Cu的靶76被等离子体中的Ar离子溅射，放出Cu的金属原子或者金属原子团。被放出的大多数Cu的金属原子或者金属原子团在通过等离子体时被电离。
另外，在金属靶76的下部设置有包围处理空间S例如包括铝或者铜的圆筒状的保护罩部件82。保护罩部件82连接在接地侧，被接地。另外，保护罩部件82的下部向内侧弯曲，延伸到载置台34的侧部附近。即，保护罩部件82的内侧的端部包围载置台34的外周侧。
成膜装置20的各构成部为连接于例如包括计算机等装置控制部84而被控制的构成。具体而言，装置控制部84控制偏置用高频电源62、等离子体产生用的高频电源72、可变直流电源78、气体控制部31、节流阀28、真空泵30等的动作。另外，被装置控制部84执行的程序存储于计算机可读取的存储介质86，其被读入至装置控制部84。存储介质86例如可以为软盘、光盘（Compact Disk：CD）、硬盘、闪存或者数字多功能光盘（Digital Versatile Disk：DVD）等。
＜成膜方法的说明＞
接着，参照图3至图7说明如上述构成的等离子体成膜装置的动作。另外，在图3和图4中对于与图1所示的构成部分相同的构成部分添加相同的参照符号。
如图3的部分（A）所示，在形成于晶片W上的例如包括SiO2膜的层间绝缘膜等的绝缘层2的表面形成有凹部4，该凹部4对应于单镶嵌（Single Damascene）工序、双镶嵌（Dual Damascene）工序、三维安装工序等中使用的导通孔、通孔、槽（trench）等，例如包括铜的、下层的配线层6露出到凹部4的底部。
具体而言，凹部4包括：规定字线、位线等的形成得细长的截面为凹状的槽（trench）4A和形成在规定连接上下字线或者位线的孔塞的槽4A的底部的一部分的孔4B。孔4B相当于导通孔或通孔。配线层6露出到孔4B的底部。配线层6与下层的配线层（未图示）、晶体管等元件（未图示）电连接。随着设计原则的细微化，凹部4的宽度或者内径设定得非常小，例如为数10nm左右，纵横尺寸比例如为2～4左右。另外，关于扩散防止膜和蚀刻停止膜等，省略图示并简化形状地进行记载。
如图3的部分（B）所示，利用等离子体溅射装置等，在该晶片W的表面上，也包括凹部4内的内表面大致均匀地预先形成有例如包括TiN膜和Ti膜的层叠结构的阻挡层8。
接着，将这样形成的晶片W搬入到图2所示的成膜装置20内，将该晶片W载置于载置台34上，利用静电吸盘42进行吸附。首先，在装置控制部84的控制下，一边运行气体控制部31使Ar气在通过运行真空泵30已被排气成真空的处理容器22内流动，一边控制节流阀28使处理容器22内维持在规定的压力。之后，从可变直流电源78对金属靶76施加直流电力，进而从等离子体产生源68的高频电源72对感应线圈部70供给高频电力（等离子体电力）。
另一方面，装置控制部84也对偏置用高频电源62发出指令，对静电吸盘42的电极42A供给规定的偏置用的高频电力。在这样被控制的处理容器22内，通过供给到感应线圈部70的高频电力形成氩等离子体从而生成氩离子，这些离子被施加在金属靶76上的电压吸引，与金属靶76碰撞，该金属靶76被溅射放出金属粒子。这时，根据施加在靶76上的直流电力控制放出的金属粒子的量。
另外，大多数来自被溅射的金属靶76的金属粒子即金属原子或金属原子团在等离子体中通过时被电离。因此，金属粒子中混有被电离的金属离子和电中性的中性金属原子，这种金属粒子向下方飞散。尤其是，处理容器22内的压力有所提高，由此提高等离子体密度，能够高效地电离金属粒子。根据从高频电源72供给的高频电力，控制这时的电离率。
通过施加在静电吸盘42的电极42A上的偏置用的高频电力，在半导体晶片面的上方形成有具有数mm左右的厚度的离子壳层（ionsheath）区域。金属离子进入离子壳层区域时，以具有强的指向性向晶片W侧加速的方式被吸引，沉积在晶片W上，形成金属的薄膜。
根据如上所述的动作，在本实施方式中，依次进行如下工序：基膜形成工序（图3的部分（C）），通过偏压将在成膜装置20内生成的金属离子向晶片W方向引入，在凹部4内形成包括金属的基膜90；蚀刻工序（图3的部分（D）），对晶片施加偏压，并且在不产生金属离子的条件下生成等离子体，将稀有气体电离，并且将产生的离子向晶片W方向引入对基膜进行蚀刻；和成膜回流工序（图3的部分（E）），通过施加在晶片上的偏压将金属离子向晶片W方向引入，沉积由金属膜构成的主膜92，并且使主膜92加热回流。另外，图4的部分（A）至（C）将孔4B的部分进行放大，示意性地表示对应于图3的部分（C）至（E）的工序。
首先，如图3的部分（C）和图4的部分（A）所示，基膜形成工序中使用如上所述的成膜方法，在包括凹部4的内表面的晶片W的表面整个面形成由Cu膜构成的基膜90。形成基膜90时，如下所述，对于晶片W的上表面的Cu的成膜量为最大的偏置电力被施加在电极42A上。
成膜装置20中进行的溅射中，金属离子和Ar离子通过偏置电力同时被引向晶片W的表面，金属离子用于成膜，Ar离子对沉积的薄膜进行蚀刻而将其刮掉。即，金属离子和Ar离子具有相反的作用。
因而，根据金属离子的成膜速率与Ar气的蚀刻速率的差，决定晶片表面上形成的薄膜的成膜量。图5表示晶片表面的Cu的成膜量和偏置电力的关系。即，从偏置电力大致为零的状态增加偏置电力时，随着偏置电力的增加Cu的成膜量增加，Cu的成膜量在点P1达到峰值。并且，偏置电力进一步增加时，随此Cu的成膜量随即降低。
并且，到达点P2时，Cu离子的成膜速率和蚀刻速率变得相同，晶片表面的成膜量变为零。并且，偏置电力进一步增加时，Cu的成膜不再进行，相反基膜90随即被蚀刻。
基膜形成工序中，如上所述，以Cu的成膜量达到最大的偏置电力、即图5中的点P1的（或者包括点P1的区域A1内的）偏置电力，形成基膜90。
该结果是，金属离子的向下的方向的指向性变高，因此在晶片表面内、朝向上方的面、即晶片W的上表面、孔4B的底面、槽4A的底面上形成厚的基膜90，与此相比，在槽4A的侧面和孔4B的侧面形成薄的基膜。这里的Cu的成膜量例如为30nm左右。
基膜形成工序中的处理条件例如如下：
处理压力优选为50～200mTorr，并且，进一步优选控制在65～100mTorr的范围内。具体而言，处理压力例如可设定为90mTorr。
等离子体用高频电力优选为3～6kw，并且，进一步优选控制在4～5kw的范围内。具体而言，等离子体用高频电力例如可设定为4kw。
供给于靶的直流电力优选为4～20kw，并且，进一步优选控制在8～12kw的范围内。具体而言，供给于靶的直流电力例如可设定为10kw。
偏置电力优选为25～300W，并且，进一步优选控制在100～200W的范围内。具体而言，偏置电力例如可设定为200W。
晶片温度优选为50～200℃，并且，进一步优选控制在50～175℃的范围内。具体而言，晶片温度例如可设定为50℃。
接着，如图3的部分（D）和图4的部分（B）所示，蚀刻工序中，在不产生金属离子的条件下，生成等离子体，将稀有气体电离，并且通过施加在晶片上的偏压将产生的离子引向晶片W方向，对基膜90进行蚀刻。该蚀刻工序中，主要进行基膜90的蚀刻。具体而言，为了不产生Cu离子，将等离子体用的高频电力和施加在靶76上的直流电力都设定为零。
另外，蚀刻工序中的偏置电力设定得比基膜形成工序中的偏置电力大。在此，在静电吸盘42的电极42A和接地的保护罩部件82之间形成高频的电容耦合回路，产生Ar气的等离子体，该Ar离子如上所述被引入到晶片W侧进行蚀刻。另外，该蚀刻工序中的处理压力（容器内压力）设定得比基膜形成工序中的处理压力小。
该蚀刻的结果是，晶片W的表面当中的朝向上方的面、即晶片W的上表面、孔4B的底面以及槽4A的底面的厚的基膜90被蚀刻而变薄。此时，尤其如图4的部分（B）所示，当沉积在细微的孔4B的底面的基膜90Ａ被溅射而被蚀刻时，这时产生的Cu的金属粒子94如箭头96所示飞散而沉积在孔4B内的侧壁。该结果是，沉积在该孔4B内的侧壁上的基膜90的厚度增加，在该侧壁部分形成充分的厚度的基膜90。
该蚀刻工序中的处理条件例如如下所述。
处理压力优选为0.4～10mTorr，并且进一步优选控制在1～2.5mTorr的范围内。具体而言，处理压力可以设定为2.5mTorr。
等离子体用高频电力为0V，供给于靶的直流电力也为0V。
偏置电力优选为1000～3000W，并且，进一步优选控制在2000～2500W的范围内。具体而言，偏置电力可以设定为2400W。
晶片温度优选为25～200℃，并且，进一步优选控制在50～100℃的范围内。具体而言，晶片温度可以设定为50℃。
如上所述，通过将蚀刻工序的偏置电力设定得比基膜形成工序的偏置电力大，能够提高Ar离子的指向性，能够更有效地进行蚀刻。另外，通过将蚀刻工序中的处理压力设定得比基膜形成工序的处理压力大，也能够提高Ar离子的指向性，能够更有效地进行蚀刻。
接着，如图3的部分（E）和图4的部分（C）所示，在成膜回流工序中，一边将金属离子引向晶片W方向使由金属膜构成的主膜92沉积，一边使主膜92加热回流。具体而言，此处再次施加等离子体用的高频电力，并且对金属靶76也施加直流电力，产生Cu的金属离子，从而进行Cu膜的成膜和蚀刻。更具体而言，除了形成由金属膜即Cu膜构成的主膜92之外，还通过提高偏置电力根据离子的能量使晶片温度上升，例如将晶片温度设定在25～200℃的范围内，促进Cu膜的回流。
因此，成膜回流工序中，将偏置电力设定得比之前的基膜形成工序中的偏置电力大。具体而言，在图5中与利用Cu离子成膜的成膜速率和蚀刻速率大致均衡的点P2相比靠左侧的广大的区域A2且与区域A1相比相当靠右侧的部分中的偏置电力下，进行处理。另外，成膜回流工序中的处理压力设定得比蚀刻工序中的处理压力高。
由此，由沉积在表面上的Cu膜构成的主膜92变得非常软易于流动，在孔4B的侧壁沉积了充分的厚度的基膜90上，如箭头98（图4的区域（C））所示向孔4B内扩散。该结果是，孔4B的底部中的主膜92A如露白箭头100所示逐渐变厚（bottomup，由下而上沉积）。
如果长时间充分地进行成膜回流工序，则虽然根据孔径而有差别，但是大致能够完全填埋孔4B内（图3的部分（E）），但是也可以不完全填埋。任何情况下，通过进行这种成膜回流工序，在此都由下而上（bottomup）沉积从而能够抑制孔4B内产生空隙。另外，即使凹部4的纵横尺寸比提高，也能够正常进行该填埋。图3的部分（E）中，孔4B内完全被主膜92填埋，但是孔4B的上方的槽4A内没有完全被填埋。
成膜回流工序中的处理条件例如如下所述。
处理压力优选为50～200mTorr，并且，进一步优选控制在65～100mTorr的范围内。具体而言，处理压力例可以设定为90mTorr。
等离子体用高频电力优选为3～6kw，并且，进一步优选控制在4～5kw的范围内。具体而言，等离子体用高频电力可以设定为4kw。
供给于靶的直流电力优选为2～12kw，并且，进一步优选控制在3～6kw的范围内。具体而言供给于靶的直流电力可以设定为5kw。
偏置电力优选控制在300～1000W的范围内。具体而言，偏置电力可以设定为600W。
晶片温度优选为25～200℃，并且，进一步优选控制在50～100℃的范围内。具体而言，晶片温度可以设定为80℃。
在此，为了促进Cu膜的回流，如上所述，晶片温度进一步优选为50～100℃的范围。在晶片温度低于25℃的情况下，Cu膜的扩散发生得不充分，因此产生空隙等可能性增大。另外，在晶片温度高于200℃的情况下，相反Cu膜变得过于软，强烈地发生扩散，凹部的侧壁部分的Cu膜流下到凹部，因此不予以优选。
如上所述，通过将成膜回流工序中的处理压力设定得比蚀刻工序中的处理压力高，Ar离子的朝向下方的指向性提高，因此，相应地能够使由Cu膜构成的主膜92易于流动。
结束如上所述的成膜回流工序之后，从处理装置20的处理容器22内将晶片W取出到外部，接着如图3的部分（F）所示通过对晶片表面实施镀铜处理，以由铜构成的薄膜101完全埋入凹部4内。之后，如图3的部分（G）所示，通过CMP处理等去除晶片表面多余的薄膜101、主膜92、基膜90以及阻挡层8。
该情况下，在凹部4内埋入有充分量的Cu膜，因此在非常短的时间内就能够完成镀层处理，因此，能够减少镀层的载荷。而且，在不需要镀层处理的情况下或者如上所述由于镀层处理时间短，能够抑制镀液中的杂质侵入到Cu膜的薄膜中，因此通过后工序中进行的退火处理，充分发生Cu的晶粒生长，能够降低相应量的电阻。
如上所述，根据本发明的实施方式，通过在可真空排气的处理容器22内对金属靶76进行溅射而从金属靶76放出粒子，将放出的金属原子或金属原子团电离产生金属离子，利用偏压将金属离子引入到载置在处理容器内的载置台34上的、并且形成有凹部的晶片W，沉积金属的薄膜，此时无论线宽或者孔径减小，还是纵横尺寸比增大，通过进行基膜形成工序、蚀刻工序、成膜回流工序，都能够在被处理体的表面充分地沉积金属的薄膜，能够无空隙地在凹部内实施金属膜的成膜。
另外，由于能够在凹部内充分地沉积金属的薄膜，于是能够缩短其后工序中进行的基于镀层法的埋入处理的时间，或者能够不需要该镀层处理本身。
＜成膜回流工序的埋入的评价＞
接着，进行了关于成膜回流工序中的凹部的埋入特性的实验，因此，针对其结果进行说明。图6是表示成膜量的最大值Td与蚀刻量Te的比（Te/Td）和埋入结果的关系的图，图7是表示比（Te/Td）为0.33以上的区域的图表。
在此，对与设依赖于偏置电力的大小的成膜量的最大值为Td、Cu膜的主膜（92）的蚀刻量为Te时的比（Te/Td）相对的埋入特性进行了评价。成膜量的最大值Td为图5的点P1的成膜量（最大值），蚀刻量以改变偏置电力时的Cu的成膜量与Td的差来表示。
另外，比（Te/Td）在0.11～0.58之间变化，其他的处理条件是，处理压力为90mTorr，等离子体产生用的高频电力为4kw，靶用的直流电力为5kw。如图6所示，在比（Te/Td）为0.11的情况下，由沉积的Cu膜构成的主膜在凹部的开口处如箭头102所示被向上方拉，因此不产生回流。另外，在比（Te/Td）为0.16的情况下，由Cu膜构成的主膜如箭头104所示在凹部的侧壁部分性地流动而凝聚，因此不优选。
与此相对，在比（Te/Td）为0.33和0.58的情况下，如箭头106所示，由Cu膜构成的主膜沿着侧壁逐渐扩散到凹部内，能够显示出良好的结果。从而，可以判断为了正常进行成膜回流工序，需要将比（Te/Td）设定为0.33以上。另外，在靶的直流电力和偏置电力的关系中比（Te/Td）也变化，两者的关系中比（Te/Td）为0.33以上的区域为图7中斜线所示的区域。因而，根据图7可以判断，偏置电力需要0.25kw以上，供给于靶的直流电力至少需要3kw。
接着，更加详细地研究了将供给于靶的直流电力设为3kw、4kw以及5kw时的偏置电力和比（Te/Td）的关系。图8A和图8B表示其结果。这些图中，横轴为偏置电力，纵轴为比（Te/Td）。图8A表示整体图，图8B表示图8A中的一部分的放大图。此时的处理条件是，处理压力为90mTorr，等离子体产生用高频电力为4kw。
如图8A所示，越增大偏置电力，比（Te/Td）也随即变得越大。并且，在使偏置电力恒定（一定）的情况下，供给于靶的直流电力越增大，比（Te/Td）随即变得越小。该结果是，如图8B所示，可以判断，为了将比（Te/Td）设为上述的0.33以上，需要在供给于靶的直流电力为3kw的情况下将偏置电力设定为200W以上、在供给于靶的直流电力为4kw的情况下将偏置电力设定为280W以上、在供给于靶的直流电力为5kw的情况下将偏置电力设定为500W以上。
＜本发明的成膜方法的第二实施例＞
接着说明本发明的成膜方法的第二实施例。参照图3进行了说明的之前的第一实施例中，为了在凹部4的尤其是在孔4B内的侧壁部分形成充分的厚度的基膜90，进行基膜形成工序（图3的部分（C））和蚀刻工序（图3的部分（D））的两个工序，但是也可以只进行成膜蚀刻工序的一个工序代替两个工序。成膜蚀刻工序中，一边利用偏压将金属离子向晶片方向引入形成基膜，一边对基膜进行蚀刻。图9是说明本发明的成膜方法的第二实施例的成膜蚀刻工序的图。
成膜蚀刻工序中，无论是基于Cu离子的成膜还是基于Ar离子的蚀刻，每次都一同进行适当的量。具体而言，成膜蚀刻工序中的偏置电力设定得比之前的第一实施例的基膜形成工序中的偏置电力大。具体而言，以图5中的区域A3的部分、即比点P2稍微靠左侧的部分中的偏置电力，进行成膜蚀刻工序。由此，在晶片W的表面，尤其在朝向上方的面形成Cu的基膜90的同时，在基膜90形成得较厚的部分、即沉积在孔4B的底面或槽4A的底面的基膜90被强烈地蚀刻。通过该蚀刻而飞散的金属粒子沉积在凹部4的侧壁、尤其在孔4B的侧壁，使该侧壁部分的基膜90的厚度如参照图3的部分（D）和图4的部分（B）说明的那样厚。
成膜蚀刻工序中的处理条件例如如下所述。
处理压力优选为50～200mTorr，进一步优选控制在65～100mTorr的范围内。具体而言，处理压力可以设定为90mTorr。
等离子体用高频电力优选为3～6kw，进一步优选控制在4～5kw的范围内。具体而言，等离子体用高频电力可以设定为4kw。
供给于靶的直流电力优选为4～20kw，进一步优选控制在8～12kw的范围内。具体而言，供给于靶的直流电力可以设定为10kw。
偏置电力优选为400～2000W，进一步优选控制在400～1200W的范围内。具体而言，偏置电力可以设定为1000W。
晶片温度优选为25～200℃，进一步优选控制在25～100℃的范围内。具体而言，晶片温度可以设定为50℃。
进行成膜蚀刻工序之后，进行图3的部分（E）中说明的成膜回流工序、图3的部分（F）中说明的镀层工序以及图3的部分（G）中说明的CMP处理。另外，如之前在第一实施例中所说明的那样，有时也能够省略镀层工序。该第二实施例中，也能够发挥与之前的第一实施例同样的作用效果。
另外，各实施例中，阻挡层8采用了TiN膜和Ti膜的层叠结构，但是并不限于此，作为阻挡层8还可以使用从包括Ti膜、TiN膜、Ta膜、TaN膜、TaCN膜、W（钨）膜、WN膜、Zr膜的群中选择的一个以上的膜的单层结构或者层叠结构。
另外，各实施例中，作为凹部4的结构以包括槽4A和孔4B的两层结构的凹部为例进行了说明，但是并不限于此，作为凹部4只包括槽或孔的、所谓的单层结构的凹部，当然本发明也能够适用于。
另外，各高频电源的频率也并不限于13.56MHz，其他的频率，优选例如400kHz～60MHz，进一步优选400kHz～27.0MHz。另外，作为等离子体用的稀有气体并不限于Ar气，也可以使用其他的稀有气体例如He或者Ne等，或者添加有氢的稀有气体。
另外，此处作为被处理体以半导体晶片为例进行了说明，但是该半导体晶片也包括硅基板、GaAs、SiC、GaN等化合物半导体基板，而且不限于这些半导体基板，本发明也能够适用于用于液晶显示装置的玻璃基板、陶瓷基板等。
参照一些实施方式说明了本发明，但是本发明并不限于已公开的实施方式，也可以在所附的权利要求的主旨内进行各种的变形或变更。
本国际申请主张基于2010年9月28日申请的日本国专利申请2010－217895号的优先权，其全部内容援引于此。

Claims (18)

1.一种成膜方法，在能够被抽真空的处理容器内利用等离子体将金属靶电离而产生金属离子，并对所述处理容器内的载置台供给偏置电力，对载置于所述载置台的被处理体施加偏压，将所述金属离子引入到所述被处理体，在形成于所述被处理体的凹部内沉积金属的薄膜，所述成膜方法包括：
基膜形成工序，通过偏压将所述金属离子引入到所述被处理体，在所述凹部内形成包含金属的基膜；
蚀刻工序，对所述被处理体施加偏压，并且在不产生所述金属离子的条件下生成等离子体，电离稀有气体并且将生成的稀有气体的离子引入到所述被处理体，对所述基膜进行蚀刻；和
成膜回流工序，利用施加在所述被处理体上的偏压将所述金属离子引入到所述被处理体，沉积由金属膜构成的主膜，并且使所述主膜加热回流。
2.如权利要求1所述的成膜方法，其特征在于：
所述蚀刻工序中的偏置电力比所述基膜形成工序中的偏置电力大。
3.如权利要求1所述的成膜方法，其特征在于：
所述蚀刻工序中的所述处理容器内的压力比所述基膜形成工序中的所述处理容器内的压力低。
4.如权利要求1所述的成膜方法，其特征在于：
所述成膜回流工序中的所述处理容器内的压力比所述蚀刻工序中的所述处理容器内的压力高。
5.如权利要求1所述的成膜方法，其特征在于：
所述蚀刻工序中，施加在所述靶上的直流电力设定为零，用于产生所述金属离子的高频电力设定为零。
6.如权利要求1所述的成膜方法，其特征在于：
所述成膜回流工序中，在规定的偏置电力下，成膜量的最大值Td和所述主膜被蚀刻的蚀刻量Te的比（Te/Td）设定为0.33以上。
7.如权利要求1所述的成膜方法，其特征在于：
在所述成膜回流工序中，所述被处理体的温度设定在25～200℃的范围内。
8.如权利要求1所述的成膜方法，其特征在于：
所述各工序在相同的处理容器内进行。
9.如权利要求1所述的成膜方法，其特征在于：
所述金属包括铜。
10.如权利要求1所述的成膜方法，其特征在于：
所述成膜回流工序之后，进行通过镀层处理将所述金属埋入所述凹部内的镀层工序。
11.一种成膜方法，在能够被抽真空的处理容器内利用等离子体将金属靶电离而产生金属离子，并对所述处理容器内的载置台供给偏置电力，对载置于所述载置台的被处理体施加偏压，将所述金属离子引入到所述被处理体，在形成于所述被处理体的凹部内沉积金属的薄膜，所述成膜方法包括：
成膜蚀刻工序，通过偏压将所述金属离子引入到所述被处理体，在所述凹部内形成包含金属的基膜，并且对所述基膜进行蚀刻；和
成膜回流工序，通过偏压将所述金属离子引入到所述被处理体，沉积由金属膜构成的主膜，并且使所述主膜加热回流。
12.如权利要求11所述的成膜方法，其特征在于：
所述成膜回流工序中，在规定的偏置电力下，成膜量的最大值Td和所述主膜被蚀刻的蚀刻量Te的比（Te/Td）设定为0.33以上。
13.如权利要求11所述的成膜方法，其特征在于：
在所述成膜回流工序中，所述被处理体的温度设定在25～200℃的范围内。
14.如权利要求11所述的成膜方法，其特征在于：
所述各工序在相同的处理容器内进行。
15.如权利要求11所述的成膜方法，其特征在于：
所述金属包括铜。
16.如权利要求11所述的成膜方法，其特征在于：
所述成膜回流工序之后，进行通过镀层处理将所述金属埋入所述凹部内的镀层工序。
17.一种成膜装置，其包括：
处理容器，其能够被抽真空；
载置台，其用于载置形成有凹部的被处理体；
气体导入单元，其向所述处理容器内导入规定的气体；
等离子体产生源，其用于向所述处理容器内产生等离子体；
金属靶，其设置于所述处理容器内，用于被所述等离子体电离；
偏压电源，其对所述载置台供给高频的偏置电力；和
装置控制部，其控制装置整体以实施权利要求1记载的成膜方法。
18.一种成膜装置，其包括：
处理容器，其能够被抽真空；
载置台，其用于载置形成有凹部的被处理体；
气体导入单元，其向所述处理容器内导入规定的气体；
等离子体产生源，其用于向所述处理容器内产生等离子体；
金属靶，其设置于所述处理容器内，用于被所述等离子体电离；
偏压电源，其对所述载置台供给高频的偏置电力；和
装置控制部，其控制装置整体以实施权利要求11记载的成膜方法。
CN2011800274241A 2010-09-28 2011-09-26 成膜方法和成膜装置 Pending CN102918633A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2010-217895 2010-09-28
JP2010217895A JP5392215B2 (ja) 2010-09-28 2010-09-28 成膜方法及び成膜装置
PCT/JP2011/071892 WO2012043478A1 (ja) 2010-09-28 2011-09-26 成膜方法及び成膜装置

Publications (1)

Publication Number Publication Date
CN102918633A true CN102918633A (zh) 2013-02-06

Family

ID=45892922

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2011800274241A Pending CN102918633A (zh) 2010-09-28 2011-09-26 成膜方法和成膜装置

Country Status (6)

Country Link
US (1) US20130237053A1 (zh)
JP (1) JP5392215B2 (zh)
KR (1) KR101481924B1 (zh)
CN (1) CN102918633A (zh)
TW (1) TW201227827A (zh)
WO (1) WO2012043478A1 (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108149226A (zh) * 2016-12-06 2018-06-12 株式会社爱发科 成膜装置及成膜方法
CN111826627A (zh) * 2020-08-07 2020-10-27 中国电子科技集团公司第三十八研究所 一种用于提高导通孔真空镀膜深度的工艺室和镀膜线
CN112292473A (zh) * 2018-06-01 2021-01-29 株式会社岛津制作所 导电膜形成方法、以及配线基板的制造方法
CN112585728A (zh) * 2018-08-22 2021-03-30 东京毅力科创株式会社 处理方法

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5719212B2 (ja) * 2011-03-30 2015-05-13 東京エレクトロン株式会社 成膜方法およびリスパッタ方法、ならびに成膜装置
JP5969306B2 (ja) * 2012-08-08 2016-08-17 東京エレクトロン株式会社 Ｃｕ配線の形成方法
JP2014075398A (ja) 2012-10-03 2014-04-24 Tokyo Electron Ltd プラズマ処理方法及びプラズマ処理装置
JP6163064B2 (ja) 2013-09-18 2017-07-12 東京エレクトロン株式会社 成膜装置及び成膜方法
JP6268036B2 (ja) * 2014-05-16 2018-01-24 東京エレクトロン株式会社 Ｃｕ配線の製造方法
JP2016111047A (ja) * 2014-12-02 2016-06-20 東京エレクトロン株式会社 Ｃｕ配線の形成方法および半導体装置の製造方法
KR102324826B1 (ko) 2015-04-02 2021-11-11 삼성전자주식회사 배선 구조물, 배선 구조물 형성 방법 및 반도체 장치의 제조 방법
JP6748491B2 (ja) * 2016-06-27 2020-09-02 東京エレクトロン株式会社 基板に形成された凹部に銅配線を形成するための前処理を行う方法、及び、処理装置
US10438846B2 (en) 2017-11-28 2019-10-08 Taiwan Semiconductor Manufacturing Co., Ltd. Physical vapor deposition process for semiconductor interconnection structures
US10847482B2 (en) * 2018-05-16 2020-11-24 Micron Technology, Inc. Integrated circuit structures and methods of forming an opening in a material
US10651100B2 (en) 2018-05-16 2020-05-12 Micron Technology, Inc. Substrates, structures within a scribe-line area of a substrate, and methods of forming a conductive line of a redistribution layer of a substrate and of forming a structure within a scribe-line area of the substrate
FR3099490B1 (fr) 2019-08-02 2022-12-02 X Fab France Procédé de formation d’un film de tantale à basse résistivité
US11492699B2 (en) * 2021-02-17 2022-11-08 Applied Materials, Inc. Substrate temperature non-uniformity reduction over target life using spacing compensation

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1552097A (zh) * 2001-05-04 2004-12-01 ���������ƴ���ʽ���� 具有连续沉积和蚀刻的电离pvd
JP2007207830A (ja) * 2006-01-31 2007-08-16 Tokyo Electron Ltd シード膜の成膜方法、プラズマ成膜装置及び記憶媒体
CN101044259A (zh) * 2004-10-19 2007-09-26 东京毅力科创株式会社 等离子体溅射成膜方法和成膜装置
JP2008045219A (ja) * 2007-10-22 2008-02-28 Canon Anelva Corp リフロースパッタリング方法及びリフロースパッタリング装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0735577A3 (en) * 1994-12-14 1997-04-02 Applied Materials Inc Deposit process and apparatus
US5962923A (en) * 1995-08-07 1999-10-05 Applied Materials, Inc. Semiconductor device having a low thermal budget metal filling and planarization of contacts, vias and trenches
US7744735B2 (en) * 2001-05-04 2010-06-29 Tokyo Electron Limited Ionized PVD with sequential deposition and etching
US7901545B2 (en) * 2004-03-26 2011-03-08 Tokyo Electron Limited Ionized physical vapor deposition (iPVD) process
JP2006148074A (ja) * 2004-10-19 2006-06-08 Tokyo Electron Ltd 成膜方法及びプラズマ成膜装置
JP2006148075A (ja) * 2004-10-19 2006-06-08 Tokyo Electron Ltd 成膜方法及びプラズマ成膜装置
US7378002B2 (en) * 2005-08-23 2008-05-27 Applied Materials, Inc. Aluminum sputtering while biasing wafer
JP5023505B2 (ja) * 2006-02-09 2012-09-12 東京エレクトロン株式会社 成膜方法、プラズマ成膜装置及び記憶媒体
US20070235319A1 (en) * 2006-04-07 2007-10-11 Tokyo Electron Limited Multi-processing using an ionized physical vapor deposition (ipvd) system
JP4833088B2 (ja) * 2007-01-04 2011-12-07 キヤノンアネルバ株式会社 高温リフロースパッタリング装置
US20080190760A1 (en) * 2007-02-08 2008-08-14 Applied Materials, Inc. Resputtered copper seed layer
US8247030B2 (en) * 2008-03-07 2012-08-21 Tokyo Electron Limited Void-free copper filling of recessed features using a smooth non-agglomerated copper seed layer

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1552097A (zh) * 2001-05-04 2004-12-01 ���������ƴ���ʽ���� 具有连续沉积和蚀刻的电离pvd
CN101044259A (zh) * 2004-10-19 2007-09-26 东京毅力科创株式会社 等离子体溅射成膜方法和成膜装置
JP2007207830A (ja) * 2006-01-31 2007-08-16 Tokyo Electron Ltd シード膜の成膜方法、プラズマ成膜装置及び記憶媒体
JP2008045219A (ja) * 2007-10-22 2008-02-28 Canon Anelva Corp リフロースパッタリング方法及びリフロースパッタリング装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108149226A (zh) * 2016-12-06 2018-06-12 株式会社爱发科 成膜装置及成膜方法
CN108149226B (zh) * 2016-12-06 2021-05-04 株式会社爱发科 成膜装置及成膜方法
CN112292473A (zh) * 2018-06-01 2021-01-29 株式会社岛津制作所 导电膜形成方法、以及配线基板的制造方法
CN112585728A (zh) * 2018-08-22 2021-03-30 东京毅力科创株式会社 处理方法
CN112585728B (zh) * 2018-08-22 2024-05-17 东京毅力科创株式会社 处理方法
CN111826627A (zh) * 2020-08-07 2020-10-27 中国电子科技集团公司第三十八研究所 一种用于提高导通孔真空镀膜深度的工艺室和镀膜线

Also Published As

Publication number Publication date
US20130237053A1 (en) 2013-09-12
JP2012074522A (ja) 2012-04-12
KR20130095283A (ko) 2013-08-27
JP5392215B2 (ja) 2014-01-22
WO2012043478A1 (ja) 2012-04-05
TW201227827A (en) 2012-07-01
KR101481924B1 (ko) 2015-01-12

Similar Documents

Publication Publication Date Title
CN102918633A (zh) 成膜方法和成膜装置
CN101410952B (zh) 种膜的成膜方法、等离子体成膜装置和存储介质
JP5023505B2 (ja) 成膜方法、プラズマ成膜装置及び記憶媒体
US7922880B1 (en) Method and apparatus for increasing local plasma density in magnetically confined plasma
JP5551078B2 (ja) Ｈｉｐｉｍｓによる反応性スパッタリング
KR20010030504A (ko) 스퍼터된 도핑 씨드 층을 형성하는 방법 및 장치
KR101846049B1 (ko) Cu 배선의 제조 방법 및 기억 매체
JP5767570B2 (ja) Ｃｕ配線の形成方法およびＣｕ膜の成膜方法、ならびに成膜システム
US6200433B1 (en) IMP technology with heavy gas sputtering
KR20160068668A (ko) Cu 배선의 형성 방법 및 성막 시스템, 기억 매체
TW200824041A (en) Method and apparatus of forming film, and recording medium
US20180047624A1 (en) Cu WIRING FORMING METHOD AND SEMICONDUCTOR DEVICE MANUFACTURING METHOD
CN101432459B (zh) 成膜方法和成膜装置
US9406558B2 (en) Cu wiring fabrication method and storage medium
WO2009096095A1 (ja) 薄膜の形成方法、プラズマ成膜装置及び記憶媒体
TW201415554A (zh) Ｃｕ配線的形成方法及電腦可讀取之記憶媒體
JP2012209483A (ja) 成膜方法およびリスパッタ方法、ならびに成膜装置
JP4923933B2 (ja) バリヤ層の形成方法及びプラズマ成膜装置
WO2019082716A1 (ja) エッチング方法
KR20090010972A (ko) 박막 형성 방법 및 박막의 적층 구조

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned

Effective date of abandoning: 20160323

C20 Patent right or utility model deemed to be abandoned or is abandoned