JP2012209483A - 成膜方法およびリスパッタ方法、ならびに成膜装置 - Google Patents

成膜方法およびリスパッタ方法、ならびに成膜装置 Download PDF

Info

Publication number
JP2012209483A
JP2012209483A JP2011075126A JP2011075126A JP2012209483A JP 2012209483 A JP2012209483 A JP 2012209483A JP 2011075126 A JP2011075126 A JP 2011075126A JP 2011075126 A JP2011075126 A JP 2011075126A JP 2012209483 A JP2012209483 A JP 2012209483A
Authority
JP
Japan
Prior art keywords
mounting table
plasma
substrate
film
processing container
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2011075126A
Other languages
English (en)
Other versions
JP5719212B2 (ja
Inventor
Takashi Sakuma
隆 佐久間
Tadahiro Ishizaka
忠大 石坂
Tatsuo Hatano
達夫 波多野
Shiro Hayashi
志郎 林
Toshiaki Fujisato
敏章 藤里
Hiroyuki Yokohara
宏行 横原
Hiroshi Toshima
宏至 戸島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tokyo Electron Ltd
Original Assignee
Tokyo Electron Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd filed Critical Tokyo Electron Ltd
Priority to JP2011075126A priority Critical patent/JP5719212B2/ja
Priority to US13/433,527 priority patent/US20120247949A1/en
Publication of JP2012209483A publication Critical patent/JP2012209483A/ja
Application granted granted Critical
Publication of JP5719212B2 publication Critical patent/JP5719212B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H01L21/285—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation
    • H01L21/28506—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers
    • H01L21/28512—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table
    • H01L21/2855—Deposition of conductive or insulating materials for electrodes conducting electric current from a gas or vapour, e.g. condensation of conductive layers on semiconductor bodies comprising elements of Group IV of the Periodic Table by physical means, e.g. sputtering, evaporation
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/04—Coating on selected surface areas, e.g. using masks
    • C23C14/046—Coating cavities or hollow spaces, e.g. interior of tubes; Infiltration of porous substrates
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/06—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the coating material
    • C23C14/14—Metallic material, boron or silicon
    • C23C14/18—Metallic material, boron or silicon on other inorganic substrates
    • C23C14/185—Metallic material, boron or silicon on other inorganic substrates by cathodic sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C23C14/3435—Applying energy to the substrate during sputtering
    • C23C14/345—Applying energy to the substrate during sputtering using substrate bias
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5826—Treatment with charged particles
    • C23C14/5833—Ion beam bombardment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5873—Removal of material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/58—After-treatment
    • C23C14/5893—Mixing of deposited material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C23C16/509—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges using internal electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76865—Selective removal of parts of the layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76871—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers
    • H01L21/76873—Layers specifically deposited to enhance or enable the nucleation of further layers, i.e. seed layers for electroplating

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Physical Vapour Deposition (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

【課題】トレンチおよび／またはホールの間口のオーバーハングを抑制することができる成膜方法およびリスパッタリング方法を提供すること。
【解決手段】処理容器内にプラズマ生成ガスを導入しつつ誘導結合プラズマ生成機構により処理容器内に誘導結合プラズマを生成し、直流電源から金属ターゲットに直流電力を供給し、バイアス電源により載置台に高周波バイアスを印加して、載置台上の被処理基板に金属薄膜を堆積させる工程と、誘導結合プラズマ生成機構によるプラズマの生成と直流電源への給電を停止し、処理容器内にプラズマ生成ガスを導入しつつ載置台に高周波バイアスを印加して、処理容器内に容量結合プラズマを形成するとともにプラズマ生成ガスのイオンを被処理基板に引き込んで堆積された金属薄膜をリスパッタリングする工程とを有する。
【選択図】 図３

Description

本発明は、イオン化スパッタリングによる成膜方法およびリスパッタリング方法、ならびに成膜装置に関する。
半導体デバイスの製造においては、近時、半導体デバイスの高速化、配線パターンの微細化、高集積化の要求に対応して、配線材料に銅（Ｃｕ）が用いられるようになってきている。
Ｃｕ配線の形成方法としては、トレンチやホールが形成された層間絶縁膜全体にタンタル金属（Ｔａ）、チタン（Ｔｉ）、タンタル窒化膜（ＴａＮ）、チタン窒化膜（ＴｉＮ）などからなるバリア膜をＰＶＤ（Ｐｈｉｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ）であるプラズマスパッタリングで形成し、バリア膜の上に同じくプラズマスパッタリングによりＣｕシード膜を形成し、さらにその上にＣｕめっきを施してトレンチやホールを完全に埋め込み、ウエハ表面の余分な銅薄膜をＣＭＰ（Ｃｈｅｍｉｃａｌ Ｍｅｃｈａｎｉｃａｌ Ｐｏｌｉｓｈｉｎｇ）処理により研磨処理して取り除く技術が提案されている（例えば特許文献１）。
バリア膜やＣｕシード膜の成膜に用いられるプラズマスパッタリング装置としては、高いプラズマ密度が得られ、高いレートで成膜が可能な誘導結合プラズマ（ＩＣＰ）スパッタリング装置が用いられる（特許文献２）。
ところで、プラズマスパッタリングは、ターゲットから放出された金属粒子をプラズマによりイオン化して載置台に印加されたバイアスにより被処理基板に垂直に金属イオンを引き込んで成膜するものであるため、本質的にステップカバレッジが悪く、トレンチやホールの底部や肩部には厚く成膜されるが側壁には薄くしか成膜されない。このため、上記特許文献２に示すように、堆積後、ターゲットからの金属粒子の放出を停止させ、プラズマ生成ガスであるアルゴンガスを被処理基板に引き込んでトレンチ底部等の膜をスパッタしてトレンチやホールの側壁に再付着させて膜厚を厚くかつ均一にするリスパッタリングと称する技術が用いられている。
特開２００６−１４８０７５号公報 特開２００８−９８２８４号公報
しかしながら、ＩＣＰスパッタリング装置で生成される誘導結合プラズマは、高密度であるため、本質的に被処理基板の自己バイアス電圧（Ｖｄｃ）が低く、バイアスパワーを上昇させても十分なＶｄｃが得られず、リスパッタした金属がトレンチやホールの間口付近に再付着してオーバーハングが形成されてトレンチやホール内にスパッタされた金属粒子を供することができないことが懸念される。
本発明はかかる事情に鑑みてなされたものであって、トレンチおよび／またはホールを有する被処理基板に誘導結合プラズマスパッタリング装置により膜を形成する際に、トレンチおよび／またはホールの間口のオーバーハングを抑制することができる成膜方法およびリスパッタリング方法を提供することを課題とする。
また、誘導結合プラズマスパッタリング装置でありながら、トレンチおよび／またはホールの間口のオーバーハングを抑制することができる成膜装置を提供することを課題とする。
本発明の第１の観点では、被処理基板が収容される処理容器と、前記処理容器内で被処理基板を載置する載置台と、前記処理容器内にプラズマ生成ガスを導入するガス導入機構と、前記処理容器内に前記プラズマ生成ガスの誘導結合プラズマを生成するための誘導結合プラズマ生成機構と、成膜しようとする金属膜の金属からなる金属ターゲットと、前記金属ターゲットに直流電力を供給する直流電源と、前記載置台に前記処理容器内に生成されたプラズマ中のイオンを引きこむための高周波バイアスを印加するバイアス電源とを有する成膜装置を用いてトレンチおよび／またはホールを有する被処理基板に金属薄膜を成膜する成膜方法であって、前記載置台に被処理基板を載置した状態で、前記処理容器内にプラズマ生成ガスを導入しつつ前記誘導結合プラズマ生成機構により前記処理容器内に誘導結合プラズマを生成し、前記直流電源から前記金属ターゲットに直流電力を供給し、前記バイアス電源により前記載置台に高周波バイアスを印加して、前記被処理基板に金属薄膜を堆積させる工程と、前記誘導結合プラズマ生成機構によるプラズマの生成を停止するとともに前記直流電源への給電を停止し、前記処理容器内にプラズマ生成ガスを導入しつつ前記バイアス電源により前記載置台に高周波バイアスを印加して、前記処理容器内に容量結合プラズマを形成するとともに前記プラズマ生成ガスのイオンを前記被処理基板に引き込んで堆積された金属薄膜をリスパッタリングする工程とを有することを特徴とする成膜方法を提供する。
本発明の第２の観点では、被処理基板が収容される処理容器と、前記処理容器内で被処理基板を載置する載置台と、前記処理容器内にプラズマ生成ガスを導入するガス導入機構と、前記処理容器内に前記プラズマ生成ガスの誘導結合プラズマを生成するための誘導結合プラズマ生成機構と、成膜しようとする金属膜の金属からなる金属ターゲットと、前記金属ターゲットに直流電力を供給する直流電源と、前記載置台に前記処理容器内に生成されたプラズマ中のイオンを引きこむための高周波バイアスを印加するバイアス電源とを有する成膜装置を用いてトレンチおよび／またはホールを有する被処理基板に金属薄膜を堆積した後、堆積された金属薄膜をリスパッタリングするリスパッタリング方法であって、前記載置台に金属薄膜を堆積した後の被処理基板を載置した状態で、前記誘導結合プラズマ生成機構によるプラズマの生成を停止し、かつ前記直流電源への給電を停止した状態で、前記処理容器内にプラズマ生成ガスを導入しつつ前記バイアス電源により前記載置台に高周波バイアスを印加して、前記処理容器内に容量結合プラズマを形成するとともに前記プラズマ生成ガスのイオンを前記被処理基板に引き込んで堆積された金属薄膜をリスパッタリングすることを特徴とするリスパッタリング方法を提供する。
本発明の第３の観点では、被処理基板が収容される処理容器と、前記処理容器内で被処理基板を載置する載置台と、前記処理容器内にプラズマ生成ガスを導入するガス導入機構と、前記処理容器内に前記プラズマ生成ガスの誘導結合プラズマを生成するための誘導結合プラズマ生成機構と、成膜しようとする金属膜の金属からなる金属ターゲットと、前記金属ターゲットに直流電力を供給する直流電源と、前記載置台に前記処理容器内に生成されたプラズマ中のイオンを引きこむための高周波バイアスを印加するバイアス電源と、前記載置台に被処理基板を載置した状態で、前記処理容器内にプラズマ生成ガスを導入しつつ前記誘導結合プラズマ生成機構により前記処理容器内に誘導結合プラズマを生成し、前記直流電源から前記金属ターゲットに直流電力を供給し、前記バイアス電源により前記載置台に高周波バイアスを印加して、前記被処理基板に金属薄膜を堆積させるように制御し、金属薄膜堆積後、前記誘導結合プラズマ生成機構によるプラズマの生成を停止するとともに前記直流電源への給電を停止し、前記処理容器内にプラズマ生成ガスを導入しつつ前記バイアス電源により前記載置台に高周波バイアスを印加して、前記処理容器内に容量結合プラズマを形成するとともに前記プラズマ生成ガスのイオンを前記被処理基板に引き込んで堆積された金属薄膜をリスパッタリングするように制御する制御機構とを具備することを特徴とする成膜装置を提供する。
前記リスパッタリングの際の高周波バイアスのパワーは、１５００Ｗ以上であることが好ましい。また、前記リスパッタリングの際の前記載置台の自己バイアス電圧Ｖｄｃは、５００Ｖ以上であることが好ましい。前記堆積される金属薄膜としては、前記トレンチおよび／または前記ホールに埋め込まれるＣｕ配線のシード膜となるＣｕ膜を適用することができる。また、上記第３の観点において、前記載置台は、前記被処理基板に対応するように設けられた、前記高周波バイアスが供給される電極部と、前記電極部の周囲に設けられた導電性のリング部材とを有し、前記リング部材は、前記電極部と同電位とされていることが好ましい。また、前記載置台は、前記リング部材の外周に設けられたシールドリングを有し、前記処理容器内に容量結合プラズマを形成する際に、前記シールドリングが前記電極部の対向電極として機能するようにすることが好ましい。
本発明の第４の観点では、コンピュータ上で動作し、成膜装置を制御するためのプログラムが記憶された記憶媒体であって、前記プログラムは、実行時に、上記第１の観点の成膜方法が行われるように、コンピュータに前記成膜装置を制御させることを特徴とする記憶媒体を提供する。
本発明によれば、誘導結合プラズマスパッタリング装置において、誘導結合プラズマモードで金属薄膜の堆積を行った後、容量結合プラズマモードにして載置台のＶｄｃを著しく大きくした状態でリスパッタリングすることができるので、プラズマ生成ガスのイオンを引き込んでトレンチやホールの肩部の膜を大きなファセットアングルでエッチングすることができる。このため、リスパッタした膜の粒子がトレンチやホールの間口付近に再付着してオーバーハングを形成することを抑制することができる。
本発明の一実施形態に係る成膜方法を実施するための成膜装置の一例を示す断面図である。 図１の成膜装置の載置台部分を拡大して示す断面図である。 本発明の一実施形態に係る成膜方法の工程を説明するためのフローチャートである。 図１の成膜装置における誘導結合プラズマ（ＩＰＣ）モードと容量結合プラズマ（ＣＣＰ）モードとを比較して説明するための模式図である。 ＩＣＰモードでリスパッタリングした場合と、ＣＣＰモードでリスパッタリングした場合とでのウエハのトレンチ部分の状態を比較して説明するための模式図である。 載置台本体の電極部とその周囲に設けられたバイアスリンとが絶縁されている場合と、導通している場合とで、ウエハのエッジ部分に入射するイオンの方向を比較して説明する模式図である。 載置台本体の電極部とその周囲に設けられたバイアスリンとが絶縁されている場合と、導通している場合とで、ウエハエッジ部分のトレンチのリスパッタリング状態を比較して示すＳＥＭ写真である。 ＩＣＰモードでリスパッタリングした場合とＣＣＰモードでリスパッタリングした場合とで、リスパッタリング後のトレンチ部分を比較して示すＳＥＭ写真である。 リスパッタリングの際のＶｄｃとトレンチ部分のファセットアングルとの関係を示す図である。
以下、添付図面を参照して本発明の実施形態について具体的に説明する。
＜成膜装置の構成＞
まず、本発明の一実施形態に係る成膜方法を実施するための成膜装置の一例について説明する。
図１は、本発明の一実施形態に係る成膜方法を実施するための成膜装置の一例を示す断面図である。
成膜装置１０は、誘導結合型プラズマのプラズマスパッタ装置として構成され、例えばアルミニウム等により筒体状に成形された処理容器１１を有している。この処理容器１１は接地され、その底部１２には排気口１３が設けられており、排気口１３には排気管１４が接続されている。排気管１４には圧力調整を行うスロットルバルブ１５および真空ポンプ１６が接続されており、処理容器１１内が真空引き可能となっている。また処理容器１１の底部１２には、処理容器１１内へ所定のガスを導入するガス導入口１７が設けられる。このガス導入口１７にはガス供給配管１８が接続されており、ガス供給配管１８には、プラズマ生成用ガスとして希ガス、例えばＡｒガスや、他の必要なガス例えばＮ２ガス等を供給するためのガス供給源１９が接続されている。また、ガス供給配管１８には、ガス流量制御器、バルブ等よりなるガス制御部２０が介装されている。
処理容器１１内には、被処理基板である半導体ウエハ（以下、単にウエハと記す）Ｗを載置するための円板状をなす載置台２２が、中空筒体状の支柱２４に支持された状態で設けられる。支柱２４は接地されている。載置台２２は、その主要部となる載置台本体２３を有している。
載置台本体２３の上面側には、例えばアルミナ等の誘電体部材２６ａの中に電極２６ｂが埋め込まれて構成された薄い円板状の静電チャック２６が設けられており、電極２６ｂに電圧を印加することによりウエハＷを静電力により吸着保持し、電圧をオフすることにより脱離することができるようになっている。載置台２２の詳細な構成は後述する。
支柱２４の下部は、処理容器１１の底部１２の中心部に形成された挿通孔２７を貫通して下方へ延びている。支柱２４は、図示しない昇降機構により上下移動可能となっており、これにより載置台２２が昇降される。
支柱２４を囲むように、伸縮可能に構成された蛇腹状の金属ベローズ２８が設けられており、この金属ベローズ２８は、その上端が載置台本体２３の下面に気密に接合され、また下端が処理容器１１の底部１２の上面に気密に接合されており、処理容器１１内の気密性を維持しつつ載置台２２の昇降移動を許容するようになっている。
また底部１２には、上方に向けて例えば３本（図２では２本のみ示す）の支持ピン２９が起立した状態で設けられており、また、この支持ピン２９に対応させて載置台本体２３にピン挿通孔３０が形成されている。したがって、載置台本体２３を降下させた際に、ピン挿通孔３０を貫通した支持ピン２９の上端部でウエハＷを受けて、そのウエハＷを外部より侵入する搬送アーム（図示せず）との間で移載することができる。このため、処理容器１１の下部側壁には、搬送アームを侵入させるために搬出入口３１が設けられ、この搬出入口３１には、開閉可能になされたゲートバルブＧが設けられている。このゲートバルブＧを介して、例えば真空搬送室（図示せず）が接続されている。
また上述した静電チャック２６の電極２６ｂには、給電ライン３２を介してチャック用電源３３が接続されており、このチャック用電源３３から電極２６ｂに直流電圧を印加することにより、ウエハＷが静電力により吸着保持される。チャック用電極３３はスイッチ（図示せず）によりオン・オフ可能となっており、ウエハＷが吸着されている状態からスイッチをオフにすることにより、ウエハＷが脱離可能となる。また給電ライン３２にはバイアス用高周波電源３４が接続されており、この給電ライン３２を介して電極部２３ｂ（図２参照）に対してバイアス用の高周波電力を供給し、ウエハＷにバイアス電力が印加されるようになっている。この高周波電力の周波数は、４００ｋＨｚ〜６０ＭＨｚが好ましく、例えば１３．５６ＭＨｚが採用される。
静電チャック２６に吸着されたウエハＷの裏面側には、伝熱ガスを供給する伝熱ガス流路４８を介して伝熱ガス供給源４９から伝熱ガス、例えばＡｒガスが供給されるようになっている。伝熱ガス流路４８は、処理容器１１の下方から支柱２４内を通り、載置台本体２３および静電チャック２６貫通して延び、静電チャック２６によりウエハＷを吸着した際にウエハＷと静電チャック２６との間に伝熱ガスを流してウエハＷへの伝熱を確保してウエハＷを冷却するようになっている。
一方、処理容器１１の天井部には、例えば石英等の誘電体よりなる誘電体板３６がＯリング等のシール部材３７を介して気密に設けられている。そして、この誘電体板３６の上部に、処理容器１１内の処理空間Ｓにプラズマ励起用ガスとしての希ガス、例えばＡｒガスをプラズマ化してプラズマを発生するためのプラズマ発生源３８が設けられる。なお、このプラズマ励起用ガスとして、Ａｒに代えて他の希ガス、例えばＨｅ、Ｎｅ、Ｋｒ等を用いてもよい。
プラズマ発生源３８は、誘電体板３６に対応させて設けた誘導コイル４０を有しており、この誘導コイル４０には、プラズマ発生用の例えば１３．５６ＭＨｚの高周波電源４１が接続されており、誘導コイル４０に高周波電力が導入された際に、誘電体板３６を介して処理空間Ｓに誘導電界を形成するようになっている。
また誘電体板３６の直下には、導入された高周波電力を拡散させる例えばアルミニウムよりなるバッフルプレート４２が設けられる。そして、このバッフルプレート４２の下部には、上記処理空間Ｓの上部側方を囲むようにして例えば断面が内側に向けて傾斜されて環状（截頭円錐殻状）の成膜しようとする金属からなるターゲット４３が設けられており、このターゲット４３にはＡｒイオンを引きつけるための直流電力を印加するターゲット用の電圧可変の直流電源４４が接続されている。なお、直流電源に代えて交流電源を用いてもよい。
また、ターゲット４３の外周側には、これに磁界を付与するための磁石４５が設けられている。ターゲット４３はプラズマ中のＡｒイオンにより金属原子あるいは原子団としてスパッタされるとともに、プラズマ中を通過する際に多くはイオン化される。
またこのターゲット４３の下部には、上記処理空間Ｓを囲むようにして例えばアルミニウムや銅よりなる円筒状の保護カバー部材４６が設けられている。この保護カバー部材４６は接地されるとともに、その下部は内側へ屈曲されて載置台２２の側部近傍に位置されている。したがって、保護カバー部材４６の内側の端部は、載置台２２の外周側を囲むようにして設けられている。
この成膜装置１０は、制御部６０により制御されるようになっている。この制御部６０は、各構成部の制御を実行するマイクロプロセッサ（コンピュータ）からなるプロセスコントローラ６１と、オペレータが装置を管理するためにコマンドの入力操作等を行うキーボードや、装置の稼働状況を可視化して表示するディスプレイ等からなるユーザーインターフェース６２と、成膜装置１０で実行される処理をプロセスコントローラ６１の制御にて実現するための制御プログラムや、各種データ、および処理条件に応じて処理装置の各構成部に処理を実行させるためのプログラムすなわちレシピが格納された記憶部６３とを備えている。ユーザーインターフェース６２および記憶部６３はプロセスコントローラ６１に接続されている。
上記レシピは記憶部６３の中の記憶媒体６３ａに記憶されている。記憶媒体は、ハードディスクであってもよいし、ＣＤ−ＲＯＭ、ＤＶＤ、フラッシュメモリ、ＢＤ（Ｂｌｕｅ−ｒａｙ Ｄｉｓｋ）等の可搬性のものであってもよい。また、他の装置から、例えば専用回線を介してレシピを適宜伝送させるようにしてもよい。
そして、必要に応じて、ユーザーインターフェース６２からの指示等にて任意のレシピを記憶部６３から呼び出してプロセスコントローラ６１に実行させることで、プロセスコントローラ６１の制御下で、成膜装置１０での所望の処理が行われる。
次に、上記載置台２２の詳細な構造を、図２を参照して説明する。
載置台２２の主要部である載置台本体２３は、ベース部２３ａと、その上に設けられた、例えば表面が陽極酸化されたアルミニウムからなるバイアスが印加される電極部２３ｂとを有している。電極部２３ｂは、静電チャックを支持するように設けられ、その中には冷却機構として冷却ジャケット２５が設けられており、図示しない冷媒流路を介して冷媒を供給するようになっている。冷媒としては、ガルデンを好適に用いることができ、冷媒を供給することにより電極部２３ｂを所望の温度に制御する。
また、載置台２２は、静電チャック２６の周囲に設けられたアルミニウムやアルミニウム合金等の導電性材料からなるバイアスリング５１と、さらにその外側に設けられ、載置台２２の最外周を構成するアルミニウムやアルミニウム合金等の導電性材料からなるリング状のシールド部材５２とを有している。バイアスリング５１とシールド部材５２は、載置台本体２３のベース部２３ａに固定されている。また、バイアスリング５１とシールド部材５２との間は、絶縁部材５６により絶縁されている。
載置台本体２３の電極部２３ｂにおけるバイアスリング５１との接触面は、陽極酸化被膜が剥がされており、電極部２３ｂとバイアスリング５１は導通している。また、電極部２３ｂとシールド部材５２との間にはリング状をなす絶縁部材５３が設けられている。この絶縁部材５３はシールド部材５２の内周に形成された段部５２ａに対応する段部５３ａを有しており、これにより絶縁部材５３の上方の移動が阻止されている。絶縁部材５３内にはバイアスリング５１にねじ止めされた支持部材５４が遊嵌されており、支持部材５４は絶縁部材５３の内部に設けられたコイルばね５５により下方に付勢されている。したがって、コイルばね５５の付勢力により支持部材５４とともにバイアスリング５１が下方に付勢され、バイアスリング５１が電極部２３ｂに押しつけられる。これにより、電極部２３ｂとバイアスリング５１とが十分に導通され、電極部２３ｂに高周波バイアスが印加された際に、これらがほぼ同電位とされ、安定したリスパッタリングが可能となる。
絶縁部材５３とベース部２３ａとの間には、これらの間を絶縁するためのリング状の絶縁部材５７が介在され、その内側の電極部２３ｂとベース部２３ａとの間にはリング状の絶縁部材５８が設けられおり、これにより電極部２３ｂとベース部２３ａとの間に空間部２３ｃが形成されている。
＜成膜方法＞
次に、以上のように構成される成膜装置における成膜方法について図３のフローチャートを参照して説明する。ここでは、トレンチおよび／またはホールが形成されたウエハに対して例えばＣｕシード膜を形成する場合について説明する。
まず、ウエハＷを図１に示す処理容器１１内へ搬入し、このウエハＷを冷却機構である冷却ジャケット２５に供給された冷媒により相対的に低温に保持された載置台２３上に載置する（ステップ１）。
そして、真空ポンプ１６を動作させることにより所定の真空状態にされた処理容器１１内に、ガス制御部２０を操作して所定流量でプラズマ生成ガスであるＡｒガスを流しつつスロットルバルブ１５を制御してガスを安定化させ、静電チャック２６へ電圧印加してウエハＷを吸着し、ウエハＷ裏面に伝熱ガスを流す。このとき載置台本体２３は冷媒により例えば−５０〜０℃、好ましくは−３０〜０℃に制御される。
この状態で最初に誘導結合プラズマ（ＩＣＰ）モードでＣｕシード膜の堆積を行う（ステップ２）。
ステップ２の堆積工程では、Ａｒガスを流したままの状態で、高周波電源４１をオンにして誘導コイル４０に高周波電力を供給して処理容器１１内に誘導結合プラズマを生成させ、次いで直流電源４４をオンにしてターゲット４３に所定の直流電力を供給する。次いでＡｒガス流量を成膜の際の流量まで上昇させ、ターゲット４３へ供給される直流電力のパワーを調整するとともに、バイアス用高周波電源３４をオンにして載置台本体２３にバイアス用の高周波電力を供給し、ターゲットから放出されたＣｕをウエハＷ上へ堆積させる。
この堆積処理においては、ターゲット４３に直流電力が印加されると、誘導結合プラズマ中のＡｒイオンが直流電圧に引き寄せられてターゲット４３に衝突し、ターゲット４３がスパッタされてＣｕ粒子が放出される。この際、ターゲット４３に印加する直流電圧により放出されるＣｕの量が最適に制御される。また、ターゲット４３から放出されたＣｕ粒子はプラズマ中を通る際に多くはイオン化される。そして、イオン化されたＣｕイオンと電気的に中性な中性Ｃｕ原子とが混在する状態となって下方向へ飛散して行く。この時のイオン化率は高周波電源４１から供給される高周波電力により制御される。
Ｃｕイオンは、高周波電源４１から電極部２３ｂに印加されたバイアス用の高周波電力によりウエハＷ面上に形成される厚さ数ｍｍ程度のイオンシースの領域に入ると、強い指向性をもってウエハＷ側に加速するように引き付けられてウエハＷに堆積してＣｕ膜が形成される。このとき、バイアス用の高周波電力によりアルゴンイオンもウエハＷ側に引き付けられるが、この際のバイアスパワーを調整してＣｕの堆積とＡｒによるエッチングを調整して所望の成膜速度でシード膜としてのＣｕ膜を堆積する。
誘導結合プラズマは高密度プラズマであるから、高密度でイオンを生成することができ、高い成膜レートでＣｕ膜を成膜することができる。なお、シード膜を形成する際には、膜厚は例えば２０〜３０ｎｍとする。
このステップ２の成膜工程の際の好ましい条件は以下の通りである。
Ａｒガス流量：１３０〜７５０ｓｃｃｍ（例えば２１５ｓｃｃｍ）
ＩＣＰ用高周波パワー：４０００〜５２５０Ｗ（例えば５２５０Ｗ）
ターゲット用直流パワー：６０００〜１８０００Ｗ（例えば１２０００Ｗ）
バイアス用高周波パワー：５０〜３００Ｗ（例えば２００Ｗ）
処理容器内圧力：５．０〜９０．０ｍＴｏｒｒ（例えば３５ｍＴｏｒｒ）
このようなＩＣＰモードでの成膜の後、以下のようにして容量結合プラズマ（ＣＣＰ）モードでリスパッタリングを行う（ステップ３）。
ステップ３のリスパッタリング工程では、Ｃｕを堆積した後、バイアス用の高周波電源３４をオフにし、次いで直流電源４４をオフにし、次いでＩＣＰ用の高周波電源４１をオフにした後、Ａｒガス流量を調整する。そして、バイアス用の高周波電源３４から高周波電力を供給（高周波バイアスを印加）してＣＣＰプラズマを生成した後、Ａｒガス流量を減少させてリスパッタリングを所定時間、例えば５〜３０ｓｅｃ行う。このリスパッタリング工程により、堆積されたＣｕの底部や肩部がスパッタされてトレンチやホールの側壁に堆積され、膜厚分布が調整された（側壁の膜厚が厚くされた）Ｃｕ膜が成膜される。
このステップ３のリスパッタリング工程の際の好ましい条件は以下の通りである。
Ａｒガス流量：５５〜５００ｓｃｃｍ（例えば５５ｓｃｃｍ）
バイアス用高周波パワー：１５００〜２５００Ｗ（例えば２４００Ｗ）
処理容器内圧力：２．５〜１５ｍＴｏｒｒ（例えば２．５ｍＴｏｒｒ）Ｐａ）
リスパッタングを行った後、バイアス用の高周波電源３４をオフにし、静電チャック２６でデチャック処理を行った後、静電チャック２６への給電をオフにし、載置台２２を下降させ、ゲートバルブＧを開いてウエハＷを搬出する（ステップ４）。
上述したようにプラズマスパッタリングによる成膜では、トレンチやホールの側壁への堆積が不十分になる傾向があるため、堆積後、リスパッタリングを行うことが一般的である。従来、本実施形態のようなＩＣＰスパッタリング装置においては、堆積工程が終了後のリスパッタリング工程においては、ターゲットへの直流電力の供給を停止して、ＩＣＰモードでＡｒイオンをウエハＷに引き込むことによりリスパッタリングを行っていた。しかしながら、ＩＣＰモードでリスパッタリングを行う場合には、図４の（ａ）に示すように、処理空間全体にプラズマ密度の高い誘導結合プラズマが形成され（例えば１×１０１２atoms/cm3）、本質的にプラズマシースが薄くウエハＷの自己バイアス電圧（Ｖｄｃ）が１００Ｖ以下と小さいため、Ａｒイオンの加速が小さい。そのため、図５の（ａ）に示すように、トレンチの肩部に侵入するアルゴンイオンの角度（ファセットアングル）θが小さくなってしまい、肩部で削り取られたＣｕがトレンチやホールの間口付近の内壁に付着してオーバーハングが生じるおそれある。
このような不都合を防止すべく検討した結果、容量結合プラズマによりリスパッタリングを行うことによりこのような不都合を解消できることを知見した。このため、リスパッタリング工程の際にＩＣＰ用の高周波電源４１もオフにしてＣＣＰモードでリスパッタリングを行う。すなわち、載置台本体２３の電極部２３ｂのみに高周波電力を供給した場合には、図４の（ｂ）に示すように、接地されたシールド部材５２が対向電極として機能し、バイアス用の高周波電力が供給された電極部２３ｂとの間に高周波電界が形成され、ウエハＷの上に扁平な容量結合プラズマが形成される。容量結合プラズマは、原理的に誘導結合プラズマに比べてプラズマ密度が一桁〜二桁程度低く（例えば１×１０１０atoms/cm3）、プラズマシースが厚く形成され、Ｖｄｃを１０００Ｖ付近の著しく高い値とすることができる。このため、図５の（ｂ）に示すように、ファセットアングルθが大きくなり、肩部で削り取られたＣｕはトレンチの間口よりも下方に付着するのでオーバーハングが形成され難くなる。ファセットアングルθは５０°以上が好ましく、そのためには電極部２３ｂのＶｄｃは５００Ｖ以上が好ましい。なお、対向電極として機能するシールド部材５２は電極部２３ｂに近い位置に設けられ、ある程度の面積を有しているため、効率良く容量結合プラズマを形成することができる。
なお、ＩＣＰモードとＣＣＰモードとの違いを表１にまとめて示す。
ところで、従来の装置においては、載置台本体２３の電極部２３ｂは、全面に陽極酸化皮膜が形成されており、電極部２３ｂとバイアスリング５１とは導通していなかった。したがって、電極部２３ｂとバイアスリング５１との間に電位差が生じていた。
ＩＣＰモードの場合には、プラズマシースが薄くＶｄｃも小さいため、このような電位差は大きな問題とはならない。しかしながら、本実施形態のように、リスパッタリング工程をＣＣＰモードで行う場合には、Ｖｄｃが大きいため、電極部２３ｂとその外側のバイアスリング５１とＶｄｃ電位差が大きくなる。このためウエハエッジ部で電界に傾きが生じる。また、プラズマシースが厚いため、イオンが加速される距離が長くなる。このため、図６（ａ）に示すように、ウエハＷのエッジ部において、イオンが斜めに入射することになって、リスパッタリングの際にアルゴンイオンにより均一なエッチングが困難となる。すなわち、図７の走査型電子顕微鏡（ＳＥＭ）写真の（ａ）に示すように、イオンがウエハに斜めに入射する結果、リスパッタリングの際にトレンチの肩部に形成された膜の一方側のみが削られて非対称となってしまう。
これに対して、本実施形態では、電極部２３ｂにおけるバイアスリング５１との接触面は、陽極酸化被膜が剥がされており、また、コイルばね５５によりバイアスリング５１が電極部２３ｂに押しつけられているので、これらの間に良好な導通を確保することができ、電極部２３ｂのＶｄｃとバイアスリング５１のＶｄｃはほぼ等しくなる。
このため、ウエハエッジ部の電界の傾きが生じず、図６（ｂ）に示すように、ウエハＷのエッジにおいても、イオンを垂直に入射させることが可能となり、図７のＳＥＭ写真の（ｂ）に示すように、リスパッタリングの際にトレンチの肩部に形成された膜を対称にエッチングすることができる。
＜実験結果＞
次に、Ｃｕ膜を形成後従来のＩＣＰモードでリスパッタリングを行った場合と、ＣＣＰモードでリスパッタリングを行った場合についてＣｕ膜の状態を把握した実験結果について説明する。
リスパッタリングの際の条件は以下の通りとした。
・ＩＣＰモード
処理容器内圧力：２．５ｍＴｏｒｒ
ＩＣＰ用高周波パワー：１０００Ｗ
バイアス用高周波パワー：１０００Ｗ
Ａｒガス流量：５５ｓｃｃｍ
・ＣＣＰモード
処理容器内圧力：１０ｍＴｏｒｒ
ＩＣＰ用高周波パワー：オフ
バイアス用高周波パワー：２０００Ｗ
Ａｒガス流量：３００ｓｃｃｍ
以上の条件でリスパッタリング工程を実施した結果、ＩＣＰモードではＶｄｃが４３Ｖと低い値であるのに対し、ＣＣＰモードでは８４１Ｖと極めて高い値となった。また、リスパッタリング後のトレンチ部分のＳＥＭ写真を図８に示すが、ＩＣＰモードではＶｄｃが低いことに起因してファセットアングルθが３０°付近であり、トレンチの間口付近にオーバーハングが形成されているのに対し、ＣＣＰモードではＶｄｃが高くファセットアングルθが６０°近くまで達しているため、オーバーハングを形成することなく側壁の膜厚を厚くすることに成功している。
図９は、Ｖｄｃとファセットアングルとの関係を示すグラフである。図９に示すように、Ｖｄｃが大きくなるほどファセットアングルは大きくなることがわかる。ファセットアングルθは、５０°以上であることが好ましく、このような観点からＶｄｃは５００Ｖ以上が好ましい。
＜他の適用等＞
以上、本発明の実施形態について説明したが、本発明は上記実施形態に限定されることなく種々変形可能である。例えば、上記実施形態では、Ｃｕシード膜の成膜に本発明を適用した例について示したが、これに限らず被処理基板のトレンチやホールに金属薄膜（金属化合物を含む）を形成する場合であれば適用することができ、例えば、Ｃｕ配線のバリア膜として用いられるＴａ、Ｔｉ、ＴａＮ、ＴｉＮ等の成膜にも提供することができる。
また、上記実施形態では、被処理基板として半導体ウエハを例にとって説明したが、半導体ウエハにはシリコンのみならず、ＧａＡｓ、ＳｉＣ、ＧａＮなどの化合物半導体も含まれる。さらに、半導体ウエハに限定されず、液晶表示装置等のＦＰＤ（フラットパネルディスプレイ）に用いるガラス基板や、セラミック基板等にも本発明を適用することができることはもちろんである。
また、本発明はＤＲＡＭ、ＮＡＮＤ等のメモリや、ＭＰＵ等のロジック系の半導体装置の形成に適用することができ、また、ＰＲＡＭ，ＭｅＲＡＭ等の新しいメモリ素子の配線の形成にも適用することができる。
１０；成膜装置
１１；処理容器
１６；真空ポンプ
１９；ガス供給源
２２；載置台
２３；載置台本体
２３ａ；ベース部
２３ｂ；電極部
２５；冷却ジャケット
２６；静電チャック
３４；バイアス用高周波電源
３８；プラズマ発生源
４０；コイル
４１；プラズマ発生用高周波電源
４３；ターゲット
４４；直流電源
４５；磁石
５１；バイアスリング
５２；シールド部材
５５；コイルばね
Ｗ 半導体ウエハ（被処理基板）

Claims (15)

  1. 被処理基板が収容される処理容器と、前記処理容器内で被処理基板を載置する載置台と、前記処理容器内にプラズマ生成ガスを導入するガス導入機構と、前記処理容器内に前記プラズマ生成ガスの誘導結合プラズマを生成するための誘導結合プラズマ生成機構と、成膜しようとする金属膜の金属からなる金属ターゲットと、前記金属ターゲットに直流電力を供給する直流電源と、前記載置台に前記処理容器内に生成されたプラズマ中のイオンを引きこむための高周波バイアスを印加するバイアス電源とを有する成膜装置を用いてトレンチおよび／またはホールを有する被処理基板に金属薄膜を成膜する成膜方法であって、
    前記載置台に被処理基板を載置した状態で、前記処理容器内にプラズマ生成ガスを導入しつつ前記誘導結合プラズマ生成機構により前記処理容器内に誘導結合プラズマを生成し、前記直流電源から前記金属ターゲットに直流電力を供給し、前記バイアス電源により前記載置台に高周波バイアスを印加して、前記被処理基板に金属薄膜を堆積させる工程と、
    前記誘導結合プラズマ生成機構によるプラズマの生成を停止するとともに前記直流電源への給電を停止し、前記処理容器内にプラズマ生成ガスを導入しつつ前記バイアス電源により前記載置台に高周波バイアスを印加して、前記処理容器内に容量結合プラズマを形成するとともに前記プラズマ生成ガスのイオンを前記被処理基板に引き込んで堆積された金属薄膜をリスパッタリングする工程と
    を有することを特徴とする成膜方法。
  2. 前記リスパッタリングの際の高周波バイアスのパワーは、１５００Ｗ以上であることを特徴とする請求項１に記載の成膜方法。
  3. 前記リスパッタリングの際の前記載置台の自己バイアス電圧Ｖｄｃは、５００Ｖ以上であることを特徴とする請求項１または請求項２に記載の成膜方法。
  4. 前記堆積される金属薄膜は、前記トレンチおよび／または前記ホールに埋め込まれるＣｕ配線のシード膜となるＣｕ膜であることを特徴とする請求項１から請求項３のいずれか１項に記載の成膜方法。
  5. 被処理基板が収容される処理容器と、前記処理容器内で被処理基板を載置する載置台と、前記処理容器内にプラズマ生成ガスを導入するガス導入機構と、前記処理容器内に前記プラズマ生成ガスの誘導結合プラズマを生成するための誘導結合プラズマ生成機構と、成膜しようとする金属膜の金属からなる金属ターゲットと、前記金属ターゲットに直流電力を供給する直流電源と、前記載置台に前記処理容器内に生成されたプラズマ中のイオンを引きこむための高周波バイアスを印加するバイアス電源とを有する成膜装置を用いてトレンチおよび／またはホールを有する被処理基板に金属薄膜を堆積した後、堆積された金属薄膜をリスパッタリングするリスパッタリング方法であって、
    前記載置台に金属薄膜を堆積した後の被処理基板を載置した状態で、前記誘導結合プラズマ生成機構によるプラズマの生成を停止し、かつ前記直流電源への給電を停止した状態で、前記処理容器内にプラズマ生成ガスを導入しつつ前記バイアス電源により前記載置台に高周波バイアスを印加して、前記処理容器内に容量結合プラズマを形成するとともに前記プラズマ生成ガスのイオンを前記被処理基板に引き込んで堆積された金属薄膜をリスパッタリングすることを特徴とするリスパッタリング方法。
  6. 前記高周波バイアスのパワーは、１５００Ｗ以上であることを特徴とする請求項５に記載のリスパッタリング方法。
  7. 前記載置台の自己バイアス電圧Ｖｄｃは、５００Ｖ以上であることを特徴とする請求項５または請求項６に記載のリスパッタリング方法。
  8. 前記被処理基板に堆積されている金属薄膜は、前記トレンチおよび／または前記ホールに埋め込まれるＣｕ配線のシード膜となるＣｕ膜であることを特徴とする請求項５から請求項７のいずれか１項に記載のリスパッタリング方法。
  9. 被処理基板が収容される処理容器と、
    前記処理容器内で被処理基板を載置する載置台と、
    前記処理容器内にプラズマ生成ガスを導入するガス導入機構と、
    前記処理容器内に前記プラズマ生成ガスの誘導結合プラズマを生成するための誘導結合プラズマ生成機構と、
    成膜しようとする金属膜の金属からなる金属ターゲットと、
    前記金属ターゲットに直流電力を供給する直流電源と、
    前記載置台に前記処理容器内に生成されたプラズマ中のイオンを引きこむための高周波バイアスを印加するバイアス電源と、前記載置台に被処理基板を載置した状態で、前記処理容器内にプラズマ生成ガスを導入しつつ前記誘導結合プラズマ生成機構により前記処理容器内に誘導結合プラズマを生成し、前記直流電源から前記金属ターゲットに直流電力を供給し、前記バイアス電源により前記載置台に高周波バイアスを印加して、前記被処理基板に金属薄膜を堆積させるように制御し、金属薄膜堆積後、前記誘導結合プラズマ生成機構によるプラズマの生成を停止するとともに前記直流電源への給電を停止し、前記処理容器内にプラズマ生成ガスを導入しつつ前記バイアス電源により前記載置台に高周波バイアスを印加して、前記処理容器内に容量結合プラズマを形成するとともに前記プラズマ生成ガスのイオンを前記被処理基板に引き込んで堆積された金属薄膜をリスパッタリングするように制御する制御機構と
    を具備することを特徴とする成膜装置。
  10. 前記制御部は、前記リスパッタリングの際の高周波バイアスのパワーが、１５００Ｗ以上となるように制御することを特徴とする請求項９に記載の成膜装置。
  11. 前記制御部は、前記リスパッタリングの際の前記載置台の自己バイアス電圧Ｖｄｃが、５００Ｖ以上となるように制御することを特徴とする請求項９または請求項１０に記載の成膜装置。
  12. 前記堆積される金属薄膜は、前記被処理基板に形成されたトレンチおよび／またはホールに埋め込まれるＣｕ配線のシード膜となるＣｕ膜であることを特徴とする請求項９から請求項１１のいずれか１項に記載の成膜装置。
  13. 前記載置台は、前記被処理基板に対応するように設けられた、前記高周波バイアスが供給される電極部と、前記電極部の周囲に設けられた導電性のリング部材とを有し、前記リング部材は、前記電極部と同電位とされていることを特徴とする請求項９から請求項１２のいずれか１項に記載の成膜装置。
  14. 前記載置台は、前記リング部材の外周に設けられたシールドリングを有し、前記処理容器内に容量結合プラズマを形成する際に、前記シールドリングが前記電極部の対向電極として機能することを特徴とする請求項１３に記載の成膜装置。
  15. コンピュータ上で動作し、成膜装置を制御するためのプログラムが記憶された記憶媒体であって、前記プログラムは、実行時に、請求項１から請求項４のいずれかの成膜方法が行われるように、コンピュータに前記成膜装置を制御させることを特徴とする記憶媒体。
JP2011075126A 2011-03-30 2011-03-30 成膜方法およびリスパッタ方法、ならびに成膜装置 Active JP5719212B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2011075126A JP5719212B2 (ja) 2011-03-30 2011-03-30 成膜方法およびリスパッタ方法、ならびに成膜装置
US13/433,527 US20120247949A1 (en) 2011-03-30 2012-03-29 Film forming method, resputtering method, and film forming apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2011075126A JP5719212B2 (ja) 2011-03-30 2011-03-30 成膜方法およびリスパッタ方法、ならびに成膜装置

Publications (2)

Publication Number Publication Date
JP2012209483A true JP2012209483A (ja) 2012-10-25
JP5719212B2 JP5719212B2 (ja) 2015-05-13

Family

ID=46925809

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2011075126A Active JP5719212B2 (ja) 2011-03-30 2011-03-30 成膜方法およびリスパッタ方法、ならびに成膜装置

Country Status (2)

Country Link
US (1) US20120247949A1 (ja)
JP (1) JP5719212B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101730229B1 (ko) * 2014-02-26 2017-04-25 도쿄엘렉트론가부시키가이샤 루테늄막의 성막 방법 및 성막 장치와 반도체 장치의 제조 방법
KR20230056593A (ko) 2021-10-20 2023-04-27 도쿄엘렉트론가부시키가이샤 스퍼터링 성막 장치 및 스퍼터링 성막 방법

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110660698B (zh) * 2018-06-28 2022-04-22 北京北方华创微电子装备有限公司 压环组件、工艺腔室和半导体处理设备

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02138456A (ja) * 1987-06-30 1990-05-28 Hitachi Ltd スパツタリング方法と装置および応用製品
JP2003179133A (ja) * 2001-12-11 2003-06-27 Ulvac Japan Ltd バリアメタル膜形成方法及び配線形成方法
JP2004526868A (ja) * 2001-05-04 2004-09-02 東京エレクトロン株式会社 シーケンシャルな堆積及びエッチングを備えたイオン化ｐｖｄ
JP2007046160A (ja) * 2005-08-03 2007-02-22 Tokyo Electron Ltd プラズマ処理方法および装置におけるセグメント化されてバイアスされる周縁電極
JP2007207830A (ja) * 2006-01-31 2007-08-16 Tokyo Electron Ltd シード膜の成膜方法、プラズマ成膜装置及び記憶媒体
JP2007214387A (ja) * 2006-02-09 2007-08-23 Tokyo Electron Ltd 成膜方法、プラズマ成膜装置及び記憶媒体
JP2007291439A (ja) * 2006-04-24 2007-11-08 Tokyo Electron Ltd 成膜方法、プラズマ成膜装置及び記憶媒体
JP2008041700A (ja) * 2006-08-01 2008-02-21 Tokyo Electron Ltd 成膜方法、成膜装置及び記憶媒体
JP2008045219A (ja) * 2007-10-22 2008-02-28 Canon Anelva Corp リフロースパッタリング方法及びリフロースパッタリング装置
JP2009141230A (ja) * 2007-12-10 2009-06-25 Fuji Electric Device Technology Co Ltd 半導体装置の製造方法および半導体装置製造用スパッタ装置
JP2010098220A (ja) * 2008-10-20 2010-04-30 Tokyo Electron Ltd プラズマエッチング方法及びプラズマエッチング装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6193855B1 (en) * 1999-10-19 2001-02-27 Applied Materials, Inc. Use of modulated inductive power and bias power to reduce overhang and improve bottom coverage
US6350353B2 (en) * 1999-11-24 2002-02-26 Applied Materials, Inc. Alternate steps of IMP and sputtering process to improve sidewall coverage
US7744735B2 (en) * 2001-05-04 2010-06-29 Tokyo Electron Limited Ionized PVD with sequential deposition and etching
JP5392215B2 (ja) * 2010-09-28 2014-01-22 東京エレクトロン株式会社 成膜方法及び成膜装置

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02138456A (ja) * 1987-06-30 1990-05-28 Hitachi Ltd スパツタリング方法と装置および応用製品
JP2004526868A (ja) * 2001-05-04 2004-09-02 東京エレクトロン株式会社 シーケンシャルな堆積及びエッチングを備えたイオン化ｐｖｄ
JP2003179133A (ja) * 2001-12-11 2003-06-27 Ulvac Japan Ltd バリアメタル膜形成方法及び配線形成方法
JP2007046160A (ja) * 2005-08-03 2007-02-22 Tokyo Electron Ltd プラズマ処理方法および装置におけるセグメント化されてバイアスされる周縁電極
JP2007207830A (ja) * 2006-01-31 2007-08-16 Tokyo Electron Ltd シード膜の成膜方法、プラズマ成膜装置及び記憶媒体
JP2007214387A (ja) * 2006-02-09 2007-08-23 Tokyo Electron Ltd 成膜方法、プラズマ成膜装置及び記憶媒体
JP2007291439A (ja) * 2006-04-24 2007-11-08 Tokyo Electron Ltd 成膜方法、プラズマ成膜装置及び記憶媒体
JP2008041700A (ja) * 2006-08-01 2008-02-21 Tokyo Electron Ltd 成膜方法、成膜装置及び記憶媒体
JP2008045219A (ja) * 2007-10-22 2008-02-28 Canon Anelva Corp リフロースパッタリング方法及びリフロースパッタリング装置
JP2009141230A (ja) * 2007-12-10 2009-06-25 Fuji Electric Device Technology Co Ltd 半導体装置の製造方法および半導体装置製造用スパッタ装置
JP2010098220A (ja) * 2008-10-20 2010-04-30 Tokyo Electron Ltd プラズマエッチング方法及びプラズマエッチング装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101730229B1 (ko) * 2014-02-26 2017-04-25 도쿄엘렉트론가부시키가이샤 루테늄막의 성막 방법 및 성막 장치와 반도체 장치의 제조 방법
KR20230056593A (ko) 2021-10-20 2023-04-27 도쿄엘렉트론가부시키가이샤 스퍼터링 성막 장치 및 스퍼터링 성막 방법

Also Published As

Publication number Publication date
US20120247949A1 (en) 2012-10-04
JP5719212B2 (ja) 2015-05-13

Similar Documents

Publication Publication Date Title
KR101025986B1 (ko) 성막 방법, 플라즈마 성막 장치 및 기억 매체
JP5392215B2 (ja) 成膜方法及び成膜装置
US9425093B2 (en) Copper wiring forming method, film forming system, and storage medium
JP5767570B2 (ja) Ｃｕ配線の形成方法およびＣｕ膜の成膜方法、ならびに成膜システム
US9362166B2 (en) Method of forming copper wiring
WO2012015656A2 (en) Methods for depositing metal in high aspect ratio features
US8563428B2 (en) Methods for depositing metal in high aspect ratio features
JP2006148074A (ja) 成膜方法及びプラズマ成膜装置
JP2007043038A (ja) 金属膜の成膜方法、成膜装置及び記憶媒体
JP5788785B2 (ja) Ｃｕ配線の形成方法および成膜システム
US9406558B2 (en) Cu wiring fabrication method and storage medium
JP5719212B2 (ja) 成膜方法およびリスパッタ方法、ならびに成膜装置
JP2007291439A (ja) 成膜方法、プラズマ成膜装置及び記憶媒体
KR101800487B1 (ko) 동(Cu) 배선의 형성 방법 및 기억매체
KR101382376B1 (ko) 성막 방법 및 Ｃｕ 배선의 형성 방법
TW202117037A (zh) 用於藉由物理氣相沉積（ｐｖｄ）來沉積鋁的方法與設備
KR101357531B1 (ko) Ｃｕ 배선의 형성 방법 및 Ｃｕ막의 성막 방법, 성막 시스템, 및 기억 매체
JP2008098378A (ja) 薄膜形成方法及び薄膜の積層構造

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20131030

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20141016

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20141021

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141210

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150303

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150320

R150 Certificate of patent or registration of utility model

Ref document number: 5719212

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250