JP2009141230A - 半導体装置の製造方法および半導体装置製造用スパッタ装置 - Google Patents

Abstract

【課題】絶縁膜による段差を有する半導体基板上を覆うＡｌ電極膜の厚さが、前記段差の２倍以上の厚膜とする場合であっても、前記絶縁膜段差の上方でＡｌ電極膜にボイドが形成され難くすることのできる半導体装置の製造方法および半導体装置製造用スパッタ装置を提供すること。
【解決手段】半導体基板７に半導体機能領域と所要の絶縁膜パターン９を形成した後、該半導体基板７の全面を覆うアルミニウム膜１１またはアルミニウム合金膜を、前記絶縁膜９の２倍以上の膜厚でスパッタリング法により成膜する際に、アルミニウム成膜工程とアルゴンスパッタリング法によるアルミニウム膜１１の整形工程とを複数回繰り返して成膜する工程を有する半導体装置の製造方法。
【選択図】 図１

Description

本発明は、半導体装置の製造方法に関し、特に電力変換装置などに用いられるパワー半導体装置の表面電極膜の改良に係る製造方法および半導体装置製造用スパッタ装置に関するものである。

パワー半導体装置の基板表面側の電極膜および配線材料としては、従来、アルミニウム（以下、Ａｌと略記する）が多用されている。これはＡｌが低抵抗材料であり、電極膜および配線形状に加工することが容易なためである。Ａｌの成膜方法としてはスパッタリング法が多く用いられている。これはＡｌ／Ｓｉ等のＡｌ合金膜の成膜に際して組成の制御が容易で、しかも、大口径の半導体基板に対しても膜厚および膜質を均一化でき、量産性の点でも優れているからである。
一方、前記電極膜および配線を形成するためにＡｌ膜が被着されるパワー半導体装置の半導体基板表面は、表層に形成される半導体機能領域に合わせて所要のパターンに形成された絶縁膜を備えている。さらに、前記基板表面は、この絶縁膜と前記半導体機能領域内の電極膜接触部との境界に形成される段差や絶縁膜中に設けられるホール状の配線コンタクト部などからなる多くの凹凸を備えている。従って、半導体基板表面に被着されるＡｌ膜は、電気特性およびその信頼性を得るために、これらの段差およびホールなどの凹凸形状を忠実に被覆すると共に、電極膜の膜中には、できるかぎり鬆、ボイドなどを含まないように形成することが求められる。
しかし、このように段差を有する半導体基板上にＡｌ膜を形成する場合、実際にはホールや段差の有するアスペクト比によっては、ステップカバレッジが問題になって、断線や断線に至らないまでもボイドを巻き込むことがあるので、信頼性の低下が問題になることが多い。このような場合に生じ易いＡｌ膜のステップカバレッジに関して、下記の文献が公開されている。

高アスペクト比を有する接点用開口部に金属膜をスパッタリングで形成する際にでき易い粗悪なステップカバレッジを改善するためにアルゴンスパッタにより金属膜（Ｔｉ膜）コーナーを除去するようにエッチングを行った後、第二の金属膜（Ａｌ膜）を堆積することに関する方法が開示されている（特許文献１）。
また、径の小さいコンタクトホールへＡｌ配線材料をスパッタリングにより形成する場合、Ａｌのスパッタリング堆積と逆スパッタリング（アルゴンスパッタリング）とを繰り返すことにより、ステップカバレッジを改善するスパッタリング方法についての記載がある（特許文献２）。
さらに、アスペクト比の大きい小径の開孔部へＡｌ配線をスパッタリングにより形成する場合、Ａｌ膜の開孔部内への被覆性が悪いことに起因する断線や低信頼性をＡｌ膜の形成と基板の加熱を異なるプロセスで行なうことにより、Ａｌ膜の表面酸化を防ぎ、さらに還元雰囲気のプラズマ処理により、Ａｌ膜表面の酸化膜を除去してＡｌ膜の加熱による流動温度を低下させてステップカバレッジを改善する（特許文献３）。
特開２０００−５０３８０６号公報（特許請求の範囲、図７） 特開平２−１３８４５６号公報 特開平７−１４２４７９号公報

しかしながら、前述の特許文献１〜３に記載のＡｌ膜のスパッタリングによる被着形成方法は、いずれも半導体集積回路装置の表面回路配線をスパッタリングによるＡｌ配線で、特に高アスペクト比の開孔部内にコンタクト接点を形成する場合に問題となるステップカバレッジを改善する方法に関するものである。
一方、以下説明するスパッタリング法によるＡｌ電極膜やＡｌ合金電極膜（以下単にＡｌ電極という）の被着形成方法における問題点は、半導体基板表面に絶縁膜などにより形成される段差を含む領域を、パワー半導体装置に特有の段差の２倍以上の厚いＡｌ電極膜で被覆する際の問題点であり、前述の特許文献１〜３に記載のような、アスペクト比の高いホールにＡｌ電極膜を被着する場合のステップカバレッジの改善とは技術的な分野が異なる。
パワー半導体装置においても、シリコン基板表面の所定の主電極膜の接触部に形成されるＡｌ電極は、同時に表面に形成される絶縁膜パターン上をも共通に被覆して形成されることが多い。この点は前記特許文献１〜３に記載と同様である。しかし、パワー半導体装置では、図３の半導体基板の断面図に示すように、前記絶縁膜９の厚さは０．２μｍ〜１．０μｍ程度と前述の半導体集積回路の場合よりも相対的に厚い膜厚であることが多い。さらに、Ａｌ電極膜１１の膜厚についても、０．５μｍ〜５μｍ程度に厚く被着される点が異なる。ところが、特にＡｌ電極膜は膜厚を０．５μｍ以上に厚くすると、均一な膜成長に伴う均質状態では成膜されず、種々の成長速度を有する種々の大きさのグレーン（粒子）１３に分かれて成長し、このグレーンの集合体として成膜することが知られている。

このような厚いＡｌ電極で、絶縁膜の境界に起因する段差が形成されている半導体基板表面を被覆する場合、前記絶縁膜による段差が小さくても（たとえば、アスペクト比１以下でも）段差（絶縁膜の膜厚）の２倍以上の厚い膜厚のＡｌ電極膜を成膜すると、絶縁膜段差の上方のＡｌ膜中に巣とか鬆とも言われる一種のボイド１２が形成されることが多いという問題がある。このボイド１２の発生は前述の成長速度の異なるグレーン１３の集合体により成膜される厚膜のＡｌ電極膜１１に特有の問題である。その原因としては、このようにＡｌ電極膜１１が形成される領域の半導体基板表面に、絶縁膜パターン９との境界に起因する段差が含まれていると、この段差の上方において複数のＡｌグレーン１３の異なる成長によりグレーン同士の接触、重なりが複雑になる結果、グレーン間にヒゲ状の鬆またはボイド１２ができ易くなると考えられる。このようなヒゲ状の鬆またはボイド１２がＡｌ電極膜１１中に多く形成されると、電極膜１１としての導電率が低下し、また、均一な膜としての信頼性の低下に繋がる。さらに、複数の前記ヒゲ状の鬆またはボイド１２が膜表面に多く開口している場合は、後工程のウエハプロセスに用いられる各種の処理液、洗浄液の浸透、残存による２次的な汚染の発生という問題もある。
本発明は、前述の問題点に鑑みてなされたものであり、本発明の目的は、絶縁膜による段差を有する半導体基板上を覆うＡｌ電極膜の厚さが、前記段差の２倍以上の厚膜とする場合であっても、前記絶縁膜段差の上方でＡｌ電極膜にボイドが形成され難くすることのできる半導体装置の製造方法および半導体装置製造用スパッタ装置を提供することである。

特許請求の範囲の請求項１記載の発明によれば、半導体基板に半導体機能領域と所要の絶縁膜パターンを形成した後、該半導体基板の全面を覆うアルミニウム膜またはアルミニウム合金膜を、前記絶縁膜の２倍以上の膜厚でスパッタリング法により成膜する際に、アルミニウム成膜工程とアルゴンスパッタリング法によるアルミニウム膜の整形工程とを複数回繰り返して成膜する工程を有する半導体装置の製造方法とする。
特許請求の範囲の請求項２記載の発明によれば、前記アルミニウム膜またはアルミニウム合金膜の膜厚が０．５μｍ以上である特許請求の範囲の請求項１記載の半導体装置の製造方法とする。
特許請求の範囲の請求項３記載の発明によれば、前記アルミニウム成膜工程における一回のアルミニウム膜厚が０．５μｍ未満である特許請求の範囲の請求項１または２記載の半導体装置の製造方法。
特許請求の範囲の請求項４記載の発明によれば、特許請求の範囲の請求項１乃至３のいずれか一項に記載の半導体装置の製造方法に用いられる半導体装置製造用スパッタ装置であって、真空槽で構成される搬送室の周囲に互いに開閉可能な仕切りバルブを介して気密に接合して配置されるスパッタ成膜室とアルゴンスパッタ処理室とを少なくとも有する半導体装置製造用スパッタ装置とする。

特許請求の範囲の請求項５記載の発明によれば、前記スパッタ成膜室と前記アルゴンスパッタ処理室とをそれぞれ２室以上備える特許請求の範囲の請求項４記載の半導体装置製造用スパッタ装置とする。
特許請求の範囲の請求項６記載の発明によれば、前記スパッタ成膜室と前記アルゴンスパッタ処理室とが前記搬送室の周囲に開閉可能な仕切りバルブを介して気密に接合してそれぞれ交互に配置されている特許請求の範囲の請求項５記載の半導体装置製造用スパッタ装置とする。

本発明によれば、絶縁膜による段差を有する半導体基板上を覆うＡｌ電極膜の厚さが、前記段差の２倍以上の厚膜とする場合であっても、前記絶縁膜段差の上方でＡｌ電極膜にボイドが形成され難くする半導体装置の製造方法および半導体装置製造用スパッタ装置を提供することができる。

以下、本発明にかかる半導体装置の製造方法および半導体装置製造用スパッタ装置について、図面を参照して詳細に説明する。本発明はその要旨を超えない限り、以下に説明する実施例の記載に限定されるものではない。
図１（ａ）、（ｂ）、（ｃ）は、本発明の半導体装置の製造方法にかかるスパッタリングによるＡｌ電極膜の堆積状態を順に示す半導体基板の拡大断面図である。図２（ａ）、（ｂ）、（ｃ）は、図１の各（ａ）、（ｂ）、（ｃ）のステップに対応するスパッタ成膜ステップと逆スパッタによる整形ステップとを示すスパッタ装置の模式的断面図である。図４本発明にかかる半導体装置製造用スパッタ装置の模式的平面図である。図５は本発明にかかる半導体装置製造用スパッタ装置のＡｒスパッタ室の模式的断面図である。

図４に示す半導体装置製造用スパッタ装置は、たとえば５角形の搬送室１の一辺に仕切りバルブ２−１を介して気密保持可能に接するスパッタ成膜室３と前記搬送室１の異なる一辺に仕切りバルブ２−２を介して気密保持可能に接するＡｒスパッタ室４と、さらに前記搬送室１の異なる一辺に仕切りバルブ２−３を介して気密保持可能に接するウエハカセットロード室５を備えている。
所要の半導体機能領域が形成され、この半導体機能領域に対応する絶縁膜パターンが形成された半導体基板７をウエハカセットロード室５内のウエハカセット６にセットする。前記搬送室１にある図示しないフロッグレッグアーム（搬送治具）に取り付けられたウエハピックアップ（図示せず）がカセットロード室５に移動しウエハカセット６にセットされた半導体基板７をウエハピックアップに乗せてスパッタ成膜室３に移動し、図示しないスパッタステージに載置する。各室にフロッグレッグアームが移動するときは仕切りバルブ２−１、２−２、２−３がそれぞれタイミングを合わせて開閉する。
スパッタ成膜室３内では、減圧後、図２（ａ）の模式的断面図に示すように、Ａｌ／Ｓｉ合金をターゲット１０にしたスパッタにより半導体基板７上にＡｌ／Ｓｉ電極膜を０．３μｍの厚さに堆積した。前述と同様に搬送室１のウエハピックアップを移動させてスパッタ電極膜を形成した半導体基板７をスパッタ成膜室３からＡｒスパッタ室４内の印加ステージ８（図５）上に移動させ、Ａｒを導入してＡｒスパッタ工程を行う。

Ａｒスパッタ工程は、図５の模式的断面図に示すように、高周波バイアス印加ステージ８上に半導体基板７を載置し、Ａｒガスを０．２Ｔｏｒｒ〜２．０Ｔｏｒｒ（２６．６〜２６６Ｐａ）の圧力雰囲気で１００ｓｃｃｍ供給し、半導体基板とアース間容量を２００ｐＦ以下とした状態でＡｒスパッタを行う。この際、前記高周波電力印加は周波数１３．５６ＭＨｚで１ｋＷとした。この高周波電力印加によりアルゴンがプラズマ状に励起し、Ａｒスパッタが進行する。このＡｒスパッタにより、半導体基板７上のＡｌ／Ｓｉ電極膜は図１（ｂ）に示すように、凹部の傾斜が小さくなり、凹部の開口が拡大する。この現象は、Ａｒスパッタが基板の主面に平行な面よりも、主面に４５度の傾斜角を有する斜面を早く削る性質を利用するものである。
次に、搬送室１のフロッグアームに取り付けられたウエハピックアップを移動させ、図１（ｂ）のステップにおける処理が終了した半導体基板７をＡｒスパッタ室４から再度スパッタ成膜室３に移動させ、前述の図１（ａ）におけるＡｌ／Ｓｉのスパッタ成膜と同様の条件で、再度、図１（ｃ）に示すように、図１（ｂ）で処理済の半導体基板７の上に厚さ０．３μｍのＡｌ／Ｓｉのスパッタ電極膜を積み重ねるように堆積させる。このような前記図１（ａ）〜図１（ｃ）の工程を所要の厚膜のＡｌ／Ｓｉ電極膜とするに必要な回数繰り返して形成した。この結果、Ａｌ／Ｓｉ電極膜の膜厚を１μｍ〜５μｍに厚くしても鬆状のボイドの発生は見られなかった。一回に成膜するＡｌ／Ｓｉのスパッタ電極膜の膜厚は０．５μｍ未満とすることができる。一回に成膜する膜厚をあまり薄くすると、作業効率が悪くなるので、この作業効率と必要とする電極膜の膜厚との兼ね合いを考慮して一回に成膜する膜厚を決めるとよい。

なお、前記Ａｒスパッタ工程における印加ステージ８上の半導体基板７は断熱状態で加熱されるため、直ぐに高温に上昇してしまうので、印加ステージ８として静電チャック（図示せず）などの冷却手段を用いることが好ましい。
静電チャックは、よく知られているように半導体基板に絶縁体を介して静電気力を作用させることにより絶縁体表面に半導体基板を吸着し、ガス中に保持するものである。その構造は、通常Ａｌ₂Ｏ₃等の耐熱セラミックスからなる円板状絶縁体の表面近くに同一平面内に並べて埋め込まれた２組の膜状電極をそれぞれ直流電源の両極に接続してなる。さらには、この２組の電極間に直流電圧を印加するとともに絶縁体表面に絶縁体に近い直径を有する半導体基板を密着状態に当接させることにより、２組の電極と半導体基板との間に静電気力を作用させ、半導体基板を絶縁体表面に吸着して保持する構造になっている。このように、静電チャックは、半導体基板を絶縁体表面に全面密着状態で吸着、保持することから、０．１ｍＴｏｒｒ〜数Ｔｏｒｒ範囲の真空中での表面処理中、基板を適温に保つための冷却手段として用いることができる。
また、前記図４に示す半導体装置製造用スパッタ装置は、スパッタ成膜室３とＡｒスパッタ室をそれぞれ複数室、たとえば、交互に搬送室の周囲に配置させる構造とすることにより、半導体基板を連続して投入できるので、スパッタ装置の処理能力を高め、装置の稼動効率を高めることができて好ましい。

図１は、本発明にかかる半導体装置の製造方法を説明するための半導体基板の要部断面図である。 図２は図１に対応する本発明にかかる半導体装置の製造方法を説明するための半導体装置製造用スパッタ装置の模式的断面図である。 図３は、従来の半導体装置の製造方法による半導体基板の要部断面図である。 図４本発明にかかる半導体装置製造用スパッタ装置の模式的平面図である。 図５は本発明にかかる半導体装置製造用スパッタ装置の模式的断面図である。

符号の説明

１ 搬送室
２−１，２−２，２−３ 仕切りバルブ
３ スパッタ成膜室
４ Ａｒスパッタ室
５ カセットロード室
６ ウエハカセット
７ 半導体基板
８ 印加ステージ、静電チャック
９ 絶縁膜
１０ スパッタターゲット
１１ 電極膜、Ａｌ電極膜
１２ ボイド
１３ グレーン。

Claims (6)

1. 半導体基板に半導体機能領域と所要の絶縁膜パターンを形成した後、該半導体基板の全面を覆うアルミニウム膜またはアルミニウム合金膜を、前記絶縁膜の２倍以上の膜厚でスパッタリング法により成膜する際に、アルミニウム成膜工程とアルゴンスパッタリング法によるアルミニウム膜の整形工程とを複数回繰り返して成膜する工程を有することを特徴とする半導体装置の製造方法。
2. 前記アルミニウム膜またはアルミニウム合金膜の膜厚が０．５μｍ以上であることを特徴とする請求項１記載の半導体装置の製造方法。
3. 前記アルミニウム成膜工程における一回のアルミニウム膜厚が０．５μｍ未満であることを特徴とする請求項１または２記載の半導体装置の製造方法。
4. 請求項１乃至３のいずれか一項に記載の半導体装置の製造方法に用いられる半導体装置製造用スパッタ装置であって、真空槽で構成される搬送室の周囲に互いに開閉可能な仕切りバルブを介して気密に接合して配置されたスパッタ成膜室とアルゴンスパッタ処理室とを少なくとも有することを特徴とする半導体装置製造用スパッタ装置。
5. 前記スパッタ成膜室と前記アルゴンスパッタ処理室とをそれぞれ２室以上備えることを特徴とする請求項４記載の半導体装置製造用スパッタ装置。
6. 前記スパッタ成膜室と前記アルゴンスパッタ処理室とが前記搬送室の周囲に開閉可能な仕切りバルブを介して気密に接合してそれぞれ交互に配置されていることを特徴とする請求項５記載の半導体装置製造用スパッタ装置。
   
   

Images