TWI757690B - 半導體裝置之製造方法、基板處理裝置及程式 - Google Patents

半導體裝置之製造方法、基板處理裝置及程式 Download PDF

Info

Publication number
TWI757690B
TWI757690B TW109104917A TW109104917A TWI757690B TW I757690 B TWI757690 B TW I757690B TW 109104917 A TW109104917 A TW 109104917A TW 109104917 A TW109104917 A TW 109104917A TW I757690 B TWI757690 B TW I757690B
Authority
TW
Taiwan
Prior art keywords
film
forming
frequency power
silicon
containing gas
Prior art date
Application number
TW109104917A
Other languages
English (en)
Other versions
TW202101774A (zh
Inventor
八幡橘
大橋直史
高崎唯史
Original Assignee
日商國際電氣股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日商國際電氣股份有限公司 filed Critical 日商國際電氣股份有限公司
Publication of TW202101774A publication Critical patent/TW202101774A/zh
Application granted granted Critical
Publication of TWI757690B publication Critical patent/TWI757690B/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00134—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems comprising flexible or deformable structures
    • B81C1/00158—Diaphragms, membranes
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45563—Gas nozzles
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B06—GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS IN GENERAL
    • B06B—METHODS OR APPARATUS FOR GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS OF INFRASONIC, SONIC, OR ULTRASONIC FREQUENCY, e.g. FOR PERFORMING MECHANICAL WORK IN GENERAL
    • B06B1/00—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency
    • B06B1/02—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy
    • B06B1/0207—Driving circuits
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B06—GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS IN GENERAL
    • B06B—METHODS OR APPARATUS FOR GENERATING OR TRANSMITTING MECHANICAL VIBRATIONS OF INFRASONIC, SONIC, OR ULTRASONIC FREQUENCY, e.g. FOR PERFORMING MECHANICAL WORK IN GENERAL
    • B06B1/00—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency
    • B06B1/02—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy
    • B06B1/06—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy operating with piezoelectric effect or with electrostriction
    • B06B1/0688—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy operating with piezoelectric effect or with electrostriction with foil-type piezoelectric elements, e.g. PVDF
    • B06B1/0696—Methods or apparatus for generating mechanical vibrations of infrasonic, sonic, or ultrasonic frequency making use of electrical energy operating with piezoelectric effect or with electrostriction with foil-type piezoelectric elements, e.g. PVDF with a plurality of electrodes on both sides
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00015—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems
    • B81C1/00023—Manufacture or treatment of devices or systems in or on a substrate for manufacturing microsystems without movable or flexible elements
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81C—PROCESSES OR APPARATUS SPECIALLY ADAPTED FOR THE MANUFACTURE OR TREATMENT OF MICROSTRUCTURAL DEVICES OR SYSTEMS
    • B81C1/00—Manufacture or treatment of devices or systems in or on a substrate
    • B81C1/00642—Manufacture or treatment of devices or systems in or on a substrate for improving the physical properties of a device
    • B81C1/0065—Mechanical properties
    • B81C1/00658—Treatments for improving the stiffness of a vibrating element
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C14/00—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material
    • C23C14/22—Coating by vacuum evaporation, by sputtering or by ion implantation of the coating forming material characterised by the process of coating
    • C23C14/34—Sputtering
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/24—Deposition of silicon only
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/34—Nitrides
    • C23C16/345—Silicon nitride
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/4401—Means for minimising impurities, e.g. dust, moisture or residual gas, in the reaction chamber
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/458—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for supporting substrates in the reaction chamber
    • C23C16/4582—Rigid and flat substrates, e.g. plates or discs
    • C23C16/4583—Rigid and flat substrates, e.g. plates or discs the substrate being supported substantially horizontally
    • C23C16/4586—Elements in the interior of the support, e.g. electrodes, heating or cooling devices
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/505—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges
    • C23C16/509—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using radio frequency discharges using internal electrodes
    • C23C16/5096—Flat-bed apparatus
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/52—Controlling or regulating the coating process
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/04—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings of inorganic non-metallic material
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C28/00—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D
    • C23C28/04—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings of inorganic non-metallic material
    • C23C28/042—Coating for obtaining at least two superposed coatings either by methods not provided for in a single one of groups C23C2/00 - C23C26/00 or by combinations of methods provided for in subclasses C23C and C25C or C25D only coatings of inorganic non-metallic material including a refractory ceramic layer, e.g. refractory metal oxides, ZrO2, rare earth oxides
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01N—INVESTIGATING OR ANALYSING MATERIALS BY DETERMINING THEIR CHEMICAL OR PHYSICAL PROPERTIES
    • G01N29/00—Investigating or analysing materials by the use of ultrasonic, sonic or infrasonic waves; Visualisation of the interior of objects by transmitting ultrasonic or sonic waves through the object
    • G01N29/22—Details, e.g. general constructional or apparatus details
    • G01N29/24—Probes
    • G01N29/2406—Electrostatic or capacitive probes, e.g. electret or cMUT-probes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32174—Circuits specially adapted for controlling the RF discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/3244—Gas supply means
    • H01J37/32449—Gas control, e.g. control of the gas flow
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32532—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02164—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon oxide, e.g. SiO2
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/0217—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67109—Apparatus for thermal treatment mainly by convection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68742—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a lifting arrangement, e.g. lift pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68757—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by a coating or a hardness or a material
    • A—HUMAN NECESSITIES
    • A61—MEDICAL OR VETERINARY SCIENCE; HYGIENE
    • A61B—DIAGNOSIS; SURGERY; IDENTIFICATION
    • A61B8/00—Diagnosis using ultrasonic, sonic or infrasonic waves
    • A61B8/44—Constructional features of the ultrasonic, sonic or infrasonic diagnostic device
    • A61B8/4483—Constructional features of the ultrasonic, sonic or infrasonic diagnostic device characterised by features of the ultrasound transducer
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2201/00—Specific applications of microelectromechanical systems
    • B81B2201/02—Sensors
    • B81B2201/0271—Resonators; ultrasonic resonators
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B81—MICROSTRUCTURAL TECHNOLOGY
    • B81B—MICROSTRUCTURAL DEVICES OR SYSTEMS, e.g. MICROMECHANICAL DEVICES
    • B81B2203/00—Basic microelectromechanical structures
    • B81B2203/01—Suspended structures, i.e. structures allowing a movement
    • B81B2203/0127—Diaphragms, i.e. structures separating two media that can control the passage from one medium to another; Membranes, i.e. diaphragms with filtering function
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J2237/00—Discharge tubes exposing object to beam, e.g. for analysis treatment, etching, imaging
    • H01J2237/32—Processing objects by plasma generation
    • H01J2237/33—Processing objects by plasma generation characterised by the type of processing
    • H01J2237/332—Coating
    • H01J2237/3321—CVD [Chemical Vapor Deposition]

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Mechanical Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Metallurgy (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • General Chemical & Material Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Plasma & Fusion (AREA)
  • Inorganic Chemistry (AREA)
  • Analytical Chemistry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biochemistry (AREA)
  • General Health & Medical Sciences (AREA)
  • Immunology (AREA)
  • Pathology (AREA)
  • Health & Medical Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Chemical Vapour Deposition (AREA)
  • Formation Of Insulating Films (AREA)
  • Micromachines (AREA)
  • Transducers For Ultrasonic Waves (AREA)

Abstract

本發明係針對具有進行振動之膜而構成的半導體裝置，提供提升該膜對振動之耐性的技術。 形成可振動絕緣膜的步驟係至少具備有：形成第一矽氧化膜的步驟、形成第一氮化矽膜的步驟、形成第二矽氧化膜的步驟、以及形成第二氮化矽膜的步驟；該等各步驟係使用依對具有上部電極與下部電極之處理室施行氣體供應的方式構成，且依分別對上部電極與下部電極利用開關切換選擇性供應高頻電力或低頻電力中之任一者的方式構成的基板處理裝置實施。

Description

半導體裝置之製造方法、基板處理裝置及程式
本發明係關於導體裝置之製造方法、基板處理裝置及程式。
近年，有利用超音波診斷人體內的超音波診斷裝置。超音波診斷裝置係有使用具超音波換能器機能的CMUT(Capacitive Micromachined Ultrasonic Transducer，電容式超音波微換能器)裝置。CMUT裝置係利用屬於半導體製造技術之一種的MEMS(Micro Electro Mechanical System，微機電系統)技術形成，具有薄膜構造的振動膜，依藉由使該振動膜產生振動而朝外部放射出超音波、或檢測來自外部的超音波之方式構成(例如參照專利文獻1)。 [先前技術文獻] [專利文獻]
[專利文獻1]日本專利特開2016-072661號公報
(發明所欲解決之問題)
由於CMUT裝置的振動膜會數度重複振動，因而支撐該振動膜的薄膜構造會有劣化的顧慮。由於薄膜構造的劣化會導致例如因振動膜撓曲造成之對向電極彼此的接觸等，因而有涉及CMUT裝置發生不良情況的可能性。
本發明係針對如CMUT裝置般具有進行振動之膜而構成的半導體裝置，提供提升該膜對振動之耐性的技術。 (解決問題之技術手段)
根據一態樣，提供一種技術， 係關於具有可振動絕緣膜的半導體裝置之製造技術， 形成上述絕緣膜的步驟係至少具備有：形成第一矽氧化膜的步驟、形成第一氮化矽膜的步驟、形成第二矽氧化膜的步驟、以及形成第二氮化矽膜的步驟； 該等各步驟係使用基板處理裝置實施，而該基板處理裝置係依對具有上部電極與下部電極之處理室進行氣體供應的方式構成，且依利用開關切換分別對上述上部電極與上述下部電極選擇性供應高頻電力或低頻電力中之任一者的方式構成； 上述形成第一矽氧化膜的步驟，係依對上述處理室供應含矽氣體與含氧氣體，且對上述上部電極供應高頻電力、對上述下部電極供應低頻電力的方式施行開關切換； 上述形成第一氮化矽膜的步驟，係依對上述處理室供應含矽氣體與含氮氣體，且對上述上部電極供應高頻電力、對上述下部電極供應低頻電力的方式施行開關切換； 上述形成第二矽氧化膜的步驟，係依對上述處理室供應含矽氣體與含氧氣體，且對上述上部電極供應低頻電力、對上述下部電極供應高頻電力的方式施行開關切換； 上述形成第二氮化矽膜的步驟，係依對上述處理室供應含矽氣體與含氮氣體，且對上述上部電極供應低頻電力、對上述下部電極供應高頻電力的方式施行開關切換。 (對照先前技術之功效)
根據本發明的技術，針對具有進行振動之膜而構成的半導體裝置，可提升該膜對振動的耐性。
＜一實施形態＞ 以下，針對本發明一實施形態，參照圖式進行說明。
(1)半導體裝置之構成 首先，針對本發明之技術所應用的半導體裝置進行說明。本實施形態係舉屬於半導體裝置的一種之CMUT裝置為例。
CMUT裝置係利用MEMS技術在基板上形成薄膜構造(CMUT單元)，可為單獨的單元構造、亦可為多數的單元所配置的呈陣列構造。以下，舉單獨的單元構造的CMUT裝置為例。
圖1係表示屬於半導體裝置的一種之CMUT裝置的構成例之剖面圖。 如圖1所示，CMUT裝置係在基板101的上層隔著絕緣膜102、103形成下部電極104，並在其上層形成由絕緣膜105、106包圍的空洞部107。又，在空洞部107的上方，隔著絕緣膜106，於與該空洞部107重疊的位置形成上部電極108。然後，在上部電極108的上層形成絕緣膜109、110。
依此，CMUT裝置中，對向配置挾持空洞部107、且構成一對電極膜的下部電極104與上部電極108。下部電極104係連接於在絕緣膜102上面所形成的配線121。又，上部電極108係連接於在絕緣膜102上面所形成的配線122。藉此，下部電極104與上部電極108間，便可施行電壓施加或電容變化的檢測等。
再者，在空洞部107上方所形成的絕緣膜106、109中，形成貫穿該等膜的孔部130。孔部130係具有用於形成空洞部107的蝕刻孔之機能，在形成空洞部107後便利用絕緣膜110埋藏。
此種構成的CMUT裝置，係可振動地由在空洞部107上方所形成的絕緣膜106、109、110及上部電極108支撐，而構成薄膜構造。即，上部電極108與其所附設的絕緣膜106、109、110係具有薄膜構造之振動膜(薄膜)的機能。而，在CMUT裝置中，例如若對下部電極104與上部電極108間施加電壓，便藉由靜電力作用依施加電壓的頻率使振動膜產生振動，並發送超音波。反之，當收訊的情況，若利用來自外部的超音波壓力使振動膜產生振動，則下部電極104與上部電極108間之距離會有變化，便可以電容變化的形式檢測超音波。
(2)基板處理裝置之構成 接著，針對上述構成的CMUT裝置之製造時所使用的基板處理裝置進行說明。
本實施形態所說明的基板處理裝置，係在半導體裝置之製造步驟中使用者，構成為針對處理對象之基板每次一片施行處理的單片式基板處理裝置。處理對象之基板係可舉例如半導體晶圓(以下簡稱「晶圓」)。又，基板處理裝置所施行的處理係有如：氧化處理、擴散處理、離子植入後的載體活化或平坦化的迴焊或退火、成膜處理等，而本實施形態特別舉施行成膜處理的情況為例。
以下，針對基板處理裝置的構成參照圖式進行具體說明。 圖2係表示本實施形態的基板處理裝置之概略構成例的示意側剖面圖，圖3係表示本實施形態的基板處理裝置所具有氣體供應部之構成例的示意方塊圖，圖4係表示本實施形態的基板處理裝置所具有控制器之構成例的示意方塊圖。
(處理容器) 如圖2所示，基板處理裝置200係具備有處理容器(容器)202。容器202係構成為例如橫剖面呈圓形的扁平密閉容器。又，容器202係由例如鋁(Al)或不鏽鋼(SUS)等金屬材料構成。在容器202內形成有：對矽晶圓等基板100施行處理的處理室201、以及將基板100搬送至處理室201時基板100通過的搬送空間206。
在容器202的側面設有鄰接於閘閥203的基板搬入出口204，經由該基板搬入出口204，使基板100在與未圖示的搬送室間進行移動。在容器202的底部複數設有升降銷207。
在處理室201中配設有支撐基板100的基板支撐部210。基板支撐部210主要係具有：載置基板100的基板載置面211、表面具有基板載置面211的基板載置台212、設置於基板載置台212內當作加熱源的加熱器213、以及下部電極215。在基板載置台212中，分別在對應於升降銷207的位置設有升降銷207貫穿的貫穿孔214。加熱器213係經由通訊線222連接著控制加熱器213溫度的加熱器控制部223，依照後述控制器400的指示加熱至所需溫度。下部電極215係電氣式連接著配線281。
基板載置台212係由軸217支撐。軸217係貫穿處理容器202的底部，且在處理容器202的外部連接於升降部218。然後，使升降部218產生動作而使軸217與基板載置台212進行升降，藉此基板載置台212便可使在載置面211上所載置的基板100進行升降。另外，軸217係與處理容器202呈絕緣。又，軸217下端部的周圍係由波紋管219包覆，藉此使處理室201內保持氣密。
基板載置台212係基板100搬送時，使基板載置面211下降至基板搬入出口204對向的位置，而當基板100處理時，如圖1所示，使基板100上升至處理室201內的處理位置。
在處理室201的上部(上游側)，設有當作上部電極用的噴淋頭230。噴淋頭230係連通於後述氣體供應部，具有將所供應氣體供應至處理室201的作用。噴淋頭230係電氣式連接著後述配線282。
(氣體供應部) 氣體供應部係依連通於噴淋頭230之方式構成。氣體供應部係如圖3所示，具有：第一氣體供應部240、第二氣體供應部250、及第三氣體供應部260。
(第一氣體供應部) 如圖3(a)所示，第一氣體供應部240係設有連通於噴淋頭230的第一氣體供應管241。 在第一氣體供應管241中，從上游方向起依序設有：第一氣體源242、屬於流量控制器(流量控制部)的質量流量控制器(MFC)243、以及屬於開閉閥的閥244。
第一氣體源242係含有第一元素的第一氣體(以下亦稱「含第一元素氣體」)的供應源。含第一元素氣體係含有第一元素的原料氣體，屬於處理氣體之一。 此處，第一元素係矽(Si)。即，含第一元素氣體係含矽氣體。具體而言，含矽氣體係可使用例如：四乙氧基矽烷(Si(OC2 H5 )4 ：TEOS)氣體、單矽烷(SiH4 )氣體、二氯矽烷(SiH2 Cl2 ：DCS)氣體、六氯二矽烷(Si2 Cl6 ：HCDS)氣體等。
主要係由第一氣體供應管241、MFC243、及閥244構成第一氣體供應部(以下亦稱「含矽氣體供應部」)240。
(第二氣體供應部) 如圖3(b)所示，第二氣體供應部250係設有連通於噴淋頭230的第二氣體供應管251。 在第二氣體供應管251中，從上游方向起依序設有：第二氣體源252、屬於流量控制器(流量控制部)的MFC253、及屬於開閉閥的閥254。
第二氣體源252係含有第二元素的第二氣體(以下亦稱「含第二元素氣體」)的供應源。含第二元素氣體係屬於處理氣體之一。另外，含第二元素氣體亦可認為係反應氣體。 此處，含第二元素氣體係含有不同於第一元素的第二元素。第二元素係氧(O)。即，含第二元素氣體係含氧氣體。具體而言，含氧氣體係可使用例如氧(O2 )氣體。
主要係由第二氣體供應管251、MFC253、及閥254構成第二氣體供應部(以下亦稱「含氧氣體供應部」)250。
(第三氣體供應部) 如圖3(c)所示，第三氣體供應部260係具有連通於噴淋頭230的第三氣體供應管261。 在第三氣體供應管261中，從上游方向起依序設有：第三氣體源262、屬於流量控制器(流量控制部)的MFC263、及屬於開閉閥的閥264。
第三氣體源262係含有第三元素的第三氣體(以下亦稱「含第三元素氣體」)的供應源。含第三元素氣體係屬於處理氣體之一。另外，含第三元素氣體亦可認為係反應氣體或惰性氣體。 此處，含第三元素氣體係含有與第一元素與第二元素均不同的第三元素。第三元素係氮(N)。即，含第三元素氣體係含氮氣體。具體而言，含氮氣體係可使用例如：氨(NH3 )氣體、氮(N2 )氣體等。
主要係由第三氣體供應管261、MFC263、及閥264構成第三氣體供應部(以下亦稱「含氮氣體供應部」)260。
另外，當從第三氣體供應部260供應當作含氮氣體的N2 氣體時，該N2 氣體(惰性氣體)亦可作用為將在基板處理步驟中，滯留於容器202或噴淋頭230內之氣體予以沖洗的沖洗氣體。
將以上所說明的第一氣體供應部240、第二氣體供應部250、第三氣體供應部260之任一者、或其組合，稱為「氣體供應部」或「氣體供應系統」。
(排氣部) 如圖2所示，將容器202的環境予以排氣的排氣部，係依連通於處理室201的方式，具有連接於容器202的排氣管272。 在排氣管272中設有將處理室201內控制於既定壓力之屬於壓力控制器的APC(Auto Pressure Controller，自動壓力控制器)273。APC273係具有可調整開度的閥體(未圖示)，配合來自後述控制器400的指示，調整排氣管272的氣導。又，在排氣管272中，於APC273的上游側設有閥274。將排氣管272、閥274、及APC273統稱為「排氣部271」。 再者，在排氣管272中設有乾式泵(Dry Pump：DP)275。DP275係經由排氣管272將處理室201的環境予以排氣。
(電漿生成部) 再者，如圖2所示，連接於基板支撐部210之下部電極215的配線281，係分支為配線283與配線284。而，配線283的一端係連接於開關切換部287，且配線284的一端係連接於開關切換部288。 另一方面，連接於當作上部電極的噴淋頭230之配線282，係分支為配線285與配線286。而，配線285的一端係連接於開關切換部288，且配線286的一端係連接於開關切換部287。
在開關切換部287中，除配線283、286之外，尚連接著低頻電力供應部291。 低頻電力供應部291係對噴淋頭230或下部電極215供應低頻電力。所以，低頻電力供應部291係具有連接於開關287的配線291a。在配線291a中，從上游起依序設有：低頻電源291b、及整合器291c。低頻電源291b係接地。 此處，所謂「低頻」係指例如1~500KHz左右、較佳係250~400KHz左右。
在開關切換部288中，除配線284、285之外，尚連接著高頻電力供應部292。 高頻電力供應部292係對噴淋頭230或下部電極215供應高頻電力。所以，高頻電力供應部292係具有連接於開關287的配線292a。在配線292a中，從上游起依序設有：高頻電源292b、及整合器292c。高頻電源292b係接地。 此處，所謂「高頻」係指例如13.56MHz左右。
主要係由低頻電力供應部291、高頻電力供應部292、及開關切換部287、288構成本實施形態的電漿生成部。 此種構成的電漿生成部，藉由利用開關切換部287進行開關切換，便可將由低頻電力供應部291進行的低頻電力供應對象，切換為噴淋頭230或下部電極215中之任一者。又，藉由利用開關切換部288進行開關切換，便可將由高頻電力供應部292進行的高頻電力供應對象，切換為噴淋頭230或下部電極215中之任一者。 另外，利用開關切換部287、288進行開關切換(即，選擇電力供應對象)，係依照後述控制器400的指示實施。
(控制器) 基板處理裝置200係具有當作對基板處理裝置200各部位動作進行控制之控制部的控制器400。
如圖4所示，控制器400係構成為至少具有：當作演算部之CPU(Central Processing Unit，中央處理單元)401、當作暫時記憶部之RAM(Random Access Memory，隨機存取記憶體)402、當作大容量記憶部之HDD(Hard Disk Drive，硬碟機)等記憶裝置403、以及I/O埠404的電腦。
再者，控制器400係構成為可連接例如：外部記憶裝置406、觸控面板等輸出入裝置409。又，控制器400係構成為可透過收訊部408連接網路。此意味著控制器400亦可連接於網路上所存在的主電腦等上位裝置407。
再者，控制器400係經由I/O埠404連接於基板處理裝置200的各構成。然後，配合上位裝置407或使用者的指示，從記憶裝置403中讀出控制基板處理裝置200動作的控制程式、或記載著基板處理之順序或條件等製程配方等等，然後配合其內容對開關切換部287、288、低頻電力供應部291、高頻電力供應部292等各構成提供動作指示。動作指示的送收訊控制係由例如CPU401內的送收訊指示部405執行。 另外，製程配方係依使控制器400執行基板處理步驟的各順序，能獲得既定結果的方式組合而成，具有程式的機能。以下，亦將該製程配方及控制程式等簡單統稱為「程式」。另外，本說明書中使用程式之用詞時，係有僅單含製程配方的情況、僅單含控制程式的情況、或含有該二者的情況。
如上述的控制器400亦可構成為專用電腦、亦可構成為通用電腦。例如準備已儲存有上述程式的外部記憶裝置(例如：磁帶、軟碟或硬碟等磁碟；CD或DVD等光碟；MO等光磁碟；USB記憶體(USB Flash Drive)或記憶卡等半導體記憶體)406，再使用外部記憶裝置406將程式安裝於通用電腦中，藉此便可構成本實施形態的控制器400。又，將程式供應至電腦的手段並不侷限於經由外部記憶裝置406供應的情況。例如：亦可使用網際網路或專用線路等通訊手段，從上位裝置407經由收訊部408接收資訊，於未經由外部記憶裝置406的情況下供應程式。又，亦可使用鍵盤或觸控面板等輸出入裝置409，對控制器400進行指示。
控制器400的記憶裝置403、及可連接於控制器400的外部記憶裝置406，係構成為電腦可讀取的記錄媒體。以下，將該等簡單統稱為「記錄媒體」。另外，本說明書中使用記錄媒體之用詞時，係有僅單含記憶裝置403的情況、僅單含外部記憶裝置406的情況、或含有該二者的情況。
(3)半導體裝置之製造方法 其次，針對使用上述構成基板處理裝置200所執行的半導體裝置之製造方法，舉製造CMUT裝置的情況為例進行說明。
(CMUT裝置之形成順序的概要) 首先，針對CMUT裝置之形成順序的概要，參照圖1進行說明。
CMUT裝置形成時，在半導體基板101上利用電漿CVD(Chemical Vapor Deposition，化學氣相沈積)法，形成由例如厚400nm之矽氧化膜(以下亦將矽氧化膜稱「SiO膜」)構成的絕緣膜102。然後，在絕緣膜102上利用氮化鈦與鋁合金的積層膜形成配線121、122，之後再利用電漿CVD法，依覆蓋配線121、122的方式形成由例如厚500nm之SiO膜構成的絕緣膜103。然後，在絕緣膜103上，利用微影技術與乾式蝕刻技術形成到達配線121、122的開口部。
然後，利用濺鍍法形成將成為下部電極104的導電膜。此時，絕緣膜103的開口部亦被埋藏。然後，利用微影技術與乾式蝕刻技術，形成對下部電極104與上部電極108的電氣連接部。成為下部電極104的導電膜係可為氮化鈦與鋁合金的積層膜，亦可為通常半導體製程所使用的鎢(W)或鈦(Ti)、鋁(Al)或銅(Cu)及該等的合金或氮化物、矽化合物等。導電膜亦可為例如100nm左右的厚度。然後，在下部電極104上利用電漿CVD法，依例如厚200nm堆積由SiO膜構成的絕緣膜105。
接著，在絕緣膜105的上面，利用電漿CVD法堆積例如厚100nm的非晶矽膜，接著，利用微影技術與乾式蝕刻技術對非晶矽膜施行加工，形成在後續步驟中將成為空洞部107的犠牲層。若已形成犠牲層，接著便依覆蓋該犠牲層與絕緣膜105的方式，利用電漿CVD法依例如厚200nm堆積由SiO膜構成的絕緣膜106。然後，在絕緣膜105、106中，利用微影技術與乾式蝕刻技術形成用於連接於上部電極108的開口部。
然後，利用濺鍍法形成將成為上部電極108的導電膜。此時，絕緣膜105、106的開口部亦被埋藏。然後，利用微影技術與乾式蝕刻技術，形成上部電極108。成為上部電極108的導電膜係可為氮化鈦與鋁合金的積層膜，亦可為通常半導體製程所使用的W或Ti、Al或Cu及該等的合金或氮化物、矽化合物等。導電膜係依例如400nm左右的厚度形成。
然後，若已形成上部電極108，便利用電漿CVD法，依覆蓋絕緣膜106與上部電極108的方式，依例如厚300nm堆積由氮化矽膜(以下亦將氮化矽膜稱為「SiN膜」)構成的絕緣膜109。接著，在絕緣膜106、109上，使用微影技術與乾式蝕刻技術，形成到達犠牲層的孔部130。
然後，經由孔部130，利用氟化氙氣體(XeF2 )蝕刻除去犠牲層，而形成空洞部107。若空洞部107已形成，為埋藏其形成時所使用的孔部130，便利用電漿CVD法依例如厚800nm堆積絕緣膜110。 藉由經由此種順序，便可形成上述構成的CMUT裝置。
(薄膜構成膜之製造順序) 其次，針對上述構成的CMUT裝置中，構成振動膜(薄膜)的膜之形成順序進行詳細說明。
此處，薄膜的構成膜之一，係舉形成絕緣膜110的情況為例進行說明。但，以下所說明的順序係在薄膜的構成膜之前提下，並不侷限於絕緣膜110，亦可應用於形成其他絕緣膜105、106、109的情況。
絕緣膜110係使用上述構成的基板處理裝置200形成。此情況，基板處理裝置200係對處理室201所收容之屬於被處理物的基板100，施行以下所說明的基板處理步驟。基板處理步驟係至少包括有：基板搬入步驟、成膜步驟、以及基板搬出步驟。另外，以下說明中，構成基板處理裝置200的各部之動作係由控制器400控制。
(基板搬入步驟) 基板搬入步驟中，屬於被處理物的基板100係在半導體基板101上形成至絕緣膜109，再經由孔部130利用犠牲層蝕刻形成空洞部107，然後搬入於處理室201。具體而言，通過基板搬入出口204將基板100搬入於容器202內之後，再將該基板100載置於基板載置台212的載置面211上，更進一步使基板支撐部210上升，使基板100位於處理室201內的處理位置(基板處理位置)。
然後，依處理室201內成為所需壓力(真空度)的方式，經由排氣管272將處理室201內施行排氣。藉此，將處理室201的壓力維持於例如10-5 ~10-1 Pa的高真空。 再者，依處理室201內成為所需溫度的方式，回饋控制對加熱器213的通電量。此時的溫度係例如室溫以上且800℃以下、較佳係室溫以上且500℃以下。 藉此完成成膜步驟前的準備。
(成膜步驟) 若使基板100位於處理室201內的處理位置，接著，由基板處理裝置200執行成膜步驟。成膜步驟係形成絕緣膜110的步驟。另外，相關成膜步驟容後詳述。
(基板搬出步驟) 待成膜步驟結束後，接著，由基板處理裝置200施行基板搬出步驟，從容器202中搬出已處理完畢的基板100。具體而言，使容器202內降溫至基板200可搬出溫度，再利用當作惰性氣體的N2 氣體將處理室201內施行沖洗，而將容器202內調壓為可搬送的壓力。經調壓後，使基板支撐部210下降，再將基板100移動至搬送空間206。然後，開放閘閥203，通過基板搬入出口204將基板100搬出至容器202外。
(4)成膜步驟的具體順序 其次，針對上述基板處理步驟中的成膜步驟，說明具體順序。 圖5係表示由本實施形態的基板處理裝置所施行成膜步驟的基本順序之流程圖，圖6係表示由本實施形態的基板處理裝置所施行成膜步驟的一部分詳細順序之流程圖，圖7係表示本實施形態的基板處理裝置之成膜步驟時所施行開關切換的具體態樣之說明圖，圖8係表示由本實施形態的基板處理裝置施行之成膜步驟時所形成絕緣膜的構成例之示意側剖面圖。
形成絕緣膜110的成膜步驟係如圖5所示，具備有：第一矽氧化膜形成步驟(步驟102，以下將步驟簡稱為「S」)、第一氮化矽膜形成步驟(S104)、低應力積層膜形成步驟(S106)、以及第三氮化矽膜形成步驟(S108)。
再者，該等各步驟中，低應力積層膜形成步驟(S106)係如圖6所示，至少具備有第二矽氧化膜形成步驟(S202)、與第二氮化矽膜形成步驟(S204)。
以下，針對該等各步驟依序進行詳細說明。
(第一矽氧化膜形成步驟：S102) 第一矽氧化膜形成步驟(S102)係在屬於被處理物之基板100的絕緣膜109上，施行形成當作第一矽氧化膜之SiO膜111的處理之步驟。
所以，第一矽氧化膜形成步驟(S102)，係從第一氣體供應部240通過噴淋頭230對處理室201內供應當作含矽氣體之例如TEOS氣體，且從第二氣體供應部250通過噴淋頭230對處理室201內供應當作含氧氣體之例如O2 氣體。藉此，對處理室201內供應當作含矽氣體之TEOS氣體、與當作含氧氣體之O2 氣體。
再者，第一矽氧化膜形成步驟(S102)，係如圖7(a)所示，依高頻電力供應部292連接於配線285的方式，施行開關切換部288的開關切換，且依低頻電力供應部291連接於配線283的方式，施行開關切換部287的開關切換。藉此，來自高頻電力供應部292的高頻電力便供應至當作上部電極的噴淋頭230，而來自低頻電力供應部291的低頻電力便供應至下部電極215。
供應至處理室201內的TEOS氣體與O2 氣體，係利用對噴淋頭230與下部電極215的電力供應而呈電漿狀態，照射於屬於被處理物之基板100的絕緣膜109上並堆積。藉此，如圖8(a)所示，在由SiN膜構成的絕緣膜109上，屬於含有Si元素與O元素之膜的SiO膜111係形成為第一矽氧化膜。
此時，SiO膜111係在對噴淋頭230施加高頻電力、對下部電極215施加低頻電力的狀況下形成。即，用於形成SiO膜111的處理氣體係利用高頻形成高密度的電漿狀態，且利用低頻使電漿中的離子照射於基板100的絕緣膜109上。所以，Si元素與O元素高密度鍵結而形成SiO膜111，另一方面，Si元素與H元素鍵結而成的Si-H鍵等雜質鍵結係利用低頻被切斷。所以，在絕緣膜109上形成由Si元素與O元素緊密排列構成的膜，即緻密的SiO膜111。
(第一氮化矽膜形成步驟：S104) 在第一矽氧化膜形成步驟(S102)後接著施行的第一氮化矽膜形成步驟(S104)，係在第一矽氧化膜形成步驟(S102)所形成的SiO膜111上，施行形成當作第一氮化矽膜之SiN膜112的處理之步驟。
所以，第一氮化矽膜形成步驟(S104)，係從第一氣體供應部240通過噴淋頭230對處理室201內供應含矽氣體之例如SiH4 氣體，且從第三氣體供應部260通過噴淋頭230對處理室201內供應含氮氣體之例如NH3 氣體。藉此，對處理室201內供應當作含矽氣體之SiH4 氣體、與當作含氧氣體之NH3 氣體。
再者，第一氮化矽膜形成步驟(S104)，係如圖7(a)所示，依高頻電力供應部292連接於配線285的方式，施行開關切換部288的開關切換，且依低頻電力供應部291連接於配線283的方式，施行開關切換部287的開關切換。藉此，來自高頻電力供應部292的高頻電力便供應至當作上部電極的噴淋頭230，而來自低頻電力供應部291的低頻電力則供應至下部電極215。
對處理室201內供應的SiH4 氣體與NH3 氣體，係利用對噴淋頭230與下部電極215的電力供應而呈電漿狀態，照射於屬於被處理物之基板100的SiO膜111上並堆積。藉此，如圖8(b)所示，在SiO膜111上屬於含有Si元素與N元素之膜的SiN膜112係形成為第一氮化矽膜。
此時，SiN膜112係在對噴淋頭230施加高頻電力、對下部電極215施加低頻電力的狀況下形成。即，用於形成SiN膜112的處理氣體係利用高頻形成高密度的電漿狀態，且利用低頻使電漿中的離子照射於基板100的SiO膜111上。所以，Si元素與N元素高密度鍵結而形成SiN膜112，另一方面，Si元素與H元素鍵結而成的Si-H鍵等雜質鍵結係利用低頻被切斷。所以，在SiO膜111上形成由Si元素與N元素緊密排列構成的膜，即緻密的SiN膜112。
(第二矽氧化膜形成步驟：S202) 在第一氮化矽膜形成步驟(S104)後接著施行的第二矽氧化膜形成步驟(S202)，係在第一氮化矽膜形成步驟(S104)所形成的SiN膜112上，施行形成當作第二矽氧化膜之SiO膜113的處理之步驟。
所以，第二矽氧化膜形成步驟(S202)係從第一氣體供應部240通過噴淋頭230對處理室201內供應當作含矽氣體之例如TEOS氣體，且從第二氣體供應部250通過噴淋頭230對處理室201內供應當作含氧氣體之例如O2 氣體。藉此，對處理室201內供應當作含矽氣體之TEOS氣體、與當作含氧氣體之O2 氣體。
再者，第二矽氧化膜形成步驟(S202)，係如圖7(b)所示，依高頻電力供應部292連接於配線284的方式，施行開關切換部288的開關切換，且依低頻電力供應部291連接於配線286的方式，施行開關切換部287的開關切換。藉此，來自高頻電力供應部292的高頻電力便供應至下部電極215，而來自低頻電力供應部291的低頻電力則供應至當作上部電極之噴淋頭230。
對處理室201內所供應的TEOS氣體與O2 氣體，係藉由對噴淋頭230與下部電極215的電力供應而呈電漿狀態，照射於屬於被處理物之基板100的SiN膜112上並堆積。藉此，如圖8(c)所示，在SiN膜112上屬於含有Si元素與O元素之膜的SiO膜113係形成為第二矽氧化膜。
另外，SiO膜113係與第一矽氧化膜形成步驟(S102)的情況相反，在對噴淋頭230施加低頻電力、對下部電極215施加高頻電力的狀況下形成。所以，SiO膜113相較於當作第一矽氧化膜之SiO膜111下，Si元素與O元素的排列較粗疏，形成為內部應力受緩和的SiO膜113。
(第二氮化矽膜形成步驟：S204) 在第二矽氧化膜形成步驟(S202)後接著施行第二氮化矽膜形成步驟(S204)，係在第二矽氧化膜形成步驟(S202)所形成的SiO膜113上，施行形成當作第二氮化矽膜之SiN膜114的處理之步驟。
所以，第二氮化矽膜形成步驟(S204)係從第一氣體供應部240通過噴淋頭230對處理室201內供應當作含矽氣體之例如SiH4 氣體，且從第三氣體供應部260通過噴淋頭230對處理室201內供應當作含氮氣體之例如NH3 氣體。藉此，對處理室201內供應當作含矽氣體之SiH4 氣體、與當作含氧氣體之NH3 氣體。
再者，第二氮化矽膜形成步驟(S204)，係如圖7(b)所示，依高頻電力供應部292連接於配線284的方式，施行開關切換部288的開關切換，且依低頻電力供應部291連接於配線286的方式，施行開關切換部287的開關切換。藉此，來自高頻電力供應部292的高頻電力便供應至下部電極215，而來自低頻電力供應部291的低頻電力則供應至當作上部電極的噴淋頭230。
供應至處理室201內的SiH4 氣體與NH3 氣體，係利用對噴淋頭230與下部電極215的電力供應而呈電漿狀態，照射於屬於被處理物之基板100的SiO膜113上並堆積。藉此，如圖8(d)所示，在SiO膜113上屬於含有Si元素與N元素之膜的SiN膜114係形成為第二氮化矽膜。
另外，SiN膜114係與第一氮化矽膜形成步驟(S104)的情況相反，在對噴淋頭230施加低頻電力、對下部電極215施加高頻電力的狀況下形成。所以，SiN膜114相較於當作第一氮化矽膜之SiN膜112下，Si元素與O元素的排列較粗疏，形成為內部應力受緩和的SiN膜114。
(低應力積層膜形成步驟：S106) 包括有上述第二矽氧化膜形成步驟(S202)與第二氮化矽膜形成步驟(S204)的低應力積層膜形成步驟(S106)，如圖6所示，在該等各步驟(S202、S204)結束後，判斷該等各步驟(S202、S204)是否已實施預設之既定次數(例如2~5次)(S206)。然後，直到實施既定次數為止，均重複實施該等各步驟(S202、S204)。
待各步驟(S202、S204)已實施既定次數後，判斷利用重複各步驟(S202、S204)所獲得的積層膜最上層(例如SiN膜114)，是否與覆蓋該最上層之保護膜(具體而言，係後述第三氮化矽膜形成步驟(S108)所形成的SiN膜116)為相同組成(S208)。然後，若屬相同組成，則為了使各組成不同，而再度實施第二矽氧化膜形成步驟(S210)。另外，第二矽氧化膜形成步驟(S210)係施行與上述第二矽氧化膜形成步驟(S202)同樣的處理。
藉此，如圖8(e)所示，在SiN膜112上由SiO膜113與SiN膜114積層而成的積層膜係形成為低應力積層膜115。
(第三氮化矽膜形成步驟：S108) 在低應力積層膜形成步驟(S106)後接著施行的第三氮化矽膜形成步驟(S108)，係在低應力積層膜形成步驟(S106)所形成的低應力積層膜115上，施行形成當作第三氮化矽膜之SiN膜116的處理之步驟。
所以，第三氮化矽膜形成步驟(S108)係從第一氣體供應部240通過噴淋頭230對處理室201內供應當作含矽氣體之例如SiH4 氣體，且從第三氣體供應部260通過噴淋頭230對處理室201內供應當作含氮氣體之例如NH3 氣體。藉此，對處理室201內供應當作含矽氣體之SiH4 氣體、與當作含氧氣體之NH3 氣體。
再者，第三氮化矽膜形成步驟(S108)，係如圖7(a)所示，依高頻電力供應部292連接於配線285的方式，施行開關切換部288的開關切換，且依低頻電力供應部291連接於配線283的方式，施行開關切換部287的開關切換。藉此，來自高頻電力供應部292的高頻電力便供應至當作上部電極的噴淋頭230，而來自低頻電力供應部291的低頻電力則供應至下部電極215。
供應至處理室201內的SiH4 氣體與NH3 氣體，係利用對噴淋頭230與下部電極215的電力供應而呈電漿狀態，照射於屬於被處理物之基板100的低應力積層膜115上並堆積。藉此，如圖8(f)所示，在低應力積層膜115上，屬於含有Si元素與N元素之膜的SiN膜116係形成為第三氮化矽膜。
依此，SiN膜116便依覆蓋低應力積層膜115最上層的方式形成。所以，SiN膜116可充分發揮當作低應力積層膜115之保護膜的機能，故較佳。 針對此點，由於SiN膜116係在對噴淋頭230施加高頻電力、對下部電極215施加低頻電力的狀況下形成，因而形成為由Si元素與N元素緊密排列構成的膜，即緻密的SiN膜116。所以，SiN膜116具有非常適用為保護膜的機能。 再者，由於SiN膜116具有當作保護膜的機能，若相較於其他SiO膜111、113或SiN膜112、114等之下形成為厚膜，便可提升保護性能容限，故較佳。
藉由依序經由如上述的第一矽氧化膜形成步驟(S102)、第一氮化矽膜形成步驟(S104)、低應力積層膜形成步驟(S106)、及第三氮化矽膜形成步驟(S108)，便如圖8(f)所示，在絕緣膜109上由低應力積層膜115(其係由SiO膜111、SiN膜112、SiO膜113及SiN膜114積層而成)、與SiN膜116構成的積層體係形成為絕緣膜110。
依此，絕緣膜110便係SiO膜111、113與SiN膜112、114積層而構成。一般而言，已知SiO膜的壓縮應力高，而SiN膜的拉伸應力高。即，SiO膜與SiN膜的相關膜應力係具有相反的特性。所以，絕緣膜110便依SiO膜111、113的特性與SiN膜112、114的特性相抵消之方式產生作用，成為對振動具有優異耐性者。
且，絕緣膜110係緻密的SiO膜111與SiN膜112、以及較該等粗疏且內部應力經緩和的SiO膜113與SiN膜114進行積層而構成。所以，絕緣膜110藉由具有內部應力已被緩和的積層部分，成為對振動的耐性呈現非常優異者。
(5)本實施形態之效果 根據本實施形態可達以下所示一項或複數項的效果。
(a)本實施形態中，基板處理步驟中的成膜步驟係至少具備有：第一矽氧化膜形成步驟(S102)、第一氮化矽膜形成步驟(S104)、第二矽氧化膜形成步驟(S202)、及第二氮化矽膜形成步驟(S204)。而，第一矽氧化膜形成步驟(S102)係對處理室201供應含矽氣體與含氧氣體，且依對噴淋頭230供應高頻電力、對下部電極215供應低頻電力的方式，進行開關切換部287、288的開關切換。又，第一氮化矽膜形成步驟(S104)係對處理室201供應含矽氣體與含氮氣體，且依對噴淋頭230供應高頻電力、對下部電極215供應低頻電力的方式，進行開關切換部287、288的開關切換。又，第二矽氧化膜形成步驟(S202)係對處理室201供應含矽氣體與含氧氣體，且依對噴淋頭230供應低頻電力、對下部電極215供應高頻電力的方式，進行開關切換部287、288的開關切換。又，第二氮化矽膜形成步驟(S204)係對處理室201供應含矽氣體與含氮氣體，且依對噴淋頭230供應低頻電力、對下部電極215供應高頻電力的方式，進行開關切換部287、288的開關切換。 所以，根據本實施形態，SiO膜111、113與SiN膜112、114積層而構成絕緣膜110，可形成對振動具有優異耐性的絕緣膜110。且，由於該絕緣膜110係緻密的SiO膜111與SiN膜112、以及較該等粗疏且內部應力被緩和的SiO膜113與SiN膜114進行積層而構成，因而對振動的耐性非常優異。 即，本實施形態中，藉由利用開關切換部287、288切換對噴淋頭230與下部電極215所施加電力的頻率，關於依成膜步驟所形成的積層膜，便可因應壓縮應力與拉伸應力進行廣範圍的調整。此現象意味著可實現構成積層膜的各膜之膜應力組合的適當化，藉此可提供能形成對振動具有非常優異耐性之膜的成膜技術。
本實施形態的成膜技術，針對具有可振動絕緣膜而構成的半導體裝置特別有效。具體而言，如本實施形態所說明，非常有效應用於CMUT裝置的薄膜構造。 CMUT裝置的薄膜構造係依使振動膜振動的方式構成。所以，若振動膜對振動具有非常優異的耐性，即使振動膜數次重複振動的情況，仍可抑制因該振動所導致的薄膜構造劣化。若可抑制薄膜構造劣化，亦可抑制因振動膜撓曲所導致電極間出現導通等CMUT裝置的不良情況發生。 CMUT裝置的薄膜構造所要求之撓曲耐性，並非如NAND型記憶體之類其他半導體裝置的構成膜比。因而，本實施形態所提供的成膜技術非常有效應用於CMUT裝置的薄膜構造。
(b)本實施形態中，第二矽氧化膜形成步驟(S202)與第二氮化矽膜形成步驟(S204)係複數次重複實施至預設的既定次數，藉此形成低應力積層膜115。低應力積層膜115係內部應力經緩和的SiO膜113與SiN膜114之積層膜。 所以，根據本實施形態，由於絕緣膜110中的低應力積層膜115所佔比例變大，因而可更加提升絕緣膜110對振動的耐性。
(c)本實施形態係具備有不同於第一氮化矽膜形成步驟(S104)與第二氮化矽膜形成步驟(S204)的第三氮化矽膜形成步驟(S108)。所以，第三氮化矽膜形成步驟(S108)係對處理室201供應含矽氣體與含氮氣體，且依對噴淋頭230供應高頻電力、對下部電極215供應低頻電力的方式，進行開關切換部287、288的開關切換。 所以，根據本實施形態，覆蓋最上層的保護膜係可形成緻密的SiN膜116，具有非常適合當作保護膜的機能。另外，在達提升保護性能容限的前提下，SiN膜116較佳係相較於其他的SiO膜111、113或SiN膜112、114等之下形成為厚膜。
(d)本實施形態係將用於形成CMUT裝置之空洞部107的犠牲層，透過在屬於覆蓋該犠牲層的被覆膜之絕緣膜106、109中所設置的孔部130而蝕刻除去後，再施行於絕緣膜109上形成絕緣膜110的成膜步驟，而將孔部130密封。而，形成絕緣膜110的成膜步驟係至少依予經過：第一矽氧化膜形成步驟(S102)、第一氮化矽膜形成步驟(S104)、及低應力積層膜形成步驟(S106)。 所以，根據本實施形態，由於密封孔部130的絕緣膜110係經由複數步驟的分流沈積而形成，因而相較於非分流沈積的情況下，可較輕易且確實地施行孔部130密封。又，若分流沈積，亦可輕易因應厚膜化。即，根據本實施形態，可充分確保對孔部130的埋藏性，並可達因應厚膜化的輕易化。
＜其他實施形態＞ 以上針對本發明一實施形態進行具體說明，惟，本發明並不侷限於上述實施形態，在不脫逸其主旨範圍內亦可進行各種變更。
上述實施形態係舉半導體裝置為CMUT裝置的情況為例，惟，本發明並不侷限於此。即，本發明可應用於具有可振動絕緣膜的半導體裝置之製造，亦可應用於CMUT裝置以外。
再者，上述實施形態係舉在形成絕緣膜110時，依照當作第一矽氧化膜之SiO膜111、當作第一氮化矽膜之SiN膜112、當作第二矽氧化膜之SiO膜113、及當作第二氮化矽膜之SiN膜114的順序積層之情況為例，惟，本發明並不侷限於此。即，該等各膜111~114的積層順序並無特別的限定，亦可更換為不同於上述實施形態的積層順序。
＜本發明之較佳態樣＞ 以下針對本發明之較佳態樣予以附註。
[附註1] 根據本發明一態樣，提供一種半導體裝置之製造方法，其係具有可振動絕緣膜的半導體裝置之製造方法， 形成上述絕緣膜的步驟係至少具備有：形成第一矽氧化膜的步驟、形成第一氮化矽膜的步驟、形成第二矽氧化膜的步驟、以及形成第二氮化矽膜的步驟； 該等各步驟係使用基板處理裝置實施，該基板處理裝置係依對具有上部電極與下部電極之處理室施行氣體供應的方式構成，且依利用開關切換分別對上述上部電極與上述下部電極選擇性供應高頻電力或低頻電力中之任一者的方式構成； 上述形成第一矽氧化膜的步驟係對上述處理室供應含矽氣體與含氧氣體，且依對上述上部電極供應高頻電力、對上述下部電極供應低頻電力的方式施行開關切換； 上述形成第一氮化矽膜的步驟係對上述處理室供應含矽氣體與含氮氣體，且依對上述上部電極供應高頻電力、對上述下部電極供應低頻電力的方式施行開關切換； 上述形成第二矽氧化膜的步驟係對上述處理室供應含矽氣體與含氧氣體，且依對上述上部電極供應低頻電力、對上述下部電極供應高頻電力的方式施行開關切換； 上述形成第二氮化矽膜的步驟係對上述處理室供應含矽氣體與含氮氣體，且依對上述上部電極供應低頻電力、對上述下部電極供應高頻電力的方式施行開關切換。
[附註2] 較佳係提供如附註1所記載的半導體裝置之製造方法，其係重複複數次上述形成第二矽氧化膜的步驟、與上述形成第二氮化矽膜的步驟。
[附註3] 較佳係提供如附註1或2所記載的半導體裝置之製造方法，其中， 形成上述絕緣膜的步驟係除了上述形成第一氮化矽膜的步驟、與上述形成第二氮化矽膜的步驟之外，亦具備有形成第三氮化矽膜的步驟； 上述形成第三氮化矽膜的步驟係對上述處理室供應含矽氣體與含氮氣體，且依對上述上部電極供應高頻電力、對上述下部電極供應低頻電力的方式施行開關切換。
[附註4] 較佳係提供如附註1至3中任1態樣所記載的半導體裝置之製造方法， 其係將為能振動上述絕緣膜而形成的犠牲層，通過在覆蓋上述犠牲層的被覆膜中所設置之孔部而除去後，再施行於該被覆膜上形成上述絕緣膜的步驟，而將上述孔部密封。
[附註5] 根據本發明另一態樣，提供一種基板處理裝置，係具備有： 處理室，其係收容被處理物； 第一氣體供應部，其係對上述處理室供應含矽氣體； 第二氣體供應部，其係對上述處理室供應含氧氣體； 第三氣體供應部，其係對上述處理室供應含氮氣體； 上部電極與下部電極，其係配置於上述處理室內； 高頻電力供應部，其係對上述上部電極或上述下部電極供應高頻電力； 低頻電力供應部，其係對上述上部電極或上述下部電極供應低頻電力； 開關切換部，其係分別對上述上部電極與上述下部電極，選擇供應來自上述高頻電力供應部的高頻電力、或來自上述低頻電力供應部的低頻電力中之任一者；以及 控制部，其係針對利用上述第一氣體供應部、上述第二氣體供應部及上述第三氣體供應部進行的氣體供應，以及利用上述開關切換部進行的電力供應之選擇切換進行控制；且係依 在對上述被處理物形成可振動絕緣膜時，至少施行下述處理的方式構成： 對上述處理室供應含矽氣體與含氧氣體，且依對上述上部電極供應高頻電力、對上述下部電極供應低頻電力的方式施行開關切換，而形成構成上述絕緣膜的第一矽氧化膜之處理； 對上述處理室供應含矽氣體與含氮氣體，且依對上述上部電極供應高頻電力、對上述下部電極供應低頻電力的方式施行開關切換，而形成構成上述絕緣膜的第一氮化矽膜之處理； 對上述處理室供應含矽氣體與含氧氣體，且依對上述上部電極供應低頻電力、對上述下部電極供應高頻電力的方式施行開關切換，而形成構成上述絕緣膜的第二矽氧化膜之處理；以及 對上述處理室供應含矽氣體與含氮氣體，且依對上述上部電極供應低頻電力、對上述下部電極供應高頻電力的方式施行開關切換，而形成構成上述絕緣膜的第二氮化矽膜之處理。
[附註6] 根據本發明再另一態樣，提供一種程式，係利用電腦使基板處理裝置執行形成可振動絕緣膜的程序，至少執行：形成第一矽氧化膜的程序、形成第一氮化矽膜的程序、形成第二矽氧化膜的程序、以及形成第二氮化矽膜的程序； 上述基板處理裝置係使用依對具有上部電極與下部電極之處理室施行氣體供應的方式構成，且分別對上述上部電極與上述下部電極利用開關切換選擇性供應高頻電力或低頻電力中之任一者的方式構成者； 上述形成第一矽氧化膜的程序，係對上述處理室供應含矽氣體與含氧氣體，且依對上述上部電極供應高頻電力、對上述下部電極供應低頻電力的方式施行開關切換； 上述形成第一氮化矽膜的程序時，係對上述處理室供應含矽氣體與含氮氣體，且依對上述上部電極供應高頻電力、對上述下部電極供應低頻電力的方式施行開關切換； 上述形成第二矽氧化膜的程序時，係對上述處理室供應含矽氣體與含氧氣體，且依對上述上部電極供應低頻電力、對上述下部電極供應高頻電力的方式施行開關切換； 上述形成第二氮化矽膜的程序時，係對上述處理室供應含矽氣體與含氮氣體，且依對上述上部電極供應低頻電力、對上述下部電極供應高頻電力的方式施行開關切換。
[附註7] 根據本發明再另一態樣，提供一種記錄媒體，係記錄有下述程式， 該程式係利用電腦使基板處理裝置執行形成可振動絕緣膜的程序，至少執行：形成第一矽氧化膜的程序、形成第一氮化矽膜的程序、形成第二矽氧化膜的程序、以及形成第二氮化矽膜的程序； 上述基板處理裝置係使用依對具有上部電極與下部電極之處理室施行氣體供應的方式構成，且分別對上述上部電極與上述下部電極利用開關切換選擇性供應高頻電力或低頻電力中之任一者的方式構成者； 上述形成第一矽氧化膜的程序時，係對上述處理室供應含矽氣體與含氧氣體，且依對上述上部電極供應高頻電力、對上述下部電極供應低頻電力的方式施行開關切換； 上述形成第一氮化矽膜的程序時，係對上述處理室供應含矽氣體與含氮氣體，且依對上述上部電極供應高頻電力、對上述下部電極供應低頻電力的方式施行開關切換； 上述形成第二矽氧化膜的程序時，係對上述處理室供應含矽氣體與含氧氣體，且依對上述上部電極供應低頻電力、對上述下部電極供應高頻電力的方式施行開關切換； 上述形成第二氮化矽膜的程序時，係對上述處理室供應含矽氣體與含氮氣體，且依對上述上部電極供應低頻電力、對上述下部電極供應高頻電力的方式施行開關切換。
100,101:基板 102,103,105,106,106,109,110:絕緣膜 104:下部電極 107:空洞部 108:上部電極 111:SiO膜(第一矽氧化膜) 112:SiN膜(第一氮化矽膜) 113:SiO膜(第二矽氧化膜) 114:SiN膜(第二氮化矽膜) 115:低應力積層膜 116:SiN膜(第三氮化矽膜) 121,122,281,282,283,284,285,286,291a,292a:配線 130:孔部 200:基板處理裝置 201:處理室 202:處理容器(容器) 204:基板搬入出口 206:搬送空間 207:升降銷 210:基板支撐部 211:基板載置面 212:基板載置台 213:加熱器 214:貫穿孔 215:下部電極 218:升降部 219:波紋管 222:通訊線 223:加熱器控制部 230:噴淋頭(上部電極) 240:第一氣體供應部 242:第一氣體源 243,253,263:質量流量控制器(MFC) 244,254,264,274:閥 250:第二氣體供應部 251:第二氣體供應管 252:第二氣體源 260:第三氣體供應部 261:第三氣體供應管 262:第三氣體源 271:排氣部 272:排氣管 273:APC 275:乾式泵 287,288:開關切換部 291:低頻電力供應部 291b:低頻電源 291c,292c:整合器 292:高頻電力供應部 292b:高頻電源 400:控制器 401:CPU 402:RAM 403:記憶裝置 404:I/O埠 405:送收訊指示部 406:外部記憶裝置 407:上位裝置 409:輸出入裝置
圖1係表示屬於半導體裝置的一種之CMUT裝置的構成例之剖面圖。 圖2係表示本發明一實施形態的基板處理裝置之概略構成例的示意側剖面圖。 圖3(a)至(c)係表示本發明一實施形態的基板處理裝置所具有氣體供應部之構成例的示意方塊圖。 圖4係表示本發明一實施形態的基板處理裝置所具有控制器之構成例的示意方塊圖。 圖5係表示由本發明一實施形態的基板處理裝置所施行成膜步驟的基本順序之流程圖。 圖6係表示由本發明一實施形態的基板處理裝置所施行成膜步驟的一部分詳細順序之流程圖。 圖7(a)及(b)係表示在本發明一實施形態的基板處理裝置之成膜步驟時所施行開關切換的具體態樣之說明圖。 圖8(a)至(f)係表示由本發明一實施形態的基板處理裝置施行之成膜步驟所形成絕緣膜的構成例之示意側剖面圖。

Claims (20)

  1. 一種半導體裝置之製造方法，係具有可振動絕緣膜的半導體裝置之製造方法；形成上述絕緣膜的步驟，係至少具備有：形成第一矽氧化膜的步驟、形成第一氮化矽膜的步驟、形成第二矽氧化膜的步驟、以及形成第二氮化矽膜的步驟；上述形成第二矽氧化膜的步驟，係對處理室供應含矽氣體與含氧氣體，且依對上述處理室所具備的上部電極供應低頻電力、對上述處理室所具備的下部電極供應高頻電力之方式施行開關切換；上述形成第二氮化矽膜的步驟，係對上述處理室供應含矽氣體與含氮氣體，且依對上述上部電極供應低頻電力、對上述下部電極供應高頻電力的方式施行開關切換。
  2. 如請求項1之半導體裝置之製造方法，其中，上述形成第一矽氧化膜的步驟，係對上述處理室供應含矽氣體與含氧氣體，且依對上述上部電極供應高頻電力、對上述下部電極供應低頻電力的方式施行開關切換；上述形成第一氮化矽膜的步驟，係對上述處理室供應含矽氣體與含氮氣體，且依對上述上部電極供應高頻電力、對上述下部電極供應低頻電力的方式施行開關切換。
  3. 如請求項2之半導體裝置之製造方法，其係重複複數次上述形成第二矽氧化膜的步驟、與上述形成第二氮化矽膜的步驟。
  4. 如請求項3之半導體裝置之製造方法，其中，形成上述絕 緣膜的步驟係除了上述形成第一氮化矽膜的步驟、與上述形成第二氮化矽膜的步驟之外，亦具備有形成第三氮化矽膜的步驟；上述形成第三氮化矽膜的步驟，係對上述處理室供應含矽氣體與含氮氣體，且依對上述上部電極供應高頻電力、對上述下部電極供應低頻電力的方式施行開關切換。
  5. 如請求項4之半導體裝置之製造方法，其中，重複複數次上述形成第二矽氧化膜的步驟、與上述形成第二氮化矽膜的步驟時，若最上位層係與上述第三氮化矽膜相同成分，便依不同於上述成分的方式，施行上述形成第二矽氧化膜的步驟。
  6. 如請求項5之半導體裝置之製造方法，其係將為使上述絕緣膜可振動而形成的犧牲層，通過在覆蓋上述犧牲層的被覆膜中所設置之孔部而除去後，再施行於該被覆膜上形成上述絕緣膜的步驟，而密封上述孔部。
  7. 如請求項4之半導體裝置之製造方法，其係將為使上述絕緣膜可振動而形成的犧牲層，通過在覆蓋上述犧牲層的被覆膜中所設置之孔部而除去後，再施行於該被覆膜上形成上述絕緣膜的步驟，而密封上述孔部。
  8. 如請求項3之半導體裝置之製造方法，其係將為使上述絕緣膜可振動而形成的犧牲層，通過在覆蓋上述犧牲層的被覆膜中所設置之孔部而除去後，再施行於該被覆膜上形成上述絕緣膜的步驟，而密封上述孔部。
  9. 如請求項2之半導體裝置之製造方法，其係將為使上述 絕緣膜可振動而形成的犧牲層，通過在覆蓋上述犧牲層的被覆膜中所設置之孔部而除去後，再施行於該被覆膜上形成上述絕緣膜的步驟，而密封上述孔部。
  10. 如請求項1之半導體裝置之製造方法，其係重複複數次上述形成第二矽氧化膜的步驟、與上述形成第二氮化矽膜的步驟。
  11. 如請求項10之半導體裝置之製造方法，其中，形成上述絕緣膜的步驟係除了上述形成第一氮化矽膜的步驟、與上述形成第二氮化矽膜的步驟之外，亦具備有形成第三氮化矽膜的步驟；上述形成第三氮化矽膜的步驟，係對上述處理室供應含矽氣體與含氮氣體，且依對上述上部電極供應高頻電力、對上述下部電極供應低頻電力的方式施行開關切換。
  12. 如請求項11之半導體裝置之製造方法，其中，重複複數次上述形成第二矽氧化膜的步驟、與上述形成第二氮化矽膜的步驟時，若最上位層係與上述第三氮化矽膜相同成分，便依不同於上述成分的方式，施行上述形成第二矽氧化膜的步驟。
  13. 如請求項11之半導體裝置之製造方法，其係將為使上述絕緣膜可振動而形成的犧牲層，通過在覆蓋上述犧牲層的被覆膜中所設置之孔部而除去後，再施行於該被覆膜上形成上述絕緣膜的步驟，而密封上述孔部。
  14. 如請求項10之半導體裝置之製造方法，其係將為使上述絕緣膜可振動而形成的犧牲層，通過在覆蓋上述犧牲層的被覆膜中所設置之孔部而除去後，再施行於該被覆膜上形成上述絕緣膜的步驟，而 密封上述孔部。
  15. 如請求項1之半導體裝置之製造方法，其中，形成上述絕緣膜的步驟係除了上述形成第一氮化矽膜的步驟、與上述形成第二氮化矽膜的步驟之外，亦具備有形成第三氮化矽膜的步驟；上述形成第三氮化矽膜的步驟，係對上述處理室供應含矽氣體與含氮氣體，且依對上述上部電極供應高頻電力、對上述下部電極供應低頻電力的方式施行開關切換。
  16. 如請求項15之半導體裝置之製造方法，其中，重複複數次上述形成第二矽氧化膜的步驟、與上述形成第二氮化矽膜的步驟時，若最上位層係與上述第三氮化矽膜相同成分，便依不同於上述成分的方式，施行上述形成第二矽氧化膜的步驟。
  17. 如請求項15之半導體裝置之製造方法，其係將為使上述絕緣膜可振動而形成的犧牲層，通過在覆蓋上述犧牲層的被覆膜中所設置之孔部而除去後，再施行於該被覆膜上形成上述絕緣膜的步驟，而密封上述孔部。
  18. 如請求項1之半導體裝置之製造方法，其係將為使上述絕緣膜可振動而形成的犧牲層，通過在覆蓋上述犧牲層的被覆膜中所設置之孔部而除去後，再施行於該被覆膜上形成上述絕緣膜的步驟，而密封上述孔部。
  19. 一種基板處理裝置，係具備有：處理室，其係收容被處理物；第一氣體供應部，其係對上述處理室供應含矽氣體； 第二氣體供應部，其係對上述處理室供應含氧氣體；第三氣體供應部，其係對上述處理室供應含氮氣體；上部電極與下部電極，其係配置於上述處理室內；高頻電力供應部，其係對上述上部電極或上述下部電極供應高頻電力；低頻電力供應部，其係對上述上部電極或上述下部電極供應低頻電力；開關切換部，其係分別對上述上部電極與上述下部電極，選擇供應來自上述高頻電力供應部的高頻電力、或來自上述低頻電力供應部的低頻電力中之任一者；以及控制部，其係針對利用上述第一氣體供應部、上述第二氣體供應部及上述第三氣體供應部進行的氣體供應，以及利用上述開關切換部進行的電力供應之選擇切換進行控制；且構成為在對上述被處理物形成可振動之具有第一矽氧化膜、第一氮化矽膜、第二矽氧化膜及第二氮化矽膜的絕緣膜時，至少施行下述處理：對上述處理室供應含矽氣體與含氧氣體，且依對上述上部電極供應低頻電力、對上述下部電極供應高頻電力的方式施行開關切換，而形成構成上述絕緣膜的第二矽氧化膜之處理；以及對上述處理室供應含矽氣體與含氮氣體，且依對上述上部電極供應低頻電力、對上述下部電極供應高頻電力的方式施行開關切換，而形成構成上述絕緣膜的第二氮化矽膜之處理。
  20. 一種使基板處理裝置執行形成可振動絕緣膜的程序之 程式，係利用電腦使基板處理裝置執行至少下述程序作為形成可振動絕緣膜的程序：形成第一矽氧化膜的程序、形成第一氮化矽膜的程序、形成第二矽氧化膜的程序、以及形成第二氮化矽膜的程序；且上述形成第二矽氧化膜的程序，係對上述處理室供應含矽氣體與含氧氣體，且依對上述處理室所具備的上部電極供應低頻電力、對上述處理室所具備的下部電極供應高頻電力的方式施行開關切換；上述形成第二氮化矽膜的程序，係對上述處理室供應含矽氣體與含氮氣體，且依對上述上部電極供應低頻電力、對上述下部電極供應高頻電力的方式施行開關切換。
TW109104917A 2019-02-21 2020-02-17 半導體裝置之製造方法、基板處理裝置及程式 TWI757690B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2019-029583 2019-02-21
JP2019029583A JP6807420B2 (ja) 2019-02-21 2019-02-21 半導体装置の製造方法、基板処理装置およびプログラム

Publications (2)

Publication Number Publication Date
TW202101774A TW202101774A (zh) 2021-01-01
TWI757690B true TWI757690B (zh) 2022-03-11

Family

ID=72187117

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109104917A TWI757690B (zh) 2019-02-21 2020-02-17 半導體裝置之製造方法、基板處理裝置及程式

Country Status (5)

Country Link
US (1) US11305986B2 (zh)
JP (1) JP6807420B2 (zh)
KR (1) KR102343080B1 (zh)
CN (1) CN111593323B (zh)
TW (1) TWI757690B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20030010111A1 (en) * 2001-07-16 2003-01-16 Hiroyuki Wado Thin film sensor, method of manufacturing thin film sensor, and flow sensor
US20040108512A1 (en) * 2001-02-22 2004-06-10 Hiroshi Iwata Semiconductor storage device and semiconductor integrated circuit
US20100102325A1 (en) * 2008-10-29 2010-04-29 Electronics And Telecommunications Research Institute Vacuum channel transistor and diode emitting thermal cathode electrons, and method of manufacturing the vacuum channel transistor
US20120129346A1 (en) * 2009-10-22 2012-05-24 Daisuke Ryuzaki Polishing agent, concentrated one-pack type polishing agent, two-pack type polishing agent and method for polishing substrate
JP2016072661A (ja) * 2014-09-26 2016-05-09 日立アロカメディカル株式会社 超音波トランスデューサ、その製造方法、超音波トランスデューサアレイ及び超音波検査装置

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5286297A (en) * 1992-06-24 1994-02-15 Texas Instruments Incorporated Multi-electrode plasma processing apparatus
JPH07254592A (ja) * 1994-03-16 1995-10-03 Fujitsu Ltd 半導体装置の製造方法
JP2973905B2 (ja) * 1995-12-27 1999-11-08 日本電気株式会社 半導体装置の製造方法
JP4554011B2 (ja) * 1999-08-10 2010-09-29 ルネサスエレクトロニクス株式会社 半導体集積回路装置の製造方法
JP3476409B2 (ja) * 2000-02-25 2003-12-10 Ｎｅｃエレクトロニクス株式会社 プラズマｃｖｄ装置
JP3934343B2 (ja) * 2000-07-12 2007-06-20 キヤノンマーケティングジャパン株式会社 半導体装置及びその製造方法
JP3745257B2 (ja) * 2001-08-17 2006-02-15 キヤノン販売株式会社 半導体装置及びその製造方法
JP2004031586A (ja) * 2002-06-25 2004-01-29 Sony Corp 半導体装置の製造方法
CN100352036C (zh) * 2002-10-17 2007-11-28 株式会社瑞萨科技 半导体器件及其制造方法
JP4730162B2 (ja) * 2006-03-24 2011-07-20 株式会社日立製作所 超音波送受信デバイス，超音波探触子およびその製造方法
JP4699259B2 (ja) * 2006-03-31 2011-06-08 株式会社日立製作所 超音波トランスデューサ
TWI462179B (zh) * 2006-09-28 2014-11-21 Tokyo Electron Ltd 用以形成氧化矽膜之成膜方法與裝置
JP2009302093A (ja) * 2008-06-10 2009-12-24 Seiko Epson Corp 半導体装置の製造方法
JP2010135634A (ja) * 2008-12-05 2010-06-17 Toshiba Corp 半導体装置の製造方法及び半導体装置
WO2011132548A1 (en) * 2010-04-23 2011-10-27 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
JP2012038965A (ja) * 2010-08-09 2012-02-23 Lapis Semiconductor Co Ltd 半導体装置及びその製造方法
KR102078213B1 (ko) * 2012-07-20 2020-02-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 반도체 장치 및 반도체 장치의 제조 방법
JP2015002219A (ja) * 2013-06-13 2015-01-05 ピーエスフォー ルクスコ エスエイアールエルＰＳ４ Ｌｕｘｃｏ Ｓ．ａ．ｒ．ｌ． 半導体ウエハにおける成膜方法
JP2016004155A (ja) * 2014-06-17 2016-01-12 スタンレー電気株式会社 光偏向器および圧電積層構造
WO2017145514A1 (ja) * 2016-02-23 2017-08-31 株式会社日立製作所 超音波探触子およびその製造方法
JP2017168788A (ja) * 2016-03-18 2017-09-21 株式会社日立国際電気 半導体装置の製造方法、基板処理装置およびプログラム
JP6419762B2 (ja) * 2016-09-06 2018-11-07 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
JP6787813B2 (ja) * 2017-02-16 2020-11-18 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置およびプログラム
US11043375B2 (en) * 2017-08-16 2021-06-22 Applied Materials, Inc. Plasma deposition of carbon hardmask
US10851457B2 (en) * 2017-08-31 2020-12-01 Lam Research Corporation PECVD deposition system for deposition on selective side of the substrate
JP6616365B2 (ja) * 2017-09-11 2019-12-04 株式会社Ｋｏｋｕｓａｉ Ｅｌｅｃｔｒｉｃ 半導体装置の製造方法、基板処理装置、プログラムおよび記録媒体
TWI764008B (zh) * 2018-06-19 2022-05-11 美商應用材料股份有限公司 高品質間隙填充的高偏壓沉積

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040108512A1 (en) * 2001-02-22 2004-06-10 Hiroshi Iwata Semiconductor storage device and semiconductor integrated circuit
US20030010111A1 (en) * 2001-07-16 2003-01-16 Hiroyuki Wado Thin film sensor, method of manufacturing thin film sensor, and flow sensor
US20100102325A1 (en) * 2008-10-29 2010-04-29 Electronics And Telecommunications Research Institute Vacuum channel transistor and diode emitting thermal cathode electrons, and method of manufacturing the vacuum channel transistor
US20120129346A1 (en) * 2009-10-22 2012-05-24 Daisuke Ryuzaki Polishing agent, concentrated one-pack type polishing agent, two-pack type polishing agent and method for polishing substrate
JP2016072661A (ja) * 2014-09-26 2016-05-09 日立アロカメディカル株式会社 超音波トランスデューサ、その製造方法、超音波トランスデューサアレイ及び超音波検査装置

Also Published As

Publication number Publication date
KR102343080B1 (ko) 2021-12-23
CN111593323B (zh) 2023-12-01
JP6807420B2 (ja) 2021-01-06
US20200346924A1 (en) 2020-11-05
JP2020136532A (ja) 2020-08-31
TW202101774A (zh) 2021-01-01
US11305986B2 (en) 2022-04-19
CN111593323A (zh) 2020-08-28
KR20200102347A (ko) 2020-08-31

Similar Documents

Publication Publication Date Title
WO2010001880A1 (ja) プラズマｃｖｄ装置、ｄｌｃ膜及び薄膜の製造方法
KR101894613B1 (ko) 플라즈마 에칭 방법
US9779958B2 (en) Method of, and apparatus for, forming hard mask
JP2012038965A (ja) 半導体装置及びその製造方法
JP2022509636A (ja) ３ｄ ｎａｎｄ用途のための膜積層体オーバーレイの改善
JP5475229B2 (ja) 基板処理方法
TW201920741A (zh) 半導體裝置之製造方法、基板處理裝置及記錄媒體
JP5503503B2 (ja) プラズマ処理装置
TW202229606A (zh) 在處理腔室中使用雙頻率rf功率之方法
US20190393057A1 (en) Substrate processing apparatus
TWI757690B (zh) 半導體裝置之製造方法、基板處理裝置及程式
US10115583B2 (en) Method of manufacturing semiconductor device
TWI805754B (zh) 蝕刻方法及蝕刻裝置
KR102206183B1 (ko) 반도체 장치의 제조 방법, 기록 매체 및 기판 처리 장치
CN110544613B (zh) 等离子体处理装置和等离子体处理方法
JP2009141230A (ja) 半導体装置の製造方法および半導体装置製造用スパッタ装置
JP2012015411A (ja) 半導体装置の製造方法及び半導体装置
KR100886989B1 (ko) Ｔｉ 막의 성막 방법 및 컴퓨터 판독 가능 기억 매체
TW202326928A (zh) 基板支撐器、電漿處理裝置及電漿處理方法
JP5859367B2 (ja) ＺｒＢＯ膜のエッチング方法、半導体装置の製造方法、及びＺｒＢＯ膜のエッチング装置
KR20220011582A (ko) 플라즈마 처리 방법 및 플라즈마 처리 장치
TW202412066A (zh) 低溫氧化矽間隙填充
JPS6329521A (ja) 被膜形成方法および装置
JP2013055240A (ja) 半導体装置の製造方法、及び基板処理装置
JP2005310819A (ja) 半導体製造装置