JPH0364918A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0364918A JPH0364918A JP20164689A JP20164689A JPH0364918A JP H0364918 A JPH0364918 A JP H0364918A JP 20164689 A JP20164689 A JP 20164689A JP 20164689 A JP20164689 A JP 20164689A JP H0364918 A JPH0364918 A JP H0364918A
- Authority
- JP
- Japan
- Prior art keywords
- film
- aluminum
- electrode wiring
- aperture
- opening
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 13
- 238000004519 manufacturing process Methods 0.000 title claims description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims abstract description 27
- 229910052782 aluminium Inorganic materials 0.000 claims abstract description 27
- 238000000034 method Methods 0.000 claims abstract description 18
- 229910000838 Al alloy Inorganic materials 0.000 claims abstract description 11
- 239000000758 substrate Substances 0.000 claims abstract description 9
- 238000001312 dry etching Methods 0.000 claims abstract description 6
- 238000005530 etching Methods 0.000 claims description 6
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 8
- 229910052710 silicon Inorganic materials 0.000 abstract description 8
- 239000010703 silicon Substances 0.000 abstract description 8
- 150000002500 ions Chemical class 0.000 abstract description 5
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 4
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 4
- 229910052721 tungsten Inorganic materials 0.000 abstract description 4
- 239000010937 tungsten Substances 0.000 abstract description 4
- -1 tungsten nitride Chemical class 0.000 abstract description 4
- 238000000059 patterning Methods 0.000 abstract 2
- 229910000676 Si alloy Inorganic materials 0.000 description 6
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 229910000711 U alloy Inorganic materials 0.000 description 1
- CSDREXVUYHZDNP-UHFFFAOYSA-N alumanylidynesilicon Chemical compound [Al].[Si] CSDREXVUYHZDNP-UHFFFAOYSA-N 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000010410 layer Substances 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
する。
ッチングも行なう、いわゆるバイアススパッタリング法
により開口部内の被覆性を改善する方法も提案されてい
るが、この方法でも被覆性は十分ではなく、すべての開
口部を同じ様にアルミニウム金で被覆することは困難で
ある。さらに、このバイアスバッタリング法で形成され
たアルミニウム合金膜の膜質は、特に耐エレクトロマイ
グレーション性の劣化が激しいという問題点を有してい
る。
により開口部内の被覆性を改善する方法も提案されてい
るが、この方法でも被覆性は十分ではなく、すべての開
口部を同じ様にアルミニウム金で被覆することは困難で
ある。さらに、このバイアスバッタリング法で形成され
たアルミニウム合金膜の膜質は、特に耐エレクトロマイ
グレーション性の劣化が激しいという問題点を有してい
る。
本発明の半導体装置の製造方法は、半導体基板上に絶縁
膜を形成したのち開口部を形成する工程と、前記１１０
部を含む全面にイオンクラスタービーム法によりアルミ
ニウム膜またはアルミニウム合金膜を形成する工程と、
前記開口部における前記アルミニウム膜またはアルミニ
ウム合金膜の段差部をドライエツチング法によりエツチ
ングしテーパーを形成する工程とを含んで構成される。
膜を形成したのち開口部を形成する工程と、前記１１０
部を含む全面にイオンクラスタービーム法によりアルミ
ニウム膜またはアルミニウム合金膜を形成する工程と、
前記開口部における前記アルミニウム膜またはアルミニ
ウム合金膜の段差部をドライエツチング法によりエツチ
ングしテーパーを形成する工程とを含んで構成される。
次に、本発明について図面を参照にして説明する。
第１図（ａ）〜（ｄ）は、本発明の第１の実施例を説明
するための工程順に示した半導体チップの断面図である
。
するための工程順に示した半導体チップの断面図である
。
まず第１図（ａ）に示すように、シリコン基板ｌ上にシ
リコン酸化膜２を形成したのちパターニングし、シリコ
ン基ＩＩＩに形成された半導体素子に達する開口部１０
を設ける０次でアルゴンと窒素の混合ガス中でタングス
テンをスパッタリングし、開口部１０を含む全面にバリ
ア膜としての窒化タングステン膜３を形成する。
リコン酸化膜２を形成したのちパターニングし、シリコ
ン基ＩＩＩに形成された半導体素子に達する開口部１０
を設ける０次でアルゴンと窒素の混合ガス中でタングス
テンをスパッタリングし、開口部１０を含む全面にバリ
ア膜としての窒化タングステン膜３を形成する。
次に第１図＜ｂ＞に示すように、イオンクラスタービー
ム法（以下ＩＣＢ法という）により、アルミニウム膜４
を０．５〜１．Ｏ）ｔｍの厚さに形成する。
ム法（以下ＩＣＢ法という）により、アルミニウム膜４
を０．５〜１．Ｏ）ｔｍの厚さに形成する。
次に第１図（ｃ）に示すように、例えばアルゴンを用い
た逆スパツタリング法により、アルミニウム４を０．２
〜０．５μｍエツチングする。その際、開口部ｌＯの段
差部のアルミニウム膜４のエツチング速度は平坦部より
も速いため、テーパーを持った形状となる。
た逆スパツタリング法により、アルミニウム４を０．２
〜０．５μｍエツチングする。その際、開口部ｌＯの段
差部のアルミニウム膜４のエツチング速度は平坦部より
も速いため、テーパーを持った形状となる。
次に第１図（ｄ）に示すように、再びアルミニウム膜４
Ａをスパッタリング法により形成し、これらのアルミニ
ウム膜４，４Ａの膜厚の合計が所望の膜厚となるように
する１次に、通常のリングラフィ技術とドライエツチン
グ技術を用い、アルミニウム膜４，４Ａをパターニング
して、アルミニウム膜からなる電極配線５を形成する。
Ａをスパッタリング法により形成し、これらのアルミニ
ウム膜４，４Ａの膜厚の合計が所望の膜厚となるように
する１次に、通常のリングラフィ技術とドライエツチン
グ技術を用い、アルミニウム膜４，４Ａをパターニング
して、アルミニウム膜からなる電極配線５を形成する。
このように第１の実施例によれば、段差被覆性のよいＩ
ＣＢ法でアルミニウム膜４を形成するため、開口部１０
内にアルミニウムが埋込まれ、更にドライエツチング法
により段差部にテーパーをつけ、再びアルミニウム膜４
Ａを形成するため、断線の生ずることのない電極配線が
形成できる。
ＣＢ法でアルミニウム膜４を形成するため、開口部１０
内にアルミニウムが埋込まれ、更にドライエツチング法
により段差部にテーパーをつけ、再びアルミニウム膜４
Ａを形成するため、断線の生ずることのない電極配線が
形成できる。
第２図（ａ）〜（ｄ）は本発明の第２の実施例を説明す
るための工程順に示した半導体チップの断面図である。
るための工程順に示した半導体チップの断面図である。
まず第２図（ａ＞に示すように、第１の実施例と同様に
、シリコン基板１の半導体素子に達する開口部１０が設
けられたシリコン酸化膜２上に、ＩＣＢ法によりアルミ
ニウムとシリコンを同時に被着して、第１のアルミニウ
ムシリコン（Ａｉ・Ｓｉ）合金Ｍ６Ａを０．２〜０．５
μｍの厚さに形成する。
、シリコン基板１の半導体素子に達する開口部１０が設
けられたシリコン酸化膜２上に、ＩＣＢ法によりアルミ
ニウムとシリコンを同時に被着して、第１のアルミニウ
ムシリコン（Ａｉ・Ｓｉ）合金Ｍ６Ａを０．２〜０．５
μｍの厚さに形成する。
次に第２図（ｂ）に示すように、第１のＡ１・Ｓｔ合金
膜６Ａをアルゴンを用いた逆スパツタリング法により０
．１〜０．３μｍ程度エツチングする。
膜６Ａをアルゴンを用いた逆スパツタリング法により０
．１〜０．３μｍ程度エツチングする。
次に第２図（Ｃ）に示すように、このＡＩ。
Ｓｉ合金膜の被着と、逆スパツタリング法を数回繰り返
し、所望の膜厚のＡｊｌ−Ｓｉ合金膜を形成する。この
第２の実施例では３回繰り返し、３回目・の膜厚は前の
２回より厚くしである。
し、所望の膜厚のＡｊｌ−Ｓｉ合金膜を形成する。この
第２の実施例では３回繰り返し、３回目・の膜厚は前の
２回より厚くしである。
次に第２図（ｄ）に示すように、通常のリングラフィ技
術とドライエツチング技術を用い、これらのＡｌ１−Ｓ
ｉ合金膜６Ａ、６Ｂ、６Ｃを所定の形状にパターニング
してＡＪＩ−Ｓｉ合金膜からなる電極配線５Ａを完成さ
せる。
術とドライエツチング技術を用い、これらのＡｌ１−Ｓ
ｉ合金膜６Ａ、６Ｂ、６Ｃを所定の形状にパターニング
してＡＪＩ−Ｓｉ合金膜からなる電極配線５Ａを完成さ
せる。
本第２の実施例では１回でＩＣＢ法により形成するＡＪ
−Ｓｉ合金膜の膜厚を薄くすることで、開口部１０の径
がサブミクロン以下とさらに微細となっても、開口部ｌ
Ｏの内部にＡ１１−Ｓｉ合金膜が被覆性よく形成できる
という利点がある。
−Ｓｉ合金膜の膜厚を薄くすることで、開口部１０の径
がサブミクロン以下とさらに微細となっても、開口部ｌ
Ｏの内部にＡ１１−Ｓｉ合金膜が被覆性よく形成できる
という利点がある。
さらに、アルミニウムとシリコンを別々のイオン源を用
い形成しているため、アルミニウムとシリコンの混合比
を任意に変化させることができる。またさらにもう１つ
イオン源を追加して銅を添加させるとＡｌ１−５Ｌ−Ｃ
ｕ合金膜が形成できるなど、任意のアルミニウム合金が
形成できるという利点を有する。
い形成しているため、アルミニウムとシリコンの混合比
を任意に変化させることができる。またさらにもう１つ
イオン源を追加して銅を添加させるとＡｌ１−５Ｌ−Ｃ
ｕ合金膜が形成できるなど、任意のアルミニウム合金が
形成できるという利点を有する。
なお上記実施例では一層配線の場合について説明したが
、多層配線にも適用できることは言うまでもない。
、多層配線にも適用できることは言うまでもない。
以上説明したように本発明は、半導体基板上の絶縁膜に
形成された微細な開口部の底にも被覆性よく膜が形成で
きるＩＣＢ法により、アルミニウム膜またはアルミニウ
ム合金膜を形成した後、ドライエツチング法により、こ
のアルミニウム膜またはアルミニウム合金膜の一部をエ
ツチングし、段差部にテーパーを形成することにより、
その上にアルミニウム合金膜等を形成する際、開口部内
に被覆性よく形成できるため、開口部が微細な形状でも
、断線の恐れのない信頼性に優れた電極配線を形成でき
るという効果がある。
形成された微細な開口部の底にも被覆性よく膜が形成で
きるＩＣＢ法により、アルミニウム膜またはアルミニウ
ム合金膜を形成した後、ドライエツチング法により、こ
のアルミニウム膜またはアルミニウム合金膜の一部をエ
ツチングし、段差部にテーパーを形成することにより、
その上にアルミニウム合金膜等を形成する際、開口部内
に被覆性よく形成できるため、開口部が微細な形状でも
、断線の恐れのない信頼性に優れた電極配線を形成でき
るという効果がある。
第１図及び第２図は本発明の第１及び第２の実施例を説
明するための半導体チップの断面図である。 １・・・シリコン基板、２・・・シリコン酸化膜、３・
・・窒化タングステン膜、４，４Ａ・・・アルミニウム
膜、５．５Ａ・・・電極配線、６Ａ〜６Ｃ・・・Ａ１・
Ｓｉ合金膜。
明するための半導体チップの断面図である。 １・・・シリコン基板、２・・・シリコン酸化膜、３・
・・窒化タングステン膜、４，４Ａ・・・アルミニウム
膜、５．５Ａ・・・電極配線、６Ａ〜６Ｃ・・・Ａ１・
Ｓｉ合金膜。
Claims (1)
- 半導体基板上に絶縁膜を形成したのち開口部を形成する
工程と、前記開口部を含む全面にイオンクラスタービー
ム法によりアルミニウム膜またはアルミニウム合金膜を
形成する工程と、前記開口部における前記アルミニウム
膜またはアルミニウム合金膜の段差部をドライエッチン
グ法によりエッチングしテーパーを形成する工程とを含
むことを特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20164689A JPH0364918A (ja) | 1989-08-02 | 1989-08-02 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20164689A JPH0364918A (ja) | 1989-08-02 | 1989-08-02 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0364918A true JPH0364918A (ja) | 1991-03-20 |
Family
ID=16444538
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20164689A Pending JPH0364918A (ja) | 1989-08-02 | 1989-08-02 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0364918A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009141230A (ja) * | 2007-12-10 | 2009-06-25 | Fuji Electric Device Technology Co Ltd | 半導体装置の製造方法および半導体装置製造用スパッタ装置 |
-
1989
- 1989-08-02 JP JP20164689A patent/JPH0364918A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009141230A (ja) * | 2007-12-10 | 2009-06-25 | Fuji Electric Device Technology Co Ltd | 半導体装置の製造方法および半導体装置製造用スパッタ装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0364918A (ja) | 半導体装置の製造方法 | |
| JP2570857B2 (ja) | 半導体装置の製造方法 | |
| KR20010092704A (ko) | 스퍼터링 방법 및 이를 이용한 반도체장치의 제조방법 | |
| JPS5950544A (ja) | 多層配線の形成方法 | |
| US5937327A (en) | Method for improving wiring contact in semiconductor devices | |
| JPH01192137A (ja) | 半導体装置の製造方法 | |
| JP3208608B2 (ja) | 配線形成方法 | |
| JPH06120353A (ja) | 半導体装置の製造方法 | |
| JPH0590203A (ja) | 半導体装置の製造方法 | |
| JPH0536839A (ja) | 半導体装置の製造方法 | |
| JPH03255624A (ja) | 半導体装置の製造方法 | |
| JPS62136857A (ja) | 半導体装置の製造方法 | |
| JPH04207054A (ja) | 半導体装置の製造方法 | |
| JPH01186657A (ja) | 半導体装置の製造方法 | |
| JP3329148B2 (ja) | 配線形成方法 | |
| JPS6260241A (ja) | 多層配線構造の製造方法 | |
| JPH02111052A (ja) | 多層配線形成法 | |
| JPH1079358A (ja) | スパッタ法 | |
| JPH0629237A (ja) | 半導体装置及びその製造方法 | |
| JPH01225336A (ja) | 半導体装置の製造方法 | |
| JPH0258228A (ja) | 半導体集積回路 | |
| JPS63272050A (ja) | 半導体装置の製造方法 | |
| JP2000031271A (ja) | 多層配線の半導体装置の製造方法 | |
| JPH08107148A (ja) | 配線構造及び配線構造の形成方法 | |
| JPH04107920A (ja) | 半導体装置の製造方法 |