JPH03255624A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH03255624A
JPH03255624A JP5409290A JP5409290A JPH03255624A JP H03255624 A JPH03255624 A JP H03255624A JP 5409290 A JP5409290 A JP 5409290A JP 5409290 A JP5409290 A JP 5409290A JP H03255624 A JPH03255624 A JP H03255624A
Authority
JP
Japan
Prior art keywords
film
opening
nitride film
tungsten
silicon oxide
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP5409290A
Other languages
English (en)
Other versions
JP2803297B2 (ja
Inventor
Yoshiaki Yamada
義明 山田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP2054092A priority Critical patent/JP2803297B2/ja
Publication of JPH03255624A publication Critical patent/JPH03255624A/ja
Application granted granted Critical
Publication of JP2803297B2 publication Critical patent/JP2803297B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Landscapes

  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に関し、特に複数個の半
導体素子を配線する電極′配線の形成方法に関する。
〔従来の技術〕
従来、この種の半導体装置の製造方法では、半導体素子
を配線する配線金属と半導体基板との間の相互拡散を防
止する金属層、いわゆるバリアメタル層として高融点金
属の窒化膜を反応性スパッタリング法により形成してい
た。
従来の技術の一例として、窒化チタニウム膜をバリアメ
タルとして用いた時の、基本的な部分の製造方法を第5
図を用いて説明する。
まず第5図(a)に示すように、複数個の半導体素子が
形成されたシリコン基板1上を覆うシリコン酸化膜2を
形成したのち、所望の位置にシリコン基板1に達する開
口部10を形成する。
次に第5図(b)に示すように、アルゴンと窒素の混合
雰囲気中でチタニウムターゲットをスパッタリングする
反応性スパッタリング法により、窒化チタニウム111
31を1100n程度の厚さに形成する。
さらに第5図(C)に示すように、アルミニウム膜4を
スパッタリング法により1.0μm程度の厚さに形成し
、パターニングして電極配線を形成する。
〔発明が解決しようとする課題〕
上述した従来の半導体装置の方法では第5図(b)に示
すように、反応性スパッタリング法で形成した高融点金
属の窒化膜、すなわち窒化チタニウム膜31は、シリコ
ン酸化膜2の開口部10が微細化されてくると、開口部
内10に入りこむのが困難となり、バリアメタルとして
の役割をはたさなくなる。さらに開口部10に若干入り
こんだとしてもオーバハング形状となっており、その後
形成するアルミニウム膜4等がさらに入りにくくなり、
開口部10での断線等が起こりやすいという欠点を有し
ている。
〔課題を解決するための手段〕
本発明の半導体装置の製造方法は、半導体基板上に形成
した絶縁膜に開口部を形成し、次で全面にバリア膜と配
線用の金属膜とを順次形成する半導体装置の製造方法に
おいて、前記バリア膜として高融点金属の窒化膜をEC
Rプラズマ法により形成するものである。
〔実施例〕
次に、本発明について図面を参照して説明する。
第1図は本発明の第1の実施例を説明するための半導体
チップの断面図であり、ECRプラズマCVD法を用い
た窒化タングステンをシリコンとアルミニウム膜の間の
バリアメタルとして用いた場合を示す。
まず第1図(a)に示すように、複数個の半導体素子が
形成されたシリコン基板1上にシリコン酸化膜2を形成
したのち、このシリコン酸化1112の所望の位置に、
シリコン基板1に達する開口部10を形成する。
次に第1図(b)に示すように、第2図に示すように構
成されたECRプラズマCVDを用い、第1のガス導入
管22から窒素と水素を、第2のガス導入管23から6
弗化タングステンガスを導入し、0.1〜100mTo
 r r程度の圧力にて、全面に窒化タングステン膜3
を10〜300nmの厚さに形成する。
次に第1図(C)に示すように、スパッタリング法によ
り全面にアルミニウム膜4を0.3〜2.0μmの厚さ
に形成する。
次に第1図(d)に示すように、通常のりソグラフィ技
術とドライエツチング技術を用い、アルミニウム膜4と
窒化タングステン膜3を所望の形状に加工して、アルミ
ニウムからなる電極配線を形成する。
このように第1の実施例によれば、バリアメタルとして
の窒化タングステン1g!3をECRプラズマCVD法
により形成するため、開口部10の径が1μm以下の場
合であっても、段差被覆性よく開口部10の底面に十分
な厚さの窒化タングステン膜3を形成できる。
第3図は本発明の第2の実施例を説明するための半導体
チップの断面図である。この第2の実施例では、シリコ
ンとタングステン膜の間のバリアメタルとしてECRス
パッタリング法により形成した窒化チタニウム膜を用い
た場合である。
まず第3図(a)に示すように、第1の実施例と同様に
、半導体素子が形成されたシリコン基板1上を覆うシリ
コン酸化膜2の所望の位置に、シリコン基板1に達する
開口部10を形成する。
次に第3図(b)に示すように、第4図に示すECRス
パッタリング装置を用い、ガス導入管22Aからアルゴ
ンと窒素を導入し、数mTorrの圧力にてチタニウム
ターゲットをスパッタリングし、シリコン基板1上に窒
化チタニウム膜31を10〜300mnの厚さに形成す
る。
次に第3図(c)に示すように、スパッタリング法によ
りタングステン膜32を0.2〜10μmの厚さに形成
する。
次に第3図(d)に示すように、通常のりソグラフィ技
術とドライエツチング技術を用い、タングステン膜32
と窒化チタニウムwA31を所望の形状に加工して、第
1の電極配線であるタングステン配線を形成する。
この第2の実施例においても、窒化チタニウム膜31は
、ECRスパッタリング法により形成されるため、第1
の実施例と同様に、開口部10内に十分な厚さで形成さ
れる。
〔発明の効果〕
以上説明したように本発明は、半導体素子間をつなぐ電
極配線金属膜の下層のバリア膜として高融点金属の窒化
膜をECRプラズマ法を用いて形成することにより、半
導体素子に達する開口部の径が1μm以下の微細な場合
にも開口部の底に十分な厚さのバリア膜が形成でき、半
導体基板と電極配線膜との反応を完全におさえることが
できるという効果がある。
さらに、開口部の側面にはほとんど高融点金属の窒化膜
は形成されないため、開口部の径は変化しない。従って
、開口部内にも容易に配線材を形成することが出来るた
め、断線の発生を抑制できるという効果もある。
第4図はECRスパッタリング装置の構成図、第5図は
従来例を説明するための半導体チップの断面図である。
1・・・シリコン基板、2・・・シリコン酸化膜、3・
・窒化タングステン膜、4・・・アルミニウム膜、10
・・・開口部、31・・・窒化チタニウム、32・・・
タングステン、21・・・導波管、22.22A・・・
第1のガス導入管、23・・・第2のガス導入管、24
・・、磁気コイル、25・・・プラズマ室、26・・・
試料室、27・・・基板、28・・・試料台、29・・
・プラズマ流、41・・・チタニウムターゲット、50
・・・スパッタ電源。

Claims (1)

    【特許請求の範囲】
  1.  半導体基板上に形成した絶縁膜に開口部を形成し、次
    で全面にバリア膜と配線用の金属膜とを順次形成する半
    導体装置の製造方法において、前記バリア膜として高融
    点金属の窒化膜をECRプラズマ法により形成すること
    を特徴とする半導体装置の製造方法。
JP2054092A 1990-03-05 1990-03-05 半導体装置の製造方法 Expired - Lifetime JP2803297B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2054092A JP2803297B2 (ja) 1990-03-05 1990-03-05 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2054092A JP2803297B2 (ja) 1990-03-05 1990-03-05 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH03255624A true JPH03255624A (ja) 1991-11-14
JP2803297B2 JP2803297B2 (ja) 1998-09-24

Family

ID=12960982

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2054092A Expired - Lifetime JP2803297B2 (ja) 1990-03-05 1990-03-05 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JP2803297B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1024210A1 (en) * 1999-01-22 2000-08-02 Nihon Shinku Gijutsu Kabushiki Kaisha Apparatus and method for producing tungsten nitride film
US20160035569A1 (en) * 2014-07-29 2016-02-04 Lam Research Corporation Physical vapor deposition of low-stress nitrogen-doped tungsten films

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6250468A (ja) * 1985-08-30 1987-03-05 Hitachi Ltd 薄膜のプラズマ気相成長方法
JPS6295823A (ja) * 1985-10-22 1987-05-02 Sumitomo Electric Ind Ltd 半導体集積回路の製造方法
JPS645015A (en) * 1987-06-26 1989-01-10 Sharp Kk Manufacture of integrated circuit element
JPH01181441A (ja) * 1988-01-11 1989-07-19 Fujitsu Ltd 半導体装置の製造方法
JPH0293072A (ja) * 1988-09-27 1990-04-03 Sumitomo Metal Ind Ltd 膜形成方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6250468A (ja) * 1985-08-30 1987-03-05 Hitachi Ltd 薄膜のプラズマ気相成長方法
JPS6295823A (ja) * 1985-10-22 1987-05-02 Sumitomo Electric Ind Ltd 半導体集積回路の製造方法
JPS645015A (en) * 1987-06-26 1989-01-10 Sharp Kk Manufacture of integrated circuit element
JPH01181441A (ja) * 1988-01-11 1989-07-19 Fujitsu Ltd 半導体装置の製造方法
JPH0293072A (ja) * 1988-09-27 1990-04-03 Sumitomo Metal Ind Ltd 膜形成方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1024210A1 (en) * 1999-01-22 2000-08-02 Nihon Shinku Gijutsu Kabushiki Kaisha Apparatus and method for producing tungsten nitride film
US6312761B1 (en) 1999-01-22 2001-11-06 Ulvac, Inc. Film forming method for processing tungsten nitride film
KR100630647B1 (ko) * 1999-01-22 2006-10-02 가부시키가이샤 아루박 박막형성장치, 및 질화텅스텐 박막 제조방법
US20160035569A1 (en) * 2014-07-29 2016-02-04 Lam Research Corporation Physical vapor deposition of low-stress nitrogen-doped tungsten films
US9938616B2 (en) * 2014-07-29 2018-04-10 Lam Research Corporation Physical vapor deposition of low-stress nitrogen-doped tungsten films
TWI703227B (zh) * 2014-07-29 2020-09-01 美商蘭姆研究公司 低應力氮摻雜鎢膜之物理氣相沉積

Also Published As

Publication number Publication date
JP2803297B2 (ja) 1998-09-24

Similar Documents

Publication Publication Date Title
JPH0936228A (ja) 配線形成方法
US5731225A (en) Method for fabricating semiconductor device having buried contact structure
JPH08222569A (ja) 銅配線製造方法、半導体装置、及び銅配線製造装置
US6136691A (en) In situ plasma clean for tungsten etching back
JPH0837165A (ja) Cvd処理により生成された合金の後堆積除去を有する金属cvdプロセス
JPH03255624A (ja) 半導体装置の製造方法
US6224942B1 (en) Method of forming an aluminum comprising line having a titanium nitride comprising layer thereon
US20040224501A1 (en) Manufacturing method for making tungsten-plug in an intergrated circuit device without volcano phenomena
JPH11150085A (ja) 成膜装置および成膜方法
JPH0653334A (ja) 半導体装置の製造方法
JPH07201851A (ja) 半導体装置の製造方法
JPH025521A (ja) 半導体装置の製造方法
JPH05129226A (ja) 半導体装置の製造方法
JPH1065004A (ja) 半導体装置における接続孔及びその形成方法
US6309963B1 (en) Method for manufacturing semiconductor device
JP2001127005A (ja) 半導体装置の製造方法、その製造装置及び半導体装置
JPH06120353A (ja) 半導体装置の製造方法
JPH05129227A (ja) 半導体装置の製造方法
JPH1079358A (ja) スパッタ法
JPH0364918A (ja) 半導体装置の製造方法
JP2000223441A (ja) 電子装置およびその製造方法
JPH01225336A (ja) 半導体装置の製造方法
JPS5966125A (ja) 半導体装置の製造方法
JPH05166750A (ja) 半導体装置の製造方法
JPH0493028A (ja) 半導体装置の製造方法